DE69702858T2

DE69702858T2 - Halbleiterspeicherprüfgerät mit redundanzanalyse

Info

Publication number: DE69702858T2
Application number: DE69702858T
Authority: DE
Inventors: H. Augarten; A. Michaelson; G. Ramseyer
Original assignee: Teradyne Inc
Current assignee: Teradyne Inc
Priority date: 1996-07-18
Filing date: 1997-06-25
Publication date: 2001-04-05
Anticipated expiration: 2017-06-26
Also published as: WO1998003979A1; JP2000515290A; US5754556A; DE69702858D1; JP3879087B2; EP0912979A1; EP0912979B1; KR100444427B1; KR20000067917A

Description

Diese Erfindung betrifft allgemein ein Prüfen von Halbleiterkomponenten und insbesondere ein Prüfen und Reparieren von Halbleiterspeicherchips während ihrer Fertigung.
Moderne Computer verwenden Halbleiterspeicherchips. Da moderne Computerprozessoren leistungsfähiger geworden sind, hat die Speichermenge, die in einem Computer benötigt wird, zugenommen. Folglich hat die Anzahl von Bits von Information, die in einem Speicherchip gespeichert werden kann, zugenommen.
Da mehr Speicher verwendet worden ist, haben Marktanforderungen Hersteller gezwungen, den Preis eines Speichers zu verringern. Historisch hat der Preis pro Bit eines Speicherns beträchtlich abgenommen. Zunehmende Größe und abnehmender Preis haben kombiniert eine sehr schwierige Herausforderung für Hersteller von Halbleiterspeichern gebildet. Sie müssen nämlich ihre Herstellungskosten von Speichern verringern.
Eine Schwierigkeit beim Verringern der Herstellungskosten größerer Speicher besteht darin, dass die Wahrscheinlichkeit eines defekten Halbleiterspeichers zunimmt, wenn die Größe des Speichers zunimmt. Somit sind geringere Ausbeuten zu erwarten, wenn die Speichergröße zunimmt. Die Ausbeute ist jedoch ein sehr bedeutender Faktor, der die Produktionskosten einer Speicherschaltung beeinflusst. Um Ausbeuten anzuheben, schließen Speicherhersteller redundante Zellen als ein Teil des Halbleiterspeichers ein. Defekte Zellen werden durch die redundanten Zellen ersetzt, um einen vollständig funktionierenden Speicher herzustellen. Vorausgesetzt, die Reparatur kann schnell durchgeführt werden, können Produktionskosten durch ein Reparieren defekter Gruppen verringert werden.
Die Reparatur wird typischerweise als ein Teil der Wafer-Pegelprüfung durchgeführt. Jede Form auf einem Wafer wird mit einem Prüfgerät hoher Geschwindigkeit geprüft, wie etwa J995, verkauft von Teradyne, Inc. of Aguora Hills, CA, USA. Das Prüfgerät identifiziert Formen mit fehlerhaften Speicherzellen und fuhrt eine Aufzeichnung davon durch, welche Zellen fehlerhaft sind. Die Fehlerinformation wird in einem Fang-RAM gespeichert, wenn die Prüfung durchgeführt wird.
Nach einer Prüfung wird der Inhalt des Fang-RAMs in einen oder mehrere Redundanz- Analysatoren übertragen. In manchen Systemen wird nur die Adresse jedes fehlerhaften Orts zu dem Redundanz-Analysator übertragen. Ein Übertragen von nur der Adresse des Fehlers kann den Gesamtbetrag einer Information, der in dem Analysator gespeichert ist, verringern.
Verlustdatenkompression ist auch durch ein Gruppieren von Zeilen und Spalten durchgeführt worden. Beispielsweise sind Ansammlungen von benachbarten Zellen manchmal zusammengruppiert worden. Wenn eine oder mehrere jener Zellen fehlerhaft sind, zeigt ein Datenwert an, dass die Gruppe fehlerhaft ist. Auch wenn mehrere Zellen in der Gruppe fehlerhaft sind, wird nur eine Information zu dem Redundanz-Analysator übertragen. Jedoch ist es, weil die Kompression verlustreich ist, auf der Grundlage der Information, die durch den Redundanz-Analysator bereitgestellt wird, nicht möglich zu bestimmen, welche individuellen Speicherstellen fehlerhaft sind. Deswegen müssen sämtliche Zellen innerhalb einer Gruppe ersetzt werden.
Jeder Analysator enthält einen getrennten Speicher und einen Prozessor. Der Prozessor berechnet, welche Speicherzellen durch redundante Zellen ersetzt werden sollten, um die defekten Speicher zu reparieren. Die US-Patentanmeldung 08/011003 mit dem Titel "Redundancy Analyzer For Automatic Memory Tester" von M. Augarten offenbart ein derartiges Speicherprüfgerät. Verschiedene Techniken werden durch den Redundanz-Analysator verwendet, um zu bestimmen, welche Zeilen oder Spalten zu ersetzen sind.
Das Puffer-RAM ist im allgemeinen aus einem SRAM hergestellt, weil es sehr schnell arbeiten kann. In ähnlicher Weise ist der Speicher des Analysators üblicherweise aus SRAM hergestellt, um eine hohe Geschwindigkeit zu erreichen. Jedoch ist SRAM teuer, was ein beträchtliches Problem sein kann, wenn der Analysator in der Lage sein muss, eine Information über einen sehr großen in Prüfung befindlichen Speicher zu halten.
Die Information darüber, welche Zeilen oder Spalten ersetzt werden sollten, wird zu einer Reparaturstation übergeben, typischerweise als elektronisches Datenfile. Die Reparaturstation führt die erforderlichen Verbindungen an der Form durch, typischerweise unter Verwendung eines Lasers, um die Form permanent zu ändern.
Die Zellen in dem Speicher sind in Zeilen und Spalten angeordnet. Die redundanten Zellen sind auch in Zeilen und Spalten angeordnet. Reparaturen werden durch Ersetzen entweder der gesamten Zeile oder der gesamten Spalte, die eine defekte Zelle enthalten, durchgeführt.
Es gibt nur eine beschränkte Anzahl von redundanten Zeilen und Spalten, was die Anzahl von defekten Zellen, die repariert werden können, beschränkt. Wenn mehr defekte Zellen existieren, als repariert werden können, wird die gesamte Form typischerweise verworfen.
Sehr oft treten defekte Zellen in Anhäufungen auf. Somit ist es oft möglich, mehrere defekte Zellen durch Ersetzen einer einzelnen Zeile oder einer einzelnen Spalte zu reparieren. Durch eine geeignete Verwendung redundanter Zeilen und Spalten können sogar Speicher mit vielen Defekten unter Verwendung weniger redundanter Zeilen und Spalten repariert werden. Um die beste Verwendung redundanter Zeilen und Spalten zu erhalten, sind viele Speicherprüfgeräte programmiert, unterschiedliche Arten zu versuchen, um die redundanten Zeilen und Spalten zu verwenden, bis sie eine finden, die sämtliche defekte Zellen repariert. Diese Technik wird als eine "erschöpfende Baum-Typ"-Technik ("exhaustive tree type" technique) bezeichnet. Wenn irgendeine Lösung existiert, die es zulässt, dass sämtliche defekte Zellen ersetzt werden, wird diese Technik sie schließlich finden. Die Technik ist jedoch relativ langsam. Für große Speicher ist es wahrscheinlich, dass diese Technik zu langsam ist, besonders für ein Einbringen in der Massenproduktion von Halbleiterspeichern.
Ein alternatives Verfahren zum Bestimmen, wie die redundanten Zeilen und Spalten zu allokieren sind, um spezifische Defekte zu reparieren, wird als der "Größtenteils-Reparatur-Algorithmus" ("Most repair algorithm") bezeichnet. Mit dieser Technik identifiziert das Prüfgerät die Zeile oder Spalte mit der größten Anzahl defekter Speicherzellen. Ein redundantes Element wird verwendet, um jene Zeile oder Spalte zu reparieren. Die Zeile oder Spalte mit der nächsthöheren Anzahl defekter Zellen wird dann repariert. Der Prozess wird wiederholt, bis sämtliche redundanten Elemente verwendet sind. Das Verfahren funktioniert oft und ist viel schneller als eine erschöpfende Baum-Typ-Technik.
Jedoch existieren einige Muster defekter Zellen, die repariert werden könnte, welche nicht durch ein Allokieren redundanter Elemente auf diese Weise repariert werden.
Eine Technik zum Erhöhen der Geschwindigkeit, mit welcher Speicherreparaturen durchgeführt werden können, wird als die "erzwungene-Reparatur-Algorithmus"-Technik ("Must repair algorithm") bezeichnet. Der erzwungene-Reparatur-Algorithmus zieht einen Nutzen aus der Tatsache, dass jede Zeile, die mehrere fehlerhafte Zellen als redundante Spalten existieren, enthält, repariert werden muss, wenn überhaupt, mit einer redundanten Zeile. In gleicher Weise müssen irgendwelche Spalten, die mehr fehlerhafte Zellen enthalten, als in redundanten Zeilen existieren, repariert werden, wenn überhaupt, mit redundanten Spalten. Deswegen wird der erzwungene-Reparatur-Algorithmus weit verbreitet als ein Vorverarbeitungsschritt verwendet, um redundante Elemente zu jenen fehlerhaften Zellen zu allokieren, die mit jenen redundanten Elementen repariert werden müssen.
Auch mit existierenden Geschwindigkeitsverbesserungstechniken wäre es in hohem Maße wünschenswert, die Zeit, die erforderlich ist, um einen Speicher während des Fertigungsbetriebs zu reparieren, weiter zu verringern. Halbleiterverarbeitungseinrichtungen sind sehr teuer und es ist wichtig, dass jede Einrichtung so viele funktionierende Chips fertigt, um ökonomisch zu arbeiten.
Die DE-A-44 02 796 offenbart ein Halbleiterspeicherfertigungssystem des Typs, das in dem Oberbegriff des Anspruchs 1 offenbart ist. Das Dokument offenbart ein Prüf-Untersystem mit einem Fangspeicher, einem Analyseuntersystem mit einem Analysespeicher und einem Datenübertragungsschaltkreis, der den Fangspeicher mit dem Analysespeicher verbindet. Der Fangspeicher speichert Daten auf den Zustand ("gut", "fehlerhaft") von jeder Speicherzelle des in Prüfung befindlichen Speichers.
Die EP-A-0140595 und die FORSCHUNGS-OFFENLEGUNG, Nr. 32412, April 1991, 5.227, beschreiben ähnliche Halbleiterspeicherfertigungssysteme.
In der EP-A-0140595 wird eine Adresseninformation und der Inhalt des Fangspeichers durch einen Datenübertragungsschaltkreis verarbeitet, der einen elektronischen Schaltkreis für (a) ein Bestimmen umfasst, wann eine Zeile oder Spalte ersetzt werden muss, (b) ein Blockieren oder Verhindern einer Übertragung weiterer Anzeigen fehlerhaften Zellen in jener Zeile oder Spalte und (c) ein Schreiben der Adresse der Zeile oder Spalte, die in einen Fehlerspeicher ersetzt werden muss.
In der FORSCHUNGS-OFFENLEGUNG Nr. 32412, April 1991, 5.227, weist der Datenübertragungsschaltkreis eine Datencodierschaltkreis zum Codieren der Daten auf den Zustand der Zellen oder Zellenblöcke hin, die zu dem Analysespeicher durch Übertragen der relativen Adresse zwischen fehlerhaften und Zellen und Zellenblöcken auf.

ZUSAMMENFASSUNG DER ERFINDUNG

Unter Berücksichtigung des vorangegangenen Hintergrundes ist es eine Aufgabe der Erfindung, einen schnellen Weg bereitzustellen, um Daten aus der Prüfung von Halbleiterspeicherchips zu analysieren. Es ist auch eine Aufgabe, die Verwendung von kostengünstigen, langsamen Speichern in dem Analysator zuzulassen.
Die Aufgaben werden, wie - in dem Anspruch 1 angezeigt, durch Verringern der Menge an Information erreicht, die in dem Analysatorspeicher gespeichert ist. In einer Ausführungsform wird eine Verringerung durch Unterdrücken einer Speicherung von Fehlern in einer Zeile oder Spalte erreicht, die die Anzahl überschreiten, die den erzwungenen-Reparatur-Algorithmus-Ersatz auslöst. In einer anderen Ausführungsform wird eine Verringerung durch Speichern von Information über eine fehlerhafte Zelle und die Zellen um sie herum in einem komprimierten Format erreicht.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die Erfindung wird unter Bezugnahme auf die folgende detailliertere Beschreibung und die zugehörigen Zeichnungen besser verstanden werden. In den Zeichnungen zeigen:
Fig. 1 ein Blockdiagramm des Reparaturabschnitts eines Speicherfertigungsbetriebs nach dem Stand der Technik;
Fig. 2 ein Blockdiagramm des Übertragungspfades zwischen einem Fang-RAM und einem Analysator-Speicher gemäß der Erfindung;
Fig. 3 ein Blockdiagramm des Hardware-Beschleunigerabschnitts, der in Fig. 2 gezeigt ist; und
Fig. 4 eine Skizze, die ein komprimiertes Datenformat, das in dem Speicher der Fig. 2 verwendet wird, zeigt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Fig. 1 zeigt den Speicherreparaturabschnitt eines Halbleiterfertigungsbetriebs. Ein Prüfkopf 112 weist zahlreiche Sonden (nicht numeriert) auf, die einen Kontakt mit einem Wafer 110A herstellen, der einen in Prüfung befindlichen Halbleiterspeicher enthält. Der Prüfkopf 112 erzeugt und misst die Signale, die bestimmen, welche Speicherzellen fehlerhaft sind.
Der Prüfkopf 112 enthält einen Fang-RAM (nicht gezeigt), der diese Information speichert, wenn die Prüfung durchgeführt wird. Der Fang-RAM ist im allgemeinen ein Hochgeschwindigkeitsspeicher, wie etwa ein SRAM, so dass die Prüfung schnell ausgeführt werden kann.
Auf die Prüfung folgend wird die Fehlerinformation, die in dem Fang-RAM gespeichert ist, zu einer oder mehreren Analyseschaltungen (nicht gezeigt) innerhalb des Prüfsystem-Controllers 114 übertragen. Die Analyseschaltungen bestimmen, welche Zeilen und Spalten in dem in Prüfung befindlichen Speicher durch redundante Elemente zu ersetzen sind. In einer bevorzugten Ausführungsform existiert eine Analyseschaltung für jeden Bereich des in Prüfung befindlichen Speichers. Jeder Bereich des Speichers weist seine eigenen redundanten Zeilen und Spalten auf, was es ermöglicht, dass die erforderlichen Reparaturen für jeden Bereich getrennt berechnet werden. Die Anzahl der Analyseschaltungen ist jedoch für die Erfindung nicht wichtig.
In einer bevorzugten Ausführungsform arbeiten die Analyseschaltungen in einem "Hintergrundmodus" parallel. Die Analyseschaltungen arbeiten auf Daten, die für einen in Prüfung befindlichen Speicher gesammelt sind, während ein anderer Speicher geprüft wird. Sämtliche der Analyseschaltungen arbeiten gleichzeitig, wobei jede einen Bereich des in Prüfung befindlichen Speichers analysiert. Auf diese Weise kann der Gesamtdurchsatz des Speicherfertigungssystems maximiert werden.
Die Information, die durch die Analyseschaltungen abgeleitet wird, wird dann zu einer Laser- Reparaturstation 116 geleitet. Gleichzeitig wird der Wafer, der den in Prüfung befindlichen Speicher enthält, zu einer Position 110B an der Laser-Reparaturstation 116 bewegt. Die Laser-Reparaturstation 116 verwendet einen Laserstrahl, um den in Prüfung befindlichen Speicher zu ändern, um die fehlerhaften Zeilen und Spalten elektrisch zu trennen und sie durch redundante Elemente zu ersetzen. In den meisten Fällen reparieren die redundanten Zeilen und Spalten, wenn sie korrekt verwendet werden, den in Prüfung befindlichen Speicher vollständig.
Übergehend auf Fig. 2 sind zusätzliche Details der Datenpfade zwischen einem Fang-RAM 210 und Analyse-RAMs 220 innerhalb der Analyseschaltungen gezeigt. Daten von dem Fang-RAM 210 werden zu einem Verlustdaten-Kompressor 214 geleitet. Fig. 2 zeigt Mehrfachpfade 212A, 212B und 212C. In einer bevorzugten Ausführungsform werden Mehrfachanalyseschaltungen mit einem Pfad für jede Analyseschaltung existieren.
Der Verlustdaten-Kompressor 214 kombiniert Gruppen von benachbarten Speicherzellen in einen Wert, wie in dem Stand der Technik. Der Verlustdaten-Kompressor 214 wird verwendet, wenn Speicher geprüft werden, die mit redundanten Zeilen und Spalten konfiguriert sind, die in Gruppen ersetzt werden können. Beispielsweise würde, in der Fertigung eines Speichers, der redundante Zeilen und Spalten in Gruppen von vier enthält, der Verlustdaten-Kompressor betrieben, jeweils vier benachbarte Zellen in einen Wert zu kombinieren. Jedoch kann in der bevorzugten Ausführungsform der Verlustdaten-Kompressor gesteuert werden, entweder eine Verlustdaten-Kompression durchzuführen, oder den Fehlerwert ohne Kompression weiterzuleiten. Wie in dem Stand der Technik bereitet ein Benutzer ein Prüfprogramm für das Prüfsystem vor, das den Betrieb von Hardware-Elementen spezifiziert, die programmiert werden können, um mehrfache Funktionen durchzuführen.
Daten von dem Verlustdaten-Kompressor 214 werden zu einem Hardware-Beschleuniger 216 geleitet. Der Hardware-Beschleuniger 216 weist auch mehrfache Moden eines Betriebs auf. Er kann programmiert werden, die Daten einfach ohne eine Verarbeitung weiterzuleiten. Er kann in einem "Einfachdurchlauf"-Modus oder einem "Zweifachdurchlauf"-Modus betrieben werden. Im Einfachdurchlauf-Modus arbeitet der Hardware-Beschleuniger 216 auf entweder Zeilen oder Spalten. Der Hardware-Beschleuniger 216 bestimmt, ob jede Zeile oder Spalte so viele Fehler enthält, dass sie durch ein redundantes Element ersetzt werden muss.
Sobald der Hardware-Beschleuniger 216 bestimmt, dass eine Zeile oder Spalte so viele fehlerhafte Zellen enthält, dass sie ersetzt werden muss, unterdrückt er Daten an weitere fehlerhafte Zellen in dieser Zeile oder Spalte, wodurch der Gesamtbetrag der weitergeleiteten Daten verringert wird. Jedoch ist die Information, die weitergeleitet wird, ausreichend, um den in Prüfung befindlichen Speicher zu reparieren. Obwohl die Daten komprimiert worden sind, ist keine nützliche Information verloren.
Der Hardware-Beschleuniger 216 stellt den zusätzlichen Nutzen eines Verringerns der Datenanalysezeit für die Fehlerdaten bereit. In Systemen nach dem Stand der Technik würden mehrfache Zugriffe auf das Analyse-DRAM 220 nötig sein, um zu bestimmen, welche Zeilen oder Spalten ersetzt werden müssen, was eine beträchtliche Verarbeitungszeit einnimmt. Mit der Erfindung wird die gleiche Verarbeitung durchgeführt, während der Speicher geladen wird und sie nimmt praktisch keine zusätzliche Verarbeitungszeit ein.
Im Zweifachdurchlauf-Modus arbeitet der Hardware-Beschleuniger 216 ähnlich. Jedoch zeigt er beide Zeilen und Spalten, die ersetzt werden müssen, an an Stelle eines Anzeigens entweder der Zeilen oder der Spalten, die ersetzt werden müssen. Der Zweifachdurchlauf-Modus dauert in dem Hardware- Beschleuniger 216 länger als der Einfachdurchlauf-Modus. Jedoch verringert er die Verarbeitungszeit durch den Redundanz-Analysator weiter.
Vom Benutzer wird erwartetet, dass er den Einfachdurchlauf oder den Zweifachdurchlauf-Modus auf der Grundlage der gesamten Verringerung in einer Prüfzeit wählt. In einem idealen Betriebszustand sollte die Zeitdauer, um einen in Prüfung befindlichen Speicher zu prüfen und Fehlerdaten in den Fang- RAM 210 zu laden gleich der Zeit sein, die es dauert, dass ein Redundanz-Analysator die Daten in den Analyse-DRAM 220 analysiert. Auf diese Weise können Daten für einen in Prüfung befindlichen Speicher in den Fang-RAM 210 geladen werden, während Daten in dem Analyse-DRAM 220, die von einem zuvor geprüften Speicher abgeleitet sind, durch den Redundanz-Analysator analysiert werden.
Ein Codierer 218 führt weiter eine verlustlose Datenkompression durch. Ihr Zweck liegt darin, die Anzahl von Bits von Daten, die von dem Hardware-Beschleuniger 216 in den Analyse-DRAM 220 übertragen werden, zu verringern, ohne Information über irgendwelche fehlerhaften Zellen zu verlieren. Das Codierungsschema arbeitet nach dem Prinzip, dass fehlerhafte Zellen gewöhnlich in Ansammlungen auftreten. Beispielsweise kann eine Verunreinigung, die in den Halbleiterschaltkreis eingeführt ist, dazu führen, dass mehrere benachbarte Zellen fehlerhaft sind. Deswegen verwendet, wenn immer eine fehlerhafte Zelle angetroffen wird, der Codierer 218 das gleiche digitale Wort, um die fehlerhafte Zelle zu identifizieren und den Status der benachbarten Zellen vorzugeben. Auf diese Weise hat, wenn irgendeine der benachbarten Zellen fehlerhaft ist, der Codierer 218 die Notwendigkeit beseitigt, ein getrenntes digitales Wort zu senden, um diese Zelle zu identifizieren.
Ein wichtiger Vorteil eines Codierens von Daten, bevor sie in den Analyse-DRAM 220 geladen werden, besteht darin, dass es den Ladeprozess beschleunigt. Der Analyse-DRAM 220 arbeitet bei einer viel langsameren Rate als der Fang-RAM 210. Jedoch erlaubt es ein Codieren mehrfacher Abschnitte von Daten von dem Fang-RAM 210 in ein Wort, das in dem Analyse-DRAM 220 gespeichert ist, dass die Übertragung mit der schnellsten Rate fortschreitet, mit der der Fang-RAM 210 arbeiten kann. Beispielsweise kann, wenn fünf benachbarte Zellen in dem Fang-RAM 210 als ein Wort in dem Analyse- DRAM 220 dargestellt werden, der Analyse-DRAM bei einem Fünftel der Rate des Fang-RAMs 210 getaktet werden. Eine Gesamtgeschwindigkeit des Redundanz-Analysebetriebs wird bei verringerten Kosten erhöht, weil die Datenübertragung mit der höchsten Rate durchgeführt werden kann, mit der der Fang-RAM 210 arbeiten kann, trotz der Anwesenheit von weniger teuren Speichern geringerer Geschwindigkeit, die in dem Redundanz-Analyse-Schaltkreis verwendet werden.
Übergehend nun zu Fig. 3 sind zusätzliche Details des Hardware-Beschleunigers 216 gezeigt. Fehlerdaten werden dem Hardware-Beschleuniger 216 auf FEHLER_DATEN_EIN-Leitung bereitgestellt. Die Leitung ist mit dem Verlustdaten-Kompressor 214 verbunden (Fig. 2). Die Daten auf FEHLER_DATEN_EIN kommen entweder in einer Zeile oder einer Spalte auf einmal.
Wie in Fig. 2 gezeigt, weist der Fang-RAM 210 einen X-Adresszähler 224 und einen Y- Adresszähler 222 auf. Beide Adresszähler werden verwendet, um es zu ermöglichen, dass die Information in dem Fang-RAM 210 in einer Zeile oder Spalte auf einmal ausgelesen wird. Um eine Zeile auszulesen, wird der X-Adresszähler 224 heraufgesetzt, bis das Ende der Zeile erreicht ist. Um zu der nächsten Zeile zu gehen, wird der Y-Adresszähler 222 heraufgesetzt. Um eine Spalte auszulesen, wird der Y-Adresszähler 222 heraufgesetzt bis das Ende der Spalte erreicht ist. An dem Ende jeder Spalte wird der X-Adresszähler 224 heraufgesetzt. Somit schreibt der Steuerschaltkreis (nicht gezeigt) vor, ob eine Zeile oder Spalte des Fang-RAMs 210 ausgelesen wird, und kann dem Hardware-Beschleuniger 216 Steuersignale (nicht gezeigt) bereitstellen, um den Start oder das Ende einer Zeile oder Spalte anzuzeigen.
Fig. 3 zeigt, dass das FEHLER_DATEN_EIN-Signal dem Zähler 312 bereitgestellt wird. Der Zähler 312 setzt sich jedes Mal herauf, wenn FEHLER_DATEN_EIN einen Wert annimmt, der eine fehlerhafte Zelle anzeigt. Wenn Daten ans dem Fang-Speicher 210 zeilenweise ausgelesen werden, wird der Zähler 312 an dem Start jeder Zeile zurückgesetzt. Wenn die Daten spaltenweise ausgelesen werden, dann wird der Zähler 312 an dem Start jeder Spalte zurückgesetzt.
Ein Register 310 wird mit einem Schwellenwert geladen, der anzeigt, wann eine Zeile oder Spalte repariert werden muss. Beispielsweise würde, wenn Daten zeilenweise ausgelesen werden und vier redundante Spalten in dem in Prüfung befindlichen Speicher existieren, der Schwellenwert auf fünf eingestellt. Mit anderen Worten, wenn fünf oder mehr fehlerhafte Zellen in einer Zeile existieren, kann die Zeile mit den redundanten Spalten nicht repariert werden. Deswegen muss, wenn der Speicher überhaupt repariert werden soll, diese Zeile durch eine redundante Zeile ersetzt werden.
Im Betrieb muss der Schwellenwert durch einen Benutzer programmiert werden, da der korrekte Wert von der Konfiguration des in Prüfung befindlichen Speichers abhängt. In einem Zweifachdurchlauf- Modus eines Betriebs könnte der Wert in dem Schwellenregister 310 zwischen Durchläufen die unterschiedliche Anzahl von redundanten Zeilen und Spalten in dem in Prüfung befindlichen Speicher berücksichtigen, geändert werden.
Der Inhalt der Schwellenregister 310 und des Zählers 312 für fehlerhafte Zellen werden in einem Komparator 314 verglichen. Wenn der Wert in dem Zähler 312 für fehlerhafte Zellen gleich dem Wert in dem Schwellenregister 310 kommt oder ihn überschreitet, wird der Ausgang des Komparators 314 aktiviert. Der Ausgang des Komparators 314 weist unterschiedliche Wirkungen auf, abhängig von dem Betriebsmodus.
Im Einfachdurchlauf-Modus läuft der Ausgang des Komparators 314 zu einer Blockierschaltung 326. Wenn der Ausgang des Komparators 314 nicht aktiviert ist, leitet die Blockierschaltung 326 FEHLER_DATEN_EIN zu FEHLER_DATEN_AUS. FEHLER_DATEN_AUS läuft zu dem Codierer 218 (Fig. 2). In diesem Fall zeigt FEHLER_DATEN_AUS Fehler an jeder Stelle an, an der FEHLER_DATEN_EIN einen Fehler anzeigt.
Auf der anderen Seite stellt, in dem Einfachdurchlauf-Modus, wenn der Ausgang des Komparators 314 aktiviert ist, die Blockierschaltung 326 FEHLER_DATEN_AUS ein, um anzuzeigen, dass keine fehlerhaften Zellen existieren. Mit anderen Worten, die Daten auf irgendwelche fehlerhaften Zellen werden blockiert.
Während des ersten Durchlaufs des Betriebs im Zweifachdurchlauf-Modus wird der Ausgang des Komparators 314 einem RAM 324 als ein Dateneingang bereitgestellt. Der RAM 324 ist ein 1 Bit-breiter Speicher, der zumindest so viele Speicherstellen enthält, wie Zeilen oder Spalten in dem in Prüfung befindlichen Speicher existieren. Wenn der Komparator 314 während des ersten Durchlaufs anzeigt, dass eine Zeile oder Spalte ersetzt werden muss, wird eine Anzeige in dem Speicher 324 gespeichert.
Ein Adresszähler 322 wird verwendet, um dem Speicher 324 eine Adresse bereitzustellen. Er wird bei dem Beginn jedes Durchlaufs in dem Betrieb mit dem Zweifachdurchlauf-Modus zurückgestellt. Um Adressen zu erzeugen, wird ein Längenregister 318 mit der Anzahl von Zellen in entweder einer Zeile oder Spalte geladen. Wenn Daten zeilenweise ausgelesen werden, ist der Wert in dem Register 318 die Länge einer Zeile, wenn Daten spaltenweise ausgelesen werden, ist der Wert die Länge einer Spalte.
An dem Start jedes Durchlaufs wird der Zähler 316 auf Null eingestellt. Wenn jeder Datenwert von dem Fang-RAM 210 (Fig. 2) gelesen wird, wird der Zähler 316 heraufgesetzt. Wenn der Zähler 316 heraufgesetzt wird, um dem Wert in dem Längenregister 318 zu gleichen, wird der Ausgang des Komparators 320 durchgesetzt. Dieses Signal zeigt an, dass das Ende der Zeile erreicht worden ist, wenn Daten zeilenweise gelesen werden, oder dass das Ende einer Spalte erreicht ist, wenn Daten spaltenweise gelesen werden.
Der Ausgang des Komparators 320 setzt die Zähler 312 und 316 zurück. Dies startet die Zählung der Anzahl von Zellen in der Zeile oder Spalte und startet gleichermaßen die Zählung der fehlerhaften Zellen in dieser Zeile oder Spalte.
Zusätzlich setzt sich, wenn der Ausgang des Komparators 320 aktiviert wird, der Adresszähler 322 herauf. Während des ersten Durchlaufs wird ein Multiplexer 328 eingestellt, um dem Speicher 324 den Wert in dem Adresszähler 322 bereitzustellen. Der Adresszähler 322 greift auf die Speicherstelle zu, die der nächsten Zeile oder Spalte entspricht. Wenn, wie durch den Ausgang des Komparators 314 angezeigt, die vorherige Zeile oder Spalte mehr fehlerhafte Zellen als der Schwellenwert in dem Register 310 aufwies, wird eine derartige Anzeige in der geeigneten Stelle in dem Speicher 324 zurückgelassen und wird danach während dieses Durchlaufs nicht geändert. An dem Ende des ersten Durchlaufs enthält der Speicher 324 Werte, die anzeigen, ob jede Zeile, wenn Daten zeilenweise ausgelesen werden, oder Spalte, wenn Daten spaltenweise ausgelesen werden, ersetzt werden muss.
Auf diese Weise werden während des ersten Durchlaufs des Betriebs im Zweifachdurchlauf- Modus die Ausgänge des Komparators 314 in dem Speicher 324 gespeichert, anstatt dass die Blockierschaltung 326 gesteuert wird. Während des ersten Durchlaufs des Betriebs im Zweifachdurchlauf- Modus hindert die Blockierschaltung 326 jedwede Daten daran, durch FEHLER DATEN AUS durchzulaufen. Keine Werte werden in dem Analyse-DRAM 222 während des ersten Durchlaufs des Betriebs mit zwei Durchläufen gespeichert.
Während des zweiten Durchlaufs des Betriebs im Zweifachdurchlauf-Modus wird die Weise, auf die Daten ausgelesen werden, umgeschaltet. Wenn Daten während des ersten Durchlaufs zeilenweise ausgelesen wurden, werden sie während des zweiten Durchlaufs spaltenweise ausgelesen, und umgekehrt.
Der Komparator 314 wird wieder verwendet, um anzuzeigen, ob eine Spalte oder Zeile, abhängig davon, wie die Daten ausgelesen werden, ersetzt werden muss. Der Ausgang des Komparators 314 wird der Blockierschaltung 326 bereitgestellt. Wie in dem Einfachdurchlauf-Modus blockiert, wenn eine Spalte oder Zeile, wie durch den Komparator 314 angezeigt, ersetzt werden, die Blockierschaltung 326 alle weiteren Datenwerte, die eine fehlerhafte Zelle anzeigen.
Zusätzlich wirken die Werte in dem Speicher 324 auch, Ausgänge, die fehlerhafte Speicherzellen anzeigen, zu blockieren. Während des zweiten Durchlaufs wird der Multiplexer 328 eingestellt, um den Zähler 316 mit dem Adresseingang des Speichers 324 zu verbinden. Der Zähler 3I6 wird für jeden Zellenwert von FEHLER_DATEN_EIN heraufgesetzt. In dem zweiten Durchlauf ist die Speicheradresse eine Leseadresse, und ein Wert in dem Speicher 324 wird gelesen und an die Blockierschaltung 326 angelegt. Wenn der von dem Speicher 324 gelesene Wert durchgesetzt wird, blockiert er das Durchlaufen von Datenwerten, die eine fehlerhafte Zelle anzeigen, durch die Blockierschaltung 326 hindurch. Die von dem Speicher 324 gelesenen Werte entfernen fehlerhafte Zellen, die in Zeilen oder Spalten existieren, die während des ersten Durchlaufs bestimmt wurden, einen Ersatz zu benötigen.
Als ein Beispiel wird, wenn FEHLER_DATEN_EIN aus dem Fang-Speicher 210 zeilenweise in dem ersten Durchlauf ausgelesen wird, der erste Durchlauf bestimmen, welche Zeilen in dem in Prüfung befindlichen Speicher ersetzt werden müssen, wenn der in Prüfung befindliche Speicher zu reparieren ist. An dem Ende des ersten Durchlaufs speichert der Speicher 324 ein logisches HI-Signal für jede Zeile, die ersetzt werden muss. In der veranschaulichten Ausführungsform werden keine Daten zu dem Analyse- DRAM 220 während des ersten Durchlaufs weitergeleitet.
In dem zweiten Durchlauf werden FEHLER_DATEN_EIN aus dem Fang-RAM 210 spaltenweise ausgelesen. Die Fehlerdaten werden durch die Blockierschaltung 326 während des zweiten Durchlaufs durchgeleitet. Sobald der Ausgang des Komparators 314 jedoch bestimmt, dass mehr fehlerhafte Zellen in einer Spalte existieren, als redundante Zeilen existieren, werden keine weiteren Anzeigen von fehlerhaften Zellen in dieser Spalte durch die Blockierschaltung 326 weitergeleitet. Zusätzlich wird jede fehlerhafte Zelle in einer Zeile, die ersetzt werden muss, auch durch die Blockierschaltung 326 auf der Grundlage von Daten, die von dem Speicher 324 gelesen werden, blockiert.
Die Blockierschaltung 326 leitet somit nur die Information, die für eine weitere Redundanz- Analyse benötigt wird, weiter. Anzeigen von fehlerhaften Zellen, die die Redundanz-Analyse nicht ändern würden, werden nicht weitergeleitet, wodurch die Übertragungszeit wie auch die Redundanz-Analyse-Zeit verringert werden. Die Blockierschaltung 326 wird unter Verwendung von Standard-Logik- Designtechniken ausgeführt, um die oben beschriebenen Funktionen durchzuführen.
Ein Verringern der Anzahl von Zellen, die als fehlerhaft angezeigt werden, ist vorteilhaft, weil der Codierer 218 (Fig. 2) dem Analyse-DRAM ein digitales Wort nur bereitstellt, wenn eine fehlerhafte Zelle existiert. Nur ein sehr kleiner Prozentsatz der Speicherzellen in einem in Prüfung befindlichen Speicher sind üblicherweise fehlerhaft, was es zulässt, dass die fehlerhaften Zellen in weniger Bits beschrieben werden, als in dem in Prüfung befindlichen Speicher existieren. Nach dem Stand der Technik wurde eine Datenreduktion durch Speichern von nur der Adresse jeder fehlerhaften Zelle erreicht.
Eine weitere Verbesserung wird in dem Codierer 218 gemäß der Erfindung ausgeführt. Fig. 4 zeigt, dass jedes digitale Wort aus dem Codierer 218 fünf Felder enthält. Feld 512 enthält die Adresse einer fehlerhaften Speicherzelle. Feld 512 enthält mehrfache Bits, um die Adresse jedweden Bits in dem in Prüfung befindlichen Speicher darzustellen. Felder 514A, 514B, 514C und 514D enthalten jeweils ein Bit. Felder 514A, 514B, 514C und 514D zeigen jeweils den Status einer zusätzlichen Zelle in dem in Prüfung befindlichen Speicher an. Insbesondere zeigen sie den Status der vier Bits in dem in Prüfung befindlichen Speicher an, die dem fehlerhaften Bit folgen, das durch die Adresse, die in dem Feld 512 gespeichert ist, dargestellt wird. Ein logisches "Hoch" in einem der Felder 514A, 514B, 514C oder 514D stellt eine fehlerhafte Zelle an der entsprechenden Stelle des in Prüfung befindlichen Speichers dar.
Es existieren mehrere Vorteile eines Codierens der Information auf diese Weise. Zuerst treten fehlerhafte Zellen in einem in Prüfung befindlichen Speicher oft in Gruppen auf. Somit ist es, in vielen Fällen, wenn eine fehlerhafte Zelle gefunden wird, wahrscheinlich, dass zumindest eine der nächsten vier Zellen auch fehlerhaft sein wird. Ein Verwenden vier zusätzlicher Bits in jedem Wort wird oft den Bedarf zum Speichern eines oder mehrerer Worte in einem Analyse-DRAM beseitigen, wodurch Raum in dem Analyse-DRAM gespart wird.
Ein weiterer Vorteil besteht darin, dass Wörter in das Analyse-DRAM bei einer Rate geladen werden, die nicht schneller als ein Fünftel der Rate ist, bei welcher Bits aus dem Fang-RAM 210 ausgelesen werden. Dies gestattet es, dass das Analyse-DRAM 220 bei einer viel langsameren Rate als der Fang-RAM 210 getaktet wird. Diese langsamere Betriebsrate gestattet eine geringere Geschwindigkeit und einen zu verwendenden, weniger teuren DRAM.
Sobald Daten auf den fehlerhaften Zellen in dem in Prüfung befindlichen Speicher in den Analyse- DRAM 220 geladen sind, können sie gemäß bekannter Redundanz-Analyse-Techniken verarbeitet werden. Kleinere Anpassungen, die deutlich innerhalb des Stands der Technik liegen, müssen ausgeführt werden, um die Tatsache zu berücksichtigen, dass bestimmte Zellen in dem in Prüfung befindlichen Speicher als einzelne Bits 514A ... 514D anstatt als getrennte Worte dargestellt werden. Gemäß der Erfindung wird eine Analysezeit verringert, weil der Hardware-Beschleuniger 216 die Anzahl von fehlerhaften Zellen in dem Analyse-DRAM 220 verringert hat.
Das Ergebnis dieser Analyse ist in einer bevorzugten Ausführungsform ein elektronisches Datenfile, das anzeigt, welche Zeilen und Spalten in dem in Prüfung befindlichen Speicher durch redundante Elemente zu ersetzen sind. Dieses elektronische Datenfile wird an eine Laser-Reparaturstation weitergeleitet, wo der in Prüfung befindliche Speicher repariert wird.
Nachdem eine Ausführungsform beschrieben worden ist, können zahlreiche alternative Ausführungsformen oder Variationen ausgeführt werden. Beispielsweise zeigt Fig. 2, dass drei getrennte Analyse-DRAMs 220 vorhanden sind, entsprechend den unterschiedlichen Analyseschaltungen. Die tatsächliche Anzahl von Analyseschaltungen könnte unterschiedlich sein. In einer bevorzugten Ausführungsform ist zumindest ein Analyse-DRAM für jeden Bereich in dem in Prüfung befindlichen Speicher vorhanden. Jedoch besteht eine Kosten-zu-Betriebsverhalten-Abwägung, die ausgeführt werden könnte, um die Gesamtanzahl von Analyseschaltungen anzuzeigen.
In der vorangegangenen Beschreibung sind Speicher so beschrieben worden, dass sie einen Adressraum aufweisen, der bei 0 startet. Oft teilen in computerisierten Systemen verschiedene Speicher einen Adressraum, so dass auf sie über einen gemeinsamen Bus zugegriffen werden kann. In diesem Fall würden die Adressen für einige der Speicher von Null versetzt sein. Jedoch ist ein Versetzen des Adressraums eines Speichers altbekannt im Stand der Technik und könnte, wenn gewünscht, leicht verwendet werden.
Ein Adressenversatzschaltkreis könnte auch erforderlich sein, wenn eine Analyseschaltung Information für mehr als einen Bereich verarbeiten soll. Die Analyseschaltung würde die Zellen in einem Bereich auf einmal nacheinander verarbeiten. In dieser Situation ware ein Indizieren von Adressen zu dem Speicher 324 erforderlich, um Adressen zu überspringen, die Zellen außerhalb des Bereichs entsprechen, der zu der Zeit verarbeitet wird.
Steuermechanismen für sämtliche der Hardware-Elemente sind nicht explizit gezeigt. In einer bevorzugten Ausführungsform wird ein Mikrocontroller verwendet, um die geeigneten Steuersignale zu erzeugen. Jedoch könnte ein Durchschnittsfachmann zahlreiche alternative Wege ersinnen, um die erforderlichen Steuersignale für den oben beschriebenen Speicher zu erzeugen.
Als ein Beispiel anderer möglicher Variationen wurde beschrieben, dass ein Speicher 324 ein 32Kx1-Bitspeicher ist. Er könnte mit einem 4Kx8-Bitspeicher mit geeigneter Adress-Decodierung implementiert werden.
Es sollte auch gewürdigt werden, dass Fig. 2 mehrere Techniken zeigt, die zusammen verwendet werden. Der Verlustdaten-Kompressor 214 könnte gänzlich weggelassen werden. Der Hardware- Beschleuniger 216 könnte allein oder in Verbindung mit dem Codierer 218 verwendet werden. In gleicher Weise könnte der Codierer 218 allein oder in Verbindung mit dem Hardware-Beschleuniger 216 verwendet werden.
Weiter ist der Hardware-Beschleuniger 216 nicht auf eine Verwendung zwischen einem Fang- RAM und einem Analyse-RAM. Er könnte beispielsweise zwischen dem Prüf-Untersystem und dem Fang- RAM verwendet werden.
Überdies wurde beschrieben, dass der Analyse-DRAM 220 ein langsamerer RAM ist als der Fang- RAM 210. Während Vorteile bestehen, in der Lage zu sein, einen langsameren und deswegen weniger teuren RAM zu verwenden, ist das nicht erforderlich. Es könnte in einigen Fällen wünschenswert sein, einen schnellen RAM an Stelle eines Analyse-DRAMs 220 zu verwenden.
Als ein weiteres Beispiel möglicher Variationen zeigt Fig. 4 vier einzelne Bit-Felder 514A ... 514D zum Speichern von Information über die Speicherzellen in der Nähe der fehlerhaften Zelle, die durch die Adresse in dem Feld 512 beschrieben wird. Um die Vorteile der Erfindung zu erhalten, ist es nicht notwendig, dass vier derartige Felder existieren, oder dass die Felder einzelne Bit-Felder sind. Beispielsweise können zwei einzelne Bit-Felder verwendet werden, oder acht einzelne Bit-Felder können verwendet werden. Die optimale Anzahl wird von dem Typ des Speichers, der gefertigt wird, und dem Prozess, der für einen derartigen Speicher verwendet wird, abhängen. Prozesse, die zu großen Ansammlungen fehlerhafter Zellen führen, werden von einer höheren Anzahl an Zellen profitieren. Alternativ werden Prozesse, die zu vielen weit verteilten fehlerhaften Zellen führen, von einer geringeren Anzahl an Zellen profitieren. Vier Zellen mit einzelnem Bit wurden gewählt, vorteilhaft in einem weiten Bereich von Situationen zu sein.
Auch ist es nicht notwendig, dass die Felder 514 ... 514D einzelne Bit-Felder sind. Sie könnten Multi-Bit-Felder sein. Beispielsweise könnte jedes Feld einen Adressversatz von der fehlerhaften Zelle in dem Feld 512 darstellen. Eine derartige Darstellung wäre für einen Speicherfertigungsprozess vorzuziehen, der Speicher produziert, wo fehlerhafte Zellen nahe beieinander auftreten, aber gewöhnlich voneinander um mehr als vier Speicherstellen beabstandet sind.
Weiter wurde beschrieben, dass der Hardware-Beschleuniger 216 in entweder einem Einfachdurchlauf-Modus oder einem Zweifachdurchlauf-Modus arbeitet. Diese Moden werden durch Steuern vier getrennter Dinge erzeugt: 1) ob die Blockierschaltung 326 ihren Steuereingang von dem Ausgang des Komparators 314 oder dem Speicher 324 ableitet; 2) ob der Ausgang des Komparators 314 in dem Speicher 324 gespeichert ist; 3) ob irgendwelche Daten in dem Analyse-DRAM 220 gespeichert sind; und 4) ob die Blockierschaltung 326 auf Werte in dem Speicher 324 reagiert. Es wird gewürdigt, dass zwei Moden durch geeignetes Steuern dieser Aktionen in jedem Durchlauf erzeugt werden können. Jedoch können, wenn ein Steuermechanismus bereitgestellt ist, um jede dieser Betriebsweisen getrennt zu steuern, mehr als zwei Moden einer Betriebsweise erzeugt werden. Deswegen ist nicht beabsichtigt, dass die Erfindung auf nur zwei Moden einer Betriebsweise beschränkt ist.
Deswegen sollte die Erfindung nur durch den Umfang der angehängten Ansprüche beschränkt sein.

Claims

1. Halbleiterspeicher-Herstellungssystem des Typs, das Halbleiterspeicher mit Zeilen und Spalten von Speicherzellen und redundanten Zeilen und Spalten, die durch Zeilen und Spalten in dem Halbleiterspeicher substituiert werden können, um fehlerhafte Speicherzellen zu ersetzen, herstellt, umfassend:

ein Prüf-Untersystem, derart ausgelegt, daß es bestimmt, ob jede der Zellen in einem in Prüfung befindlichen Speicher fehlerhaft ist, wobei das Prüf-Untersystem einen Fangspeicher (210) aufweist, der Fehlerbezeichnungen für die Zellen in dem in Prüfung befindlichen Speicher speichert,

ein Analyse-Untersystem, derart ausgelegt, daß es bestimmt, welche Zeilen und Spalten des in Prüfung befindlichen Speichers durch redundante Zeilen und Spalten ersetzt werden sollten,

wobei das Analyse-Untersystem einen Analysespeicher (220) und eine Datenübertragungsschaltung (214, 216, 218) einschließt, die den Fangspeicher (210) mit dem Analysespeicher (220) verbindet,

dadurch gekennzeichnet, daß:

die Datenübertragungsschaltung eine elektronische Schaltung (216) zum Bestimmen, auf der Grundlage der in dem Fangspeicher gespeicherten Informationen, wann eine Zeile oder Spalte in dem Halbleiterspeicher ersetzt werden muß, und dann eine Übertragung von Bezeichnungen der fehlerhaften Zellen in jener Zeile oder Spalte zu dem Analysespeicher (220) blockiert, und

eine Datencodierschaltung (218), die mit der elektronischen Schaltung (216) verbunden ist, zum Übergeben der Analysespeicher-Bezeichnungen der fehlerhaften Zellen, die durch die elektronische Schaltung nicht blockiert werden, zu dem Analysespeicher, einschließt.

2. Halbleiterspeicher-Herstellungssystem nach Anspruch 1, wobei die Bezeichnungen der fehlerhaften Zellen, die durch die Datencodierschaltung erzeugt werden, eine Adresse (512) für zumindest einen Abschnitt der fehlerhaften Zellen umfassen.

3. Halbleiter-Herstellungssystem nach Anspruch 2, wobei die Bezeichnungen der fehlerhaften Zellen, die durch die Datencodierschaltung erzeugt werden, eine Vielzahl von digitalen Worten umfassen, wobei jedes Wort ein Multi-Bit-Adreßfeld (512) aufweist, das die Adresse einer fehlerhaften Zelle und einer Vielzahl von Feldern (514A, 514B, 514C, 514D) speichert, wobei jedes weniger Bit als das Multi-Bit-Adreßfeld aufweist und eine andere Speicherzelle auf der Grundlage ihrer Position zu der Speicherzelle bei der Adresse in dem Multi-Bit- Adreßfeld darstellt.

4. Halbleiterspeicher-Herstellungssystem nach Anspruch 1,

wobei die elektronische Schaltung zum Bestimmen einschließt

einen Schaltungseingang, der einen Strom von Datenwerten empfängt, wobei jeder Datenwert in dem Strom einen fehlerhaften oder einen nicht-fehlerhaften Zustand einer Zelle in dem Halbleiterspeicher darstellt,

ein Register zum Speichern eines Schwellenwerts (310),

eine Einrichtung (312) zum Zählen einer Darstellung von fehlerhaften Zellen in dem Eingangsstrom, und zum Setzen eines Steuerausgangs, wenn die gezählte Anzahl den Schwellenwert überschreitet, und

eine Blockierschaltung (326) mit einem Eingang, der mit dem Schaltungseingang und einem Ausgang verbunden ist, wobei die Blockierschaltung Datenweite substituiert, die den nicht-fehlerhaften Zustand für Datenwerte darstellen, indem ein fehlerhafter Zustand angezeigt wird, wenn der Steuerausgang gesetzt ist.

5. Halbleiterspeicher-Herstellungssystem nach Anspruch 1,

wobei die elektronische Schaltung zum Bestimmen einschließt

einen Speicher (324) der Übertragungsschaltung,

eine Adressenerzeugungsschaltung (316, 318, 320, 322, 328), die mit dem Speicher der Übertragungsschaltung gekoppelt ist,

eine Einrichtung (310, 314) zum Bestimmen, wann die Anzahl der fehlerhaften Zellen in einer Zeile oder einer Spalte des Halbleiterspeichers einen Schwellenwert überschreitet,

eine Blockierschaltung (326), die einen mit dem Schaltungseingang verbundenen Eingang und einen Ausgang aufweist, wobei die Blockierschaltung ferner zumindest zwei Kontrolleingänge aufweist, wobei die Blockierschaltung Datenwerte, die einen fehlerhaften Zustand darstellen, durch Datenwerte substituiert, die den nicht-fehlerhaften Zustand anzeigen, wenn ein Kontrolleingang gesetzt ist, und

einen Controller, um die elektronische Schaltung zu steuern,

in einem ersten Durchgang, um in dem Speicher der Übertragungsschaltung Bezeichnungen von der Einrichtung zum Bestimmen von den Zeilen und den Spalten zu speichern, welche den Schwellenwert überschreiten, und

in einem zweiten Durchgang, um in dem Speicher der Übertragungsschaltung gespeicherte Werte einem Steuereingang der Blockierschaltung und den Ausgang der Einrichtung zum Bestimmen einem zweiten Steuereingang der Blockierschaltung bereitzustellen.

6. Halbleiterspeicher-Herstellungssystem nach Anspruch 1, wobei die Datencodierschaltung einen Ausgangswert bereitstellt, der eine Vielzahl von Feldern aufweist, wobei zumindest ein erstes (512) der Vielzahl von Feldern die Adresse einer fehlerhafte Zelle in dem in Prüfung befindlichen Speicher anzeigt, und zumindest ein zweites (514A, 514B, 514C, 514D) der Vielzahl von Feldern anzeigt, ob ein Fehler in der Zelle an einer Adresse besteht, die eine vorbestimmte Beziehung zu der Adresse in dem ersten der Vielzahl von Feldern aufweist.

7. Halbleiterspeicher-Herstellungssystem nach Anspruch 6, wobei die vorbestimmte Beziehung darin besteht, daß das zweite der Vielzahl von Feldern sich auf eine Zelle bei der Adresse bezieht, dis auf die Adresse in dem ersten der Vielzahl von Feldern folgt.

8. Halbleiterspeicher-Herstellungssystem nach Anspruch 6, wobei die Vielzahl der Felder in den Ausgangswerten ein drittes, viertes und fünftes Feld umfaßt, wobei jedes anzeigt, ob ein Fehler in der Zelle an einer Adresse besteht, die eine vorbestimmte Beziehung zu der Adresse in dem ersten der Vielzahl von Feldern aufweist.

9. Halbleiterspeicher-Herstellungssystem nach Anspruch 1, wobei der Fangspeicher eine erste Datenrate aufweist und der Analysespeicher eine zweite Datenrate aufweist, wobei die zweite Datenrate langsamer als die erste Datenrate ist.

10, Halbleiterspeicher-Herstellungssystem nach Anspruch 1,

wobei die elektronische Schaltung zum Bestimmen umfaßt

einen Dateneingang, wobei die Daten an dem Eingang zu verschiedenen Zeiten angenommen werden, einer einer Vielzahl von Werten mit einem ersten der Vielzahl von Werten, der anzeigt, daß ein Fehler in einer Zelle in dem in Prüfung befindlichen Speicher besteht und einen zweiten der Vielzahl von Werten, der anzeigt, daß kein Fehler in einer Zelle in dem in Prüfling befindlichen Speicher besteht;

einen Datenausgang,

eine Blockiereinrichtung (326) mit einem Steuereingang, die zwischen dem Dateneingang und dem Datenausgang verbunden ist, zum Übergeben der Datenwerte, in Reaktion auf ein Signal an dem Steuereingang, von dem Dateneingang zu dem Datenausgang, oder zum Bereitstellen der Werte, die anzeigen, daß es keinen Fehler in einer Zelle in dem in Prüfung befindlichen Speicher gibt, an dem Datenausgang,

eine Steuereinrichtung, die einen mit dem Steuereingang gekoppelten Steuerausgang aufweist, wobei die Einrichtung umfaßt

einen ersten Zähler (312), der konfiguriert ist, das Auftreten von Datenwerten zu zählen, die anzeigen, daß ein Fehler in einer Zelle in dem in Prüfung befindlichen Speicher besteht, wobei der erste Zähler einen Rücksetzeingang aufweist,

einen zweiten Zähler (316) zum Zählen von Datenwerten an dem Dateneingang,

eine Einrichtung (320) zum Bereitstellen eines Rücksetzsignals für den ersten Zähler (312), wenn der zweite Zähler (316) einen vorbestimmten Wert überschreitet, und

eine Einrichtung (314) zum Erzeugen eines Steuersignals, wenn der erste Zähler (312) einen vorbestimmten Wert überschreitet.

11. Halbleiterspeicher-Herstellungssystem nach Anspruch 10, wobei die Steuereinrichtung zusätzlich umfaßt

einen Speicher (324), der einen Dateneingang und einen Datenausgang aufweist,

eine Einrichtung (322, 328) zum selektiven Speichern des Steuersignals in dem Speicher.