DE69633958T2

DE69633958T2 - Method and device for injection of hot charge carriers

Info

Publication number: DE69633958T2
Application number: DE69633958T
Authority: DE
Inventors: Jeffrey Devin New Providence Bude; Mark Richard Summit Pinto; Kevin John Lebanon O'Connor
Original assignee: AT&T Corp
Current assignee: AT&T Corp
Priority date: 1995-05-25
Filing date: 1996-05-15
Publication date: 2005-12-22
Anticipated expiration: 2016-05-16
Also published as: US5659504A; KR100392855B1; EP0744754A3; KR960043250A; EP0744754A2; EP0744754B1; JPH08330456A; DE69633958D1; US5838617A

Description

Die Erfindung betrifft elektrisch programmierbare Festspeicherbauelemente (EPROMs und EEPROMs).The The invention relates to electrically programmable solid state memory devices (EPROMs and EEPROMs).

Ein nicht-flüchtiger Speicher ist ein Speichertyp, der gespeicherte Daten auch dann erhält, wenn keine Energie mehr vorhanden ist. Es gibt verschiedene Arten von nicht-flüchtigen Speichern, darunter Festspeicher (ROMs), programmierbare Festspeicher (PROMs), löschbare programmierbare Festspeicher (EPROMs) und elektrisch löschbare programmierbare Festspeicher (EEPROMs). Ein EPROM wird mit Ultraviolett-Licht gelöscht, ein EEPROM mit einem elektrischen Signal. Zum Schreiben von EPROMs und EEPROMs dient ein elektrisches Signal. In einem herkömmlichen Flash-EEPROM (wobei „Flash" darauf hinweist, dass sämtliche Zellen oder Sektoren von Zellen mit einem Mal gelöscht werden können) werden Speicherzellen gleichzeitig auf eine niedrige Schwellenspannung gelöscht und anschließend auf eine hohe Schwellenspannung programmiert, entweder individuell oder in kleinen Gruppen. EPROMs und EEPROMs werden üblicher Weise in Datenverarbeitungssystemen eingesetzt, die einen neu programmierbaren, nicht-flüchtigen Speicher benötigen. Zweckmäßiger Weise werden hier EEPROMs und EPROMs kollektiv als EPROMs bezeichnet.One non-volatile Memory is a type of memory that retains stored data even if there is no energy left. There are different types of non-volatile Save, including read-only memory (ROMs), programmable read-only memory (PROMs), erasable programmable read only memories (EPROMs) and electrically erasable ones programmable read only memories (EEPROMs). An EPROM comes with ultraviolet light deleted, an EEPROM with an electrical signal. For writing EPROMs and EEPROMs serves an electrical signal. In a conventional Flash EEPROM (where "flash" indicates that all cells or sectors of cells can be deleted at once) Memory cells simultaneously to a low threshold voltage deleted and subsequently programmed to a high threshold voltage, either individually or in small groups. EPROMs and EEPROMs become more common Used in data processing systems that have a reprogrammable, non-volatile Need memory. Appropriate way Here, EEPROMs and EPROMs are collectively referred to as EPROMs.

Eine typische Bauelementstruktur von EPROMs ist der Polysilizium-Transistor mit Floating-Gate, hier als „schwimmendes Gate" oder „schwebendes Gate" bezeichnet. Eine typische Struktur mit schwimmendem Gate ist in 1 dargestellt. Wie aus 1 hervorgeht, befindet sich ein zwischen zwei Isolierschichten 20 und 60 befindliches Floating-Gate 10 zwischen dem Substrat 30 und der üblichen Gate-Auswahlelektrode 40. Die in 1 dargestellte Struktur ist über der Source 50 und dem Drain 70 des Substrats gestapelt oder geschichtet. Eine weitere EPROM-Struktur ist die sogenannte Split-Gate-Struktur, bei der der Abschnitt des schwimmenden Gates nur über dem Drain liegt, jedoch kein Ab schnitt des schwimmenden Gates über der Source liegt. Split-Gate-EPROM-Bauelementstrukturen sind in der US-A-5 349 220 von Hong beschrieben. Im Ergebnis muss bei EPROMs die Gate-Auswahlspannung kapazitiv in Reihe mit dem schwimmenden Gate gekoppelt werden, anstatt direkt an den darunter liegenden Kanal.A typical device structure of EPROMs is the floating gate polysilicon transistor, referred to herein as a "floating gate" or "floating gate." A typical floating gate structure is in 1 shown. How out 1 shows, there is a between two insulating layers 20 and 60 located floating gate 10 between the substrate 30 and the usual gate selection electrode 40 , In the 1 The structure shown is above the source 50 and the drain 70 of the substrate stacked or layered. Another EPROM structure is the so-called split-gate structure in which the floating gate portion is only over the drain but no floating gate portion is above the source. Split-gate EPROM device structures are described in Hong's US-A-5,349,220. As a result, in EPROMs, the gate select voltage must be capacitively coupled in series with the floating gate rather than directly to the underlying channel.

Es gibt n-Kanal- und p-Kanal-Bauelemente mit den oben erläuterten Strukturen. Bei n-Kanal-Bauelementen sind Source und Drain mit einem p-Dotierstoff dotiert, und das Substrat ist mit einem p-Dotierstoff dotiert. Bei p-Kanal-Bauelementen enthalten Source und Drain p-Dotierstoff, das Substrat enthält n-Dotierstoff. Bei Substraten auf Siliziumbasis, beispielsweise auf der Basis von Silizium oder Silizium-Germanium-(SiGe-)Legierungen ist Bor ein Beispiel für einen p-Dotierstoff, Beispiele für geeignete n-Dotierstoffe sind Arsen und Phosphor.It are n-channel and p-channel devices with the above-mentioned Structures. For n-channel devices, source and drain are one doped p-type dopant, and the substrate is with a p-type dopant doped. For p-channel devices contain source and drain p-dopant, the substrate contains n-type dopant. at Silicon-based substrates, for example based on silicon or silicon germanium (SiGe) alloys, boron is an example for one p-dopant, examples of Suitable n-type dopants are arsenic and phosphorus.

EPROMs werden programmiert, indem eine Menge von Vorspannungen an das in 1 dargestellte Bauelement gelegt wird. Die an dem Gate-Auswahlanschluss (im Folgenden als Steuergate bezeichnet) angelegte Spannung beträgt V_C, die an den Drain gelegte Spannung beträgt V_D und die an die Source gelegte Spannung ist V_S. Spannungsdifferenzen, typischerweise als Vorspannungen bezeichnet, die zwischen diesen verschiedenen Anschlüssen vorhanden sind, sind folgendermaßen angelegt: Zum Beispiel V_CS = V_C – V_S etc. Bei n-Kanal-Bauelementen dienen Schreibvorspannungen zum Einbringen zusätzlicher negativer Ladung in das schwimmende Gate, um dadurch die Zelle zu beschreiben. Wenn allerdings der aufgeladene Zustand als „nicht beschriebener" Zustand gewählt wird, löscht das Einbringen zusätzlicher negativer Ladung auf das schwimmende Gate die Zelle. Vorspannbedingungen, die dazu dienen, einen mehr negativen geladenen Zustand zu erzielen, unterscheiden sich von solchen Vorspannbedingungen, die dazu eingesetzt werden, den Ladezustand zu lesen oder einen mehr positiv geladenen Zustand zu erzeugen.EPROMs are programmed by applying a set of bias voltages to the in 1 shown component is placed. The voltage applied to the gate selection terminal (hereinafter referred to as the control gate) is V _C , the voltage applied to the drain is V _D, and the voltage applied to the source is V _S. Voltage differences, typically referred to as bias voltages, present between these various terminals are applied as follows: For example, V _CS = V _C -V _S etc. For n-channel devices, write biases serve to introduce additional negative charge into the floating gate thereby describing the cell. However, if the charged state is selected as the "unwritten" state, the addition of additional negative charge to the floating gate will erase the cell Biasing conditions that serve to achieve a more negative charged state are different from those bias conditions employed to read the state of charge or to generate a more positively charged state.

Diese Schreibvorspannungen sind typischerweise eine hohe Steuergate-Spannung (V_CS) und/oder eine hohe Drain/Source-Spannung (V_DS). Diese Programmierspannungen reichen aus, um einen Transfer von Elektronen aus der Masse des Bauelements (Kanal 80 und/oder Source 50 und/oder Drain 70) in das schwimmende Gate 10 zu veranlassen, wo sie eingefangen werden und damit das schwimmende Gate stärker negativ laden. Die Ladung wird in dem schwimmenden Gate 10 deshalb eingefangen, weil das schwimmende Gate von dem Gate-Auswahlanschluss 40 durch eine isolierende Oxidschicht 60 und von der Drain-Source-Substrat-Zone durch eine weitere dünne isolierende Oxidschicht 20 getrennt ist. Der Effekt des Einfangens von Elektronen an dem schwimmenden Gate besteht in einer Anhebung der Schwellenspannung (V_T) auf einen gewissen vorbestimmten Pegel. Darüber hinaus liegen diese Programmierspannungen außerhalb des Bereichs der normalen Lese-Vorspannbedingungen, so dass ein unbeabsichtigtes Schreiben während des Lesevorgangs nicht stattfindet.These write bias voltages are typically a high control gate voltage (V _CS ) and / or a high drain / source voltage (V _DS ). These programming voltages are sufficient to allow transfer of electrons from the bulk of the device (channel 80 and / or source 50 and / or drain 70 ) into the floating gate 10 cause where they are trapped and thus more negatively charge the floating gate. The charge is in the floating gate 10 Therefore, because the floating gate of the gate selection terminal 40 through an insulating oxide layer 60 and from the drain-source-substrate region through another thin insulating oxide layer 20 is disconnected. The effect of trapping electrons at the floating gate is to raise the threshold voltage (V _T ) to a certain predetermined level. In addition, these programming voltages are outside the range of normal read bias conditions so that inadvertent writing does not occur during the read operation.

EPROMs enthalten typischerweise ein Feld (Array) von Floating-Gate-Transistoren. Der V_T einer gegebenen Zelle lässt sich bestimmen mit Hilfe eines Leseverstärkers, wenn er gelesen und in seinen logischen Wert decodiert wird. In einem herkömmlichen Zwei-Zustands-Speicher beispielsweise wird ein hoher Wert V_T, der durch einen Schreibvorgang in der oben beschriebenen Weise erreicht wird, als logische Eins decodiert, und der Eigenwert V_T (der V_T eines Bauelements, in das nicht geschrieben wurde durch Hinzufügen einer negativen Ladung zu dem schwimmenden Gate 10) wird als logisch Null decodiert. Weil das schwimmende Gate isoliert ist, kann die Zelle programmiert bleiben oder gelöscht werden über bis zu zehn Jahren und noch länger.EPROMs typically include a field (array) of floating gate transistors. The V _{T of} a ge The given cell can be determined using a sense amplifier when it is read and decoded to its logical value. For example, in a conventional two-state memory, a high value V _T achieved by a write operation in the above-described manner is decoded as logic one, and the eigenvalue V _T (the V _{T of} a non-written device by adding a negative charge to the floating gate 10 ) is decoded as a logical zero. Because the floating gate is isolated, the cell can remain programmed or erased for up to ten years and more.

Ein Verfahren, welches zum Einbringen negativer Ladung in das schwimmende Gate eingesetzt wird, ist die sogenannte "Channel Hot Electron Injection", also die Injektion von heißen Elektronen in den Kanal, im Folgenden mit CHEI abgekürzt. Ziel der CHEI ist es, Elektronen in dem Kanal auf ausreichend große Energien aufzuheizen, damit sie in das Leitungsband der Oxidschicht 20 gelangen, sie durchlaufen und in das schwimmende Gate 10 gelangen. Bei dem CHEI wird der das schwimmende Gate aufladende Elektronenstrom (I_F) eingeleitet durch den Elektronenstrom, der von der Source zu dem Drain fließt (I_DS). Geht I_DS gegen Null, so geht auch I_F gegen Null, und im Ergebnis wird nicht mehr negative Ladung in das schwimmende Gate eingebracht.One method used to introduce negative charge into the floating gate is the so-called "Channel Hot Electron Injection", ie the injection of hot electrons into the channel, hereinafter abbreviated to CHEI. The aim of the CHEI is to heat electrons in the channel to sufficiently large energies to penetrate into the conduction band of the oxide layer 20 go through it and go into the floating gate 10 reach. In the CHEI, the floating gate charging electron current (I _F ) is introduced by the electron current flowing from the source to the drain (I _DS ). When I _{DS approaches} zero, I _{F also} approaches zero, and as a result, no more negative charge is introduced into the floating gate.

Um durch das CHEI eine ausreichend große Ladung zu erzeugen, damit das schwimmende Gate in einem vernünftigen Zeitraum aufgeladen wird, müssen die Elektronen in dem Bauelement so aufgeheizt werden, dass sie die Leitungsband-Energiebarriere zwischen Halbleiter und Oxid überwinden. Im Fall der Grenzfläche zwischen Silizium/SiO₂ beträgt diese Barriere etwa 3,2 eV. Diese „heißen Elektronen" werden deshalb als „heiß" bezeichnet, weil ihre Verteilung bezüglich der Energie einen größeren Anteil von Hochenergieträgern enthält, als im thermischen Gleichgewicht des Kristallgitters des Siliziumsubstrats enthalten sind. Die „heißen Elektronen" beziehen ihre Energie aus elektrischen Feldern und den Energieabfällen von potentieller Energie innerhalb des Bauelements.In order to generate enough charge through the CHEI to charge the floating gate in a reasonable amount of time, the electrons in the device must be heated to overcome the conduction band energy barrier between semiconductor and oxide. In the case of the interface between silicon / SiO ₂ , this barrier is about 3.2 eV. These "hot electrons" are therefore called "hot" because their distribution in energy contains a greater proportion of high energy carriers than are contained in the thermal equilibrium of the crystal lattice of the silicon substrate. The "hot electrons" derive their energy from electric fields and the energy wastes of potential energy within the device.

Bei der CHEI bezieht ein gewisser Anteil der Elektronen, die von der Source 50 zum Drain 70 wandern (diese Elektronen sind ein Teil des als I_DS bezeichneten Drain-Source-Stroms) ausreichend Energie aus dem Potentialabfall zwischen Source und Drain, um an der Oxid-Grenzfläche 3,2 eV zu haben. Ein gewisser Anteil der heißen Elektronen des Kanals, die diese Energie aufweisen, gelangt in das Leitungsband der Oxidschicht 20 und wird zu dem schwimmenden Gate 10 transportiert. Ein sich von der Source zu dem Drain bewegendes Elektron gewinnt eine Energiemenge, die im Wesentlichen beschränkt wird durch den starken Feldpotentialabfall innerhalb des Kanals. Der starke Feldpotentialabfall in dem Kanal ist typischerweise geringer als die Summe der Source-Drain-Vorspannung (V_DS) und des installierten Potentials zwischen Kanal und Drain. Typischerweise überschreitet das installierte Potential des Kanals nicht den Wert von 0,3 V. Die Summe dieser Werte wird als E_max bezeichnet.In CHEI, some of the electrons coming from the source 50 to the drain 70 (these electrons are part of the drain-source current referred to as I _DS ), sufficient energy from the potential drop between source and drain to have 3.2 eV at the oxide interface. A certain proportion of the hot electrons of the channel, which have this energy, enters the conduction band of the oxide layer 20 and becomes the floating gate 10 transported. An electron moving from the source to the drain will gain an amount of energy that is substantially limited by the large field potential drop within the channel. The large field potential drop in the channel is typically less than the sum of the source-drain bias (V _DS ) and the installed potential between the channel and the drain. Typically, the installed potential of the channel does not exceed the value of 0.3 V. The sum of these values is referred to as E _max .

In Abwesenheit von Effekten wie der Elektron-Elektron-Streuung, bedeutet der Satz der Energieerhaltung, dass die Elektronen, die durch den Potentialabfall E_max fallen, eine Energiemenge aufnehmen können, die höchstens dem Abfall der Potentialenergie gleicht, bei dem es sich um das Produkt von E_max und der Elektronenladung handelt (q, wobei q die Elektronenladung in Coulomb ist). (Zum technischen Hintergrund sei angemerkt, dass ein elektrisches Potential die Einheit V besitzt. Fällt ein Elektron durch einen Potentialabfall von V, nimmt es Energie (q × V) auf, ausgedrückt in eV). Die Effekte der Elektron-Elektron-Streuung sind typischerweise deshalb nicht signifikant, weil die zur Elektroneninjektion in das schwimmende Gate betragende Energie 3,2 eV beträgt und nur sehr wenige Elektronen diesen Energieschwellenwert durch derartige Effekte erreichen.In the absence of effects such as electron-electron scattering, the law of conservation of energy means that the electrons falling through the potential drop E _max can receive an amount of energy at most equal to the drop in potential energy that is the product of E _max and the electron charge (q, where q is the electron charge in Coulomb). (For technical background, it should be noted that an electric potential has the unit V. If an electron falls by a potential drop of V, it absorbs energy (q × V), expressed in eV). The effects of electron-electron scattering are typically not significant because the energy required to inject electrons into the floating gate is 3.2 eV and only very few electrons reach this energy threshold through such effects.

Ein Wert V_DS von 3,2 V sorgt derzeit nicht für eine negative Aufladung des schwimmenden Gates (was hier als das "Schreiben" bezeichnet wird) innerhalb einer praktikablen Zeitspanne. Eine praktikable Zeitspanne beträgt derzeit 1 ms oder weniger. Bei den derzeitigen Bauelementen müssen mindestens 5 V in das Bauelement eingegeben werden zur Erzielung eines starken Feldpotential-Energieabfalls in dem Kanal, um die erforderlichen 3,2 eV oder einen darüber liegenden Wert zu erreichen. Sogar noch höhere Spannungen sind erforderlich, wenn kürzere Schreibzeiten erwünscht sind.A value of V _DS of 3.2 V does not currently provide a negative floating gate charge (referred to herein as the "write") within a practical period of time. A practicable period of time is currently 1 ms or less. In current devices, at least 5V must be input to the device to achieve a high field potential energy drop in the channel to reach the required 3.2 eV or above. Even higher voltages are required if shorter write times are desired.

Die US-A-5 349 220 zeigt ein Split-Gate-Halbleiterbauelement auf einem schwach dotierten Substrat, umfassend eine Source-Zone und eine Drain-Zone in dem Substrat an dessen Oberfläche, eine auf dem Substrat niedergeschlagenen dielektrischen Schicht, eine auf der dielektrischen Schicht gebildeten Floating-Gate-Elektrode, zusätzlichem dielektrischen Material, was auf die Oberfläche der Floating-Gate-Elektrode niedergeschlagen ist, einer auf der Oberfläche des zusätzlichen dielektrischen Materials niedergeschlagenen Gate-Elektrode und einer Hochspannungs-Erzeugungseinrichtung zum Anlegen einer Spannung an das Steuergate.The US-A-5 349 220 shows a split-gate semiconductor device on a lightly doped substrate comprising a source zone and a Drain zone in the Substrate on its surface, a dielectric layer deposited on the substrate, a floating gate electrode formed on the dielectric layer, additional dielectric material, which deposited on the surface of the floating gate electrode is, one on the surface of the additional dielectric material deposited gate electrode and a high voltage generating means for applying a voltage to the control gate.

Die US-A-5 412 603 zeigt ein Verfahren zum Programmieren einer Floating-Gate-Speicherzelle in einem nicht-flüchtigen, als integrierte Schaltung ausgebildeten Speicher mit einem Referenzspannungsanschluss und einem Speisespannungsanschluss, wobei die Zelle einen Drain, eine Source und ein Steuergate aufweist. Das Verfahren umfasst: Das Anlegen einer ersten Spannung an die Source der Speicherzelle, wobei die erste Spannung geringer ist als die Spannung als dem Referenzspannungsanschluss; das Anlegen einer zweiten Spannung an den Drain der Speicherzelle, wobei die zweite Spannung größer als die Spannung an dem Spannungsversorgungsanschluss ist; und das Anle gen einer dritten Spannung an das Steuergate, wobei die dritte Spannung größer ist als die Spannung am Referenzspannungsanschluss.The US-A-5 412 603 shows a method of programming a floating gate memory cell in a non-volatile, formed as an integrated circuit memory with a reference voltage terminal and a supply voltage terminal, the cell having a drain, a source and a control gate. The method comprises: The application of a first voltage to the source of the memory cell, wherein the first voltage is less than the voltage as the reference voltage terminal; the application of a second voltage to the drain of the memory cell, where the second voltage is greater than the voltage is at the power supply terminal; and the investment a third voltage to the control gate, wherein the third voltage is larger as the voltage at the reference voltage terminal.

Gemäß der vorliegenden Erfindung wird ein n-Kanal-Halbleiterbauelement geschaffen, welches auf einem Substrat ausgebildet ist und umfasst: Eine Source-Zone und eine Drain-Zone in dem Substrat; eine auf dem Substrat niedergeschlagene dielektrische Schicht, eine schwimmende Gate-Elektrode, die auf der dielektrischen Schicht ausgebildet ist, wobei zumindest ein Abschnitt der schwimmenden Gate-Elektrode über der Drain-Zone liegt, ein zusätzliches dielektrisches Material, das auf der Oberfläche der schwimmenden Gate-Elektrode gebildet ist, und eine Steuergate-Elektrode, die auf dem zusätzlichen dielektrischen Material gebildet ist, gekennzeichnet durch eine Einrichtung zum negativen Laden des schwimmenden Gates, mit einer Einrichtung zum Anlegen einer negativen Substrat-Source-Vorspannung (V_B – V_S) von etwa 0,5 V oder noch stärker negativ, einer Einrichtung zum Anlegen einer Steuergate-Source-Vorspannung (V_C – V_S) von etwa 10 V oder weniger, und einer Einrichtung zum Anlegen einer Drain-Source-Vorspannung (V_D – V_S) von weniger als etwa 5 V an das Bauelement, wobei der das schwimmende Gate aufladende Strom eingeleitet wird durch den von der Source zum Drain fließenden Elektronenstrom.According to the present invention, there is provided an n-channel semiconductor device formed on a substrate, comprising: a source region and a drain region in the substrate; a dielectric layer deposited on the substrate, a floating gate electrode formed on the dielectric layer, at least a portion of the floating gate electrode overlying the drain region, an additional dielectric material disposed on the surface of the floating gate Electrode and a control gate electrode formed on the additional dielectric material, characterized by a device for negative charging of the floating gate, with a device for applying a negative substrate source bias voltage (V _B - V _S ) of about 0.5 V or even more negative, a device for applying a control gate source bias (V _C - V _S ) of about 10 V or less, and a device for applying a drain-source bias voltage (V _D - V _S ) of less than about 5V to the device, wherein the floating gate charging current is introduced by the source to drain eating electron current.

Erfindungsgemäß wird ein Verfahren zum Aufladen eines n-Kanal-Floating-Gate einer Speicherzelle mit einer Source, einem Drain, einem Steuergate, einem Floating-Gate und einem Substrat geschaffen, gekennzeichnet durch: Anlegen einer Spannung an den Drain-Anschluss der Zelle, um eine positive Vorspannung von weniger als etwa 5 V zwischen dem Drain und der Source zu bewirken; Anlegen einer Spannung an den Steuergate-Anschluss der Zelle, um eine positive Vorspannung von etwa 10 V oder weniger zwischen dem Steuergate und der Source zu erreichen; und Anlegen einer negativen Spannung an das Substrat, um eine negative Vorspannung von mindestens etwa –0,5 V zwischen dem Substrat und der Source zu erreichen, wobei der das Floating-Gate aufladende Strom eingeleitet wird durch den Elektronenstrom von der Source zu dem Drain.According to the invention is a Method for charging an n-channel floating gate of a memory cell with a source, a drain, a control gate, a floating gate, and a substrate created by: applying a voltage to the Drain connection of the cell to a positive bias of less to cause about 5 V between the drain and the source; Invest a voltage to the control gate terminal of the cell to a positive Bias of about 10 V or less between the control gate and to reach the source; and applying a negative voltage the substrate to give a negative bias of at least about -0.5V in between to reach the substrate and the source, wherein the floating gate Charging current is introduced by the electron current of the source to the drain.

Gegenstand der vorliegenden Erfindung sind elektrisch programmierbare Speicherbauelemente wie z. B. EPROMs und EEPROMs sowie ein Verfahren zum Einbringen negativer Ladung in das schwimmende Gate dieser Bauelemente unter Verwendung der am Kanal eingeleiteten Sekundärelektroneninjektion (CISEI; Channel Initiated Secundary Electron Injection). Bei der CISEI wird ebenso wie bei der CHEI der das schwimmende Gate aufladende Strom I_F eingeleitet durch den Elektronenstrom von der Source zu dem Drain, so dass I_F gegen Null geht, wenn I_DS gegen Null geht. Allerdings reicht die Menge der CISEI, die durch den erfindungsgemäßen Prozess erzeugt wird, dazu aus, das schwimmende Gate in etwa 1 ms oder weniger aufzuladen, wenn an das Bauelement ein Wert V_DS von weniger als 5 V gelegt wird; dies deshalb, weil die Anzahl von Hochenergieelektronen, die durch die CISEI erzeugt werden, nicht beschränkt ist auf die Spannungsdifferenz V_IS – V_IS. Die CISEI verwendet die Sekundärelektronen, die durch Aufprall-Ionisierungsrückkopplung aufgeheizt werden. In einer bevorzugten Ausführungsform beträgt V_DS weniger als etwa 3,3 V.Object of the present invention are electrically programmable memory devices such. EPROMs and EEPROMs, and a method of introducing negative charge into the floating gate of these devices using Channel Initiated Secondary Electron Injection (CISEI). In the CISEI, as with the CHEI, the floating gate charging current I _{F is} introduced by the electron current from the source to the drain, so that I _F goes to zero when I _{DS approaches} zero. However, the amount of CISEI generated by the process of the present invention will increase the floating gate in about 1 ms or less when a value of V _DS less than 5V is applied to the device; This is because the number of high-energy electrons generated by the CISEI is not limited to the voltage difference V _IS -V _IS . The CISEI uses the secondary electrons, which are heated by impact ionization feedback. In a preferred embodiment, V _{DS is} less than about 3.3 V.

Erfindungsgemäß wird eine Umgebung geschaffen, in welcher Sekundärelektronen durch Aufprall-Ionisationsrückkopplung mit höherer Frequenz als in herkömmlichen Bauelementen erhitzt werden. Dieser Prozess wird eingeleitet durch Aufprall-Ionisation im Kanal des Bauelements. Elektrische Felder und Energieabfälle von potentieller Energie (kollektiv als "Felder" bezeichnet), die nicht-parallel zum Elektronenstrom in dem Kanal verlaufen, werden in dem Bauelement zu diesem Zweck ausgenutzt. Zweckmäßigerweise werden diese Felder als Vertikalfelder bezeichnet. Beispiele für diese Felder beinhalten das Feld zwischen dem Substrat und dem Drain und das Feld zwischen dem Substrat und der Oxid-Grenzfläche in der Nähe der Drain-Kante. Dies steht im Gegensatz zu herkömmlichen Bauelementen, in denen die Elektronen ihre Energie aus den elektrischen Feldern und Potentialabfällen gewinnen, deren Richtung parallel zum Elektronenstrom in dem Kanal verläuft. Erfindungsgemäß werden die Vertikalfelder und die Lageenergieabfälle in dem Bauelement dadurch gesteigert, dass das Substrat mit einer negativen Spannung (V_B) vorgespannt wird. Wenn der Wunsch besteht, negative Ladung in das schwimmende Gate einzubringen (z. B. dann, wenn an dem schwimmenden Gate geschrieben werden soll), ist es vorteilhaft, wenn der Drain gegenüber der Source vorgespannt wird (VDS) auf etwa 1,1 V bis etwa 3,3 V, und das Substrat gegenüber der Source (VBS) auf etwa –0,5 V bis etwa –3 V vorgespannt wird. In einer bevorzugten Ausführungsform gilt: Vs = 0 V; 1,1 V ≤ V_D ≤ 3,3 V; und –3 V ≤ V_B ≤ –0,5 V.According to the invention, an environment is created in which secondary electrons are heated by impact ionization feedback at a higher frequency than in conventional devices. This process is initiated by impact ionization in the channel of the device. Electric fields and energy wastes of potential energy (collectively referred to as "fields") that are non-parallel to the electron current in the channel are exploited in the device for this purpose. Conveniently, these fields are referred to as vertical fields. Examples of these fields include the field between the substrate and the drain and the field between the substrate and the oxide interface near the drain edge. This is in contrast to conventional devices in which the electrons gain their energy from the electric fields and potential drops whose direction is parallel to the electron current in the channel. According to the invention, the vertical fields and the position energy losses in the component are increased by biasing the substrate with a negative voltage (V _B ). If it is desired to introduce negative charge into the floating gate (eg, when writing to the floating gate), it is advantageous if the drain is biased to the source (VDS) to about 1.1V to about 3.3V, and biasing the substrate to about -0.5V to about -3V from the source (VBS). In a preferred embodiment: Vs = 0 V; 1.1 V ≤ V _D ≤ 3.3 V; and -3 V ≤ V _B ≤ -0.5 V.

In einer anderen Ausführungsform der Erfindung werden die elektrischen Vertikalfelder in der Nähe der Übergänge von Drain/Kanal und Drain/Substrat zusätzlich gegenüber herkömmlichen EPROMs durch Modifizieren der Bauelementstruktur gesteigert. Um dies zu erreichen, kommen zahlreiche unterschiedliche Maßnahmen in Betracht. Beispielsweise wird die Substratdotierung in der Nähe des Drain/Substrat-Übergangs verstärkt. Bei einer anderen Ausführungsform ist die Gate-Oxid-Dicke in etwa 10 nm oder weniger, und die flachen Drain-Übergänge betragen etwa 0,1 Mikrometer oder weniger, gemessen von der Oxid-Grenzfläche aus. Dies verstärkt das vertikale Feld in dem Bauelement, was wiederum den Rückkopplungs-Aufheizprozess bei der CISEI beschleunigt und die Felder parallel zu dem Kanal verstellt, und dies wiederum steigert das Auftreten von Aufprall-Ionisation von Kanalelektronen, was der Mechanismus ist, der die CISEI einleitet. Die flachen Übergänge verkürzen außerdem die Entfernung, die die Sekundärelektronen zum Erreichen der Oxid-Oberfläche zurücklegen müssen. Je kürzer die Entfernung ist, die die Sekundärelektronen zu der Oxid-Barriere zurücklegen müssen, desto größer ist die Wahrscheinlichkeit, dass die Sekundärelektronen ausreichend Energie behalten, um die Oxid-Barriere zu überwinden und das schwimmende Gate zu laden.In another embodiment According to the invention, the electric vertical fields in the vicinity of the transitions of Drain / channel and drain / substrate in addition to conventional EPROMs increased by modifying the device structure. Around To achieve this, come many different measures into consideration. For example, the substrate doping becomes near the drain / substrate junction strengthened. In another embodiment For example, the gate oxide thickness is about 10 nm or less, and the shallow drain junctions are about 0.1 microns or less measured from the oxide interface. This is reinforced the vertical field in the device, which in turn causes the feedback heating process at the CISEI accelerates and the fields parallel to the channel and this in turn increases the incidence of impaction ionization of channel electrons, what is the mechanism that initiates the CISEI. The shallow transitions also shorten the Distance that the secondary electrons to reach the oxide surface have to. The shorter the distance is the secondary electrons to the oxide barrier return have to, the bigger the probability that the secondary electrons will retain sufficient energy, to overcome the oxide barrier and to load the floating gate.

In einer anderen Ausführungsform der Erfindung ist die aktive Zone des Bauelements, in der der Kanal, die Source und der Drain ausgebildet sind, ein Werkstoffbandlücke als Silizium. Werkstoffe mit geringerer Bandlücke besitzen niedrigere Schwellenenergien für die Aufprall-Ionisation, und folglich kommt es bei einem speziellen Wert von V_DS zu mehr Kanal-Aufprall-Ionisation und Aufprall-Ionisationsrückkopplung in diesen Werkstoff mit schmalerer Bandlücke als in Silizium. Beispiele für geeignete Werkstoffe beinhalten Legierungen aus Silizium und Germanium. Vorteilhaft ist, wenn die Bandlücken- Diskontinuitität zwischen diesen Werkstoffen nur im Valenzband, nicht aber im Leitungsband vorliegt.In another embodiment of the invention, the active region of the device in which the channel, the source and the drain are formed, a material band gap as silicon. Lower bandgap materials have lower threshold energies for impact ionization, and thus at a particular V _DS value, more channel impaction ionization and collision ionization feedback occur in this narrower bandgap material than in silicon. Examples of suitable materials include alloys of silicon and germanium. It is advantageous if the band gap discontinuity between these materials is present only in the valence band, but not in the conduction band.

Diese Modifikationen der Bauelementstruktur werden in Verbindung mit dem Anlegen einer Substrat-Vorspannung an das Bauelement benutzt, wenn das Bauelement im Schreibmodus arbeitet.These Modifications of the device structure are in connection with the Applying a substrate bias voltage to the device when used the device works in write mode.

Bei dem erfindungsgemäßen Prozess wird ein EPROM oder EEPROM mittels CISEI beschrieben durch Anlegen einer negativen Substrat-Source-Vorspannung (V_BS) and as EEPROM nur im Schreibmodus. Bei einer Ausführungsform beträgt V_BS etwa –0,5 V bis etwa –3 V. Im Schreibmodus ist der Wert von V_DS, der an das Bauelement gelegt wird, niedriger als 5 V. Es ist vorteilhaft, wenn V_DS etwa 1,1 V besitzt als 3,3 V beträgt. Vorteilhaft ist es, wenn V_CS einen Wert von 10 V oder weniger besitzt. Bei einer bevorzugten Ausführungsform wird das schwimmende Gate in einer Zeit von 1 ms oder weniger negativ aufgeladen, wenn die Steuergate-Spannung V_CS kleiner als V_DS ist oder dem Wert gleicht.In the process of the invention, an EPROM or EEPROM is described by CISEI by applying a negative substrate source bias (V _BS ) and as EEPROM only in write mode. In one embodiment, V _{BS is} about -0.5V to about -3V. In the write mode, the value of V _{DS applied} to the device is less than 5V. It is advantageous if V _{DS is} about 1.1 V owns as 3.3V. It is advantageous if V _{CS has} a value of 10 V or less. In a preferred embodiment, the floating gate is negatively charged in a time of 1 ms or less when the control gate voltage V _{CS is} less than or equal to V _DS .

Kurze Beschreibung der ZeichnungenShort description the drawings

1 ist eine Schnittansicht einer zum Stand der Technik zählenden Flash-Speicherzelle. 1 FIG. 10 is a sectional view of a prior art flash memory cell. FIG.

2 ist eine Schnittansicht einer Flash-Speicherzelle mit einer an das Substrat angelegten Vorspannung. 2 FIG. 12 is a sectional view of a flash memory cell having a bias voltage applied to the substrate. FIG.

3 ist eine Schnittansicht einer Flash-Speicherzelle mit einer stark p-dotierten Zone am Drain-Substrat-Übergang. 3 FIG. 12 is a sectional view of a flash memory cell having a heavily p-doped region at the drain-substrate junction. FIG.

4 ist eine Schnittansicht einer Flash-Speicherzelle mit einer flachen Drain-Verlängerung. 4 FIG. 10 is a sectional view of a flash memory cell having a shallow drain extension. FIG.

5 ist eine Schnittansicht einer Flash-Speicherzelle, in der das Substrat eine Zweischichtstruktur aus p-dotiertem SiGe über p-dotiertem Silizium ist. 5 FIG. 10 is a sectional view of a flash memory cell in which the substrate is a two-layered structure of p-doped SiGe over p-doped silicon. FIG.

6 ist eine schematische Darstellung eines Feldes aus EPROM-Zellen gemäß der Erfindung. 6 is a schematic representation of a field of EPROM cells according to the invention.

7 ist eine grafische Darstellung des Gate-Stroms gegenüber V_DS bei verschiedenen Substrat-Vorspannung (V_B) für einen MOSFET mit einer Kanallänge von 0,5 μm. 7 Figure 4 is a graph of gate current versus V _DS at various substrate bias voltages (V _B ) for a MOSFET with a channel length of 0.5 μm.

8 ist eine grafische Darstellung des Gate-Stroms gegenüber V_DS bei verschiedenen Werten von V_B bei einem MOSFET mit einer Kanallänge von 0,4 μm und einer Gate-Oxid-Dicke von etwa 60 Å. 8th Figure 4 is a graph of the gate current versus V _DS at various values of V _B for a MOSFET with a channel length of 0.4 μm and a gate oxide thickness of about 60 Å.

9 ist eine grafische Darstellung des Gate-Stroms gegenüber V_DS bei verschiedenen Werten von V_B für ein MOSFET-Bauelement mit einem dotierten Bor-Halo am Drain-Substrat-Übergang. 9 Figure 4 is a graph of the gate current vs. V _DS at various values of V _B for a MOSFET device with a doped boron halo at the drain-to-substrate junction.

Detaillierte BeschreibungDetailed description

Gegenstand der Erfindung sind Bauelemente mit Floating-Gate, also schwimmendem oder schwebendem Gate (z. B. EPROMs), die die CISEI dazu verwenden, negative Ladung auf das schwimmende Gate zu bringen und dadurch die EPROMs zu "beschreiben". Zweckmäßigerweise wird das Einbringen von negativer Ladung in das schwimmende Gate hier als Beschreiben des oder als Einschreiben in die EPROMs bezeichnet. Da aber EPROMs programmierbare Ladungsspeicherelemente sind, weisen sie eine allgemeinere Anwendungsmöglichkeit auf als einfaches "Laden" und "Entladen". Beispielsweise können zwei oder mehr verschiedene Ladungsmengen in einer einzelnen Zelle gespeichert, aus ihr ausgelesen und decodiert werden. Es können Analogsignale als Kontinuum von Ladungsmengen oder -pegeln gespeichert werden, so dass EPROMs in Anwendungen mit neuronalen Netzwerken und als Analog-Datenspeicher verwendet werden können. Darüber hinaus könnte zusätzliche Ladung eingebracht werden, um den Ladungspegel am schwimmenden Gate zu korrigieren. Eine solche Korrektur könnte dann notwendig sein, wenn der Ladungspegel sich durch eine Fowler-Nordheim-Tunnelauslöschung eingestellt hat. Die Bezugnahme auf "Schreibimpuls" bezieht sich hier also auf eine Menge von Spannungen, die für eine Zeitspanne angelegt werden, die typischerweise weniger als 1 Sekunde an dem Drain, der Source, dem Steuergate und dem Substrat eines EPROMs beträgt, um eine negative Spannung auf das schwimmende Gate zu bringen. "Schreiben" und "Schreiboperation" bedeuten die Ausführung des Schreibimpulses gemäß obiger Definition. Gegenstand der Erfindung ist außerdem ein Verfahren zum Schreiben in EPROMs unter Verwendung der CISEI. CISEI ist die Kombination von drei aufeinanderfolgenden Ereignissen: Als Erstes werden heiße Kanalelektronen e1 in den Drain injiziert, wo sie durch Aufprall zu einer Ionisierung führen, so dass niedrig energetische Elektronen-Loch-Paare (e2, h2) entstehen. Der von den Kanalelektronen gebildete Strom wird durch I_e1, bezeichnet (und entspricht etwa dem Source-Drain-Strom I_DS). Die Ströme der Elektronen, e2, und der Löcher, h2, die durch die Aufprall-Ionisierung erzeugt werden, werden mit I_e2 bzw. I_h2 bezeichnet. Die folgende Beziehung zwischen den Strömen wird definiert durch die Gleichung: Ih2 = Ie2 = M1 × Ie1. The invention relates to devices with floating gate, so floating or floating gate (eg EPROMs), which use the CISEI to bring negative charge to the floating gate and thereby "describe" the EPROMs. Conveniently, the introduction of negative charge into the floating gate is referred to herein as describing or writing to the EPROMs. However, because EPROMs are programmable charge storage devices, they have a more general application than simple "load" and "unload". For example, two or more different amounts of charge may be stored in a single cell, read out from it, and decoded. Analog signals can be stored as a continuum of charge quantities or levels so that EPROMs can be used in neural network applications and as analog data storage. In addition, additional charge could be introduced to correct the charge level at the floating gate. Such a correction might be necessary if the charge level has settled through a Fowler-Nordheim tunnel extinction. Thus, the reference to "write pulse" herein refers to an amount of voltages applied for a period of time, typically less than 1 second at the drain, source, control gate, and substrate of an EPROM, around a negative voltage to bring the floating gate. "Write" and "Write" mean execution of the write pulse as defined above. The invention also provides a method of writing to EPROMs using the CISEI. CISEI is the combination of three consecutive events: First, hot channel electrons e1 are injected into the drain, where they lead to ionization through impact, forming low-energy electron-hole pairs (e2, h2). The current formed by the channel electrons is denoted by I _e1 , (and corresponds approximately to the source-drain current I _DS ). The currents of the electrons, e2, and the holes, h2, generated by the impaction ionization are designated _Ie2 and _Ih2 , respectively. The following relation between the currents is defined by the equation: I h2 = I e2 = M 1 × I e1 ,

Die Löcher h2 werden von den Feldern in der Drain-Substrat-Zone erhitzt und in das Substrat injiziert, wo sie mittels Aufprall wieder zur Ionisierung unter Bildung von Elektronen-Loch-Paaren, e3, h3, führen. Die e2-Elektronen verlassen den Drain, besitzen aber (für V_DS von weniger als 5 V) keine ausreichende Energie, um die Si/SiO₂-Leitungsband-Energiebarriere zu überwinden und das schwimmende Gate aufzuladen. Der Strom der e3-Elektronen, der durch die Aufprall-Ionisierung der h2-Löcher gebildet wird, wird mit I_e3 bezeichnet. Die Beziehung zwischen I_e3 und dem h2-Löcherstrom wird durch folgende Gleichung definiert: Ih3 = Ie3 = M2 × Ih2. Holes h2 are heated by the fields in the drain-substrate zone and injected into the substrate where they re-ionize to form electron-hole pairs, e3, h3. The e2 electrons leave the drain but have insufficient energy (for V _DS less than 5V) to overcome the Si / SiO ₂ conduction band energy barrier and charge the floating gate. The current of the e3 electrons formed by the impact ionization of the h2 holes is designated _Ie3 . The relationship between I _e3 and the h2 hole current is defined by the following equation: I h3 = I e3 = M 2 × I h2 ,

Die e3-Elektronen werden entweder in den Drain injiziert oder diffundieren zu der Oxid-Grenzfläche, oder aber sie fallen durch den Vertikal-Potentialabfall und erreichen die Oxid-Grenzfläche. In jedem Fall besitzen einige der Elektronen eine ausreichende Menge Energie, um die Oxid-Barriere zu überwinden und in der Lage zu sein, in das schwimmende Gate injiziert zu werden. Dieser Prozess setzt sich fort bei Aufprall-Ionisierung der e3-Elektronen, was in der Folge zu Elektronen-Loch-Paaren führt (e4, h4; e5, h5; etc.). Zur einfachen Bezugnahme werden e2, e3, e4 etc. als "Sekundärelektronen" bezeichnet. Dieser oben beschriebene Prozess mit den abwechselnden Ereignissen von Elektronen- und Loch-Aufprall-Ionisierung, was zu der Entstehung von e2, e3, e4, etc. und h2, h3, h4, etc. führt, wird als "Aufprall-Ionisierungsrückkopplung" bezeichnet. Die Erzeugung von heißen Sekundärelektronen aufgrund dieses Prozesses wird als "Erhitzen durch Aufprall-Ionisierungsrückkopplung" bezeichnet.The E3 electrons are either injected into the drain or diffused to the oxide interface, or but they fall through the vertical potential drop and reach the oxide interface. In any case, some of the electrons have a sufficient amount Energy to overcome the oxide barrier and able to be injected into the floating gate. This process continues with impact ionization of e3 electrons, which subsequently leads to electron-hole pairs (e4, h4, e5, h5, etc.). For ease of reference, e2, e3, e4, etc. are referred to as "secondary electrons". This process described above with the alternating events of Electron and hole impact ionization, leading to the formation of e2, e3, e4, etc. and h2, h3, h4, etc. is referred to as "impaction ionization feedback". The Generation of hot secondary electron due to this process is referred to as "impact ionization feedback heating".

Wie bereits oben angemerkt, steht der Strom dieser Sekundärelektronen (I_e2, I_e3, etc.) in Beziehung zu dem Strom der vorausgehenden Erzeugung von Sekundärlöchern mit einem Multiplikator, z. B. I_e3 = M₂ × I_h2. Wenn das Bauelement nicht auf Durchbruch vorgespannt ist (das ist eine Bedingung, gemäß der |M₁| ≥ 1, |M₂| ≥ 1, etc.), so wird in das schwimmende Gate vornehmlich mit e3-Elektronen geschrieben. Typischerweise werden Bauelemente gemäß der Erfindung auf Durchbruch vorgespannt, wenn V_DS mehr als etwa 9 V beträgt, obschon dieser Durchbruch-Schwellenwert abnimmt, wenn die Dotierung des Drain-Substrat-Übergangs zunimmt.As already noted above, the current of these secondary electrons (I _e2 , I _e3 , etc.) is related to the current of the previous generation of secondary holes with a multiplier, e.g. B. I _e3 = M ₂ × I _h2 . If the device is not biased to breakdown (this is a condition according to | M ₁ | ≥ 1, | M ₂ | ≥ 1, etc.), then the floating gate is written primarily with e3 electrons. Typically, devices according to the invention are biased to breakdown when V _{DS is} greater than about 9V, although this breakdown threshold decreases as doping of the drain-substrate junction increases.

Der Gesamtstrom von e3-Elektronen, die das Bauelement verlassen, ist das Produkt aus dem Source-Drain-Strom (I_DS), M₁ und M₂. Der Gate-Strom I_G ist ein gewisser Bruchteil T dieses Produkts. Dieser Bruchteil T enthält die Wahrscheinlichkeit, dass ein gegebenes e3-Elektron die Oxid-Grenzfläche erreicht, die Wahrscheinlichkeit dafür, dass es, falls es die Grenzfläche erreicht, die Oxid-Leitungsbandbarriere überwindet, und die Wahrscheinlichkeit dafür, dass es das schwimmende Gate erreicht, nachdem es die Oxid-Leitungsbandbarriere überwunden hat. Aufgrund dieser mathematischen Beziehung ist der Floating-Gate-Strom I_F das Produkt (I_DS) × (M₁) × (M₂) × (T).The total current of e3 electrons leaving the device is the product of the source-drain current (I _DS ), M ₁ and M ₂ . The gate current I _G is a certain fraction T of this product. This fraction T contains the probability that a given e3 electron will reach the oxide interface, the likelihood that, if it reaches the interface, it will overcome the oxide conduction band barrier, and the likelihood that it will reach the floating gate after it has overcome the oxide conduction band barrier. Because of this mathematical relationship, the floating gate current I _{F is} the product (I _DS ) × (M ₁ ) × (M ₂ ) × (T).

EPROMs sowie Verfahren zur Herstellung dieser Bauelemente sind dem Fachmann geläufig. Die vorliegende Erfindung befasst sich mit Verfahren zum Vorspannen von EPROMs und mit Modifikationen an herkömmlichen n-Kanal-EPROM- und -EEPROM-Strukturen zur Erzielung des angestrebten Effekts.EPROM and methods for producing these components are those skilled in the art common. The present invention is concerned with biasing methods of EPROMs and with modifications to conventional n-channel EPROM and EEPROM structures to achieve the desired effect.

Verfahren zum Herstellen der gesamten EPROM- oder EEPROM-Bauelemente werden hier nicht diskutiert. Die besonderen Merkmale, durch deren Einsatz die gewünschten Modifikationen an der Struktur herkömmlicher EPROMs vorgenommen werden, sollen hier beschrieben werden.method for making the entire EPROM or EEPROM devices not discussed here. The special features, through their use the desired Modifications to the structure of conventional EPROMs made will be described here.

Die erfindungsgemäßen Bauelemente zeigen einen verstärkten Effekt durch die Aufheizung aufgrund der Aufprall-Ionisierungsrückkopplung auf eine Anzahl unterschiedlicher Weisen. Beispielsweise ist in 2 das EEPROM gemäß der Erfindung dargestellt. Das EEPROM in 2 besitzt eine gestapelte oder geschichtete Gate-Struktur eines Doppel-Polysilizium-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistor). Der EEPROM nach 2 besitzt ein Substrat 100, eine Source-Zone 110, eine Drain-Zone 120, einen Kanal 130, ein Floating-Gate, d. h. ein schwimmendes Gate 140, und ein Steuergate 160, wie man es in üblichen EEPROMs findet. Das schwimmende Gate 140 ist eine Schicht aus Polysilizium, die gegenüber dem Substrat 100 und dem Steuergate 160 durch eine erste Schicht aus Siliziumdixoid 150 bzw. eine zweite Schicht aus Siliziumdixoid 170 isoliert ist. Die erste Schicht aus Siliziumdixoid 150, ist ausreichend dünn, d. h. hat eine Dicke von etwa 100 A oder weniger, damit Elektronen durch Fowler-Nordheim-(FN)Tunneln oder durch Heißelektronen-Injektion hindurch gelangen können.The devices of the present invention show an enhanced effect of heating due to impact ionization feedback in a number of different ways. For example, in 2 the EEPROM according to the invention shown. The EEPROM in 2 has a stacked or layered gate structure of a double-polysilicon MOSFET (Metal Oxide Semiconductor Field Effect Transistor). The EEPROM after 2 has a substrate 100 , a source zone 110 , a drain zone 120 , a channel 130 , a floating gate, ie a floating gate 140 , and a tax gate 160 as found in standard EEPROMs. The floating gate 140 is a layer of polysilicon that faces the substrate 100 and the control gate 160 through a first layer of silicon dioxide 150 or a second layer of silicon dioxide 170 is isolated. The first layer of silicon dioxide 150 is sufficiently thin, ie has a thickness of about 100 A or less, for electrons to pass through Fowler-Nordheim (FN) tunnels or through hot electron injection.

Die Source-Zone 110 ist an eine Spannungsquelle (V_S) 175, die Drain-Zone 120 ist an eine Spannungsquelle (V_D) 176 angeschlossen. Das Steuergate 160 ist an einen Spannungserzeuger (V_C) 177, und das Substrat ist an eine Spannungsquelle (V_B) 178 angeschlossen. Um in das schwimmende Gate 140 unter Ausnutzung des CISEI-Mechanismus Elektronen zu injizieren, ist es von Vorteil, das Bauelement in folgender Weise vorzuspannen: 1,1 V ≤ V_DS ≤ 3,3 V; und –3 V ≤ V_BS ≤ –0,5 V. Bei einer Ausführungsform hat die Versorgungsspannung einen Referenzwert von 0 V.The source zone 110 is connected to a voltage source (V _S ) 175 , the drain zone 120 is connected to a voltage source (V _D ) 176 connected. The control gate 160 is connected to a voltage generator (V _C ) 177 , and the substrate is connected to a voltage source (V _B ) 178 connected. To get into the floating gate 140 Using the CISEI mechanism to inject electrons, it is advantageous to bias the device in the following manner: 1.1 V ≦ V _DS ≦ 3.3 V; and -3V ≤V _BS ≤ -0.5V. In one embodiment, the supply voltage has a reference value of 0V.

Wie für den Fachmann ersichtlich ist, hängt die Stärke von V_CS, die zum negativen Aufladen des schwimmenden Gates benötigt wird, von der kapazitiven Kopplung zwischen dem schwimmenden Gate und dem Steuergate ab. Dies wiederum hängt ab von der Struktur und der Geometrie des Isolators zwischen dem schwimmenden Gate und dem Steuergate sowie der Struktur und der Geometrie des schwimmenden Gates und des Steuergates selbst. Bei dem erfindungsgemäßen Bauelement und Prozess ist es von Vorteil, wie die an das Steuergate angelegte Spannung 10 V oder weniger beträgt, falls V_DS und V_BS die oben beschriebenen Werte haben. Bei einer Ausführungsform ist V_CS kleiner oder gleich V_DS. Es ist von Vorteil, wenn das in 2 gezeigte Bauelement unter folgenden beispielhaften Bedingungen betrieben wird:As one skilled in the art will appreciate, the magnitude of V _CS needed to negatively charge the floating gate depends on the capacitive coupling between the floating gate and the control gate. This, in turn, depends on the structure and geometry of the insulator between the floating gate and the control gate, as well as the structure and geometry of the floating gate and the control gate itself. In the device and process of the invention, it is advantageous how the one applied to the control gate Voltage is 10 V or less if V _DS and V _BS are as described above. In one embodiment, V _{CS is} less than or equal to V _DS . It is an advantage if that is in 2 shown component is operated under the following exemplary conditions:

Bei der oben beschriebenen Ausführungsform ist der kleinste Wert V_D (etwa 1,2 V) nahezu die temperaturabhängige Bandlückenenergie von Silizium. Um also eine Aufprall-Ionisierung in der Kanalzone 130 oder der Drain-Zone 120 des in 2 dargestellten Bauelements zu erreichen, müssen in dem Kanal befindliche Elektronen zumindest dieses Potential erreichen. Obschon die Anmelder sich nicht auf eine spezielle Theorie festlegen lassen möchten, verhält es sich wohl so, dass, weil die positive Vorspannung als Ergebnis der Beziehung zwischen V_D, V_S und V_B gemäß obigen Angaben vorliegt, die oben beschriebenen Sekundärelektronen e2 den Drain über V_D verlassen, während die Sekundärlöcher h2 durch Diffusion und Driften durch die Drain-Substrat-Verarmungszone des Bauelements, die die Zone an der Grenze zwischen dem Drain 120 und dem Substrat 100 ist, zu dem Substrat 100 zurückkehren. Die Löcher h2 werden auf höhere Energien gebracht durch die Potentialdifferenz zwischen dem Drain und dem Substrat, die sich aus der positiven Differenz zwischen V_DS und V_BS ergibt, was die h2-Löcher dazu bringt, zu einer weiteren Aufprall-Ionisierung zu führen. Die aus dieser Aufprall-Ionisierung entstehenden Elektronen fließen entweder zurück in den Drain aufgrund der positiven Vorspannung V_DS – V_BS und werden dann weiter erhitzt durch den Potentialabfall zwischen dem Drain 120 und dem Substrat 100, oder sie kehren in die Kanalzone 130 zurück, wo sie zusätzlich Energie erhalten durch den vertikalen Potentialabfall in dem Kanal, was durch V_BS gesteigert wird.In the embodiment described above, the smallest value V _D (about 1.2 V) is nearly the temperature-dependent bandgap energy of silicon. So so an impact ionization in the channel zone 130 or the drain zone 120 of in 2 To reach the illustrated device, electrons in the channel must reach at least this potential. Although applicants do not wish to be bound by any particular theory, it is believed that because the positive bias voltage is present as a result of the relationship between V _D , V _S, and V _B, as described above, the secondary electrons e2 described above are the drain leave through V _D , while the secondary holes h2 through diffusion and drift through the drain-substrate depletion zone of the device, which is the zone at the boundary between the drain 120 and the substrate 100 is, to the substrate 100 to return. The holes h2 are brought to higher energies by the potential difference between the drain and the substrate, which results from the positive difference between V _DS and V _BS , which causes the h2 holes to lead to further impact ionization. The electrons produced from this impact ionization either flow back into the drain due to the positive bias voltage V _DS -V _BS and are then further heated by the potential drop between the drain 120 and the substrate 100 , or they return to the canal zone 130 back, where they receive additional energy by the vertical potential drop in the channel, which is increased by V _BS .

Eine alternative Ausführungsform der Erfindung ist in 3 dargestellt. Bei dieser Ausführungsform beträgt die maximale p-Dotierung am Drain-Substrat-Übergang in der Zone 165 mindestens etwa 5 × 10¹⁷/cm³. Bor ist ein Beispiel für einen geeigneten p-Dotierstoff. Es ist vorteilhaft, wenn die p-Dotierung am Drain-Substrat-Übergang relativ groß ist, hingegen in der Kanalzone des Substrats nahe der Oxid-Grenzfläche und anderen Zonen des Substrats relativ gering ist. Ein beispielhaftes Verfahren zum Steigern der p-Dotierstoffkonzentration im Kanal besteht darin, eine sogenannte "Halo"-Implantierung oder eine "p-Pocket"-Implantierung zu bilden. Ein beispielhaftes Verfahren zum Einbringen einer p-Pocket-Implantierung in die Grenzzone Substrat/Drain des Bauelements ist offenbart in Oshima, Y. et. al., "Process and Device Technologies for 16 MBit EPROMs With Large-tilt-angle Implanted P-Pocket Cell", IEDM Tech. Dig., 90, Seiten 95–98 (1990).An alternative embodiment of the invention is shown in FIG 3 shown. In this embodiment, the maximum p-type doping at the drain-substrate junction is in the region 165 at least about 5 × 10 ¹⁷ / cm ³ . Boron is an example of a suitable p-type dopant. It is advantageous if the p-type doping at the drain-substrate junction is relatively large, whereas in the channel region of the substrate near the oxide interface and other regions of the substrate it is relatively small. An exemplary method for increasing the p-type dopant concentration in the channel is to form a so-called "halo" implant or "p-pocket" implant. An exemplary method for introducing a p-pocket implant into the substrate / drain interface of the device is disclosed in Oshima, Y. et. al., "Process and Device Technologies for 16 Mb EPROMs With Large-tilt-Angle Implanted P-Pocket Cells", IEDM Tech. Dig., 90, pp. 95-98 (1990).

Dotierstoffdichten vom p-Typ von mindestens etwa 5 × 10¹⁷/cm³ an der Drain/Substrat-Zone verstärkten das elektrische Feld, das sich an der Grenze zwischen dem Drain und dem Substrat ausbildet, wenn zwischen Drain und Substrat eine positive Vorspannung gelegt wird. Dies verstärkte Feld bewirkt eine Zunahme von M₁, M₂, etc., und von T, was zu einem verstärkten Injektionsstrom in das schwimmende Gate, I_F, führt. Ein EEPROM mit dieser Struktur beschreibt das schwimmende Gate innerhalb von 1 ms oder weniger unter folgenden Bedingungen:
V_S = 0; V_B = 2,5, V_C = 2,5, und 2,5 ≤ V_D ≤ 3.P-type dopant densities of at least about 5 × 10 ¹⁷ / cm ³ at the drain / substrate region enhanced the electric field that forms at the boundary between the drain and the substrate when positive bias is applied between the drain and substrate , This amplified field causes an increase in M ₁ , M ₂ , etc., and of T, resulting in an increased injection current into the floating gate, I _F. An EEPROM having this structure describes the floating gate within 1 ms or less under the following conditions:
V _S = 0; V _B = 2.5, V _C = 2.5, and 2.5 ≤ V _D ≤ 3.

Eine weitere Ausführungsform eines erfindungsgemäßen EEPROMs ist in 4 gezeigt. Bei dem in 4 gezeigten EEPROM ist das Dotierstoffprofil der Drain-Zone 230 derart modifiziert, dass der Drain-Substrat-Übergang um weniger als 0,1 μm unterhalb der Oxid-Grenzfläche liegt. Der flache Drain-Substrat-Übergang schafft einen kurzen e3-Kühlabstand, der die Wahrscheinlichkeit T für eine Elektroneninjektion in das schwimmende Gate erhöht. Die Drains bei den EEPROMs dieser Ausführungsform sind mit einem üblichen n-Dotierstoff bei derartigen Bauelementen dotiert, Beispiele hierfür sind Arsen und Phos phor. Es ist vorteilhaft, wenn die kleinste Dotierstoffkonzentration in der Drain-Zone etwa 5 × 10¹⁹/cm³ beträgt.Another embodiment of an EEPROM according to the invention is shown in FIG 4 shown. At the in 4 EEPROM shown is the dopant profile of the drain zone 230 modified so that the drain-substrate junction is less than 0.1 microns below the oxide interface. The shallow drain-substrate junction provides a short e3 cooling distance that increases the probability T of electron injection into the floating gate. The drains in the EEPROMs of this embodiment are doped with a conventional n-type dopant in such devices, examples of which are arsenic and phosphorous. It is advantageous if the smallest dopant concentration in the drain zone is about 5 × 10 ¹⁹ / cm ³ .

Eine weitere Ausführungsform eines erfindungsgemäßen EEPROMs ist in 5 gezeigt. Bei dieser Ausführungsform ist die Substrat-Zone 400 aus zwei unterschiedlichen Werkstoffen gebildet. Die untere Zone ist p-Silizium 401, ein für EEPROM-Substrate übliches Material. Die aktive Bauelement-Zone 402 besteht aus einer Siliziumlegierung mit einer Bandlücke, die schmaler ist als die des reinen Siliziums. Das Bauelement wird in der oben angegebenen Weise vorgespannt. Beispiele für geeignete Legierungen enthalten Silizium-Germanium (SiGe). Der n-Drain 430 und die Source-Zone 410 werden in der übrigen p-SiGe-Zone 402 ausgebildet. Die SiGe-Zone 402 erstreckt sich bis zu einer Tiefe von mindestens etwa 0,02 μm unter den Drain-Übergang. Vorteilhaft ist es, wenn die Diskontinuitität der Bandlücke zwischen dem Siliziumsubstrat und der Siliziumlegierung in der aktiven Bauelement-Zone im Valenzband liegt. Außerdem kommt in Betracht, dass die SiGe-Zone 402 die Drain-Zone 430 und ein Teil des Kanals 480 ist, nicht jedoch die Source-Zone 410.Another embodiment of an EEPROM according to the invention is shown in FIG 5 shown. In this embodiment, the substrate zone 400 made of two different materials. The lower zone is p-type silicon 401 , a common material for EEPROM substrates. The active device zone 402 consists of a silicon alloy with a bandgap narrower than that of pure silicon. The device is biased in the manner indicated above. Examples of suitable alloys include silicon germanium (SiGe). The n-drain 430 and the source zone 410 be in the rest of the p-SiGe zone 402 educated. The SiGe zone 402 extends below the drain junction to a depth of at least about 0.02 μm. It is advantageous if the discontinuity of the band gap between the silicon substrate and the silicon alloy in the active device zone lies in the valence band. It also comes into consideration that the SiGe zone 402 the drain zone 430 and part of the canal 480 is, but not the source zone 410 ,

Weil die erfindungsgemäßen Bauelemente die Drain-Substrat-Vorspannung dazu nutzen können, Einfluss zu nehmen auf die Elektroneninjektion in das Substrat, können die Bauelemente selektiv durch Variieren der Substratspannung freigegeben oder gesperrt werden, um ein Bauelement oder einen speziellen Block von Bauelementen zu erhalten. In einem Array von EEPROM-Zellen 600 beispielsweise, das in 6 gezeigt ist, ist dieses Array in zwei Blöcke 601 und 602 aufgeteilt. Die Substratverbindungen 610 zu einem speziellen Block sind üblicherweise an einen Blockausfallanschluss 611 und 612 für Blöcke 601 bzw. 602 angeschlossen. Die Blockausfallanschlüsse 611 und 612 sind voneinander getrennt, und folglich kann die Substratspannung in dem einen Block anders moduliert werden als die Substratspannung in den übrigen Blöcken. Die Blöcke 601 und 602 haben gemäß Darstellung jeweils zwölf EEPROM-Zellen 600, wie allerdings durch die gestrichelte Linie angedeutet ist, können viel mehr Zellen in das Array einbezogen werden.Because the devices of the present invention can use the drain-substrate bias to affect the electron injection into the substrate, the devices may be selectively enabled or disabled by varying the substrate voltage to obtain a device or a particular block of devices. In an array of EEPROM cells 600 for example, that in 6 is shown, this array is in two blocks 601 and 602 divided up. The substrate compounds 610 to a special block are usually to a block failure port 611 and 612 for blocks 601 respectively. 602 connected. The block failure connections 611 and 612 are separated from each other, and thus the substrate voltage in the one block can be modulated differently than the substrate voltage in the remaining blocks. The blocks 601 and 602 have as shown each twelve EEPROM cells 600 however, as indicated by the dashed line, many more cells can be included in the array.

Das Feld oder Array aus EEPROM-Zellen ist in drei Reihen 620, 621 und 622 aufgeteilt. Die Zellen in jeder Reihe werden über Wortleitungen 630, 631 bzw. 632 ausgewählt. Jede Wortleitung ist mit auf Maße gelegten Source-Knoten 640, 641 bzw. 642 ausgestattet, die einen Stromrückweg bilden. Die Drains 650 der Zellen 600 innerhalb jeder Spalte von Zellen 645 sind an eine Bit-/Datenleitung 650 angeschlossen.The array or array of EEPROM cells is in three rows 620 . 621 and 622 divided up. The cells in each row are over word lines 630 . 631 respectively. 632 selected. Each wordline is with source nodes attached to measures 640 . 641 respectively. 642 equipped, which form a Stromrückweg. The drains 650 the cells 600 within each column of cells 645 are to a bit / data line 650 connected.

Um das in 6 gezeigte Array im herkömmlichen Schreibmodus zu betreiben, bei dem die Source-Knoten auf einer Referenzspannung von 0 V liegen, ist bei einer der Wortleitungen (die Wortleitungs-Versorgungsspannung für die Steuergates der Zellen in dem Array) bei einem Steuergate das Substratpotential V_CB auf einem sehr hohen Wert von etwa 12 bis etwa 20 V eingestellt. Die Bit-Leitungen zu den zu programmierenden Zellen (d. h. das aufzuladende schwimmende Gate) erhält eine Spannung von etwa 6 V bis etwa 18 V. Wenn bei dieser Ausgestaltung eine Spannung an zwei oder mehr Leitungen gelegt wird, werden sämtliche Zellen an der Schnittstelle der ausgewählten Bit-Leitungen und der ausgewählten Wortleitung programmiert. Es gibt keine Möglichkeit, bei einer solchen Anordnung eine Zelle von der Auswahl auszuschließen. Da die Bauelemente gemäß der Erfindung nur programmiert werden, wenn die Substratspannung –0,5 V beträgt oder einen noch stärker negativen Wert hat, lässt sich eine Zelle in einem speziellen Block dadurch abwählen, dass die Substratspannung für den Block angehoben wird (d. h. in Richtung positiver Werte verändert wird), in welchem sich die abzuwählende Zelle befindet.To do that in 6 In the conventional writing mode, in which the source nodes are at a reference voltage of 0 V, one of the word lines (the word line supply voltage for the control gates of the cells in the array) at a control gate has the substrate potential V _CB at one very high value of about 12 to about 20 volts. The bit lines to the cells to be programmed (ie, the floating gate to be charged) receives a voltage of about 6V to about 18 V. In this embodiment, when a voltage is applied to two or more lines, all cells are programmed at the interface of the selected bit lines and the selected word line. There is no way to exclude a cell from selection in such an arrangement. Since the devices according to the invention are programmed only when the substrate voltage is -0.5V or even more negative, a cell in a particular block can be deselected by raising the substrate voltage for the block (ie, in the direction positive values) in which the cell to be selected is located.

Obschon das Bauelement und das Verfahren gemäß der Erfindung in Verbindung mit dem "Schreiben" in eine Zelle durch Einbringen einer negativen Ladung in das schwimmende Gate beschrieben wurde, sieht der Fachmann, dass durch bloßes Umkehren der Logik in der Weise, dass ein ungeladenes oder weniger negativ aufgeladenes schwimmendes Gate zu einer logischen Eins gehört, dass Einbringen einer negativen Ladung in das schwimmende Gate dieses „löscht". Erneut auf 6 Bezug nehmend, liegt, wenn der Block 601 gelöscht werden soll, nicht jedoch der Block 602, die Spannung der Block-Auswahlleitung für den Block 601 innerhalb des Bereichs von –0,5 V bis etwa –3 V, und die Spannung der Block-Auswahlleitung 602 ist höher als –0,5 V. Unter diesen Umständen werden nur die Zellen im Block 601 gelöscht, wenn ein hoher Spannungspegel an die Wortleitung gelegt wird, an die die Zellen angeschlossen sind.Although the device and method of the invention has been described in connection with "writing" to a cell by injecting a negative charge into the floating gate, those skilled in the art will recognize that merely by reversing the logic such that one uncharged or less Negatively charged floating gate belongs to a logical one, that putting a negative charge in the floating gate will "erase" it 6 Referring to FIG. 1, if the block 601 should be deleted, but not the block 602 , the voltage of the block select line for the block 601 within the range of -0.5V to about -3V, and the voltage of the block select line 602 is higher than -0.5 V. Under these circumstances, only the cells in the block 601 cleared when a high voltage level is applied to the word line to which the cells are connected.

Bei dem erfindungsgemäßen Verfahren wird ein Wert V_BS dann an das Substrat gelegt, wenn das EEPROM beschrieben wird. Vorteilhaft ist es, wenn V_BS etwa –0,5 V bis etwa –3 V beträgt und der Wert V_DS etwa 1,1 V bis etwa 3,3 V beträgt. Dies erhöht den Wirkungsgrad der CISEI in der oben erläuterten Weise. Der Wirkungsgrad der Elektroneninjektion in das schwimmende Gate eines EEPROM wird mit unterschiedlichen Methoden gemessen. Bei einer Methode wird das Steuergate elektrisch mit dem schwimmenden Gate verbunden (d. h. kurzgeschlossen). Dies fixiert das Potential am schwimmenden Gate auf dasjenige des Steuergates. Der ansonsten das schwimmende Gate ladende Strom wird abgeleitet in die Steuergate-Elektrode. Dann ist der so gemessene Steuergate-Strom ein Maß für die Elektroneninjektion in das schwimmende Gate. Eine Erweiterung dieses Verfahrens macht es möglich, Information über EEPROMs mit geschichtetem Gate bei herkömmlichen MOSFET-Strukturen zu erhalten, die sich elektrisch ähnlich verhalten wie EEPROMs mit geschichtetem Gate, bei denen die schwimmenden Gates kurzgeschlossen sind. Die folgenden Darstellungen betreffen Messungen und Simulationen des Gate-Stroms von mehreren MOSFET-Strukturen, die gewisse Aspekte der CISEI zeigen, die oben angegeben wurden.In the method according to the invention, a value V _{BS is} then applied to the substrate when the EEPROM is described. It is advantageous if V _{BS is} about -0.5 V to about -3 V and the value V _{DS is} about 1.1 V to about 3.3 V. This increases the efficiency of the CISEI in the manner explained above. The efficiency of electron injection into the floating gate of an EEPROM is measured by different methods. In one approach, the control gate is electrically connected (ie, shorted) to the floating gate. This fixes the potential at the floating gate to that of the control gate. The otherwise charging the floating gate current is derived in the control gate electrode. Then the control gate current thus measured is a measure of the electron injection into the floating gate. An extension of this method makes it possible to obtain information about layered gate EEPROMs in conventional MOSFET structures that are electrically similar to layered gate EEPROMs in which the floating gates are shorted. The following illustrations relate to measurements and simulations of the gate current of multiple MOSFET structures, showing certain aspects of the CISEI set forth above.

Beispielsweise ist in 7 der gemessene Gate-Strom I_G eines MOSFETTs (ein Bauelement, wie es in 2 dargestellt ist, jedoch ohne die Zonen 160 und 170, wobei das schwimmende Gate 140 als Gate-Elektrode fungiert) mit einer Kanallänge von 0,5 μm und einer Übergangstiefe des Drain/Source-Übergangs von 0,05 μm als Funktion der Substratvorspannung (V_BS) und der Drain-Source-Vorspannung (V_DS) bei einer Gate-Source-Vorspannung von 4 V dargestellt. Die Bauelemente besitzen Gate-Oxide mit einer Dicke von etwa 50 Å. Diese Bauelemente veranschaulichen, dass, wenn V_BS von 0 auf –3 V abnimmt, I_G exponentiell zunimmt.For example, in 7 the measured gate current I _{G of} a MOSFETT (a device as shown in FIG 2 is shown, but without the zones 160 and 170 , where the floating gate 140 acting as a gate electrode) having a channel length of 0.5 μm and a junction depth of the drain / source junction of 0.05 μm as a function of the substrate bias voltage (V _BS ) and the drain-source bias voltage (V _DS ) at a gate -Source bias voltage of 4V shown. The devices have gate oxides with a thickness of about 50 Å. These devices illustrate that as V _BS decreases from 0 to -3 V, I _G exponentially increases.

In 8 ist I_G als Funktion von V_BS dargestellt als eine Funktion von V_DS für ein MOSFET-Bauelement mit einer Kanallänge von 0,4 μm, einer Tiefe des Drain/Source-Übergangs von etwa 0,07 μm und einer Gate-Oxiddicke von etwa 60 Å. Für ein effizientes Schreiben (für das z. B. weniger als 1 ms erforderlich ist, um die gewünschte Menge negativer Ladung in das schwimmende Gate einzubringen) wird ein Gate-Strom von etwa 10^–12 A bis etwa 10^–10 A benötigt. Wie in 8 dargestellt ist, werden bei einem Wert V_GS von 2 V Gate-Ströme innerhalb des gewünschten Bereichs nicht erreicht für V_BS = 0 und V_DS von weniger als 3,5 V. Wenn allerdings V_BS unter etwa –1 V bis etwa –3 V abnimmt, erhält man den erforderlichen Wert I_G für V_DS von etwa 2,2 V bis etwa 3 V. Wenn V_BS zunimmt, nimmt der zur Erreichung des gewünschten Stroms I_G erforderliche Betrag von V_DS ab.In 8th For example, I _G as a function of V _{BS is} represented as a function of V _DS for a MOSFET device having a channel length of 0.4 μm, a drain / source junction depth of about 0.07 μm, and a gate oxide thickness of about 60 Å. For efficient writing (for example, less than 1 ms is required to introduce the desired amount of negative charge into the floating gate), a gate current of about 10 ^-12 A to about 10 ^-10 A is needed. As in 8th at V _GS of 2V, gate currents within the desired range are not achieved for V _BS = 0 and V _DS less than 3.5V. However, if V _{BS is} below about -1V to about -3 V decreases, one obtains the required value I _G for V _DS from about 2.2 V to about 3 V. As V _BS increases, the amount of V _DS required to achieve the desired current I _G decreases.

9 ist eine grafische Darstellung der Beziehung zwischen V_S und I_G für ein MOSFET-Bauelement mit einem Bor-Halo, Ergebnis der Dotierung des Substrats am Drain-Substrat-Übergang. Das Bauelement besitzt eine Kanallänge von 0,4 m und eine Drain/Source-Übergangstiefe von 0,07 m. Die Borkonzentration beträgt etwa 10¹⁸/cm³ am Drain-Substrat-Übergang zur Erreichung des gewünschten Effekts. 9 macht klar, dass bei V_GS von 2 V die Bauelemente mit einer Substratvorspannung in oben beschriebener Weise akzeptierbare Gate-Ströme bei einem viel niedrigeren Wert von V_DS liefern, als es bei einem Bauelement ohne Substratvorspannung der Fall ist. Hieraus folgt, dass die Bauelemente mit dem Bor-Halo akzeptierbare Gate-Ströme bei niedrigeren Werten von V_DS liefern, als es bei Bauelementen ohne den Bor-Halo bei Source-Vorspannungen der Fall ist. 9 Figure 4 is a graph of the relationship between V _S and I _G for a boron halo MOSFET device resulting from doping of the substrate at the drain-to-substrate junction. The device has a channel length of 0.4 m and a drain / source junction depth of 0.07 m. The boron concentration is about 10 ¹⁸ / cm ³ at the drain-substrate junction to achieve the desired effect. 9 Note that at V _GS of 2V, the devices with a substrate bias in the manner described above provide acceptable gate currents at a much lower value of V _DS than is the case with a device without substrate bias. It follows that the devices with the boron halo provide acceptable gate currents at lower values of V _DS than is the case with devices without the boron halo at source biases.

Claims

Semiconductor n-channel device mounted on a substrate ( 100 ), comprising: a source zone ( 110 ) and a drain zone ( 120 in the substrate; a dielectric layer ( 150 ) deposited on the substrate, a floating gate electrode ( 140 ) deposited on the dielectric layer ( 150 ), wherein at least a part of the floating gate electrode ( 140 ) above the drain zone ( 120 ), on the surface of the floating gate electrode ( 140 ) an additional dielectric material ( 170 ) and on the additional dielectric material ( 170 ) a control gate electrode ( 160 ) characterized by means for negatively charging the floating gate ( 140 ), with a facility ( 178 ) for applying a negative substrate-source bias (V _B - V _S ) of about -0.5 volts or more negative, a device ( 177 ) for applying a control gate source bias (V _C - V _S ) of about 10 volts or less, and means ( 176 ) for applying a drain-to-source bias (V _D -V _S ) of less than about 5 volts to the device, the floating gate (US Pat. 140 ) charging current is introduced through the source from the drain ( 120 ) flowing electron current.

Semiconductor component according to Claim 1, in which the bias voltage between the substrate ( 100 ) and the source ( 110 ) about -0.5 volts to about -3 volts when charging the floating gate ( 140 ) is.

Semiconductor component according to Claim 1, in which the bias voltage between the control gate ( 160 ) and the source ( 110 ) is less than or equal to the drain-source bias voltage.

The semiconductor device of claim 1, wherein the source voltage is about 0 volts, the drain voltage is about 1.1 to 3.3 volts, and the substrate voltage is about -0.5 to about -3 volts in charging the floating gate. 140 ) is.

Semiconductor component according to Claim 1, in which the Control gate voltage less than or equal to the drain voltage is.

Semiconductor component according to Claim 1, in which the substrate is a silicon germanium zone ( 402 ) having.

Semiconductor component according to Claim 6, in which the drain ( 120 ) in the silicon germanium zone ( 402 ) and the source ( 110 ) not in the silicon germanium zone ( 402 ) is formed.

Semiconductor component according to Claim 6, in which the source ( 110 ) and the drain ( 120 ) in the silicon germanium zone ( 402 ) are formed.

Semiconductor component according to Claim 1, in which the Component an n-channel device with stacked gate is.

A method of charging a floating n-channel gate of a memory cell having a source ( 110 ), a drain ( 120 ), a control gate ( 160 ), a floating gate ( 140 ), at least part of which lies above the drain, and a substrate ( 100 ), characterized by: applying a voltage to the drain terminal ( 176 ) of the cell to a positive bias of less than about 5 volts between the drain ( 120 ) and the source ( 110 ) to effect; Applying a voltage to the control gate connection ( 177 ) of the cell to a positive bias of about 10 volts or less between the control gate ( 160 ) and the source ( 110 ) to effect; and applying a negative voltage to the substrate ( 100 ) to provide a negative bias of at least about -0.5 volts between the substrate (FIG. 100 ) and the source ( 110 ), whereby the floating gate ( 140 ) aufla Dende current is introduced by the electron flow from the source ( 110 ) to the drain ( 120 ).

Method according to claim 10, wherein the negative bias between the substrate ( 100 ) and the source ( 110 ) is about -0.5 volts to about -3 volts.

The method of claim 10, wherein the to the source ( 110 ) is zero voltage applied to the substrate ( 100 ) is about -0.5 volts to about -3 volts applied to the control gate ( 140 ) applied voltage is less than about 10 volts, and to the drain ( 120 ) applied voltage about 1.1 volts to about 3.3 volts.

Method according to Claim 12, in which the data sent to the control gate ( 140 ) applied voltage lower than or equal to the drain ( 120 ) voltage is applied.

Field of memory cells ( 600 floating gate, comprising: at least two semiconductor n-channel devices according to claim 1, wherein the substrate ( 100 ) of at least one n-channel device electrically to a first selection port ( 611 ), and the substrate ( 100 ) of at least one n-channel device to a second selection port ( 612 ), the first and second selection ports ( 611 . 612 ) are electrically isolated from each other.

A field according to claim 14, wherein the bias voltage between the drain ( 120 ) and the source ( 110 ) of each cell within the array is less than about 5 volts, and the substrate source bias voltage applied to the substrate ( 100 ) in each cell within the field, about -0.5 volts to about -3 volts when charging the floating gate ( 140 ) is.

A field according to claim 15, wherein the source voltage applied to each cell within the array is about zero volts, the bias between the drain (15). 120 ) and the source ( 110 ) of each cell within the array is about 1.1 volts to about 3.3 volts, the drain voltage applied to each cell within the array is about 1.1 volts to about 3.3 volts, and the substrate voltage is about -0, 5 volts to about -3 volts when the floating gate ( 140 ) is charged.

A field according to claim 16, in which the signals to the control gate ( 160 ) is about 1.1 volts to about 3.3 volts.

Field according to claim 17, in which the signals to the control gate ( 160 ) applied voltage lower than or equal to the drain ( 120 ) is applied voltage.

Component according to Claim 1, in which the voltage applied to the drain terminal ( 176 ) has a positive bias voltage of about 1.1 volts to about 3.3 volts between the drain (FIG. 120 ) and the source ( 110 ).

The method of claim 10, wherein the to the drain port ( 176 ), the cell applied voltage causes a positive bias of about 1.1 volts to about 3.3 volts.