DE69632289T2

DE69632289T2 - Verteiltes serielles schiedsverfahren

Info

Publication number: DE69632289T2
Application number: DE69632289T
Authority: DE
Inventors: Jin-Young Cho
Original assignee: HANKOOK MDS CO; HANKOOK MDS CO Ltd
Current assignee: Cho Jin-Young Kwangju-Kwangyoksi Kr; Hankook Mds Co Ltd Seoul Kr
Priority date: 1995-07-25
Filing date: 1996-07-24
Publication date: 2005-05-19
Anticipated expiration: 2016-07-25
Also published as: DE69632289D1; JPH09259078A; US5968154A

Description

Hintergrund der Erfindung
1. Bereich der Erfindung
Die vorliegende Erfindung stellt das verteilte serielle Schiedsverfahren (distributed serial arbitration method) vor. Das Verfahren dient der schnellen und zuverlässigen Zuordnung der höchsten Priorität zu einer Informationsquelle, in Fällen, wo eine Vielzahl von Dienstanforderungen (service requests) gleichzeitig in einem Kommunicationsnetzwerk abgesetzt werden, wo mehrere Communicationsstationen eine gemeinsamen Bus miteinander teilen.
Die vorliegende Erfindung präsentiert gleichzeitig ein verteiltes Schiedsverfahren auf der Basis der Selbstauswahl (self-selecting distributed arbitration), mit dessen Hilfe eine Station, die die Benutzung eines gemeinsamens Busses fordert, mit der geringstmöglichen Anzahl von erforderlichen Leitungen in einem multipoint network ermittelt werden kann. Diese Ermittlung erfolgt anhand einer Methode, die die Fairness der Schiedsverfahrens sicherstellt.
2. Beschreibung früherer Verfahren
Computer-Systeme und Netzwerke werden immer komplexer und das Volumen von Daten, die für verteilte und/oder parallele Verarbeitung bestimmt sind, wächst. Vor diesem Hintergrund wird die Leistungsfähigkeit des Gesamtsystems in beträchtlichem Umfang von der Methode für die Verteilung von gemeinsammen Ressourcen bestimmt.
Gemeinsame Einrichtungen eines Systems sind durch Kommunikations-Kanäle oder Busse miteinander verbunden. Mit Hilfe von Bus-Schiedsverfahren wird die Benutzung des Busses unter die verschiedenen Stationen aufgeteilt.
In Computer-Systemen werden Stationen durch verschiedene Ebenen von Bussen miteinander verbunden. Auch jeder Prozessor in einem Multi-Prozessor System greift auf gemeinsame Speicherbereiche oder andere gemeinsame Ressourcen über ein Bus-System zu.
Ein Bus ist ein Kommunikations-Kanal, der zwei oder mehrere Stationen verbindet. Es gibt verschiedene Typen von Bussen: die einen werden zur Kommunikation zwischen verschiedenen Teilen eines Systems benutzt, die anderen werden zur Kommunikation zwischen verschiedenen Prozessor-Systemen benutzt, die über ein Netzwerk weit verteilt sind.
Ein Bus ist ein elektrischer Leiter. Er besteht generell aus einer Anzahl paralleler Leitungen. Diese transportieren eine begrenzte Anzahl von Signalen. Die Begrenzung resultiert aus der Form der Daten oder der Adressen. Ein Bus benutzt normalerweise DC-Pegel, kann aber auch andere Übermittlungsformen benutzen: Träger-Modulation (carrier modulation), Lichtwellen oder elektromagnetische Wellen. Alle diese Methoden dürfen keine Signal-Verschlechterung während der Übertragung zulassen.
Wenn eine Station mit einer anderen kommunizieren will, sendet sie zunächst ein Signal, daß eine Antwort der Empfänger-Station anfordert. Dieses Signal wird identity-address genannt. Die Station, die die Kommunikation einleitet wird master genannt, die Station die antwortet, heißt slave. Stationen in einem System können zu verschiedenen Zeitpunkten sowohl master als auch slave sein.
Der Bus kann zu jedem gegebenen Zeitpunkt nur von einer Station genutzt werden. Wenn zwei oder mehrere Stationen den Bus nutzen wollen, dann bedarf es eines Verfahrens, das den Bus-Zugang regelt. Dieses Verfahren wird als Bus-Schiedsverfahren (bus arbitration) bezeichnet.
Generell sind zwei Aspekte beim Zugang von Stationen zum Bus zu berücksichtigen. Der erste Aspekt ist die Priorität. Jede Station hat eine spezifische Priorität, und die Station mit der höheren Priorität erhält den Zugang zum Bus. Der zweite Aspekt ist Ausgewogenheit. Der Zugang zum Bus muß allen Stationen, die einen solchen Zugang suchen, in ausgewogener Weise gewährt werden.
Die Quellen [1]–[3] enthalten genaue Beschreibungen von Bussen und bus arbitration methods. Die Quellen sind auf der separaten Liste der Quellen und U.S.A.-Patentzitate aufgeführt (s. Seite__)
Es gibt vier Typen von bus arbitration methods:
Beim Schiedsverfahren in Serienschaltung (daisy chain arbitration method) werden alle Stationen, die Zugang zum Bus benötigen, seriell geschaltet. Die Station mit der höchsten Priorität liegt in unmittelbar nächster Position zum Entscheidungsmodul (arbiter). Die weiteren Stationen folgen gemäß ihrer Priorität in absteigender Folge. Die Station mit der niedrigsten Priorität liegt am weitesten vom arbiter entfernt.
Die daisy chain arbitration arbeitet einfach und effizient. Sie hat aber auch gravierende Mängel: Erstens: wenn Stationen mit hohen Prioritäten den Bus-Zugang dominieren, dann ist die Ausgewogenheit bei der Bus-Zuteilung kaum zu erreichen. Zweitens: da die Stationen physikalisch in Serie geschaltet sind, ist die Implementation weiterer physikalischer Verbindungen nicht einfach. Ferner wird die gesamte daisy chain unterbrochen, wenn eine Station aus der Mitte entfernt wird. Drittens: fast immer gibt es keine Informationen über Schiedsvorgänge. Dieser Mangel erschwert die Überwachung und die Diagnose von Vorgängen auf dem Bus.
Beim zentralisiert-parallelen Schiedsverfahren (Centralized Parallel Arbitration), auch Independent Requesting genannt, ist jede Station mit dem arbiter über zwei voneinander unabhängige Leitungen verbunden: eine Leitung für die Bus-Anforderung (bus request) und eine für die Bus Zugangserlaubnis (bus permission). Für n Stationens sind folglich 2 hoch n Leitungen erforderlich. Diese Methoden sind schnell, effizient und sichern eine ausgewogene Entscheidung. Andererseits sind die Verbindungen zwischen einem zentralen arbiter und jeder Station komplex und teuer. Wenn die Anzahl der Bus-Anforderungen stark ansteigt, kann es zu Engpässen kommen. Auch hier gibt es auf dem Bus keine Informationen über Schiedsvorgänge.
Beim verteilten Schiedsverfahren mit Selbstauswahl (Distributed Arbitration by Self Selection), auch Parallel Contention genannt, senden alle Stationen, die den Bus-Zugang wünschen, ihre ID-Adresse. Die Station mit der höchsten Priorität wird durch Bus-Inspektion ermittelt. Jede Station ermittelt für sich die Station mit der höchsten Priorität. Mit dieser Methode wird das Schiedsverfahren schneller, andererseits werden mehr Verbindungen benötigt. Der Bus-Zugang wird von Stationen mit höherer Priorität dominiert.
Beim verteilten Schiedsverfahren mit Kollisionsdetektion (distributed arbitration by collision detection methods) beantragt jede Station für sich den Bus-Zugang. Wenn eine Mehrzahl von Stationen den Bus gleichzeitig beansprucht, kommt es zu Kollisionen. Dann wird eine der kollidierenden Stationen ausgewählt und erhält den Bus-Zugang.
Die bestehenden Methoden sichern Effizienz und Ausgewogenheit nur in unzureichendem Maße. Viele Methoden behindern den Ausbau von Stationen. Die vorliegende Erfindung, das verteilte serielle Schiedsverfahren, überwindet die beschriebenen Mängel. Es identifiziert schnell die Station mit der höchsten Priorität, sichert Ausgewogenheit nahezu perfekt durch Variation der Stationsprioritäten und erlaubte unbegrenzte Erweiterungen in Form von Multi-drops, sogar mit Stationen von verschiedenen Übertragungsraten.
Außerdem kann das Bus-Schiedsverfahren der vorliegenden Erfindung bei der Interrupt Arbitration verwendet werden. Es nutzt dazu die ID-Adressen, die auf dem gemeinsamen Bus erscheinen. Auf diese Weise wird vektorisierte Interrupt Arbitration ermöglicht.
EP-A-0 217 571 sorgt für Bit-weisen Vergleich mittels der PWM Methode. EP-A-0 187-503 wendet die Bus Contention Methode an und ist in der Lage die Priorität mittels der Delay-Zeiten zu variieren. In beiden Fällen gibt es Probleme bei dynamischen Übertragungsraten auf Grund der fixen Bit-Signal-Perioden und wegen starker Beschränkungen für die Konfiguration des Schiedssystems, das gleiche Übertragungsraten in einem multi-point Kommunikations-Netzwerk hat.
Zusammenfassung der Erfindung
Die vorliegende Erfindung besteht aus dem verteilten seriellen Schiedsverfahren (distributed serial arbitration method) sowie dem dazugehörigen Apparat. Das Verfahren dient der schnellen Ermittlung der Priorität in Fällen, wo mehrere Stationen in einem multipoint-Netzwerk gleichzeitig Zugang zum Bus suchen.
Die vorliegende Erfindung präsentiert gleichzeitig ein verteiltes Schiedsverfahren auf der Basis der Selbstauswahl (self-selecting distributed arbitration), mit dessen Hilfe Stationen, die die Benutzung eines gemeinsamens Busses fordern, schnell identifiziert werden können. Diese Ermittlung erfolgt anhand einer Methode, die die Ausgewogenheit des Schiedsverfahrens sicherstellt.
Zu diesem Zweck verwendet die serial arbitration method gemäß der vorliegenden Erfindung folgendes Schema: Zunächst wird in einem multipoint-Netzwerk mit einer Vielzahl von Stationen, jede davon mit einer n-bit ID-Adresse, das Schiedsverfahren durch Abgabe eines synchronen Arbitration-Signals eingeleitet. (Das wird erreicht durch eine Methode gemäßt Claim 1 und ein System gemäß Claim 11 und 13). Die höchstwertigen Bits (MSB) der ID-Adressen aller sich am Bus meldenden Stationen werden logisch abgearbeitet. Das Ergebnis wird mit dem MSB der ID-Adresse jeder Station verglichen. Je nach dem Resultat des Vergleichs kann eine Station weiter am Bus-Zugangsverfahren teilnehmen oder wird vom weiteren Verfahren ausgeschlossen. Auf diese Weise wird die höchsten Priorität unter 2 hoch n gemeldeten Stationen nach höchstens n Vergleichen ermittelt.
Um die communication requests einer Vielzahl von Stationen abzuarbeiten, umfaßt die Erfindung folgende Komponenten:

– eine serial unit: sie gibt die ID-Adressen der Stationen, die Zugang zum Bus suchen von MSB bis LSB aus;
– eine bus interface unit: sie verarbeitet, was die serial unit von den sich bewerbenden Stationen ausgibt und aktiviert den gemeinsamen Bus mit dem sich daraus ergebenden Signal;
– eine comparison und control unit: sie vergleicht ein Signal des gemeinsamen Busses mit jeder Ausgabe der serial unit. Wenn die beiden Ausgaben nicht gleich sind, dann wird die entsprechende Station von der weiteren Bewerbung ausgeschlossen.

Ferner: gemäß der vorliegenden Erfindung setzt die serial unit die multipoint network arbitration method in Gang. Die ID-Adressen aller sich meldenden Stationen werden sequentiell von MSB nach LSB ausgegeben, und zwar gleichzeitig, in bit-serial Form, unter Nutzung von bit-shift Registern, die für seriellen Output geeignet sind.
Ferner: gemäß der vorliegenden Erfindung wird die multipoint network arbitration method vom bus interface unit so umgesetzt, daß Leiter-Kollisionen, wie sie für frühere Verfahren typisch waren, vermieden werden. Dies geschieht dadurch, daß die Ausgaben der beschriebenen serial unit logisch verarbeitet werden und Signale des gemeinsamen Busses ergeben. Somit kann die Station mit der höchsten Priorität sehr schnell mit einem einzigen Schieds-Schritt ermittelt werden. Außerdem wird vektorisierte interrupt arbitration sogar auf dem seriellen Bus möglich.
Ferner: gemäß der vorliegenden Erfindung sorgt die multipoint network arbitration method mit einer Modulation zwischen der serial unit und dem beschriebenen bus interface unit sowie einer Synchronisation für einen reibungslosen Verkehr, wobei eine große Bandbreite von Signal-Frequenzen zugelassen ist. Die verwendeten Modulations-Methoden sind: Duty Cycle Modulation (DCM), Tri-Level Modulation (TLM) und Manchester Encoding.
Ferner: gemäß der vorliegenden Erfindung wird die multipoint network arbitration method so umgesetzt, daß die ID-Adresse der Station mit der höchsten Priorität auf dem gemeinsamen Bus erscheint. Somit erhält jede Station im Netzwerk Informationen über das Schiedsverfahren. Beim Aufbau eines interrupt arbitration Systems kann ein vektorisierter interrupt arbiter konstruiert werden, und zwar sogar auf einem seriellen Bus. Adressen-Werte, die Vektoren entsprechen, werden aufgenommen, und ein interrupt arbitration-Modul wird eingesetzt. Solch ein interrupt priority arbiter ist mit der gleichen Struktur möglich wie der zuvor beschriebene Bus arbiter.
Ferner: gemäß der vorliegenden Erfindung wird die multipoint network arbitration method so umgesetzt, daß die Anzahl der Versagungen bei der Bewerbung um Bus-Zugang oder bei der Bewilligung des Bus-Zugangs gezählt wird. Die Priorität jeder Station kann dynamisch verändert werden durch Erhöhung oder Verminderung ihrer Übertragungsrate oder durch Hinzufügung eines priority level Codes. Somit kann die Priorität einer Station in nachfolgenden Schieds-Schritten geändert werde. Dadurch kann Ausgewogenheit erzielt werden.
Ferner: gemäß der vorliegenden Erfindung wird die multipoint network arbitration method so umgesetzt, daß die beschriebene comparison and control unit die Ausgabe von der serial unit unterbindet. Alle Signale von Stationen, die von der Bewerbung um Bus-Zugang ausgeschlossen sind, werden somit unterdrückt. Die Comparison and Control Unit erzeugt nach Beendigung aller Bewerbungs-Zyklen das common bus approval signal.
Ferner: gemäß der vorliegenden Erfindung wird das Synchronisations-Problem in der Phase der Einleitung des Schiedsverfahrens gelöst. Es gibt zwei Methoden dazu: erstens kann man eine separate spezielle Steuer-Leitung hinzufügen, zweitens kann man ein arbitration initiation signal mit einem speziellen Muster in einem einzelnen arbitration bus implementieren. Die erste Methode eignet sich in Situation, wo hohe Anforderungen an die Schnelligkeit des Schiedsverfahrens gestellt werden und wo perfekte Schieds-Lösungen mit gegenseitiger Einflußnahme erforderlich sind.
Ferner: gemäß einer Version der vorliegenden Erfindung wird die multipoint network arbitration method so umgesetzt, daß eine Station, die das Schiedsverfahren beantragt, eine arbitration intitiation signal auf dem gemeinsamen Bus absetzt, wann immer es erforderlich ist. Dieser real-time Interrupt erfordert keinen zusätzlichen Bus. Interrupt arbitration request vector values können mit nur einer einzigen seriellen Leitung gewonnen werden. Dieses Signal wird als nicht-normales Kommunikations-Signal erkannt in Fällen, wo Stationen mit verschiedenen Übertragungs-Raten miteinander verbunden sind und der Bus länger aktiv ist als das data rate time slot der Station mit der niedrigsten Übertragungsrate (d. h. an der unteren Grenze der Übertragungsraten). Diese Methode kann verwendet werden, um ein arbitration intitiation signal zu erzeugen. Alle Stationen können bei der Einleitung des Schiedsverfahrens synchronisiert werden, ohne daß es besonderer Signalmuster bedürfte.
Alle beschriebenen Methoden sind nicht nur bei der multipoint serial bus arbitration einsetzbar, sondern auch bei der Datenübertragung, wo Stationen in schwierigen Übertragungssituationen von der Bewerbung um gemeinsame Resourcen ausgeschlossen werden müssen. Somit können Kommunikationsprobleme durch Bus-Kollisionen ausgeschlossen werden. Es wird die Kommunikation auf zumindest einem Kanal sichergestellt, auch wenn es während der Übertragung zu Interferenzen kommt.
KURZE BESCHREIBUNG DER ABBILDUNGEN
Die Leistungenen und Vorzüge der vorliegenden Erfindung werden deutlicher im Zusammenhang mit den folgenden Spezifikationen, zumal in Verbindung mit den Illustrationen. Sie stellen folgendes dar:
1B ist ein Blockdiagramm des Serienunterbrechung Schlichtung Systems
2 die vorherigen Verfahren
3 ist ein Blockdiagramm eines distributed serial arbiter entsprechend der vorliegenden Erfindung.
4A ist ein Flussdiagramm der serial arbitration entsprechend der vorliegenden Erfindung.
4B ist ein Flussdiagramm der sequentiellen Vergleiche der serial arbitration.
5 ist eine contention table mit acht Stationen in der serial arbitration.
6A ist eine contention table für die Identifikation eines Maximalwerts von ID-Adressen.
6B ist eine contention table für die Identifikation eines Mindestwerts von ID-Adressen.
7A ist ein timing diagram mit vier Stationen entsprechend der vorliegenden Erfindung.
7B ist ein timing diagram, wenn die Schlichtung mit einem break pulse beginnt.
8A ist ein contention timing diagram für den Fall, daß Duty Cycle Modulation durchgeführt wird.
8B ist ein Beispiel des duty Faktors.
9 ist ein contention timing diagram für den Fall, daß Manchester kodierung durchgeführt wird.
10A ist ein contention timing diagram für den Fall, daß Tri-Niveau Modulation durchgeführt wird.
10B ist ein Beispiel der Tri-Niveau Modulation.
11A ist ein Blockdiagramm für eine serial arbiter Version mit logischem ODER.
11B ist ein Blockdiagramm für eine serial arbiter Version mit logischem UND.
12 ist eine Version eines einfachen serial arbiter entsprechend der vorliegenden Erfindung.
13 ist ein timing diagram eines serial arbiter entsprechend der vorliegenden Erfindung.
14A ist eine Version eines serial arbiter, wenn ein Modulator, ein Entstörer, ein dynamic priority modifier und ein sync signal detector hinzugefügt werden.
14B ist ID-Address extension einschließlich eines priority level codes und parity bits für dynnamische Prioritäts-Änderungen.
15 ist ein Flussdiagramm der serial arbitration mit sync signal detection und dynamic priority Verarbeitung
16A ist ein Blockdiagramm der Datenkommunikation mit serial arbitration entsprechend der vorliegenden Erfindung.
16B ist ein timing diagram der Bus-Zugänge mit serial arbitration bei mehrfachem Datenkommunikations-Zugang entsprechend der vorliegenden Erfindung.
17 ist eine Version eines interrupt arbitration Moduls entsprechend der vorliegenden Erfindung.
18 ist eine Version des interrupt arbitration Netzes mit einer unabhängigen Steuerlinie und einem zentral zur Verfügung gestellten Taktgebersignal, das nicht der vorliegenden Erfindung entspricht.
19 ist eine Version eines interrupt arbitration Netzes ohne Steuerleitung, einem zentral zur Verfügung gestellten Taktgebersignal, wobei jede Station einen Separator braucht.
20 ist eine Version eines interrupt arbitration Netzes ohne Steuerlinie, einem Systemtakt und einem erforderlichen zentralen Separator.
21A ist eine serial arbiter Version mit Duty Cycle-Modulation, einem zentralen Netztakt und einem Separator für jede Station.
21B ist ein timing diagram einer serial arbiter Version mit Duty Cycle Modulation, mit einem zentralen Netztakt und einem Separator für jede Station.
Mit 22 ist eine serial arbiter Version mit Tri-Niveau Modulation mit einem zentralen Netztakt und einem Separator für jede Station.
23 ist eine Version der Stationen mit einen arbiter und einem interrupt arbitration Modul.
24 ist eine Version eines mixed arbiter und einem Mikroprozessor, der Hard- und Software steuert.
25 ist eine Version eines differentiellen Bustreibers, zum Einsatz der vorliegenden Erfindung.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
1. Überblick
1. Überblick über die vorliegende Erfindung
1A ist ein Blockdiagramm des priority arbitration Systems mit Serienbusstruktur, das mit der vorliegenden Erfindung vorgestellt wird. Das System ist ein multipoint-Netzwerk, das die Station mit der höchsten Priorität unter m (höchstens 2n) Stationen, jede mit höchstens n ID-Adressen, kennzeichnet, wenn sie das Schiedsverfahrung auf dem gemeinsamen Bus beantragen. Jede Station wird an multipoints an den gemeinsamen Bus angeschlossen, Ein Bus kann unterschiedliche Gestalten annehmen, wie z. B. eine elektrische Leitung, ein Welle Raum oder eine optische Faser annehmen. Ihre funktionellen Operationen sind jedoch identische alle. Folglich werden ihre Betriebe mit dem Fall von einem elektrischen Bus in der vorliegenden Erfindung erklärt.
Jede Station kann Zugang zu dem gemeinsamen Bus beantragen Wenn eine Station die höchste Priorität unter allen Stationen in einem Netz hat, wird sie 'Busmaster' entsprechend der priority arbitration dieser Erfindung und übt ein allgemeines Recht zum Buszugang aus.
1B ist ein Blockdiagramm einer seriellen Interrupts-Steuerung in einer Mehrpunktserienbusstruktur, dargestellt entsprechend der vorliegenden Erfindung.
2. Struktur des seriellen Busses gemäß der vorliegenden Erfindung
Ein Bus (ein Kommunikationskanal) ist ein Kommunikations-Weg, der zwei oder mehr Module (Stationen) anschließt. Ein Bus kann eine von einer eine elektrischen Leitung unterschiedene Form annehmen: wie einen elektromagnetischen Raum, eine optische Faser und anderes. In einem Mehrpunktdigitalnetz, in dem eine Mehrzahl der Systeme auf einen einzelnen Bus angeschlossen werden, kann das Signal einer Station Signal kann durch andere Stationen empfangen werden, die an den Bus angeschlossen werden. Jedoch wenn eine Mehrzahl der Stationen den Bus gleichzeitig benutzen möchten, kommt es zu Signal-Kollisionen und Verzerrungen. Folglich kann nur eine Station Daten über den Bus hintereinander übertragen.
Wenn eine Mehrzahl der Signale gemischt werden, führten herkömmliche digitale Kommunikationsnetze ohne funktionelle Operationen zu Signalverzerrungen wegen Kollisionen. Der Signalausgang solch eines Netzes ist ein logischer Wert, er aber nicht unabhängig von der elektrischen Eigenschaft des Netzes festgestellt werden kann Andererseits werden beständige Werte 'von 0' oder 'von 1' in den Netzen mit den funktionellen gut definierten Operationen bereitgestellt.
Wenn alle Systeme ihre Signale gleichzeitig auf den gemeinsamen Bus ausgeben, muß die Netzstruktur die definierten funktionellen Operationen ermöglichen, ohne elektrische Probleme zu verursachen. In der Wirklichkeit jedoch sind viele Systeme räumlich weit verteilt. Folglich werden für viele elektrische Systeme, funktionelle Operationen von 'UND' und 'ODER' wie in verdrahteten Logikformen durchgeführt. Diese Weise der verdrahteten funktionellen Operationen kann in den Fällen von den Anwendungen des elektromagnetischen freien Raumgetriebes angewendet werden und der optischen Faser.
Die Busschnittstelle stellt Einrichtungen für solche funktionellen Operationen zu elektrisch bereit. Bustreiber öffnen Kollektors und andere Abflußarten sowie elektromagnetische Wellen mittels Quellen wie TE, FET, LED, Laser und Dioden.
Wenn eine Mehrzahl von Daten serienmäßig auf einem allgemeinen Bus gemischt werden, erscheinen die Zweipunktsignale, die auf bestimmten Daten bezogen sind, auf dem Bus der Reihe nach. Somit kann jeder Datenwert gefunden werden.
Auch wenn ein System solch eine funktionelle Fähigkeit hat: wenn Daten fortwährend eingezogen werden, ist das Resultat bedeutungslos, weil logisches '1' eine Priorität für 'ODER' und logisches '0' für 'UND' hat. In diesen Situationen können die Übertragungen einer Station Daten nicht auf den gemeinsamen Bus geleitet werden. Aufeinanderfolgende digitale serielle Daten hängen mit den Signalen der Übertragungs-Zeit in einer binären Position zusammen. Mit dieser Eigenschaft kann ein spezifischer Wert der übertragendaten gefunden werden, wenn der übertragenvorrichtung Ausgang entsprechend einer spezifizierten Regel selbstkontrolliert ist.
In Konstellationen mit mehrfachem Zugang kann Bussignalverzerrung verhindert werden, wenn jede Station vom Übertragen irgendeines Signals ausgeschlossen wird, das nicht seine eigenes ist. In der vorliegenden Erfindung wird solch eine Busstruktur mit funktionelle Fähigkeiten vorgestellt.
Nur vier Modulation Methoden werden für die vorliegende Erfindung angeführt. Doch wissen Fachleute ohne weiteres, daß auch andere Modulations-Methoden eingesetzt werden können, um ähnliche Schiedsfunktionen zu erzielen wie in der vorliegenden Erfindung.
SERIELLES SCHIEDSVERFAHREN
Die vorliegende Erfindung betrifft verteilte priority arbitration Methoden mit Selbstauswahl für multipoint-Netzwerke mit seriellen Bussen. Jede Station, die den Bus benutzen will, hat eine Bus-arbitration-Leitung und einen allgemeinen Zugang zum Bus (1). Der Zugang wird der Station mit der höchsten Priorität zugewiesen entsprechend dem verteilten Schiedsverfahren der vorliegenden Erfindung. Bus arbitration entsprechend der vorliegenden Erfindung kann mit nur einer einzelnen Bus-arbitration-Leitung (das heißt, allgemeiner Bus) durchgeführt werden. Auch können Informationen darüber, wem der Buszugang zugewiesen worden ist, vom Bus eingeholt werden.
3 ist ein grundlegendes Blockdiagramm eines Apparates für ein serielles Schiedsverfahren entsprechend der vorliegenden Erfindung.
Ein serieller arbiter für multipoint Netzwerke entsprechend der vorliegenden Erfindung wird an den gemeinsamen Bus angeschlossen und besteht aus den folgenden Bestandteilen:

– Serielle Unit (320): sie erzeugt einen seriellen bit-stream aus einer ID-Adresse, gespeichert in einem shift register (324) entsprechend einer transmission clock (323);
– Comparison und Control Unit (340): sie vergleicht das Ausgangssignal (345) mit einem Bus Signal (346), um ihre Übereinstimmung zu überprüfen und Steuermaßnahmen zu ergreifen; und
– eine Bus-Interface Unit (380), die einen bit-stream (381) als Eingang hat und auf den gemeinsamen Bus (300-1) über einen Bus Treiber (382) ausgibt, von dem der gemeinsame Bus ein fest-verdrahtetes ODER vom Eingangssignal erhält.

Eine Serial Unit (320) ist eine Zusammenstellung der folgenden Subkomponenten:

– ein shift register (324), das als Eingang eine ID-Adresse in einen bit-Strom umwandelt.
– ein counter (327), der die Zahl der bit-Verschiebungen zählt und
– ein UND gate (322), das die clock (302) steuert.

Eine Comparison und Control unit (341) besteht aus folgenden Subkomponenten:

– ein comparator (360), der das Ausgangssignal (345) mit dem Bus Signal (346) Vergleich, um ihre Übereinstimmung zu überprüfen und ein contention withdrawal signal (363) erzeugt;
– ein arbitration-Steuerungs-Register (ACR, 346), das durch ein arbitration-Einführungs-Signal (303) angesprochen wird und das Schiedsverfahren steuert; und
– ein UND Gatter für steuernde bit-Ströme der serial unit.

Eine Bus-Schnittstelle Unit (380) besteht aus einem Open-Collector-tristate-bus-driver (382), dessen Ausgang den gemeinsamen Bus (1) aktiviert, wenn ein logisches '1' am Steuereingang dies erlaubt.
Die Funktionen und die Methode des Schiedsverfahrens entsprechend der vorliegenden Erfindung können im Detail mit Flussdiagrammen, contention Tabellen und Impulsübersichten, wie folgt, erklärt werden:
3, ist ein Bus arbiter (300) eine Kombination von drei Koinzidenzschaltungen von Serien Unit (320), von Vergleich und von Steuerung Unit (340) und von Bus-Schnittstelle Unit (380).
In der serial unit (320) sendet eine Station, die Zugang zum gemeinsamen Bus (300-1) wünscht, seine ID-Adresse Bit-weise hintereinander. Dies wird in einem shift register (324) gespeichert. Das Ausgangssignal (345) wird durch ein UND gate (322) gestoppt, wenn ein ACR (346) der Vergleichs- und Steuereinheit zurückgestellt wird. Der counter (327) zählt die Zahl bitn, die von der shift register (324) jede Zeit, die ausgegeben werden ein Taktgeber pulse (323) über UND Gatter hereinkommt und mit einem initialisierten Wert anfängt. Wenn der counter (327) zeigt, daß ein Serienausgang für alle bits erzeugt worden ist, dann erzeugt er ein arbitration Endpunktsignal (304) das andeutet, daß die Station den Buszugang erhält.
Eine Comparison und Control Unit (340) besteht aus dem Steuerungsteil (350) und dem Vergleichsteil (360). Das Steuerungsteil (350) gibt den bit-Strom der ID-Adresse der Reihe nach auf den gemeinsamen Bus (300-1) durch die bus serial unit (380) vom UND-Gatter der serial unit aus, wenn das arbitration initiation signal (303) ACR (346) einstellt. Der bit stream (345) vom UND Gatter des Vergleichsteils (360) wird mit dem Bussignal verglichen, das durch Puffer überwacht wurde, um auf Übereinstimmung zu prüfen. Wenn es Unbeständigkeit gab, ist ACR reseted und hemmt Serienausgang zum gemeinsamen Bus und zurückstellte der counter (327). Der Vergleich part (360) gab das Signal aus, den ACR der Steuerung part (350) zurückzustellen, wenn das aktivierende signal (345) des Bustreibers nicht bis das signal (362) des gemeinsamen Busses gleich ist.
Eine bus serial unit (380) besteht aus einem Bus driver (382), der kontrollierten output (345) auf den allgemeinen Bus nach der serial unit output (325) eingibt und zum Vergleich zur Steuerung Unit (382) lädt. Ein Bus driver (382) nimmt ein kontrolliertes ID-Adresse signal (345) als kontrolliertes Eingangs-Signal (381) und als Ausgang ein logisches ODER für jedes bit aller Meldungen auf dem allgemeinen bus (300-1), indem er eine Open-Collector-Tristatebuffer (382) verwendet, um den Bus zu aktivieren.
Im oben genannten Prozeß, wird ODER im Betrieb verwendet, um die Priorität zu erhöhen. Die ID-Adress-Werte und der UND Betrieb können verwendet werden, um Priorität zu geben, und um ID-Adresse Werte zu senken.
4A ist ein Flußdiagramm, das die serial arbitration entsprechend der vorliegenden Erfindung erklärt. 5 ist eine contention Tabelle, wenn acht Stationen Bus-Zugang wünschen, jede mit four-bit ID-Adresse. 6 zeigt einen contention Prozeß, wenn 256 Stationen Zugangsabsicht erklären, jede mit eight-bit ID-Adresse. 7 zeigt ein contention timing Diagramm für das Vorwählen einer Station mit der höchsten Priorität unter Stationen mit eight-bit ID-Adressen.
Die Funktionen eines priority arbiters entsprechend der vorliegenden Erfindung werden in 3, 4A, 5 und 7 erklärt. Alle Busarbiter für Stationen in einem multipoint Netzwerk haben eine identische Struktur und funktionieren nach einer vereinheitlichten Grundregel.
Im arbitration Einführungslevel (step 410), wird Buszugang beantragt, während eine bus arbitration initiation signal (303) das ACR (346) einstellt. Dann wird das Gatter auf UND gestellt, bis der output (347) vom ACR (346) bearbeitet ist. Der counter (327) ist funktionell, da sein reset (326) freigegeben wird, damit, wann immer ein äußeres Taktgeber-Signal (302) die Erlaubnis gibt, der Ausgang vom shift register (324) der serial unit (320) der Reihe nach ein Bit hintereinander sendet.
Auf dem funktionellen Operation level (step 420), wird die höchste Priorität einer Station mit dem größten ID-Adresse zugewiesen. Dies wird im ODER Betrieb vom Bus durchgeführt, wenn der Treiber (382) und den gemeinsamen Bus (300-1) ansteuert. Dementsprechend erscheinen die ID-Adressen als eine logische Summe aller Stationen auf dem gemeinsamen Bus (300-1). Wenn man die höchste Priorität einer Station mit dem kleinsten ID-Adresse zuweist, wird ein Bus durch logisches '0' den Bustreiber (382) fest-verdrahtet aktivieren, ein UND bilden, und den input (389) erden.
Auf dem Comparison and Decision level werden (step 430) die ID-Adresse und das allgemeine Bussignal, das bitweise (345, 381) von der serial unit (320) über ein UND- gate (345) ausgegeben wird, verglichen. In diesem Prozeß kann es zwei Fälle geben, entweder wenn die zwei Signale zusammenpassen, oder, wie in Table-1 (S03, in S04 gezeigt) nicht zusammenpassen. Einer dieser Fälle ist, wenn das Bustreibersignal '0' und der Bus '1' ist. In diesem Fall ist der Ausgangs-Wert der ID-Adresse ist kleiner als der von anderen Station. Folglich muß diese Station (513, 515, 517) vom Buszugang zurücktreten. Sie stellt ihr ACR (346) in Schritt 470 zurück. Wenn ein ACR zurückgestellt wird, dann wird der UND gate (322, 344) unansprechbar und aller Serienausgang von dieser Station wird an folgendem Taktgebersignal (301) verhindert. So wird diese Station vom Buszugang ausgeschlossen und sein shift counter (327) wird initialisiert.
Ein anderer solcher Fall ist, wenn das vorhandene Signal (381) des Bustreibers ein logisches '1' ist und das Bussignal ist '0'. In diesem Fall (S04) gibt es ein Problem in der gemeinsamen Buslinie. Wenn solch ein Problem in der vorliegenden Erfindung für eine Station auftritt, wird sie vom Buszugang ausgeschlossen und andere Maßnahmen können, falls notwendig, ergriffen werden.
Arbitration Tätigkeiten entsprechend dem Bustreiber signal (381) und dem Bus signal (300-1) werden im Detail wiederholt, nachdem Schritt 440 erklärt ist. Jene Stationen, die nicht vom contention Prozess ausgeschlossen sind, können den folgenden Schritt 440 unternehmen.
Im completion verification level (step 440), wird die Beendigung des Wettbewerbs-Prozesses überprüft. Wenn sie nicht komplett ist, wird der counter (327) um eins in Schritt 450 erhöht. Dadurch verschiebt sich das Schieberegister auf die folgenden ausgegebenen bits, und Schritt 420 wird wiederholt. Wenn eine Station den contention Prozeß bis in die letzte Bitstelle durchgeführt hat, ohne in den mittleren, zurückzutreten dann wird ein arbitration Beendigungs-Signal (304) erzeugt, und diese Station S6 (516) erreicht den Buszugang. Die arbitration Informationen erscheinen auf dem gemeinsamen Bus der Reihe nach. Diese Eigenschaft wird im interrupt arbitration System eingesetzt, das später in dieser Erfindung vorgestellt wird.
Tabelle 1 zeigt eine Wahrheits-Tabelle des arbitration Prozesses, die alle möglichen Fälle aufführt, je nachdem wie das Steuersignal den Ausgang jeder Station (381) und das allgemeine Bus Signal (300-1) verändert.
Serial arbiters (300) entsprechend der vorliegenden Erfindung haben ihre Input/Output Anschlüsse, die an einen allgemeinen serial bus über multipoints angeschlossen werden. Sie sind im Betrieb ähnlich. Gegründet auf gemeinsame Busdaten und den seriellen bit stream (345) von ACR (346), erscheint der ACR Ausgang für jeden Kombinations-Fall in Tabelle 1. Hier bezeichnet ACR (t) eine Stromabgabe logischer values (347) vom ACR (346), und bezeichnet B logische values (381) von Bustreibersteuerungs-Input (382). BUS bezeichnet den logischen Wert des allgemeinen Busses (300-1), und ACR (t + 1) bezeichnet den logischen Wert des folgenden Zustandes von ACR (346).
Im Zustand S01, ist der Ausgangswert von ACR ein logisches '0'. Folglich verlangt diese Station keinen Bus-Zugang.
In den Zuständen S02, S03, S04 und S05, ist der ACR Ausgangswert '1'. Damit bewirbt sich diese Station.
Im Zustand S02, wenn input (381) B = 0 ist, dann ist folglich der Bustreiber in einem inaktiven Zustand Der Bus wird nicht aktiviert. Folglich erzeugt der comparator (360) kein Nichtübereinstimmungs-Signal und der Schiedsverfahren wird fortgesetzt.
Im Zustand S03 ist der Bustreiber-input (381) B = 0 und BUS = 1. Folglich ist der Bus durch eine andere Station mit einer höheren Priorität aktiviert worden. Folglich stellt diese Station ihr ACR (346) zurück und wird vom weiteren Schiedsverfahren ausgeschlossen.
Im Zustand S04, output (381) ist '1' und das Bussignal ist '0'. Diese Kombination kann nicht unter normalen Bedingungen an der Bustreiber-Schnittstelle vorkommen. Mögliche Probleme gibt es entweder mit dem Treiber oder dem ACR. Sie können anormale Übertragung der elektrischen Signale verursachen. Folglich ist der ACR resetted und diese Station wird vom weiteren Schiedsverfahren ausgeschlossen und andere notwendige Maßnahmen können ergriffen werden.
Im Zustand S05, ist das Ausgangssignal '1' und der Bus ist auch '1'. Diese zwei sind gleich. Somit haben diese Station und andere output zum gemeinsamen Bus geschickt. So fährt diese Station im contention Prozeß fort. (diesmal Zustand, Stationen, denen '0' wie die entweder gesendet haben in, S01 oder S02 haben niedrigere Prioritäten. Ihre ACRs werden zurückgestellt und werden vom weiteren Schiedsverfahren ausgeschlossen)
Wie 5 zeigt, treten im ersten Vergleichs-Zyklus drei Stationen (513, in 515 und in 517) vom Schiedsverfahren zurück und ein logisches '1' (519) erscheint auf dem gemeinsamen Bus. Im zweiten Vergleichs-Zyklus ziehen sich zwei Stationen zurück (512, 514) und '1' erscheint auf dem Bus. Im dritten Vergleichs-Zyklus tritt keine Stationen zurück und '0' erscheint auf dem Bus. Im letzten Vergleichs-Zyklus treten zwei Stationen (511, 518) vom Schiedsverfahren zurück und '1' erscheint auf dem Bus. S6 ist im Schiedsverfahren bis zum abschließenden Zyklus fortgefahren. Folglich erreicht es den Buszugang (516). Auch die aufeinanderfolgenden Informationen über den Bus sind '1101' so in 519, und sind dieselben Werte von S6 (516) ID-Adresse. Somit hat S6 die höchste Priorität.
Der oben genannten Prozeß kann mit einem timing Diagramm näher erklärt werden. 7 zeigt ein timing Diagramm der Schiedsoperationen der Stationen, jede mit 8-bit ID-Adresse.

– Wellenformen 701, 711, 721 und 731 sind bit-Ströme jeder Station ID-Adresse;
– Wellenformen 702, 712, 722 und 732 sind ACR Werte, die zum Bus ausgeben, wenn ihre Werte '1' sind;
– Wellenformen 703, 713, 723 und 733 zeigen den Buszugang in übereinstimmendem Zustand für eine Station mit der höchsten Priorität;
– Wellenformen 704, 714, 724 und 734 zeigen Bitströme von ID-Adressen von sich bewerbenden Stationen; und
– die Wellenformen 704 sind den Wellenformen 700 gleich. Sie erscheinen auf dem Bus, wenn die höchste Priorität einer Station feststeht.

6A und 6B sind Tabellen der Schieds-Stadien, wenn 8-bit Stationsadressen verwendet werden und höchstens 256 sich bewerbende Stationen in einem multipoint Netzwerk entsprechend der serial arbitration miteinander verbunden sind. Diese Abbildungen veranschaulichen die Prozesse von 420 bis 460 (s. 4A).
Wenn jede Station, die eine 8-bit Adresse hat, an der gemeinsamen Bewerbung zum Bus-Zugang teilnimmt, dann werden 128 Stationen, die '0' haben, zurückgenommen. Anträge die '0' als MSBs haben werden unter 256 Stationen und den anderen 128 Stationen, die '1' haben zurückgenommen. Wenn ihre MSBs im Schiedsverfahren mit '1' im Schiedsverfahren bleiben.
Unter 128 Teilnehmern werden höchstens werden 64 Stationen, die '0' an der gegenwärtigen Bitstelle haben, vom Schiedsverfahren zurückgenommen, und die restlichen Stationen fahren fort, an den weiteren Schieds-Vergleichen teilzunehmen. Nach Beendigung dieser Vergleichs-Methode in LSB Position, gewinnt nur eine Station mit der höchsten Priorität (610) den Zugang zum gemeinsamen Bus.
6B stellt den Fall bildlich dar, wenn ein logischer Wert '0' Priorität hat. Hier erreicht die Station mit dem kleinsten Adress-Wert (650) den Buszugang, entsprechend der Methode, die oben für 6A erklärt wird.
Wie aus den Tabellen zum Schiedsverfahren von 6A und 6B erhellt, kann die Zahl der sich bewerbenden Stationen entsprechend der Priorität halbiert werden gemäß ID-Adresse.
Wie oben erklärt, hat ein Kommunikationssystem auf einem Bus seine eigene spezifische N bit ID-Adresse. Von möglichem 2n solcher Stationen, trifft es n Zyklen des operation (420), einen Vergleich und eine Entscheidung level (430) und eine Beendigung Überprüfung level (440), um eine Station mit der höchsten Priorität zu kennzeichnen.
Entsprechend der vorliegenden Erfindung benötigt jede Station einen arbiter, der das eigene Signal mit dem gemeinsamen Bussignal vergleicht und die contention proceed/withdrawal Folgerung bei jedem Vergleichs-Zyklus feststellt. Somit wird die arbitration Einheit nicht zentral lokalisiert, sondern über die Stationen im Netz verteilt. Deshalb wird dieses Schiedsverfahren als 'distributed selv-dicision serial arbitration durch bit Vergleich' bezeichnet.
MODULATIONS-TECHNIKEN
7 zeigt ein timing Diagramm für nicht-modulierte bit-Ströme von Adressen von vier Stationen. Die ID-Adressen werden mit 8-bit übertragen.
Die Wellenformen in 7 zeigen Folgendes:

– Wellenformen 701, 711, 721 und 731 bezeichnen die bit Stromwellenformen von ID-Adressen von sich bewerbenden Stationen;
– Wellenformen 702, 712, 722 und 732 bezeichnen die Wellenformen von ACR und zeigen Ausgangs-Zustände an, wenn der logische Wert '1' ist;
– Wellenformen 703, 713, 723 und 733 bezeichnen Zustimmung zum Buszugang nachdem die höchste Priorität Station identifiziert worden ist;
– Wellenformen 704, 714, 724 und 734 bezeichnen bit-Ströme der Adressen, die zum gemeinsamen Bus on sich bewerbenden Stationen ausgegeben werden;
– Wellenform 700 bezeichnet den bit-Strom einer Station mit der höchsten Priorität, die auf dem allgemeinen bus (1) erscheint;
– Wellenform 750 bezeichnet die Wellenform eines Systemtakts in jeder Station; und

7 ist ein contention timing Diagramm von vier sich bewerbenden Stationen, welche die folgenden binären Werte von haben, ID-Adresse:
Gemäß 7 wartet jede Station auf ihre eigene bit Zeit in Periode 50 gleich nach dem contention Initialisierung Punkt 10. In Periode 51, konkurrieren MSBs der sich bewerbenden Stationen miteinander. Hier sind MSB Werte von Stationen A, B und C '1', während das von Station D '0' ist. So fahren Stationen A, B und C fort, an den weiteren Zyklen des Schiedsverfahrens teilzunehmen und Station D, das ein untereres Prioritäts-Niveau hat, wird von den folgenden Zyklen zurückgenommen. In Periode 52 werden die Adressen der Stationen A (700), B (710), und C (720) nach links verschoben, und die jeweiligen zweiten bits dem Vergleich unterworfen. Wenn die zweiten bits von Stationen A, B und C '1', '1', und '0' sind, dann setzen A und B ihre Schiedsverfahren fort und Station C tritt vom Schiedsverfahren zurück.
In Periode 53 werden weder Station A noch B vom Schiedsverfahren zurückgenommen, da ihre dritten bits beide '1' sind. In Periode 54, sind ihre 4. bits beide '1'. Wieder bleiben beide Stationen im Schiedsverfahren wie in Periode 53. In Periode 55, hat Station A '1', aber Station B hat '0', folglich tritt Station B vom Schiedsverfahren zurück. In Periode 56–58 gewinnt Station A, nachdem es den vollen Zyklus der besagten bit Vergleiche durchlaufen hat, schließlich den exklusiven Zugang zum gemeinsamen Bus.
Wie 7 zeigt, ist der bit-Strom des gemeinsamen Bussignals 700 dem von Station A während der arbitration Periode völlig gleich. Somit erreicht Station A den Buszugang.
DUTY CYCLE MODULATION (DCM)
8A ist ein timing Diagramm für das Schiedsverfahren im Falle von unterschiedlichen Übertragungsraten, wenn DCM von ID-Adressen verwendet wird. Das Schiedsverfahren fängt am arbitration initiation point (11) an. Stationen mit späten Antwortzeiten haben niedrigere Priorität und treten von dem Schiedsverfahren zurück. Wenn zwei oder mehr Stationen gleichzeitig reagieren, fährt das Schiedsverfahren mit binären Werten von ID-Adressen fort. Eine Illustration der bit-Ströme aus ID-Adressen von von drei sich bewerbenden Stationen zeigt 8B.
Mit der Wellenform 870 wird ein 33%-duty-Faktor als '0' definiert, und ein Signal des Faktors 66%-duty gemäß Wellenform 873 wird als '1' definiert. Mit einem DCM, wie oben definiert, kann ein Taktgebersignal von einem Übertragungssignal extrahiert werden. Somit kann eine ID-Adresse vom gemeinsamen Bus ohne Systemtaktsignal zuverlässig extrahiert werden.
Die Wellenformen von 8A sind Folgendes:

– Wellenformen 811, 821 und 831 bezeichnen die Wellenformen von bit-Ströme der ID-Adressen der sich bewerbenden Stationen A' (810), B' (820), und C' (830). Die punktierten Teile zeigen Signale nach dem Rückzug vom Schiedsverfahren an, die nicht auf den gemeinsamen Bus ausgegeben werden;
– Wellenformen 812, 822 und 832 bezeichnen die ACR Wellenformen, die Erlaubnis zur Ausgabe anzeigen, wenn ein logisches '1' erscheint; und
– Wellenform 805 zeigt DCM modulierte bit-Ströme an, die auf dem allgemeinen Bus (1) erscheinen.

Stationen A' (810), B' (820) und C' (830) bewerben sich zum Bus-Zugang über ein arbitration Anfangssignal. Diese Stationen pausieren für einen bit time slot. Die Pausen-Zeiten unterscheiden sich entsprechend der Übertragungs-Rate der Station, wie in den Wellenformmustern von 815, von 825 und von 835 gezeigt.
Zusammenfassung des beschriebenen Prozesses; im Hinblick auf die übertragungsrate, sind Stationen A' (810) und B' (820) gleich, aber Station C' (830) ist langsamer Folglich erscheinen die MSBs von A und von B auf dem allgemeinen Bus (1) vor Station C in Intervall 851. Station C tritt vom Schiedsverfahren zurück und die MSB seiner ID-Adresse wird nicht zum allgemeinen Bus gesendet.
Stationen A' (810) und B' (820), beide mit der gleichen Übertragungs-Rate, konkurrieren mit einander in Periode 852 des Schiedsverfahrens. Hier hat Station B '0' und A hat '1', d. h. Station A' hat eine höhere Priorität. Station B' wird vom Schiedsverfahren ausgeschlossen.
In Periode 853 und den folgenden Perioden des Schiedsverfahrens, durchläuft Station A' (810) das oben genannte Verfahren wiederholt bis zum LSB Vergleich (99). Dann gewinnt Station A' das Recht des exklusiven Buszuganges. Dementsprechend erscheint nur das modulierte Signal Bit Strom 811 von Station A' auf dem gemeinsamen Bus. Alle weiteren Stationen dürfen nicht ausgeben.
Wie in den oben genannten Schiedsverfahren gesehen werden kann, aktivieren Stationen mit niedrigerer Übertragungs-Rate den gemeinsamen Bus nicht, unabhängig von ihren Adress-Werten. So werden sie aus Schiedsverfahren verdrängt von solchen Stationen, die den Bus früh aktivieren.
Das heißt, wenn Zustandwert die Aktivierung einer Station später als der des gemeinsamen Busses erscheint, dann hat die Station, die an den Bus angeschlossen ist, bereits den Bus und diese Station hat Priorität. Wenn während eines Übertragungzustandes der allgemeine Bus in einem inaktivierten Zustand ist und der Ausgang einer Station den Bus aktivieren kann, dann erwirbt besagte Station den Buszugang. Wenn dieses vorkommt, dann verliert die Station, die den Bus benutzt hat, ihren Buszugang. In solch einem Fall wird der ACR Wert geändert und eine Kommunikations-Störung ist aufgetreten.
In 8A, erreicht die Station A' (810) den Buszugang mit längerer Aktivierungs-Zeit, wie in 853 gezeigt
Zusammenfassung des Schiedsverfahrens: alle sich bewerbenden Stationen vergleichen ihre eigenen Signale mit denen des gemeinsamen Busses. Falls das Signal einer Station von dem des gemeinsamen Busses abweicht, tritt sie sofort von der Bewerbung zum Bus-Zugang zurück.
Diejenige Station die in der Aktivierungsphase am längsten überlebt, erhält den Bus-Zugang. Am Anfang des Bewerbungsverfahrens müssen alle sich meldenden Stationen synchronisiert werden. Dafür wird ein break pulse verwendet. Er aktiviert den Bus länger als die niedrigste Übertragungsrate der Stationen. Jede Station, die Zugang zum Bus benötigt, kann diesen Zugang zu jeder Zeit beantragen.
Der Buszugang kann in Realzeit beantragt werden. Somit werden Meldungen mit Interrupts möglich. Auch das Schiedsverfahren dafür mit seriellen Leitungen ist durchführbar.
MANCHESTER ENCODING
9 zeigt ein timing Diagramm für ein Schiedsverfahren mit Manchester-Kodierung. In der Abbildung haben die Stationen A'' (900), B'' (910), C'' (920) und D'' (930) folgende Adressen:
Die Wellenformen in 9, bezeichnen Folgendes:

– Wellenformen 901, 911, 921 und 931 bezeichnen die Wellenformen von ID-Adresse-bit-Strömen sich bewerbender Stationen A'', B'', C'' und D'';
– Wellenformen 902, 912, 922 und 932 bezeichnen die ACR (404) ausgegebenen Wellen, in durchführbaren Zustand;
– Wellenformen 903, 913, 923 und 933 bezeichnen den genehmigten Zustand des Busses Zugang nach Kennzeichnung der höchsten Priorität;
– Wellenformen 904, 914, 924 und 934 bezeichnen bit-Ströme der sich bewerbenden Stationen;
– Wellenformen 905, 915, 925 und 935 bezeichnen ID-Adresse bit-Ströme als DCM, die von sich bewerbenden Stationen moduliert werden;
– Wellenform 951 bezeichnet die Wellenform eines Manchester-modulierten Signals, das auf dem allgemeinen Bus (1) auftritt;
– Wellenform 952 bezeichnet die Wellenform eines Systemtakts; und
– Wellenform 953 bezeichnet die Wellenform eines bit-Stromes, der von der Wellenform des gemeinsamen Busses (1) decodiert wird 951

In Periode 51'', beginnt das Schiedsverfahren mit MSBs. Da die bit-Werte der Stationen A'', B'', und C'' '1' sind, und da Station D'' '0' ist, setzen die ersten drei Stationen das Schiedsverfahren fort und Station D'', mit niedrigerer Priorität, tritt vom Schiedsverfahren zurück.
In der Periode 52'', werden die ID-Adressen der Stationen A'' (900), B'' (910), und C'' (920) um ein Bit nach links verschoben. Dann werden die zweiten bits nacheinander verglichen. Da die Stationen A'', B'' und C'' bit-Werte von '1', '1', und '0' haben bleiben Station A'' und B'' im Schiedsverfahren. Station C'' tritt vom Schiedsverfahren zurück.
In Periode 53'' haben sowohl Stationen A'' als auch B'' einen Bit-Wert von '1'. In dieser Periode gibt es anders als in den vorhergehenden Perioden keinen Rücktritt vom Schiedsverfahren. Das gibt es auch nicht in Periode 54'', da beide bit-Werte 1 sind.
In Periode 55'' hat Station A'' einen bit-Wert '1', und Station B'' einen bit-Wert '0'. Station B wird vom Schiedsverfahren ausgeschlossen. In der Periode 56'' und den folgende Perioden, erreicht die Station, die das Verfahren bis zur abschließenden Periode 58'' d. h. bis zur LSB Periode durchgelaufen hat, den exklusiven Zugang zum gemeinsamen Bus. Folglich stimmt die Wellenform des gemeinsamen Bus-Signals (951) mit der Manchester-moduliertem waveform (905) von Station A'' vollständig überein. Station A'' erhält deshalb Zutritt zum gemeinsamen Bus am Ende des bitweisen Vergleichs-Prozesses für alle bits.
TRI-NIVEAU MODULATION
10 zeigt ein Schiedsverfahrens-timing-Diagramm, wenn Adressen und Daten, die mit der Tri-Niveau Modulation (TLM) Methode moduliert wurden, übertragen werden. Im TLM-System der Übertragung von Adressen und Daten werden ein geshiftetes DC-Niveau, eine gemischte waveform (1050) einschließlich eines Taktgebers, ein Synchron-Signal sowie Energie von einem einzelnen Signalgenerator (2100) zum gemeinsamen Bus geschickt. Dann extrahiert jede Station diese Signale und teilt sie zum Zwecke von Modulation und Demodulation verwendet zu werden, so daß allen Stationen Taktgeber und Synchron-Signal zur Verfügung stehen.
10A, zeigt folgende Wellenformen:

– Wellenformen 1012 und 1022 sind TLM-modulierte Wellenformen der Stationen, die sich um Buszugang bewerben;
– Wellenform 1051 zeigt die Wellenform eines TLM Signals, das auf dem gemeinsamen Bus auftritt;
– Wellenform 1052 zeigt die Wellenform eines Systemtakts, der von der Wellenform extrahiert wird 1051, die auf dem gemeinsamen Bus auftritt;
– Wellenform 1053 zeigt die Wellenform eines bit-Stromes, der von der Wellenform decodiert wird 1051, die auf dem gemeinsamen Bus auftritt; und
– Wellenform 1054 zeigt einen bit-Strom der ID-Adresse von Station A, die auf dem gemeinsamen Bus erscheint und von einer TLM Wellenform 1051 dekodiert wurde.

Der in 10 dargestellte Bewerbungsprozeß um den Buszugang geschieht auf gleiche Weise wie in 9. Anders sind nur die Modulations-Methode für Adressen und Daten.
Gemäß 10B, sind die Logikniveaus für TLM für das Senden des Taktgebersignals auf der gleichen Leitung so eingeteilt, daß Spannungshöhen in drei Abstände geteilt werden.
Der erste Spannungs-Abstand (1073 bis 1074) wird für das Senden des Taktgebers verwendet. Der zweite Spannungs-Abstand (1071 bis 1073) wird für die zu übertragenden Daten verwendet. Logisches '0' erfordert eine Spannungshöhe, die höher als die Schwellen-Spannung (1072) ist. Unter normalen Arbeitsbedingungen sollte sie mindestens das Niveau 1073 haben. Das logische '1' besteht in einer Spannung unter dem Schwellen-Niveau (1072). Wenn das digitale Signal von 1070 moduliertes TLM ist, ist die resultierende Wellenform 1075.
In dieser Erfindung ist priority arbitration mit ID-Adressen entsprechend der TLM-Modulation-Methode möglich. Wellenform einschließlich Taktgeber und Synchron-Signals sehen wie in 1000 aus. Wenn die Stationen A (1010) und B (1020) sich um Buszugang bewerben, dann sehen ihre ID-Adresse-Wellenformen wie 1011 beziehungsweise 1021 aus, und ihre TLM Wellenformen sehen wie 1012 beziehungsweise 1022. Wellenformen 1013 und 1023 sind ausgegebene Wellenformen von arbitration-Steuerungs-registers (ACR). Und Wellenformen 1014 und 1024 zeigen den Buszugriffszustand nach Identifikation der höchsten Priorität.
BUS-ARBITER
12 zeigt ein Konfigurations-Blockdiagramm einer Verkörperung eines seriellen arbiters für multipoint Netzwerke entsprechend der vorliegenden Erfindung. Ein serieller arbiter für multipoint Netzwerke entsprechend der vorliegenden Erfindung besteht aus folgenden Teilen:

– serial unit (1210): sie gibt die ID-Adresse ein und erzeugt einen seriellen bit-Strom in Übereinstimmung mit der transmission clock (1201);
– ein Bus Driver (1275): er empfängt als Eingang bit-Ströme von allen Stationen und gibt das Resultat ihres fest verdrahteten ODER auf den gemeinsamen Bus aus;
– eine Comparison und Control unit (1240): sie überprüft Nicht-Übereinstimmungen des eigenen Ausgangssignals mit dem Signal des gemeinsamen Busses und kontrolliert das Signal einer Station.
– serial unit (1210) bestehend aus shift register (1214) und counter (1224). Sie zählt, wie oft eine Station am Schiedsverfahren teilnimmt.

Die bus serial unit (1270) in 12 ist eine Kombination eines Open-Collector-Bustreibers (1275) mit einem Eingangs-Puffer (1272). Wenn eine logisches '1' den input (1271) steuert, dann aktiviert der Bustreiber (1275) den allgemeinen Bus (1200-1) und den Puffer (1272). Er gibt das allgemeine Bussignal ein und schickt es zur Comparison and Control unit (1240).
Eine Comparison and Control unit (1240) besteht aus folgenden Teilen:

– ein Comparator (1257): er überprüft Inkonsistenzen des Bustreibers. Er gibt Signal (1274) und das Bus-Signal (1206) sowie das Signal zum Auschluß vom Schiedsverfahren, wenn Inkonsistenzen vorliegen;
– ein ACR (1246): es steuert den Schieds-Prozeß;
– ein Schiedsverfahren, das Register (AGR, 1250) ansteuert. Damit werden Zulassung zum bzw. Rückweisung vom Schiedsverfahren angezeigt.

Wenn ein arbitration initiation signal (1202) empfangen wird, stellt er das ARR (1244) ein und lädt die entsprechende ID-Adresse (1200-20) in die serial unit (1210). Der ARR output (1241) wird als Eingang zum ACR (1246) zugelassen. Das arbitration initiation signal (1208) öffnet das UND gate (1212), resettet den counter (1224), gibt ein Taktgeber-Signal (1213) sowohl zu einem shift register (1214) in der serial unit als auch im counter (1224) und leitet das Schiedsverfahren ein.
Das Schiedsverfahren beginnt damit, den beschriebenen Prozeß von MSB zu LSB auf die ID-Adressen (1200-20) im shift register (1214) anzuwenden. Wenn das Schiedsverfahren die LSB-Position für eine Station erreicht, dann wird das AGR (1250) eingestellt und ein Zustimmungs-Signal für den Buszugang (1203) erzeugt.
Wenn der comparator (1262) eine Signal-Inkonsistenz feststellt, dann resettet ein Ausschluß-Signal (1256) über das ODER gate (1256) das ACR (1246), so daß das Taktgebersignal zum shift register (1216) unterbrochen wird. Der shift counter (1224) wird initialisiert. Der Steuereingang des Bus-Treibers (1241) wird abgestellt und sein Ausgang zum gemeinsamen Bus wird unterbrochen.
In einem bus arbitration system (1A), wird eine Station in dem Moment busmaster, in dem das oben genannte Zustimmungs-Signal (1204) erhalten wird. Die Station hat dann Zugang zum gemeinsamen Bus.
In einem System mit seriellen Interrupts kann die Priorität ermittelt werden, indem die ID-Adresse dekodiert wird, die auf dem allgemeinen Bus des seriellen Arbiter (150) erscheint.
13 zeigt ein timing Diagramm der Vorgänge beim Bus-Schiedsverfahren entsprechend 12 der vorliegenden Erfindung. Das Diagramm zeigt die drei Prozesse: Antrag auf Buszugang, arbitration und Zustimmung zum Buszugang.
Ein arbitration-request-Signal (1320) wird zu einem arbitration request input terminal (1301) eingegeben und ARR (1221) wird eingestellt. Während das ARR eingestellt wird, wird ein arbitration Anfangssignal (1303) entweder durch diese Station oder anderwohin erzeugt. Am Ende dieses Impulses, treten alle teilnehmenden Stationen in das Schiedsverfahren (1310) ein. Das Schiedsverfahren läuft so, daß das eigene Signal auf den gemeinsamen Bus ausgegeben wird, der dieses Signal über eine fest verdrahtete Logik der Reihe nach von MSB an verarbeitet. Dann kommt es zu einem feedback, damit das eigene Signal mit dem Bus-Signal verglichen werden kann.
Wenn sie inkonsistent sind, tritt besagte Station vom Buszugang zurück. Dieser Prozeß wird wiederholt, bis die Station, die den Prozeß bis in die LSB-Position treiben konnte, ihren shift counter (1217) output (1325) aktiviert. Dieses counter output signal (1325) setzt das AGR (1225) und aktiviert das Zustimmungs-Signal zum Buszugang (1306).
Stationen, die während des Prozesses zurücktreten, beenden den Prozeß, ohne ihre AGRs zu aktivieren. Die Station, die das Recht des Buszugangs gewinnt, tritt entweder in ein neues Schiedsverfahren wegen eines neuen Schieds-Anfangsimpulses ein oder behält die Buskontrolle, bis sie den Buszugang abgibt.
14 ist eine Umsetzung eines priority arbiters entsprechend der vorliegenden Erfindung. Er kann bei synchronen Kommunikations-Methoden angewendet werden. Diese Umsetzung enthält zusätzliche Bestandteile zum grundlegenden arbiter von 12: Entstörer (1460), modulator (1418), einen programmierbaren Taktgeber-Generator (1431), einen arbitration fail counter (1433), einen arbitration grant counter (1436) und einen Synchronisations-Detector (1476).
Das timing Diagramm von 13 zeigt das gleiche Prinzip anhand des arbiters von 14, weil die zwei arbiter im Allgemeinen das gleiche Verfahren zur Ermittlung der Priorität durchführen.
Der arbiter modulator (1418) in 14 hat am vorderen Ende des Übertragungs-Treibers einen Modulator zum Modulieren der bit-Ströme der serial unit. Er sendet sie zum gemeinsamen Bus. Ein Entstörer vermeidet Probleme wie Verzögerungen eines logischen Signals auf dem Bus zwischen dem Empfangs-Puffer und der Einheit für Vergleich und Entscheidung. Das Gleiche gilt für Rauschen, das Fehler im Betrieb verursachen kann.
Um die Struktur der Prioritäten der Stationen dynamisch anzupassen, wird ein programmierbarer Taktgeber-Generator (1431) benutzt, der Übertragungs-Geschwindigkeiten ändern kann. Ein arbitration grant counter (1436) bzw. ein arbitration fail counter (1433) können ID-Adressen gemäß der Anzahl der Zustimmungen bzw. Versagungen des Bus-Zugangs verändern.
Ein Synchronisations-Detector (1476) trennt das arbitration Synchrounisierungs-Signal (1471) von Bussignalen. So kann ein arbiter mit verschiedenen Extrafunktionen dargestellt werden.
Da das arbitration System gemäß der vorliegenden Erfindung binäre Werte eines Bezeichners (in diesem Fall die ID-Adresse) verwendet, können wir einen Prioritäts-Niveau-Code (1481, 1491) am Anfang der ID-Adresse (1480) einschieben (1490). Durch Änderungen dieses Codes kann die Priorität einer Station dynamisch verändert werden. Ausserdem kann ein Paritäts-Bit (1483, 1493) zugefügt werden. Damit kann eine Paritäts-checker (1495) eines arbitration monitors (40) jede mögliche Störung bei der Übermittlung der ID-Adresse entdecken. Die Zuverlässigkeit des gemeinsamen Busses wird so erhöht.
Wie im Flussdiagramm von 15 gezeigt, können die Prioritäts-Niveauwerte einer zurückgewisenen Station entweder erhöht (1560) oder vermindert (1570) sein. So kann Buszugang gleichmäßig unter allen zu allen Stationen verteilt werden. Diese Eigenschaft stellt ' die Ausgewogenheit im Bus-Schiedsverfahren sicher. Die Dauer des Schiedsverfahrens kann jedoch durch das Hinzufügen eines Prioritäts-Niveaucodes ein wenig zunehmen.
Ferner kann die Priorität einer Station dynamisch durch mittels der Übertragungsgeschwindigkeit verändert werden. Die Ausgewogenheit des Schiedsverfahrens wird somit mit mehr als einer Methode sichergestellt werden kann.
Der arbiter der vorliegenden Erfindung identifiziert die Priorität einer Station anhand der Größe der ID-Adresse und weist das Zugangsrecht zum Bus einer Station zu. Wenn somit jede Station binäre Daten in Verbindung mit der vorangestellten eigenen ID-Adresse überträgt, dann ist Datenkommunikation unter Stationen in einem Netz durchführbar.
Bei dem Schiedsverfahren entsprechend der vorliegenden Erfindung erscheint nur das Signal der Station mit der höchsten Priorität auf dem Bus, auch wenn eine Mehrzahl der Stationen Daten gleichzeitig übertragen will. Infolgedessen kommt es nicht zu Kollisionen und Datenkommunikation wird durch Priorität immer sichergestellt. Im Falle von Kollisionen weichen Stationen mit niedriger er Priorität (entweder gemäß Beginn der elektrischen Aktivierung oder gemäß Dauer der Aktivierung) den Stationen mit höherer Priorität.
Folglich muß eine Station einen break pulse ausgeben und um Buszugang vor der Übertragung von Daten bitten. Sie tritt dann in Wettbewerb anhand der ID-Adressen mit anderen Stationen ein, die sich um Buszugang beworben haben oder z. Zt. den Bus benutzen. Zu diesem Zeitpunkt kann eine Station mit Buszugang in einem Schiedsverfahrens-Zyklus auf Grund einer niedrigeren Priorität ausscheiden. Folglich muß eine Station, die mitten in der Bus-Benutzunge wieder in den Wettbewerb um den Bus-Zugan eintritt, ihre Informationen über gegenwärtigen Status der Kommunikation vorübergehend aufbewahren, damit diese Informationen später wieder hergestellt werden können, wenn sie den Buszugang und die Datenübertragung wieder erhält. Dann kann die Datenübermittlung vom Punkt eines vorhergehenden Abbruchs wieder aufgenommen werden.
Das Grundprinzip 4B ähnelt dem in 4A. Der Unterschied ist folgender: ein Vergleich von ID-Adressen ist ein Vergleich begrenzter Längen. Bei der Datenkommunikation hingegen muß ein Bus bis zum Ende einer Übertragung ohne irgendeine Begrenzung in der Übertragunglänge überwacht werden. Wie im Schritt 430B von 4B gezeigt, werden Daten anstatt der ID-Adresse ausgegeben. Im Schritt 430B, wird ein Bus auf jede mögliche Konfliktmöglichkeit hin überwacht, so daß alle Informationen eines arbiters vorübergehend gespeichert werden, wenn eine Konfliktsituation auftritt.
In der bus arbitration durch ID-Adresse in 4A wird das Zugangsrecht zum Bus nach n Vergleichs-Zyklen bewilligt. In der Datenkommunikation jedoch werden Daten fortwährend auf den gemeinsamen Bus übertragen, da die Priorität festgestellt wird, ohne ein Recht zum Buszugang zu bewilligen. Um Anträge anderer Stationen auf Buszugang zu verarbeiten muß das Speichern des akutellen Status der Kommunikation Status möglich sein. Das ist im Schiedsverfahren von 4B verwirklicht.
16A ist ein Flußdiagram der Datenkommunikation bei Anwendung eines seriellen Schiedsverfahrens gemäß der vorliegenden Erfindung.
16B ist ein timing Diagramm des Bus-Schedulings mit mehrfachem Zugang zur Datenkommunikation unter Anwendung eines seriellen Schiedsverfahrens entsprechend der vorliegenden Erfindung.
16B zeigt die Situation wenn eine Mehrzahl von Stationen (1650, 1660, 1670) mittels break pulse (1652, 1662, 1672) (1650, 1660, 1670) um Buszugang bitten. Es beginnt ein Schiedsverfahrens-Zyklus, wenn die ID-Adresse am Ende dieser break pulse erscheint. In diesem Fall wird jede Station vom Aktivieren des Busses für eine Impuls period (1677) von spezifischer Dauer (z. B. eine Bit-Dauer) die zur Datenrate jeder Station proportional ist, abgehalten, um eine Antwort anhand der Unterschiede in der Datenrate zu ermitteln.
Nachdem alle Stationen durch den break pulse in einem Bereitschaftszustand gehalten worden sind, treten die Stationen wieder in das Schiedsverfahren (1679) durch ID-Adresse ein, und alle Stationen können an der Bewerbung zum Bus-Zugang teilnehmen, unabhängig davon ob besagter Bus z. Z. benutzt wird oder nicht.
Alle Stationen im Netz die den break pulse (1652, 1662, 1672) senden, und sich damit um den Gebrauch des gemeinsamen Busses bewerben, müssen mit anderen Stationen anhand ihrer ID-Adresse konkurrieren.
Wenn ein break pulse (1676) während der Nutzung des allgemeinen Busses (1676) auftritt, muß die Station, die den gemeinsamen Bus verwendet, den aktuellen Stand der Kommunikation (1656) speichern und muß für einen Moment (1677) eine Pausen-Zeit haben. Dann konkurrieren alle Stationen, die sich um den Gebrauch des gemeinsamen Busses bewerben, miteinander anhand ihrer ID-Adressen. Nachher erhält die Station, welche die höchste Priorität hat, den Zugang zum gemeinsamen Bus (1678).
Bei Beendigung Datenkommunikation gibt die Station den break pulse (1679) als Zeichen des Abschlusses ab. Dann startet eine erneute Konkurrenz zwischen den Stationen, die sich um den gemeinsamen Bus bewerben.
Der arbiter der vorliegenden Erfindung verliert kein einzige Bit an Daten, wenn ein Konflikt während der Datenübertragung einer Station wegen der Übertragung einer anderen Station auftritt. Damit ist eine einfachere und schnellere Datenkommunikation möglich, verglichen mit Verarbeitungsmethoden älterer Software wie CSMA/CD und CSMA/CA. Dort werden Datenpakte weggeworfen. Die Übertragung wird nach einem bestimmten Zeitabschnitt noch einmal versucht. Auch im Fall von einer Störung während einer Datenübertragung, können Informationen über den Zeitpuntk der Störung, die Station, die den Bus benutzte, als diese geschah und die Zugang Endpunktzeit erhalten werden. Zusammenfassung: der arbiter entsprechend der vorliegenden Erfindung hat in Bezug auf Datenkommunikation die folgenden Eigenschaften:

– die Funktionen der Speicherung von Kommunikations-Informationen und Wiederherstellung können als hardware implementiert werden;
– wenn Kommunikation entsprechend einer spezifizierten Richtlinie wieder aufgenommen wird, können Kommunikations-Daten ohne irgendeinen Verlust wieder hergestellt werden;
– das Umschalten zwischen übertragenden Stationen kann mit geringem Zeitbedarf durchgeführt werden;
– Stationen können das Schiedsverfahren während der Datenübertragung durch eine andere Station beantagen.

INTERRUPT-SCHIEDSVERFAHREN
17 zeigt ein Blockdiagramm eines interrupt arbitration Moduls als Umsetzung eines seriellen vector interrupt Systems. in 1B zeigt dies, indem sie ein interrupt arbitration module (arbitration Monitor) (40) zu einem multipoint Netzwerk hinzufügt.
Der Identifikator der Station, die die Bewerbung zum Bus-Zugang gewinnt, kann vom gemeinsamen bus (1) erhalten werden. Ein interrupt arbitration module (40, 1700), dekodiert diese Informationen. So wird ID-Adresse der Station, die die Bewerbung um den Bus-Zugang gewinnt, ermittelt. Der interrupt vector (42) kann von diesem Wert extrahiert werden. Damit wird eine vectorisierte Interrupt Verarbeitung in einem seriellen Bussystem möglich.
Das serielle Interrupt-System in 1B besteht aus seriellen arbitern und hat die folgenden Eigenschaften:

1. das System kann von den Stationen in Multidrip-Form um weiter Stationen erweitert werden, ohne Änderungen in seiner grundlegenden Struktur zu verlangen. (für eine N-bit ID-Adresse ist die maximale mögliche Zahl von interrupt-Anträgen 2N.)
2. ein kann serieller verteilter interrupt encoder konstruiert werden;
3. die Vectored interrupt Verarbeitung ist auf einer Mehrzahl von räumlich entfernten Stationen möglich.

Eine serielle Form von ID-Adressen erscheint auf dem gemeinsamen Bus. Folglich kann die Station mit Buszugang von jedem möglichem Punkt auf dem Bus identifiziert werden. Dementsprechend ist mit einem interrupt controller die Ermittlung der ID-Adresse entsprechend einem Vektor möglich. Folglich kann ein vektorisierter interrupt controller konstruiert werden, indem man einen Seriell-parallel-Konverter verwendet.
18 zeigt eine Umsetzung, die der Erfindung nicht entspricht. Darin ist Kommunikation ohne einen Systemtakt möglich. Ein Systemtakt und Daten können von einem Hauptcontroller über eine einzelne Kommunikationsleitung gesendet werden. Diese Struktur benutzt eine natürliche binäre Leitung und erfordert keine Modulation Sie kann in weitem Umfang für Anwendungen wie z. B. Schnittstellen interface designs verwendet werden.
Hier sind Zusammenschaltungen mit einer einzelnen Leitung möglich. Damit kann ein fast kompatibles System erstellt werden im Hinblick auf Funktion und Leistung. Verglichen mit parallelen Bussen sind nur geringfügige Einbußen bei der Geschwindigkeit zu erwarten.
Jede Station besteht aus einem arbiter entsprechend der vorliegenden Erfindung, einem Tristatepuffer, einem Schnittstellen-Synchronisator und einem Taktgeberseparator. Stationen benötigen keinen Systemtaktgenerator. Stattdessen wird das gesamte System von einem einzelnen Taktgeber synchronisiert. Folglich gibt es keine Geschwindigkeits-Modulation.
19 zeigt eine Umsetzung eines interrupt arbitration Netzes ohne Steuerleitung mit einem zentral zur Verfügung gestellten Systemtakt. Jede Station benötigt einen Separator. Diese Struktur eignet sich für das Netz einer räumlich entfernten Station, da die Signalleitungen reduziert werden können.
20 zeigt eine Umsetzung eines interrupt arbitration Netzes ohne Steuerleitung mit lokalen Taktgebern. Die Umsetzung benötigt einen zentralen Separator. Diese Struktur, die einen Systemtakt an jeder Station benutzt, kann für das Netz einer räumlich entfernten Station benutzt werden.
21B zeigt ein Schiedsverfahren timing Diagramm unter Anwendung der DCM Methode in der serial bus arbitration in multipoint networks (21A) entsprechend der vorliegenden Erfindung. Es ist eine Umsetzung eines Systems, das einen Systemtakt und ein Synchronisationssignal an jede Station über einen gemeinsamen Bus liefern kann.
Ein master clock/sync Generator (2102) schickt eine einen Systemtakt und ein Synchronisations-Signal als gemischte waveform (2100) permanent zu einem gemeinsamen Bus.
Diese waveform (2100) wird zu jeder Station über den gemeinsamen Bus in einer fest verdrahteten AND (2103) Struktur geschickt. Ein Signal-Separator (2114) an jeder Station empfängt die modulierte Wellenform vom gemeinsamen Bus und trennt die Daten vom Synchronisations-Signal. Somit benötigt jede Station nur einen Signal-Separator (2114) um einen arbiter für den gemeinsamen seriellen Bus zu bilden. Sie braucht keinen separation Signalgenerator für Systemtakt- und Synchronisations-Signal für das Schiedsverfahren.
9. Andere Umsetzungen
22 ist eine Verkörperung eines arbiters, der eine TLM Modulation verwendet, wobei clock (2011), Synchronisations-Signal (2012) und Energie (2020) von einem Signal-Generator (2010) gemischt werden. Somit wird eine serial level shifted mixed hwaveform (2201) zum allgemeinen Bus gesendet. Jede Station extrahiert wieder die Bestandteile aus diesem Mischsignal. Somit braucht jede Station keine unterschiedlichen Generatoren für Taktgeber, arbitration Synchronisations-Signal und Energie.
10A ist ein Timing Diagramm, wenn die TLM-Methode beim Schiedsverfahren auf seriellen Bussen multipoint Netzwerken eingesetzt wird. Diese Abbildung zeigt, daß Energie an jede Station über einen allgemeinen Bus geliefert werden kann.
Da der Systemtakt der das gesamte System synchronisiert, über eine einzelne Leitung gesendet wird, ist Änderung der Priorität über eine Variation der Geschwindigkeit nicht möglich.
23 ist eine Umsetzung eines arbiters von gemischem Typ, wobei jede Station sowohl einen arbiter als auch ein Schieds-Modul hat.
24 zeigt eine Umsetzung mit dem Schiedsverfahren auf einem seriellen Bus entsprechend der vorliegenden Erfindung, wenn die DCM Methode verwendet wird. Dieses Beispiel zeigt, daß eine Station, die mit einem Mikroprozessor an allgemeinen Bus angeschlossen ist, Schieds-Prozesse durch Vergleiche, Modulation und Konkurrenz durch einen Mikroprozessor ohne weitere Hardware durchführen kann. Anhand eines Interrupts kann der Mikroprozessor jeder Station effektiv Signaländerungen ermitteln und mit einem internen hardware-timer können genaue Zeiten für übertragende Signale zum allgemeinen Bus eingehalten werden. Der edge-detector (2402) nimmt das allgemeine Bussignal und gibt nur seinen geänderten Teil aus.
Folglich ist serial arbitration mit einem Apparat möglich, der für das Schiedsverfahren sowohl Hard- als auch Software bei den Methoden des Vergleiches, der Modulation und der Konkurrenz einsetzt. Eine Umsetzung, die einen Mikroprozessor verwendet, ist ein wenig langsamer. Sie liefert aber einen geeigneten seriellen arbiter ohne weitere externe Hardware.
Wenn die Comparison and Control Unit (1220) von 12 für den Vergleichs-Prozeß des Schiedsverfahrens verwendet wird, dann sinkt die Betriebslast des Mikroprozessors bei der Überwachung des gemeinsamen Busses. Somit steigt die Effizienz des Schiedsverfahrens.
25 ist eine Umsetzung eines arbiters auf dem seriellen Bus mit einem differentialen Leitungstreiber, der auf Langstrechen-Kommunikationsleitungen eingesetzt werden kann. Er ist unempfindlicher gegen Störungen.
In der priority arbitration method entsprechend der vorliegenden Erfindung, sendet eine Station ihre ID-addresse sequentiell auf einen allgemeinen Bus (1). Dann leitet sie das Bus-Signal wieder zurück und vergleicht es mit dem eigenen Signal. Wenn sie nicht gleich sind, tritt besagte Station vom Bus-Zugang zurück. Dieser Prozeß wird für alle Adress-Bits wiederholt, bis eine Station mit der höchsten Priorität feststeht. Die Übereinstimmung der Signale zur Ermittlung der höchsten Priorität wird so festgestellt: zwei Signale werden als gleich angesehen, wenn die Zeitpunkte ihrer Zustandänderung identisch sind, auch wenn ihr Status wechselseitig invertiert ist.
Das Entscheidungskriterium der vorliegenden Erfindung ist folgendes: zwei Signale werden als nicht übereinstimmend angesehen, wenn das allgemeine Bussignal nicht mit der ID-Adresse einer Station identisch ist. In diesem Fall tritt besagte Station vom Bus zurück.
Gemäß der Booleschen Algebra bzw. dem Theorem DeMorgans kommt jeder logischen Funktion Dualität zu. Die Konzepte der vorliegenden Erfindung können als Dualität angesehen, eine Mehrzahl anderer Veränderungen kann dargestellt werden. Alle diese gelten als identisch mit den Konzepten der vorliegenden Erfindung. So kann beispielsweise für die Bus-Verbindung eine 'NICHT' Operation der logischen 'ODER' Operation hinzugefügt werden, was zu einer 'UND' Operation führt. Die 'ODER' Operation kann invertiert werden, was zu einem 'UND' führt. Gleichermaßen kann die fest verdrahtete 'ODER' Operation entsprechend der vorliegenden Erfindung mit einem fest verdrahteten 'UND' implementiert werden.
Andere Umsetzungen des Konzeptes der vorliegenden Erfindung, die andere Mittel unterschiedlicher physikalischer Natur verwenden, aber die gleichen physikalischen Funktionen ergeben, werden als identisch angesehen. Beispiel dafür ist die Verwendung verschiedener elektrischer Elemente als Bustreiber, wie etwa ein Tristatepuffer, ein Transistor, ein FET, ein Schaltelement etc. Das gleiche gilt für die Verwendung anderer Energieformen, wie z. B. elektromagnetische Wellen, ultraviolette Wellen, optische Wellen etc. anstelle der elektrischen Elemente. Wieder das gleiche gilt für das Verwenden eines Glasfaser-Busses anstelle eines Drahtleitungs-Busses, sowie für elektromagnetische oder optische Wellen anstelle der elektrischen Signale als Übertragungsmedien. Die Konzepte, andere Medien mit identischen Funktionen zu verwenden, sind weithin bekannt. Deshalb werden solche Umsetzungen in dieser Erfindung zwar nicht aufgeführt, sie gelten aber als identisch mit der vorliegenden Erfindung.
Wie dargestellt, geht es in der vorliegenden Erfindung um ein verteiltes serielles Schiedsverfahren für multipoint-Netzwerke wo eine Vielzahl von bus access requests gleichzeitig anfallen. Mehrere Stationen melden sich gleichzeitig, um den gemeinsamen Bus zu nutzen. Zwar wurden nur vier Modulations-Methoden für die anwesende Erfindung präsentiert. Doch wissen Fachleute ohne weiteres, daß auch andere Modulations-Methoden eingesetzt werden können, um ähnliche Schiedsfunktionen zu erzielen wie in der vorliegenden Erfindung. Es wurden nur einige wenige Umsetzungen vorgestellt. Fachleute erkennen aber, daß Variationen und Modifikationen vorgenommen werden können, die im Rahmen der beschriebenen Erfindung bleiben.
Bibliographie und zitierte Werke
Bibliographie

[1] David B. Gustavson, "Computer Buses – A Tutorial", Aug. 1984. IEEE Mikro, pp. 7–22.
[2] Computer Organization & Design The Hardware-/Softwarec Interface, David A Patterson John L Hennessy pp. 559–562, "Bus Arbitration" pp. 591–592
[3] FAYEZ EL GUIBALY, "Design and Analysis of Arbitration Protocols", 1989 IEEE Transaction on Computer. VOL38. NO.2. 1989, pp 161–171.

ZITIERTE U.S.A-PATENTE

4.815.039. Fast real time Arbiter.
5.163.048 Two wire extended serial bus communications system with collective echoing of data transmitted from peripheral stations.
5.241.632 Programmable priority arbiter.
5.253.348 Method of arbitration vor buses operatin in different speeds.
5.388.228 Computer system having dynamically programmable liner/fairness priority arbitration scheme.
5.392.033 Priority generator for providing controllable guaranteed fairness in accessing shared bus.
5.303.391 Fast Arbiter having easy scaling for large numbers of requesters.

Claims

Eine Methode zur Ermittlung der Priorität in multipoint Netzwerken mit unterschiedlicher Übertragungsrate, mit: (a) einem gemeinsamen seriellen Bus für Schiedsverfahren und Kommunikation; sowie (b) einer Mehrzahl von Stationen (300), wobei jede Station eine spezifische ID Adresse hat und jede Station an den besagten gemeinsamen seriellen Bus zur Übertragung und zum Empfang von Informationen angeschlossen ist. Das Schiedsverfahren für die Stationen wird folgendermaßen durchgeführt: (1) Modulation der besagten ID-Adresse und der transmission clock in den self-clocking pulse (811, 821, 831, 870, 873, 905, 1012, 1022); (2) Übertragung des besagten modulierten self-clocking pulse seriell auf den gemeinsamen seriellen Bus; sowie (3) Vergleich des übertragenen self-clocking pulse mit dem Signal das auf dem besagtem gemeinsamen seriellen Bus liegt, in der Weise, daß eine Station asynchron vom weiteren Schiedsverfahren ausgeschlossen wird, wenn der Vergleich Verschiedenheit ergibt, sowie (4) Änderungen der Priorität im Schiedsverfahren entsprechend der Übertragungrate jeder Station, die eine eigene Übertragungrate hat.
Eine Methode zur Ermittlung der Priorität entsprechend Anspruch 1, worin besagte ID-addresse durch irgendwelche anderen digitalen Daten ersetzt wird.
Eine Methode zur Ermittlung der Priorität entsprechend Anspruch 1 oder 2, worin digitale Informationen in die entsprechende duty-factor ratio des self-clocking pulse einkodiert werden, die unabhängig von der Übertragungrate sind.
Eine Methode zur Ermittlung der Priorität entsprechend Anspruch 1 oder 2, die digitale Informationen von besagtem self clocking pulse decodiert.
Eine Methode zur Ermittlung der Priorität entsprechend Anspruch 1, mit der Ergänzung: Extrahieren einer Interruptsvektoradresse von besagtem gemeinsamem serielle Bus (300-1).
Eine Methode zur Ermittlung der Priorität entsprechend Anspruch 1 mit der Ergänzung: ein aktivierendes Signal ist ein Signal, dessen Breite länger als die Periode einer minimalen Übertragungrate ist. Dies wird als break pulse betrachtet. Am Ende des besagte break pulses können sich mehrere Stationen um Zugang zum Bus bewerben. Das bedeutet, daß der break pulse das arbitration start signal ist.
Eine Methode zur Ermittlung der Priorität entsprechend Anspruch 3 mit der Ergänzung: ein break pulse, der länger, als ist die minimale Datenrate der Stationen, wird als arbitration start signal angesehen.
Eine Methode zur Ermittlung der Priorität gemäß einem der vorangegangenen Ansprüche, wenn auf einer einzelnen Leitung ein zusammengesetztes Signal benutzt wird, das Schiedsverfahren einerseits und den elektrischen Energiefluß andererseits zusammenlegt und das von den Stationen wieder in seine Bestandteile getrennt wird. Ein solches zusammengesetztes Signal kann kombinieren: Energie, clock signal, sync signal und Daten
Eine Methode zur Ermittlung der Priorität gemäß einem der vorangegangenen Ansprüche, wenn das Schiedsverfahren nach einer pause time begonnen wird, (815, 825, 835).
Eine Methode zur Ermittlung der Priorität gemäß einem der vorangegangenen Ansprüche, wenn die Übertragungs-Rate der Daten so variabel ist, daß Prioritäten der Stationen dynamisch angepaßt und somit die Ausgewogenheit des Schiedsverfahren sichergestellt werden kann.
Eine Methode zur Ermittlung der Priorität in multipoint Netzwerken, worin eine Mehrzahl von stations (300) an einen allgemeine Serie bus (300-1) angeschlossen wird, und wo das System folgendes enthält enthält: (a) Mittel (320) für das Modulieren einer ID-Addresse und einer transmission clock (302) in einen modulierten self-clocking pulse; (b) Mittel (380) zur Übertragung des modulierten self-clocking pulses auf besagtem gemeinsamem seriellen Bus; (c) Mittel (360) für den Vergleich des besagten übertragenen Signals mit einem Signal des gemeinsamen Busses; und (d) Mittel (350) für das Unterbinden des Signals einer Station zu besagtem Bus, wenn der Vergleich zeigt, daß die Signale nicht übereinstimmen. Damit wird die Station asynchron vom weiteren Schiedsverfahren ausgeschlossen, wobei (e) Mittel vorhanden sind, mit denen die Priorität dynamisch entsprechend der Übertragungrate jeder Station, die unabhängige Übertragungraten hat, verändert werden kann.
Eine Methode zur Ermittlung der Priorität entsprechend Anspruch 11, worin das weitere System folgendes enthält: Mittel (40, 1700, 1800, 1900, 2002) für den Empfang eines Interrupt-Vektors aus den Informationen des Schiedsverfahrens, die auf gemeinsamen seriellen Bus (300-1) erscheinen.
Ein Datenübermittlungssystem mit self arbitration in multipoint Netzwerken mit unterschiedlichen Übertragungraten, das folgendes enthält (a) einen gemeinsamen seriellen Bus (300-1) für Schiedsverfahren und Kommunikation; (b) eine Mehrzahl von Stationen (300), worin jede Station eine spezifische ID-Adresse sowie unterschiedliche Übertragungsraten hat. Jede Station ist an besagten gemeinsamen seriellen Bus für Übertragung und Erhalt von von Informationen angeschlossen; und (c) ein Schieds-Modul (300) für jede Station, die folgendes enthält: (1) Mittel (320) für die Modulierung der ID-Adresse und der transmission clock (302) in den modulierten self-clocking pulse; (2) Mittel (380) für das Übertragen des besagten modulierten self-clocking pulses auf den gemeinsamen seriellen Bus; (3) Mittel (360) für den kontinuierlichen Vergleich des modulierten self-clocking Signals mit einem Signal des gemeinsamen seriellen Busses; und (4) Mittel (350) für das Unterbinden des Signals einer Station zu gemeinsamen seriellen Bus, wenn der Vergleich Ungleichheit der Signale ergibt. Die Station wird in diesem Fall asynchron vom weiteren Schiedsverfahren ausgeschlossen (5) Das Schieds-Modul sei ferner gekennzeichnet durch Mittel für die dynamische Anpassung der Priorität jeder Station entsprechen der Übertragungrate jeder Station, die eine unabhängige Übertragungrate hat.
Ein Datenübermittlungssystem mit self-arbitration-Fähigkeit entsprechend Anspruch 13, das Folgendes enthält: einen einzelnen Bus für das Schiedsverfahren (2201, 2100-1), der mit jeder Station über nur zwei serielle Leitungen verbunden ist.
Ein Datenübermittlungssystem mit self-arbitration-Fähigkeit entsprechend Anspruch 13 oder 14, das Folgendes enthält: Mittel (40, 1800, 1900, 2000, 2100) für das Extrahieren eines Interrupt Vektors vom gemeinsamen seriellen Bus (1801, 1901, 2001, 2100-1).