[go: up one dir, main page]

DE69618386T2 - Damaszener-Doppelprozess mit Löchern mit abgeschrägten Flauben - Google Patents

Damaszener-Doppelprozess mit Löchern mit abgeschrägten Flauben

Info

Publication number
DE69618386T2
DE69618386T2 DE69618386T DE69618386T DE69618386T2 DE 69618386 T2 DE69618386 T2 DE 69618386T2 DE 69618386 T DE69618386 T DE 69618386T DE 69618386 T DE69618386 T DE 69618386T DE 69618386 T2 DE69618386 T2 DE 69618386T2
Authority
DE
Germany
Prior art keywords
layer
openings
group
collimating
liquid coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69618386T
Other languages
English (en)
Other versions
DE69618386D1 (de
Inventor
Thomas John Licata
Ronald Wayne Nunes
Motoya Okazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
International Business Machines Corp
Original Assignee
Toshiba Corp
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, International Business Machines Corp filed Critical Toshiba Corp
Publication of DE69618386D1 publication Critical patent/DE69618386D1/de
Application granted granted Critical
Publication of DE69618386T2 publication Critical patent/DE69618386T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

    Aufgabenbereich der Erfindung
  • Die vorliegende Erfindung betrifft die Verarbeitung integrierter Schaltungen, und speziell die Herstellung von Verbindungen durch Metalle mit Hilfe der Damaszener- Technologie (dies ist ein Verfahren, bei dem der Leiter in das Dielektrikum eingebettet wird und die Oberseiten des Leiters und des Dielektrikums zu einer gemeinsamen Oberfläche poliert werden).
  • Stand der Technik
  • Bei der Verarbeitung integrierter Schaltungen werden vertikale Elemente (Löcher) zwischen den horizontalen Verbindungsschichten benutzt, um die Planarität zu verbessern. Die Öffnungen haben ein großes Längenverhältnis und sind entsprechend schwer zu füllen, ohne dass Hohlräume entstehen.
  • In der US-Patentschrift US-A-5,173,442 wird ein Damaszenerprozess beschrieben, bei dem eine zweistufige Maske verwendet wird. In der US-Patentschrift US-A-5,004,673 wird ein Damaszenerprozess beschrieben, bei dem eine Maske mit abgestufter Dicke an verschiedenen Stellen verwendet wird.
  • In der US-Patentschrift US-A-4,461,672 wird ein Damaszenerprozess beschrieben, bei dem eine zu opfernde Polysiliziumschicht isotrop geätzt wird, um eine schräg zulaufende Öffnung zu erzeugen, wobei die Abschrägung auf eine darunter liegende Oxidschicht übertragen wird. In Fachkreisen wurde schon lange nach einem einfachen, kostengünstigen Verfahren zur Herstellung einer Metallverbindung mit Hilfe eines Damaszenerprozesses gesucht.
  • Kurzbeschreibung der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren gemäß Anspruch 1, das eine Damaszenerdoppelverbindung herstellt, wobei eine Damaszenerschicht in eine Zwischenlage aus einem dielektrischen Material eingebettet ist und sich über einem Loch befindet, das eine Verbindung zu einer darunter liegenden Schicht bildet, auf der eine Schicht aus einer organischen Antireflexbeschichtung abgeschieden und auf eine dielektrische Schicht aufgeschleudert wird, wobei die Oberflächenspannung der organischen Schicht einen abgeschrägten Rand um Löcher bildet, die zuvor in das darunter liegende dielektrische Material geätzt worden sind. Die Abschrägung der organischen Schicht wird dann durch die Wirkung der unterschiedlichen Ätzbeständigkeit von Oxid und Polymer auf das darunter liegende zu bearbeitende Oxid übertragen, so dass ein schräg zulaufendes Loch mit einem kleineren Seitenverhältnis entsteht, das leichter zu füllen ist.
  • Kurzbeschreibung der Zeichnungen
  • In Fig. 1A bis 1C ist ein Teil einer integrierten Schaltung in verschiedenen Phasen der Erfindung dargestellt.
  • In Fig. 2 ist ein dem Stand der Technik entsprechendes Verfahren dargestellt.
  • Fig. 3 zeigt einen Teil einer integrierten Schaltung, wobei erfindungsgemäß hergestellte Damaszener-Verbindungen im Querschnitt dargestellt sind.
  • In Fig. 4 und Fig. 5 wird die Auswirkung einer fehlerhaften Ausrichtung von Loch und Damaszenerschicht aufgezeigt.
  • Ausführliche Beschreibung der Erfindung
  • In Fig. 1A ist ein Substrat 10 dargestellt, auf dem eine Oxidschicht oder eine andere Isolierschicht 110 erzeugt wird. Eine erste Ebene der Metallverbindung 120 (hier aus Aluminium) erstreckt sich in der Zeichnung von links nach rechts. Über der Schicht 120 ist eine Oxidschicht (SiO&sub2;) 130 mit einer Nenndicke von 200 nm bis 300 nm abgeschieden und durch ein standardmäßiges, nicht isotropes Ätzverfahren mit Hilfe der CF&sub4;/O&sub2;-Chemikalien als Ätzmittel geätzt worden, um das Loch 140 zu erzeugen, das bis zum Metall 120 reicht und dort endet.
  • In Fig. 1B ist die gleiche Stelle zu sehen, nachdem eine Antireflexbeschichtung (anti-reflective coating - ARC) 135 wie die in der US-Patentschrift US-A-5,294,680 beschriebene mit einer Nenndicke von 90 nm aufgeschleudert worden ist. Der Fachmann würde erwarten, dass bei dem Schleuder- und Abscheidungsprozess Material der Schicht 135 in das Loch 140 eindringt; es hat sich aber gezeigt, dass dies nicht der Fall ist. In einer erfindungsgemäßen Schicht verhindert die Oberflächenspannung der Schicht 135, dass das Material in das Loch 140 gelangt, und bildet außerdem einen abgeschrägten Rand von der Kante des Lochs 140 zur Durchschnittshöhe der Schicht 135. Der abgeschrägte Bereich um das Loch weist eine Neigung auf, die im folgenden als ARC-Neigung bezeichnet wird. Nach dem Brennen der Schicht 135 bei 225ºC wird eine Resistschicht 150 abgeschieden, freigelegt und zum Loch 142 entwickelt.
  • Das Loch 142 ist versetzt dargestellt, um einen Aspekt der Erfindung hervorzuheben, der im Zusammenhang mit Fig. 4 erläutert wird. Wie üblich erstreckt sich das Loch 140 senkrecht zur Papierebene über eine wesentlich geringere Distanz als der Damaszener-Leiter, der einen möglicherweise weit entfernten anderen Knoten der Schaltung erreichen muss.
  • In Fig. 1C wurde eine nicht isotrope Ätzung mit den Chemikalien CF&sub4;/O&sub2; als Ätzgas in einem Isolatorätzsystem durchgeführt und die Resistschicht 150 und die ARC-Schicht 135 abgetragen. Das Resultat ist ein Loch mit einem abgeschrägten Bodenbereich, das mit Metall gefüllt und so poliert worden ist, dass es mit der Oberkante des Oxids 130 eben ist. Das Loch ist mit der Bezugszahl 147 gekennzeichnet, und die Damaszenerverbindung mit der Bezugszahl 145. Die Verbindung 145 erstreckt sich senkrecht zur Papierebene zu einem anderen Knotenpunkt in der Schaltung. Die Abschrägung des Lochs ist steiler dargestellt als die Neigung von ARC 135, da die Schräge durch die unterschiedliche Wirkung des Ätzmittels auf ARC und Oxid verstärkt wird. In dem hier gezeigten Beispiel beträgt das Ätzbeständigkeitsverhältnis 3 : 1, so dass das Oxid an der Kante der Öffnung 142 wesentlich schneller weggeätzt wird als dort, wo die ARC-Schicht dicker ist. Die Stärke der Abschrägung kann durch Änderung der Selektivität des Ätzprozesses nach dem Stand der Technik angepasst werden. So können beispielsweise die Parameter des Plasmas, die Ätzchemikalien und/oder die Zusammensetzung der ARC-Schicht abgewandelt werden.
  • Die Vorteile eines abgeschrägten Lochs - ein kleineres Seitenverhältnis zum Füllen im nachfolgenden Metallabscheidungsprozess - sind bekannt und müssen hier nicht wiederholt werden.
  • In der dargestellten Ausführungsform hatte die Öffnung 140 eine Nennbreite von 300 nm und die Schicht 135, hier eine konventionelle Antireflexschicht auf dem Boden (bottom anti- reflective layer - BARL), hatte eine Dicke von 90 nm. Die BARL-Schicht bildet Tröpfchen einer charakteristischen Größe, die zumindest von der Oberflächenspannung des Materials und der Benetzbarkeit der Oberfläche abhängt. Wenn die charakteristische Größe wesentlich unter der Größe der Öffnung liegt, können die Tröpfchen relativ leicht in die Öffnung eindringen. Der Fachmann ist ohne weiteres in der Lage, eine Beschichtung mit der geeigneten Viskosität und Oberflächenspannung auszuwählen, um ein Eindringen zu verhindern und eine gewünschte Abschrägung in einem Rand um die Öffnung 140 zu erzielen. Wie bereits erwähnt kann die Schräge des Lochs angepasst werden, indem die Selektivität der Ätzparameter auf konventionelle Weise geändert wird. Die Nenndicke der Oxidschicht 130 betrug 900 nm, und die Nenndicke der Damaszenerverbindung 145 betrug 500 nm. Der Wafer wurde eine Minute lang bie 350ºC entgast, um das spätere Ausgasen im Hochtemperatur-Aluminiumabscheidungsschritt zu reduzieren. Eine 20 nm dicke Titanschicht wurde durch einen Kollimator mit einem Seitenverhältnis von 1,5 abgeschieden, damit das Loch mit dem großen Seitenverhältnis besser gefüllt wird. Der Wafer wurde eine Minute lang durch einen Argonstrom abgekühlt, um eine Agglomeration der Titanschicht zu verhindern. Der Wafer wird auf ein Modul des Werkzeugs übertragen, wo 150 nm Al bei 50ºC mit Hilfe eines Kollimators mit einem Seitenverhältnis von 1,5 abgeschieden werden. Danach werden 550 nm Al bei einer Temperatur von über 450ºC und vorzugsweise 525ºC ohne Kollimator abgeschieden, und anschließend wird der Wafer aktiv in einer separaten Kühlstation abgekühlt. Durch die Verwendung des Al-Warmabscheidungsverfahrens entsteht eine Korngröße von ca. 0,2 um, so dass es in einem Draht mit einem Nennmaß von 0,25 um nur wenige Korngrenzen gibt. So können Al-Atome nur durch Oberflächen- oder Gitterdiffusion, die langsamer ist als die Korngrenzendiffusion, wandern. Darüber hinaus ermöglicht das kurze Abkühlen, dass das Cu in der Al-Legierung in Lösung bleibt, wo es verarmte Grenzen leicht auffüllen kann.
  • In Fig. 2 ist ein ähnlicher Ausschnitt aus einem Schaltungsteil bei einem dem Stand der Technik entsprechenden Verfahren dargestellt. Eine Öffnung 140' ist durch einen zweistufigen Ätzprozess erzeugt worden. Im ersten Schritt, der gleich abläuft wie beim erfindungsgemäßen Verfahren, ist eine Öffnung bis zur Oberfläche des Metalls 120 erzeugt worden. In einem zweiten Schritt ist eine breitere Öffnung definiert wirden, und in einem zweiten reaktiven Ionenätzschritt wurde ein oberer Bereich der Öffnung 140' mit geraden Seiten erzeugt. Dieses Ätzen ist effektiv, hat aber den Nachteil, dass die im nachfolgenden Metallabscheidungsschritt zu füllende Öffnung ein großes Seitenverhältnis aufweist und daher zur Bildung von Hohlräumen neigt, so dass möglicherweise eine unvollständige oder offene Schaltung entsteht.
  • In Fig. 3 ist ein Teil einer integrierten Schaltung dargestellt, an dem der Einsatz der Erfindung illustriert wird. Im unteren Bereich der Abbildung sind im Substrat 10 zwei Transistoren 20 und 25 mit Hilfe eines herkömmlichen Verfahrens erzeugt worden. In einer ersten Schicht des Isolators 130 wurde eine Damaszenerverbindung 154 erzeugt, die sich durch ein Loch erstreckt, um einen Kontakt zur Quelle 22 herzustellen. Ein anderer Teil der Verbindung 145 wurde erzeugt, um die Quelle 27 des Transistors 25 durch ein anderes Loch zu verbinden. Eine Verbindungslinie 145', die aus der Papierebene herausführt, verbindet die beiden Teile 145. Das Ganze wird mit dem allgemeinen Begriff "Verbindung" bezeichnet, unter dem ein leitendes Element zu verstehen ist, das planar sein kann, aber nicht sein muss, und zwei oder mehr Knoten in einer integrierten Schaltung miteinander verbindet. Zu Illustrationszwecken sind eine zweite Ebene 130' und eine zweite Ebene des Lochs 155 dargestellt, an denen zu sehen ist, dass die Erfindung für den Einsatz in mehreren Metallschichten geeignet ist.
  • In Fig. 4 und Fig. 5 ist die Auswirkung einer fehlerhaften Ausrichtung im Querschnitt dargestellt. In Fig. 4A ist eine fehlerhafte Ausrichtung bei der Anordnung in Fig. 1 dargestellt, und in Fig. 5A die richtige Ausrichtung der Löcher 140 und 142 zueinander. Die Auswirkung einer fehlerhaften Ausrichtung ist in Fig. 4B zu sehen, die im wesentlichen gleich ist wie Fig. 1C, nur mit dem Unterschied, dass der abgeschrägte Teil auf der linken Seite in Fig. 4B mit einer vertikalen Fläche abgeschnitten ist, während die Schräge auf der rechten Seite durch den Photoresist 150 geschützt ist und nicht verändert wird. In Fig. 5B sind beide Seiten der Schicht 135 vertikal und beide Seiten der Öffnung 140 abgeschrägt. Hier zeigt sich ein weiterer Vorteil der Erfindung - nämlich, dass die Öffnungen selbstausrichtend sind und Abschrägungen nur erzeugt werden, wo die Konstruktionsregeln nicht verletzt werden.
  • Die Drähte werden vorzugsweise isoliert und durch chemischmechanisches Polieren (CMP) mit einer nicht korrodierenden Emulsion geglättet, um eventuelle Schäden an den Verbindungen während der CMP-Operation zu beheben. Das Verfahren wurde im Kontext einer antireflektiven Beschichtung beschrieben, die für UV-Belichtung verwendet wird. Es ist aber nicht darauf beschränkt, und es kann ein beliebiges Fluidum mit einer geeigneten Oberflächenspannung verwendet werden, unabhängig von seinen Reflexionseigenschaften.

Claims (7)

1. Ein Verfahren zur Herstellung einer integrierten Schaltung, das folgende Schritte umfasst:
a) Erzeugung eines Körpers aus einem Halbleitersubstrat (10) mit mehreren darin gebildeten Transistoren (20, ...), beschichtet mit einer dielektrischen Schicht (130);
b) Ätzen einer Gruppe erster Öffnungen (140) mit im wesentlichen vertikalen Seiten durch die dielektrische Schicht, um zu kontaktierende Substratbereiche freizulegen.
c) Aufschleudern einer Schicht (135) aus einer flüssigen Beschichtung auf das Substrat, die wegen ihrer Viskosität nicht in die Gruppe erster Löcher eindringt, sondern vielmehr schräge Ränder von der Kante der ersten Öffnungen mit einer bestimmten Neigung gegenüber der Substratoberfläche bildet;
d) Abscheiden einer Schicht (150) aus Photoresist auf der Schicht der flüssigen Beschichtung;
e) Musterbildung in der Photoresistschicht, um eine Gruppe zweiter Öffnungen (142) über der ersten Gruppe von Öffnungen zu erzeugen, die zumindest teilweise die Ränder freilegen; und
f) Ätzen durch die Gruppe zweiter Öffnungen mit einem nicht isotropen Ätzmittel, das die dielektrische Schicht lieber angreift als die flüssige Beschichtung, so dass die ersten Öffnungen seitlich erweitert werden und die Seiten der ersten Öffnungen mit einer Schräge versehen werden, deren Neigung größer ist als die der flüssigen Beschichtung.
2. Ein Verfahren nach Anspruch 1, wobei der Körper ein Siliziumsubstrat (10) oder ein mit einer Schicht (120) aus Metall beschichtetes Siliziumsubstrat (10) mit einer dazwischenliegenden Isolierschicht (110) ist.
3. Ein Verfahren nach Anspruch 1 oder 2, bei dem sich die Gruppe erster Öffnungen zumindest zum Teil durch die dielektrische Schicht erstreckt.
4. Ein Verfahren nach Anspruch 3, das außerdem Schritte enthält, in denen eine kollimierte Abscheidung einer ersten Metallschicht in der Gruppe zweiter Öffnungen erfolgt, gefolgt von einer nicht kollimierten Abscheidung einer zweiten Metallschicht zum Füllen der Gruppe zweiter Öffnungen.
5. Ein Verfahren nach Anspruch 4, bei dem der Schicht der nicht kollimierten Abscheidung bei einer Temperatur von mehr als 450ºC ausgeführt wird.
6. Ein Verfahren nach Anspruch 5, das außerdem Schritte enthält, in denen eine kollimierte Abscheidung einer ersten Metallschicht in der Gruppe zweiter Öffnungen erfolgt, gefolgt von einer nicht kollimierten Abscheidung einer zweiten Metallschicht zum Füllen der Gruppe zweiter Öffnungen.
7. Ein Verfahren nach Anspruch 6, bei dem der Schritt der nicht kollimierten Abscheidung bei einer Temperatur von mehr als 450ºC ausgeführt wird.
DE69618386T 1995-06-05 1996-05-07 Damaszener-Doppelprozess mit Löchern mit abgeschrägten Flauben Expired - Fee Related DE69618386T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/461,813 US5874201A (en) 1995-06-05 1995-06-05 Dual damascene process having tapered vias

Publications (2)

Publication Number Publication Date
DE69618386D1 DE69618386D1 (de) 2002-02-14
DE69618386T2 true DE69618386T2 (de) 2002-09-26

Family

ID=23834023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69618386T Expired - Fee Related DE69618386T2 (de) 1995-06-05 1996-05-07 Damaszener-Doppelprozess mit Löchern mit abgeschrägten Flauben

Country Status (4)

Country Link
US (1) US5874201A (de)
EP (1) EP0747947B1 (de)
JP (1) JP3262496B2 (de)
DE (1) DE69618386T2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537905B1 (en) 1996-12-30 2003-03-25 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US6677226B1 (en) * 1998-05-11 2004-01-13 Motorola, Inc. Method for forming an integrated circuit having a bonding pad and a fuse
KR100505602B1 (ko) * 1998-05-12 2005-09-26 삼성전자주식회사 반도체소자 제조에 사용되는 반사방지막 및 이를 포함한 다층막전면식각방법
TW377492B (en) * 1998-06-08 1999-12-21 United Microelectronics Corp Method of manufacturing dual damascene
JP4226699B2 (ja) * 1998-09-11 2009-02-18 株式会社ルネサステクノロジ 半導体装置の製造方法
US6211071B1 (en) * 1999-04-22 2001-04-03 Advanced Micro Devices, Inc. Optimized trench/via profile for damascene filling
DE19937994C2 (de) 1999-08-11 2003-12-11 Infineon Technologies Ag Ätzprozeß für eine Dual Damascene Strukturierung einer Isolierschicht auf einer Halbleiterstruktur
US6107177A (en) * 1999-08-25 2000-08-22 Siemens Aktienesellschaft Silylation method for reducing critical dimension loss and resist loss
US6153935A (en) 1999-09-30 2000-11-28 International Business Machines Corporation Dual etch stop/diffusion barrier for damascene interconnects
US6319821B1 (en) 2000-04-24 2001-11-20 Taiwan Semiconductor Manufacturing Company Dual damascene approach for small geometry dimension
US6258709B1 (en) 2000-06-07 2001-07-10 Micron Technology, Inc. Formation of electrical interconnect lines by selective metal etch
DE10030444A1 (de) 2000-06-22 2002-01-10 Infineon Technologies Ag Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur
US6461877B1 (en) 2000-06-30 2002-10-08 International Business Machines Corporation Variable data compensation for vias or contacts
JP4858895B2 (ja) * 2000-07-21 2012-01-18 富士通セミコンダクター株式会社 半導体装置の製造方法
US6475810B1 (en) 2000-08-10 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Method of manufacturing embedded organic stop layer for dual damascene patterning
WO2002014382A1 (en) 2000-08-16 2002-02-21 Brewer Science, Inc. Photosensitive resin compositions for color filter applications
US6465358B1 (en) * 2000-10-06 2002-10-15 Intel Corporation Post etch clean sequence for making a semiconductor device
KR100364812B1 (ko) * 2000-12-30 2002-12-16 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8124516B2 (en) 2006-08-21 2012-02-28 Lam Research Corporation Trilayer resist organic layer etch
JP2012038965A (ja) * 2010-08-09 2012-02-23 Lapis Semiconductor Co Ltd 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4461672A (en) * 1982-11-18 1984-07-24 Texas Instruments, Inc. Process for etching tapered vias in silicon dioxide
JPS60261141A (ja) * 1984-06-07 1985-12-24 Rohm Co Ltd 半導体装置およびその製造方法
US4758305A (en) * 1986-03-11 1988-07-19 Texas Instruments Incorporated Contact etch method
US4902377A (en) * 1989-05-23 1990-02-20 Motorola, Inc. Sloped contact etch process
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5171412A (en) * 1991-08-23 1992-12-15 Applied Materials, Inc. Material deposition method for integrated circuit manufacturing
US5308742A (en) * 1992-06-03 1994-05-03 At&T Bell Laboratories Method of etching anti-reflection coating

Also Published As

Publication number Publication date
JPH08330504A (ja) 1996-12-13
JP3262496B2 (ja) 2002-03-04
EP0747947B1 (de) 2002-01-09
US5874201A (en) 1999-02-23
DE69618386D1 (de) 2002-02-14
EP0747947A2 (de) 1996-12-11
EP0747947A3 (de) 1997-04-02

Similar Documents

Publication Publication Date Title
DE69618386T2 (de) Damaszener-Doppelprozess mit Löchern mit abgeschrägten Flauben
DE3876655T2 (de) Verbindungssystem hoher geschwindigkeit mit feuerfesten kontakten vom "non-dogbone-typ" und ein aktiver elektromigrationsunterdrueckender mechanismus.
DE69531244T2 (de) Vereinfachter doppel-damaszenen prozess für die herstellung einer mehrlagen-metallisierung und einer verbindungsstruktur
DE69321149T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE3784751T2 (de) Verfahren zur herstellung von verbindungsloechern auf integrierten schaltungen.
DE69616081T2 (de) Verbindungsschema für integrierte schaltungen
DE69225452T2 (de) Planarisierungsverfahren für einen Halbleiter
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE68917614T2 (de) Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens.
DE10316835A1 (de) Halbleiterbaugruppe
DE10318299A1 (de) Verfahren zur Bildung einer Doppeldamaszener-Zwischenverbindung
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE3834241A1 (de) Halbleitereinrichtung
DE19826031C2 (de) Verfahren zum Ausbilden von Kontaktelementen eines Halbleiterbauteils
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE69930027T2 (de) Metallisierungsverfahren für Halbleiter
DE69029046T2 (de) Kontakte für Halbleiter-Vorrichtungen
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE10031881B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE4120592C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee