DE69530517T2 - Halbleiteranordnung mit isoliertem gate mit implantaten für verbesserte robustheit - Google Patents
Halbleiteranordnung mit isoliertem gate mit implantaten für verbesserte robustheitInfo
- Publication number
- DE69530517T2 DE69530517T2 DE69530517T DE69530517T DE69530517T2 DE 69530517 T2 DE69530517 T2 DE 69530517T2 DE 69530517 T DE69530517 T DE 69530517T DE 69530517 T DE69530517 T DE 69530517T DE 69530517 T2 DE69530517 T2 DE 69530517T2
- Authority
- DE
- Germany
- Prior art keywords
- region
- substrate
- cell
- drain
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000007943 implant Substances 0.000 title description 2
- 230000001976 improved effect Effects 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims description 190
- 230000003071 parasitic effect Effects 0.000 claims description 52
- 230000015556 catabolic process Effects 0.000 claims description 49
- 239000002019 doping agent Substances 0.000 claims description 45
- 230000005684 electric field Effects 0.000 claims description 24
- 230000004913 activation Effects 0.000 claims description 21
- 230000000903 blocking effect Effects 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 37
- 238000013461 design Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 18
- 238000013459 approach Methods 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 11
- 238000002513 implantation Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000010276 construction Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 239000012141 concentrate Substances 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 230000001066 destructive effect Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000007812 deficiency Effects 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/211—Thyristors having built-in localised breakdown or breakover regions, e.g. self-protected against destructive spontaneous firing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/141—VDMOS having built-in components
- H10D84/148—VDMOS having built-in components the built-in components being breakdown diodes, e.g. Zener diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/108—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having localised breakdown regions, e.g. built-in avalanching regions
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
- Die vorliegende Erfindung betrifft im Allgemeinen Feldeffekt-Halbleiterbauelemente mit isoliertem Gate und insbesondere Feldeffekttransistoren mit isoliertem Gate (IGFETs), SCRs, IGBTs und dergleichen. Insbesondere betrifft die Erfindung vertikale, planare und nicht-planare Bauelemente von der doppeldiffundierten (DMOS) Vielfalt und noch spezieller die Klasse von solchen Bauelementen, die zur Verwendung in Anwendungen ausgelegt sind, die hohe Belastbarkeiten erfordern.
- Vertikale Feldeffekt-Halbleiterbauelemente mit isoliertem Gate, wie z. B. IGFETs, IGBTs und SCRs, werden üblicherweise verwendet, um Hochleistungs-Schaltfunktionen in Stromversorgungs-, Kraftfahrzeug- und anderen Anwendungen durchzuführen. Feldeffektbauelemente mit isoliertem Gate sind im Allgemeinen durch eine sehr hohe Eingangsimpedanz, niedrige Durchsteuer- oder Schwellenspannungen und eine Beständigkeit gegen thermische Effekte, die in solchen Anwendungen erwünscht sind und die sie im Allgemeinen von Bipolarbauelementen unterscheiden, gekennzeichnet.
- Bei der Konstruktion solcher Bauelemente für Hochleistungs- Schaltanwendungen ist es erwünscht, die Stromführungsfähigkeit in der Durchlassleitungs- ("durchgesteuerten") Betriebsart zu maximieren, während gleichzeitig der Durchbruchspannungspegel in der Sperr- ("gesperrten") Betriebsart maximiert wird.
- Um die erste Aufgabe zu lösen, ist es wichtig, die Anzahl von diskreten stromleitenden Zellen, die das Bauelement umfasst, zu maximieren. Gleichzeitig ist es erwünscht, die Zellenabmessungen so weit wie möglich zu verkleinern, um die Größe des Siliziumchips, in dem sie ausgebildet sind, zu verringern und daher die Kosten pro Bauelement zu verringern. Heutige IGFETs enthalten beispielsweise üblicherweise nicht weniger als 100000 - 250000 diskrete stromleitende Transistorzellen, die parallel arbeiten, um Ströme von nicht niedriger als 50-100 Ampere in Chips mit einer Größe im Bereich von etwa 50-300 Quadratmils zu führen.
- Die zweite Aufgabe wird im Allgemeinen durch geeignete Auswahl des spezifischen Widerstandes und der Dickenabmessung des Drift- oder Drainbereichs, der in vertikalen Bauelementen typischerweise auf einem Substrat mit niedrigem spezifischen Widerstand epitaxial aufwachsen lassen wird, gelöst. Außerdem ist es erwünscht, Zellenstrukturen zu konstruieren, die die Konzentration des elektrischen Feldes in der Sperrbetriebsart so verteilen oder formen, dass unter Drainlawinenbedingungen Probleme wie z. B. die Aktivierung von parasitären Bauelementen und eine Beschädigung an dielektrischen Schichten vermieden werden.
- Der Drainlawinendurchbruch tritt typischerweise unter Bedingungen einer hohen Drain-Source-Sperrspannung auf. Unter solchen Bedingungen erzeugt eine Stoßionisation Lawinenstrom-Ladungsträger, d. h. Löcher oder Elektronen, in dem Bauelement. Der Lawinenstromfluss ist in Bereichen mit hoher elektrischer Feldintensität konzentriert. Obwohl die Drainlawinenbedingung unter dem Anlegen von stationären Drain-Source-Spannungen auftreten kann, tritt sie am üblichsten infolge von sehr hohen Übergangsspannungen, beispielsweise bei Schaltanwendungen, die unbegrenzte induktive Lasten beinhalten, auf.
- IGFETs insbesondere unterliegen im Allgemeinen zwei Hauptausfallmechanismen unter Lawinendurchbruchbedingungen. Der erste Ausfallmechanismus ist eine Folge der Lawineninitialisierung um die peripheren Bereiche des Bauelements, die schließlich zu einem lokalisierten thermischen Ausfall um die Umfangs- oder Endbereiche führt. Dieser Mechanismus wurde durch spezielle strukturelle Konstruktionen angegangen, die das elektrische Feld umverteilen und die Lawineninitialisierung vom Umfang weg und in den aktiven Zellenbereich des Bauelements festlegen. Es war beispielsweise üblich, ein oder mehrere Feldringe oder Feldplatten in der Nähe des Umfangs zu verwenden.
- Der zweite Hauptausfallmechanismus ergibt sich aus der Lawinenstromerzeugung in dem aktiven Zellenbereich und seiner Wirkung auf den parasitären Bipolartransistor, der IGFETs und insbesondere Metalloxid-Silizium-FETs (MOSFETs) innewohnt. Alle MOSFETs weisen einen parasitären Bipolartransistor auf, der die benachbarten Source-, Substrat- und Drainbereiche des MOSFET umfasst. Unter Drainlawinenbedingungen können durch Stoßionisation erzeugte Ladungsträger seitlich in den Basisbereich des parasitären Bipolartransistors, d. h. den Substratbereich des MOSFET unterhalb des Sourcepols, injiziert werden. Dieser Teil des Substratbereichs ist typischerweise relativ schwach dotiert und weist somit einen relativ hohen spezifischen Widerstand auf. Der seitliche Fluss des Lawinenstroms durch den Bereich erzeugt somit einen Spannungsabfall über dem Basis-Emitter-Übergang des parasitären Bipolartransistors. Wenn der Basisstrom einen Punkt erreicht, an dem der Basis-Emitter-Spannungsabfall die Durchsteuerspannung des Übergangs (etwa 0,7 Volt in Silizium) übersteigt, steuert der parasitäre Bipolartransistor durch und beginnt, zwischen seinem Kollektor (dem MOSFET-Drainpol) und seinem Emitter (dem MOSFET-Sourcepol) Strom zu leiten. Wenn dies nicht verhindert oder begrenzt wird, führt dies zu einem "Latchup"-Zustand, in dem der Strom direkt zwischen dem MOSFET- Sourcepol und -Drainpol fließt. Betriebsmäßig ist dies ein unerwünschtes Ergebnis, da die Gatesteuerung des MOSFET verloren geht.
- Zusätzlich zum Maximieren der Durchbruchspannung des Bauelements ist es auch sehr erwünscht, die "Robustheit" des Bauelements, d. h. seine Fähigkeit, Lawinendurchbruchbedingungen standzuhalten, ohne beschädigt oder zerstört zu werden, zu maximieren. Bisher haben Halbleiterbauelemententwickler versucht, dieses Merkmal durch Konstruieren von Zellenstrukturen, um das elektrische Feld umzuverteilen und den Lawinenstromfluss innerhalb den aktiven Zellenbereich umzuleiten, und um einer Aktivierung des parasitären Bipolartransistors zu widerstehen, während relativ kleine Zellenabmessungen beibehalten werden, zu erzielen. Die Versuche, denen sich die Anmelder bewusst sind, waren weniger als vollständig erfolgreich bei der Bereitstellung von Bauelementen, die robust sind und die gleichzeitig die anderen erwünschten elektrischen Eigenschaften dieser Klasse von Bauelementen beibehalten.
- Konstruktionen von vertikalen DMOS-FET-Zellen wurden beispielsweise vorgeschlagen, bei denen das Substrat im zentralen Bereich der Zelle vom Gate-Kanal-Bereich entfernt durch einen tiefen, stark dotierten Teil gekennzeichnet ist, wohingegen der Bereich des Substrats, der unter und benachbart zu dem Sourcepol, Kanal und Gate liegt, schwächer dotiert ist. Die sogenannte Zellenkonstruktion mit "tiefem Substrat", die im US-Patent Nrn. 4 642 666 und 4 705 759, Lidow et al., offenbart ist, soll den Lawinendurchbruchstrom zum tiefen Substratteil und von den Source-, Gate- und Kanalbereichen weg umleiten.
- Die Zellenkonstruktion mit "tiefem Substrat" weist gewisse Mängel auf. Die Dotierungssubstanz des tiefen Substrats wird relativ früh beim Fertigungsprozess eingeführt und es ist schwierig, die seitliche Diffusion des stark dotierten zentralen Substratbereichs während anschließender Fertigungsschritte zu steuern. Die seitliche Diffusion der Dotierungssubstanz des tiefen Substrats in den Kanalbereich kann leicht geschehen, was zu einer zugehörigen und unerwünschten Erhöhung der Durchsteuerschwelle des Bauelements führt. Diese Folge kann vermieden werden, wenn die seitlichen Abmessungen der Zelle relativ groß gehalten werden. Dies verringert jedoch wiederum die Anzahl von Zellen, die auf einem Chip mit einer gegebenen Größe hergestellt werden können, und verringert daher die Durchlassstromführungsfähigkeit des Bauelements für eine gegebene Chipgröße. Überdies erfordert die Zellenkonstruktion mit "tiefem Substrat" im Allgemeinen einen relativ dicken Drainpol, um die relativ tiefe vertikale Diffusion der Dotierungssubstanz des tiefen Substrats aufzunehmen. Somit ist die Konstruktion des "tiefen Substrats" im Wesentlichen auf die Verwendung in relativ großen Bauelementen begrenzt, die für sehr hohe Durchbruchspannungen bemessen sind.
- Es wurde auch vorgeschlagen, ein stark dotiertes "flaches Substrat" im zentralen Zellenbereich des Substrats zu verwenden. Die sogenannte Zellenkonstruktion mit "flachem Substrat" ist im US-Patent Nummer 4 974 059, herausgegeben an Kinzer et al., offenbart. Bei dieser Konstruktion erstreckt sich der stark dotierte flache Substratbereich vom zentralen Zellenbereich und unterhalb des Sourcebereichs. Er soll das Durchsteuern des parasitären Bipolartransistors durch Erhöhen der Dotierungskonzentration des Basisbereichs und somit Verringern seines spezifischen Widerstandes verhindern. Dies erfordert wiederum, dass der Basisstrom höher ist, um den Basis-Emitter-Übergang in Durchlassrichtung vorzuspannen und den parasitären Bipolartransistor durchzusteuern. Obwohl die Zellenkonstruktion mit flachem Substrat die Konstruktion mit tiefem Substrat in gewisser Hinsicht übertrifft, weist sie auch bestimmte Mängel auf. Da das flache Substrat flach ist, weist sein Umfang eine relativ scharfe Krümmung unterhalb des Sourcepols auf. Diese relativ scharfe Krümmung verstärkt gewöhnlich das elektrische Feld in diesem Bereich. Unter Lawinendurchbruchbedingungen fließt der Lawinenstrom somit gewöhnlich in diesem Bereich stark, da das elektrisch Feld dort am stärksten ist. Simulationen haben gezeigt, dass die Konstruktion mit flachem Substrat beim Verhindern eines Lawinenstromflusses in die Basis des parasitären Bipolartransistors nicht wirksam ist, sondern nur einen größeren Stromfluss erfordert, um den parasitären Bipolartransistor durchzusteuern. Wenn der parasitäre Bipolartransistor durchsteuert, steuert er daher bei einem höheren Lawinenstrom durch. Es wurde folglich gezeigt, dass die sogenannte Konstruktion mit "flachem Substrat" die Bauelementrobustheit verbessert, aber das Durchsteuern des parasitären Bipolartransistors nicht vollständig beseitigt.
- Es ist daher eine Aufgabe der vorliegenden Erfindung, diese und weitere Mängel von Zellenkonstruktionen des Standes der Technik durch eine Zellenkonstruktionsstrategie für Halbleiterbauelemente mit isoliertem Gate, die strategisch angeordnete, stark dotierte Implantationsbereiche verwendet, die die Bauelementrobustheit signifikant verbessern, zu beseitigen.
- Es ist eine weitere Aufgabe der Erfindung, die Zellenkonstruktionen des Standes der Technik durch strategisches Anordnen und Zuschneiden von stark dotierten Implantationsbereichen, um die Struktur des elektrischen Feldes effektiv umzuformen und den Lawinendurchbruch- Stromfluss in Richtung des zentralen Zellenbereichs und vom isolierten Gate-, Kanal- und Sourcebereich weg umzulenken, zu übertreffen.
- Es ist noch eine weitere Aufgabe der Erfindung, strategisch angeordnete und zugeschnittene, stark dotierte Implantationsbereiche zu verwenden, um den Lawinenstromfluss von der Basis des parasitären Bipolartransistors, der MOSFETs innewohnt, weg umzuleiten und dadurch eine Aktivierung des parasitären Bipolartransistors unter einer Lawinendurchbruchbedingung zu verhindern.
- Es ist eine weitere Aufgabe der Erfindung, die vorangehenden Verbesserungen in einer Weise bereitzustellen, die mit der Verkleinerung der Zellenabmessungen konsistent ist, um die Unterbringung von mehr Zellen pro Einheitsfläche des Halbleiterchips zu ermöglichen und somit die Fähigkeiten zum Stromführen pro Fläche von Halbleiterbauelementen mit isoliertem Gate, die die Erfindung verwenden, zu verbessern.
- Es ist noch eine weitere Aufgabe der Erfindung, die vorangehenden Verbesserungen mit geringer oder keiner Auswirkung auf kritische elektrische Eigenschaften von existierenden Bauelementen, wie z. B. Durchbruchspannung und Durchsteuerschwelle, und mit minimaler Auswirkung auf herkömmliche Fertigungsprozesse bereitzustellen.
- Strukturen vom Typ mit tiefem Substrat mit zusätzlichen Bereichen mit höherem Dotierungsniveau tief im Substrat, die im Allgemeinen nicht unter dem Sourcepol liegen, sind auch in DE-A-4022021, JP A 04061279 und JP A 04011740 gezeigt.
- Flache, zusätzliche, stärker dotierte Substratteile sind in JP 06 163909 und JP 61 156882 gezeigt.
- Gemäß der Erfindung wird ein Feldeffekt- Halbleiterbauelement mit isoliertem Gate bereitgestellt, mit: einem Halbleiterchip mit einer oberen Oberfläche und einer unteren Oberfläche; einem Drainbereich, der sich von der oberen Oberfläche in den Chip erstreckt und mit einer Spezies von einem ersten Leitfähigkeitstyp dotiert ist; einem Substratbereich, der mit Verunreinigungen von einem zweiten Leitfähigkeitstyp dotiert ist und sich auf einer bestimmten Tiefe in den Bereich erstreckt; einem Sourcebereich vom ersten Leitfähigkeitstyp, der sich im Substratbereich befindet, vom Drainbereich beabstandet ist und sich zur oberen Oberfläche des Chips erstreckt; einem Kanalbereich des Substratbereichs, der sich zwischen dem Source- und dem Drainbereich erstreckt, und einer Struktur eines isolierten Gates, die über dem Kanalbereich liegt; und wobei der Substratbereich einen ersten zusätzlich dotierten Teil aufweist, der vom Kanalbereich beabstandet ist und sich unterhalb eines Teils des Sourcebereichs erstreckt, wobei der erste zusätzlich dotierte Teil mit dem zweiten Leitfähigkeitstyp in einer größeren Nettodotierungskonzentration dotiert ist als der Rest des Substratbereichs; dadurch gekennzeichnet, dass ein zweiter zusätzlich dotierter Teil des Substratbereichs im ersten zusätzlich dotierten Teil ausgebildet ist, wobei der zweite zusätzlich dotierte Teil mit dem zweiten Leitfähigkeitstyp dotiert ist, um eine größere Nettodotierungskonzentration als der Rest des ersten zusätzlich dotierten Bereichs in einer entsprechenden Tiefe unterhalb der oberen Oberfläche bereitzustellen, wobei sich der zweite zusätzlich dotierte Teil höchstens nur teilweise unterhalb des Sourcebereichs erstreckt, wobei, wenn das Bauelement in einer Sperrbetriebsart unter einer Drainlawinenbedingung betrieben wird, die resultierende elektrische Feldintensität und der Lawinenstromfluss im Wesentlichen in der Nähe des zweiten zusätzlich dotierten Teils konzentriert werden, der sich nicht so weit unterhalb des Sourcebereichs erstreckt, um den Fluss des Lawinendurchbruchstroms in der Nähe des Source- und des Kanalbereichs umzuleiten, und die Aktivierung des parasitären Bipolartransistors mit benachbarten Bereichen des Sourcepols, des Substrats und des Drainpols gesperrt wird.
- Fig. 1 ist eine Querschnittsansicht, die teilweise eine universelle, planare, vertikale DMOS-FET-Zelle und den solchen Zellen innewohnenden parasitären Bipolartransistor darstellt.
- Fig. 2 ist eine Querschnittsansicht, die eine planare, vertikale DMOS-FET-Zelle des Standes der Technik vom sogenannten Typ mit "tiefem Substrat" darstellt.
- Fig. 3 ist eine Kurve, die ein beispielhaftes Profil der Dotierungskonzentration als Funktion der Tiefe durch das Zentrum der Zelle von Fig. 2 darstellt.
- Fig. 4 ist eine Querschnittsansicht, die teilweise eine planare, vertikale DMOS-FET-Zelle des Standes der Technik vom sogenannten Typ mit "flachem Substrat" darstellt.
- Fig. 5 ist eine Kurve, die ein beispielhaftes Profil der Dotierungskonzentration als Funktion der Tiefe durch das Zentrum der Zelle von Fig. 4 darstellt.
- Fig. 6 ist eine Querschnittsansicht, die einen Lawinenstromfluss in der Zelle des Standes der Technik von Fig. 4 unter einer Drainlawinenbedingung darstellt.
- Fig. 7 ist eine Querschnittsansicht, die teilweise eine vertikale, planare DMOS-FET-Zelle darstellt, die eine Modifikation der Zelle mit flachem Substrat von Fig. 4 beinhaltet.
- Fig. 8 ist eine Kurve, die ein beispielhaftes Profil der Dotierungskonzentration als Funktion der Tiefe durch das Zentrum der Zelle von Fig. 7 darstellt.
- Fig. 9 ist eine Kurve, die eine beispielhafte Kennlinie des Drainstroms als Funktion der Spannung in der Rückwärtssperrbetriebsart für einen vertikalen, planaren DMOS-FET, der die Zellenkonstruktion von Fig. 7 verkörpert, darstellt.
- Fig. 10 ist eine dreidimensionale Kurve, die ein beispielhaftes Ionisationsmuster innerhalb der Zelle von Fig. 7 unter einer Drainlawinenbedingung darstellt.
- Fig. 11 ist eine Querschnittsansicht, die einen Lawinenstromfluss in der Zelle von Fig. 7 unter einer Drainlawinenbedingung darstellt.
- Fig. 12 ist eine Querschnittsansicht, die teilweise eine vertikale, planare DMOS-FET-Zelle darstellt, die eine zweite Modifikation beinhaltet.
- Fig. 13 ist eine Kurve, die ein beispielhaftes Profil einer Dotierungskonzentration als Funktion der Tiefe durch das Zentrum der Zelle von Fig. 12 darstellt.
- Fig. 14 ist eine Kurve, die ein beispielhaftes Profil der Dotierungskonzentration als Funktion der Tiefe durch das Zentrum des Sourcebereichs der Zelle von Fig. 12 darstellt.
- Fig. 15 ist eine Kurve, die eine beispielhafte Kennlinie des Drainstroms als Funktion der Spannung in der Rückwärtssperrbetriebsart für einen vertikalen, planaren DMOS-FET, der die Zellenkonstruktion von Fig. 12 verkörpert, darstellt.
- Fig. 16 ist eine Kurve, die eine beispielhafte Kennlinie des Drainstroms als Funktion der Spannung in der Rückwärtssperrbetriebsart für einen vertikalen, planaren DMOS-FET, der die Zellenkonstruktion von Fig. 12 ohne p+- Bereich 310 verkörpert, darstellt.
- Fig. 17 ist eine dreidimensionale Kurve, die ein beispielhaftes Ionisationsmuster innerhalb der Zelle von Fig. 12 unter einer Drainlawinenbedingung darstellt.
- Fig. 18 ist eine Querschnittsansicht, die einen Lawinenstromfluss in der Zelle von Fig. 12 unter einer Drainlawinenbedingung darstellt.
- Fig. 19 ist eine Querschnittsansicht, die teilweise eine Zelle eines vertikalen, planaren DMOS-FET darstellt, der ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung beinhaltet.
- Fig. 20 ist eine Kurve, die ein beispielhaftes Profil der Dotierungskonzentration als Funktion der Tiefe durch das Zentrum der Zelle von Fig. 19 darstellt.
- Fig. 21 ist eine dreidimensionale Kurve, die ein beispielhaftes Ionisationsmuster innerhalb der Zelle von Fig. 19 unter der Bedingung einer Drainlawine darstellt.
- Fig. 22 ist eine Querschnittsansicht, die einen Lawinenstromfluss in der Zelle von Fig. 19 unter einer Drainlawinenbedingung darstellt.
- Fig. 23 ist eine Querschnittsansicht, die teilweise eine Zelle eines vertikalen, planaren DMOS-FET darstellt, die eine Variation der Zelle von Fig. 19 ist.
- Fig. 24 ist eine Querschnittsansicht, die teilweise eine Zelle eines vertikalen, nicht-planaren DMOS-FET mit einem isolierten Gate vom Grabentyp darstellt.
- Fig. 25 ist eine Kurve, die ein beispielhaftes Profil der Dotierungskonzentration als Funktion der Tiefe durch das Zentrum der Zelle von Fig. 24 darstellt.
- Mit Bezug auf die Zeichnungen stellt Fig. 1 ungefähr eine Hälfte einer Zelle 12 eines typischen vertikalen, planaren n-Kanal-DMOS-FET vom Anreicherungstyp mit mehreren Zellen dar. Vertikale, planare DMOS-FETS sind nur eine Art von Halbleiterbauelementen mit isoliertem Gate, auf die die vorliegende Erfindung anwendbar ist. Andere können beispielsweise laterale und vertikale IGFETs, nicht-planare IGFETs, IGBTs, SCRs und andere umfassen. Typischerweise weisen heutige vertikale, planare Leistungs-DMOS-FETs hunderttausende von identischen Transistorzellen auf, die parallel arbeiten. Verschiedene Zellengeometrien wurden übernommen und sind üblicherweise in Gebrauch, einschließlich Hexagonen, Quadraten, Dreiecken, Ringen und anderen. Die vorliegende Erfindung ist auf alle derartigen Geometrien anwendbar.
- Nur etwa eine Hälfte von einer aktiven Transistorzelle ist in Fig. 1 (und in den nachfolgenden Figuren auch) dargestellt. Fachleute werden erkennen, dass der in jeder der Figuren gezeigte Teil der aktiven Zelle eine Seite einer typischen Zelle umfasst und dass die andere Zelle typischerweise im Querschnitt identisch ist.
- Wie gut bekannt ist, werden die Zellen 12 typischerweise in einem dünnen Halbleiterwafer 10 aus monokristallinem Silizium ausgebildet, der anschließend in einzelne Mehrzellen-Bauelemente zertrennt wird. Der Wafer 10 wird typischerweise mit Spezies eines ersten Leitfähigkeitstyps, in diesem Fall vom n-Typ, stark dotiert, um ein Substrat 30 mit niedrigem spezifischen Widerstand auszubilden. Phosphor und Arsen sind beispielsweise häufig verwendete Dotierungssubstanzen vom n-Typ. Das Substrat 30 ist häufig 200 bis 650 Mikrometer dick. Ein relativ dünner Drainbereich 25 wird dann auf dem Substrat 30, typischerweise durch einen gut bekannten epitaxialen Aufwachsprozess, ausgebildet. Der Drainpol wird typischerweise relativ schwach und gleichmäßig mit Spezies desselben Leitfähigkeitstyps wie das Substrat 30 dotiert. Wie Fachleuten bewusst ist, kann jedoch in sogenannten Vierschicht-Bauelementen, wie z. B. SCRs und IGBTs, das Substrat 30 gegen eine Schicht (nicht dargestellt) des entgegengesetzten Leitfähigkeitstyps ausgetauscht oder mit dieser ergänzt werden. Der spezielle spezifische Widerstand und die Dicke des epitaxialen Drainbereichs 25 hängen von der gewünschten Durchbruchspannung des Bauelements ab. Ein typischer epitaxialer Drainbereich für ein Bauelement, das für den Bereich von 100 Volt bemessen ist, weist beispielsweise einen spezifischen Widerstand im Bereich von etwa 1,0 bis 2,5 Ohm-Zentimetern und eine Dicke zwischen etwa 5 und 14 Mikrometern auf. Ein für 500 Volt bemessenes Bauelement weist typischerweise einen spezifischen Drainwiderstand im Bereich von 8 bis 40 Ohm-Zentimetern und eine Dicke im Bereich von 15 bis 40 Mikrometern auf.
- Ein Substratbereich 20, der mit Spezies eines zweiten Leitfähigkeitstyps, in diesem Fall vom p-Typ, dotiert ist, wird im Drainbereich 25 ausgebildet und bildet einen metallurgischen Übergang mit diesem. Bor ist eine üblicherweise verwendete Dotierungsspezies vom p-Typ. In dem gut bekannten doppeldiffundierten MOS- oder sogenannten DMOS-Prozess wird die Substratdotierungssubstanz typischerweise flach in den Drainbereich 25 durch ein Fenster in einer Maske (nicht dargestellt) auf der oberen Oberfläche des Wafers unter Verwendung von gut bekannten Ionenimplantationsverfahren implantiert. Die Dotierungssubstanz läßt man dann in den Drainbereich 25 diffundieren, d. h. wird in diesen getrieben, indem Wärme mit einer bestimmten Temperatur für eine bestimmte Zeit aufgebracht wird. Fachleute wissen sehr viel über die Einzelheiten dieses Grundprozesses, der hierin nicht weiter erläutert werden muss. Wie vorher erwähnt, wurden für den Substratbereich 20 verschiedene Geometrien verwendet.
- Die Übergangstiefe des Substratbereichs hängt von einer Anzahl von Konstruktionsfaktoren ab. Es ist jedoch nicht unüblich in modernen Leistungs-DMOS-FETs, Substratübergänge im Bereich von etwa 1,5 bis etwa 8 Mikrometer in der Tiefe zu beobachten. Der Substratbereich 20 wird in einem mäßigen Bereich von Konzentrationen kritisch dotiert, um eine Durchsteuerschwelle für das Bauelement zwischen etwa 1 und 2 Volt vorzusehen. Spitzen- Oberflächendotierungskonzentrationen im Bereich von 5 · 10¹&sup4; bis 3 · 10¹&sup7; Atomen pro Kubikzentimeter sind nicht unüblich.
- Ein Sourcebereich 15, der mit Spezies vom ersten Leitfähigkeitstyp stark dotiert ist, wird im Substratbereich 20 ausgebildet. Der Sourcebereich 15 weist im Allgemeinen eine Ringform auf und erstreckt sich gewöhnlich im Wesentlichen um den Umfang des Substratbereichs. Obwohl er im Allgemeinen eine Ringform aufweist, kann der Sourcebereich tatsächlich kreisförmig, hexagonal, quadratisch oder irgendeine andere Form sein, die dieselbe allgemeine Form wie der Substratbereich 20 sein kann oder nicht. Der Sourcebereich ist seitlich vom Umfang des Substratbereichs beabstandet, um einen Kanalbereich 65 auszubilden. Bei dem gut bekannten DMOS- Prozess wird die Sourcedotierungssubstanz in den Substratbereich 25 unter Verwendung von bekannten Ionenimplantations- oder Diffusions- und Treibprozessen eingeführt und wird vor dem Eintritt in den Kanalbereich durch dieselbe Maskenkante, die zum Einführen der Substratdotierungssubstanz verwendet wird, gesperrt. Die Länge des Kanalbereichs 65, die für die maximale Drainspannung des Bauelements kritisch ist, der Durchsteuerwiderstand und andere elektrische Parameter, werden somit durch die Differenz der seitlichen Diffusion des Substrats 20 und des Sourcepols 15 festgelegt. Die relative seitliche Diffusion dieser zwei Bereiche und somit die Kanallänge kann mit großer Genauigkeit durch das Anwenden von gut bekannten Substrat- und Source- Treibtemperaturen und -zeiten gesteuert werden.
- Eine Struktur eines isolierten Gates wird auf der oberen Oberfläche des Wafers 10 ausgebildet und wird so strukturiert, dass sie über den Kanalbereichen 65 liegt. Die Struktur des isolierten Gates kann entweder vor oder nach der Einführung und Diffusion des Substratbereichs 20 und des Sourcebereichs 15 ausgebildet werden. Im ersteren Fall kann die Struktur des isolierten Gates selbst als Teil der Source- und Substratmaske verwendet werden. Dies ist der gut bekannte selbstjustierende Gateprozess. Die Struktur des isolierten Gates umfasst typischerweise eine dünne, elektrisch isolierende Gateoxidschicht 70 und eine elektrisch leitende Gateelektrode 40. Die dünne Gateoxidschicht läßt man typischerweise auf der oberen Oberfläche des Wafers 10 unter Verwendung von gut bekannten Oxidaufwachsverfahren aufwachsen. Das Gateoxid kann man beispielsweise durch Aufbringen von Wärme in einer sauerstoffreichen Atmosphäre während des Treibens des Source- und des Substratbereichs oder danach aufwachsen lassen. Typischerweise wird stark dotiertes Polysilizium oder eine Aluminium- oder Molybdänlegierung für die Gateelektrode 40 verwendet. Die Gateelektrode 40 wird typischerweise so ausgebildet und strukturiert, dass sie benachbart zu den Kanalbereichen 65 liegt, indem das Elektrodenmaterial auf der Waferoberfläche abgeschieden wird, eine strukturierte Maske aufgebracht wird und die ungeschützten Bereiche des Materials selektiv geätzt werden. Chemische Gasphasenabscheidung, Aufbringen und Strukturieren einer organischen und harten Maske und Plasma- und chemische Ätzprozesse zum Konstruieren und Strukturieren der Struktur des isolierten Gates sind Fachleuten gut bekannt und werden hierin nicht weiter beschrieben. Die Struktur des isolierten Gates wird dann typischerweise mit einer Isolationspassivierungsschicht bedeckt.
- Ein Sourcepol/Substrat-Kontakt 45 wird auch auf der oberen Oberfläche des Wafers 10 ausgebildet. Der Sourcepol/Substratkontakt ist typischerweise Aluminium oder ein anderes elektrisch leitendes Material. Er wird im Allgemeinen unter Verwendung von bekannten Metallabscheidungs-, Maskierungs- und Ätzverfahren konstruiert und strukturiert. Der Sourcepol/Substrat- Kontakt 45 liegt über zumindest einem Teil des Sourcebereichs 15 und des Substratbereichs 20 und steht mit diesen in elektrischem Kontakt, wodurch die zwei Bereiche elektrisch kurzgeschlossen werden.
- Schließlich wird ein Drainkontakt 50 ausgebildet. In vertikalen IGFETs, wie z. B. dem in Fig. 1 dargestellten universellen MOSFET, und in anderen vertikalen Halbleitern mit isoliertem Gate, wie z. B. SCRs und IGBTs, wird der Drainkontakt typischerweise durch Metallisieren der unteren Oberfläche des Wafers 10 in elektrischem Kontakt mit dem Substrat 30 ausgebildet. In lateralen IGFETs und anderen lateralen Bauelementen kann jedoch der Drainkontakt auf der oberen Oberfläche des Wafers 10 unter Verwendung von Prozessen ähnlich denjenigen konstruiert und strukturiert werden, die vorstehend bezüglich der Struktur des isolierten Gates und des Sourcepol/Substrat-Kontakts identifiziert wurden. Der Drainkontakt ist typischerweise ein stark elektrisch leitendes Material. Gold oder Aluminium werden beispielsweise häufig verwendet.
- Der in Fig. 1 gezeigte universelle, vertikale, planare MOSFET ist ein n-Kanal-Bauelement. Fachleute werden jedoch erkennen, dass durch einfach Vertauschen der Dotierungsarten der verschiedenen Bereiche ein äquivalentes p-Kanal-Bauelement konstruiert werden kann. Obwohl das Bauelement von Fig. 1 als Bauelement vom Anreicherungstyp konstruiert ist, werden Fachleute ebenso erkennen, dass durch einfache Dotierungsänderung im Kanalbereich ein äquivalentes Bauelement vom Verarmungstyp konstruiert werden kann. Wie für Fachleute aus der nachstehenden Beschreibung ersichtlich wird, ist die aktuelle Erfindung anwendbar auf und wirksam bei allen solchen Bauelementvariationen.
- Immer noch mit Bezug auf Fig. 1 tritt, wenn eine positive Vorspannung, die die Durchsteuer- oder Schwellenspannung des Bauelements übersteigt, zwischen der Gateelektrode 40 und dem Sourcepol-Substrat-Kontakt 45 angelegt wird und eine positive Spannung zwischen der Drain- und der Sourceelektrode existiert, eine Oberflächeninversion des Kanals 65 vom p- zum n-Typ auf und Strom fließt durch das Bauelement. Der Ladungsträgerfluss geschieht vom Sourcepol/Substrat-Kontakt durch den Sourcebereich 15, den Kanal 65, vertikal nach unten durch den epitaxialen Drainbereich 25 und das Substrat 30 zum Drainkontakt 50. Dies ist die Durchlassleitungs- oder "Durchsteuer"- Betriebsart.
- Wenn die positive Gatevorspannung entfernt wird, befindet sich der MOSFET in der Sperrbetriebsart. In der Sperrbetriebsart, insbesondere in Hochleistungs- Schaltanwendungen, wird erwartet, dass der MOSFET dem Anlegen von hohen Drain-Source-Spannungsdifferentialen ohne Durchbruch standhält. Sollte der MOSFET durch Lawinendurchbruch als Reaktion auf das Anlegen einer Drain- Source-Spannung, die seine Durchbruchsnennspannung übersteigt, Strom leiten, ist es überdies sehr erwünscht, dass er ausreichend robust ist, um zu überleben, ohne physikalisch beschädigt oder zerstört zu werden.
- In Hochleistungs-Schaltanwendungen, die unbegrenzte induktive Lasten beinhalten, ist es besonders üblich, dass sehr hohe Überspannungen am Drainpol in der Sperrbetriebsart erscheinen. Diese Spannungen können leicht eine Drainlawinen-Durchbruchbedingung in universellen MOSFET-Zellen, wie z. B. der in Fig. 1 dargestellten, auslösen. Unter der Drainlawinen-Durchbruchbedingung erzeugen Bereiche mit starker elektrischer Feldkonzentration innerhalb des Bauelements, die sich aus der hohen Drainüberspannung ergeben, lokalisierte Ionisation, die wiederum Lawinenstromladungsträger 60, d. h. Löcher und Elektronen, erzeugt und zu einem Lawinenstromfluss innerhalb des Bauelements führt, der potentiell zerstörend ist.
- Eine physikalische Eigenschaft, die der universellen, vertikalen MOSFET-Zelle innewohnt und die die Lawinendurchbruchbedingung verschlimmert, welche zu einem beschleunigten Durchbruch beiträgt und welche im Allgemeinen das Risiko für die Zerstörung des Bauelements erhöht, ist der parasitäre Bipolartransistor, auf den vorher Bezug genommen wurde. Der parasitäre Bipolartransistor umfasst den benachbarten Sourcebereich 15, Substratbereich 20 und Drainbereich 25 der vertikalen MOSFET-Zelle. In dem speziellen in Fig. 1 dargestellten n- Kanal-MOSFET ist der parasitäre Bipolartransistor ein NPN- Typ. Der Substratbereich 20 des MOSFET entspricht der Basis des parasitären Bipolartransistors.
- Unter Drainlawinenbedingungen fließt der Lawinenstrom seitlich in den Basisbereich des parasitären Bipolartransistors unterhalb des Sourcepols 15 unter der Kraft des lokalen elektrischen Feldes dort. Da der Basisbereich nur mäßig dotiert ist, existiert ein beträchtlicher Widerstand 55 zwischen der Basis und dem Emitter (dem Sourcepol der MOSFET-Zelle) des parasitären Bipolartransistors. Somit ist ein gewisser Lawinenstromfluss in der Lage, den Basis-Emitter-Übergang des parasitären Bipolartransistors in Durchlassrichtung vorzuspannen und somit den Bipolartransistor durchzusteuern. Dies führt dann zu einem stark erhöhten Stromfluss direkt zwischen dem Source- und dem Drainbereich und einem beschleunigten Durchbruch des Bauelements.
- Überdies und bedeutender ermöglicht die Aktivierung des parasitären Bipolartransistors, dass ein hoher Pegel eines Drainstroms, der durch den Lawinendurchbruch ausgelöst wird, durch einen verringerten Wert einer Drain-Source- Spannung unter dem Lawinenwert unterstützt wird. Dies liegt daran, dass die Wirkung des parasitären Transistors die Steuerung über die Lawinenionisation übernimmt. Dies führt zu einem negativen Widerstand oder einer "Snap-back"- Bedingung in der Strom-Spannungs-Kennlinie des Bauelements, die im Wesentlichen zerstörend ist. Außerdem kann die Aktivierung des parasitären Bipolartransistors die zerstörerische Fähigkeit der Lawinendurchbruchbedingung in einigen Zellenkonstruktionen verstärken, indem ermöglicht wird, dass hohe Pegel eines Lawinendurchbruchstroms in der Nähe des Source-, Kanal- und Gatebereichs der Zelle fließen. In einigen Zellenkonstruktionen kann dies zu einem Durchbruch und zur Zerstörung der sehr dünnen Gateoxid- (oder anderes Dielektrikum) Schicht 70 führen, die üblicherweise in vielen heutigen Bauelementen verwendet wird, aufgrund der hohen Wärmeenergien, die mit hohen Pegeln an Lawinenstromfluss einhergehenen.
- Es ist folglich sehr erwünscht, die Aktivierung des parasitären Bipolartransistors zu verhindern, um sowohl die erhältliche Drain-Source-Durchbruchspannung zu maximieren als auch im Fall des Drainlawinendurchbruchs die elektrische Feldintensität und den Lawinenstromfluss innerhalb den zentralen Zellenbereich und von der Nähe des Gate-, Source- und Kanalbereichs der Zelle weg zu konzentrieren.
- Es wurde vorher vorgeschlagen, die Aktivierung des parasitären Bipolartransistors zu verhindern und den Fluss des Lawinenstroms durch Einführen einer zusätzlichen Dotierungssubstanz in einen zentralen Teil des Substratbereichs 20 und in einen Teil eines Substratbereichs 20 unterhalb des Sourcebereichs 15 des MOSFET, d. h. in die Basis des parasitären Bipolartransistors, umzuleiten. Die Theorie hinter dieser Methode besteht darin, den Basiswiderstand zu verringern und die Injektionswirksamkeit des parasitären Bipolartransistors zu verringern und somit seine Aktivierung zumindest bei relativ niedrigen und mäßigen Lawinenstrompegeln zu verhindern, während der Durchbruch in den zentralen Bereich der Zelle umgeleitet wird.
- Mit Bezug auf Fig. 2-4 wurden mindestens zwei unterschiedliche Methoden im Stand der Technik vorgeschlagen. Die in Fig. 2 und 3 gezeigte Methode ist die sogenannte Methode mit "tiefem Substrat". Die in Fig. 4-5 dargestellte Methode ist die sogenannte Methode mit "flachem Substrat".
- In der in Fig. 2 gezeigten Methode mit tiefem Substrat wird eine sehr hohe Konzentration der Dotierungssubstanz desselben Typs, der im Substrat 20 verwendet wird, in den zentralen Zellenbereich unterhalb des Sourcepol/Substrat- Kontakts, typischerweise durch gemeinsame Ionenimplantation oder Diffusions- und Treibverfahren eingeführt. Im Allgemeinen wird die hohe Konzentration der Dotierungssubstanz relativ früh in dem Fertigungsprozess eingeführt und diffundiert sowohl vertikal als auch seitlich während der anschließenden Bearbeitung, um eine gut abgerundete Struktur 90 mit relativ tiefem Substrat im zentralen Zellenbereich mit niedrigem spezifischen Widerstand auszubilden.
- Wie in Fig. 3 gezeigt, überwältigt die Dotierungskonzentration 100 des tiefen Substrats 90, die in diesem Fall p+ ist, die Substrat-Dotierungskonzentration 110. Die Spitzendotierungskonzentration des tiefen Substrats 90 an der Waferoberfläche kann beispielsweise im Bereich von 10¹&sup9; Atomen pro Kubikzentimeter liegen, wohingegen die Spitzendotierungskonzentration des Substrats im Bereich von 10¹&sup7; Atomen pro Kubikzentimeter liegt. Um ein Konzentrationspunkt für den Lawinendurchbruch zu sein, erstreckt sich das stark dotierte tiefe Substrat 90 außerdem typischerweise 4-8 Mikrometer tief in den Drainbereich 25, der folglich relativ dick sein muss.
- Obwohl die Methode mit tiefem Substrat beim Verhindern der Aktivierung des parasitären Bipolartransistors und beim Umleiten des Durchbruchs etwas erfolgreich ist, führt sie zusätzliche Probleme ein. Zum einen wird die hohe Konzentration der Dotierungssubstanz des tiefen Substrats relativ früh in dem Fertigungsprozess eingeführt und diffundiert um einen beträchtlichen Abstand sowohl seitlich als auch vertikal während der anschließenden Bearbeitung. Folglich diffundiert die Dotierungssubstanz des tiefen Substrats häufig nicht nur unterhalb den Sourcepol, sondern ebenso auch in den Kanalbereich 65. Dies hat die unerwünschte Wirkung der Steigerung der Durchsteuer- oder Schwellenspannung des Bauelements. Eine solche Änderung der elektrischen Eigenschaften des Bauelements ist in den meisten Fällen unannehmbar. Aus ähnlichen Gründen wird die Methode mit tiefem Substrat in Zellen mit sehr kleinen Abmessungen nicht leicht untergebracht und dies begrenzt effektiv die Methode mit tiefem Substrat auf ziemlich große Bauelemente mit hohen Durchbruchnennwerten. Kleinere Bauelemente, die die Methode mit tiefem Substrat verwenden, weisen im Allgemeinen relativ niedrige Strombelastbarkeiten auf.
- Die in Fig. 4 und 5 dargestellte sogenannte Methode mit "flachem Substrat" wendet sich zumindest teilweise den Problemen und Mängeln der Methode mit tiefem Substrat zu. Bei der Methode mit flachem Substrat wird eine hohe Konzentrationsdosis einer Dotierungssubstanz desselben Leitfähigkeitstyps wie das Substrat 20, die in diesem Fall vom p-Typ ist, in das Zentrum der Zelle unterhalb des Sourcepol/Substrat-Kontakts 45 eingeführt und wird zumindest teilweise unter den Sourcepol 15 erweitert. Wie bei der Methode mit tiefem Substrat kann die Spitzenkonzentration des Bereichs 95 des flachen Substrats in der Größenordnung von 1-2 · 10¹&sup9; Atomen pro Kubikzentimeter an der Oberfläche liegen, im Vergleich zu einer Spitzenkonzentration im Bereich von 1017 Atomen pro Kubikzentimeter für den Substratbereich 20, wodurch die Dotierungskonzentration des Substrats überwältigt wird. Dies ist in Fig. 5 graphisch dargestellt, in welcher die Linie 200 einem beispielhaften Dotierungskonzentrationsprofil der Dotierungssubstanz des kombinierten flachen p+-Substrats 95 und des p-Substrats 20 der Zelle von Fig. 4 entspricht. Die gepunktete Linie 210 kennzeichnet ein beispielhaftes Dotierungskonzentrationsprofil des p-Substrats 20 allein und die gepunktete Linie 220 kennzeichnet das Dotierungskonzentrationsprofil des flachen p+-Substrats 95 allein.
- Wie auch in Fig. 5 gezeigt, erstreckt sich der p- Substratbereich 20 typischerweise nur ungefähr 2 u oder so in den Drainbereich, bevor er einen metallurgischen Übergang 225 mit dem Drainpol 25 vom n-Typ bildet. Der Bereich 230 von Fig. 5 stellt das Dotierungskonzentrationsprofil des relativ schwach dotierten epitaxialen Drainbereichs vom n-Typ der Zelle von Fig. 4 dar. In diesem Beispiel ist der Drainpol relativ gleichmäßig mit einer Konzentration in der Größenordnung von 1015 Atomen pro Kubikzentimeter dotiert und ist ungefähr 6 u oder mehr dick, was einer erwarteten Bauelementdurchbruchspannung in der Größenordnung von 100 Volt entspricht. Das Dotierungskonzentrationsprofil des stark dotierten n+-Substrats 30 ist mit 235 gekennzeichnet. Typischerweise weist das Substrat eine relativ gleichmäßige Dotierungskonzentration in der Größenordnung von 5 · 10¹&sup8; bis 1 · 10²&sup0; Atomen pro Kubikzentimeter oder mehr auf, um einen guten ohmschen Kontakt mit dem Drainkontakt 50 bereitzustellen.
- Wie bei der Methode mit tiefem Substrat wird bei der Methode mit flachem Substrat der Bereich 95 des flachen Substrats typischerweise durch allgemein bekannte Ionenimplantations- und Treibverfahren eingeführt. Im Gegensatz zur Methode mit tiefem Substrat wird jedoch die Dotierungssubstanz typischerweise ziemlich spät in dem Gesamtfertigungsprozess eingeführt. Folglich besteht eine viel geringere vertikale und seitliche Diffusion der Dotierungssubstanz während des Rests des Prozesses als bei der Methode mit tiefem Substrat. Die Methode mit flachem Substrat weist somit den Vorteil auf, dass sie in Zellen mit relativ kleinen Abmessungen mit geringerem Risiko für eine nachteilige Auswirkung auf die Durchsteuer- oder Schwellenspannung des Bauelements verwendbar ist. Da die Methode mit flachem Substrat überdies eine flachere Zelle erzeugt, kann im Allgemeinen eine dünnere Epitaxialschicht (Drainpol) verwendet werden als bei der Methode mit tiefem Substrat.
- Wie die Methode mit tiefem Substrat weist jedoch die Methode mit flachem Substrat Nachteile auf. Unter Drainlawinenbedingungen haben Simulationen gezeigt, dass die Zelle mit flachem Substrat entweder bei der Verhinderung der Aktivierung des parasitären Bipolartransistors oder beim Leiten des Lawinendurchbruchstroms in den zentralen Zellenbereich und vom Source-, Kanal- und Gatebereich weg nicht vollständig wirksam ist. Ein fundamentaler Grund dafür ist, dass der stark dotierte p+-Bereich 95 des flachen Substrats nicht dazu ausgelegt ist, einen Stromfluss seitlich in die Basis des parasitären Bipolartransistors zu verhindern. Er ist dazu ausgelegt, einen Strom durch die Basis fließen zu lassen, aber den Basiswiderstand wesentlich zu verringern, um den Strom, der zum Durchsteuern des Bipolartransistors erforderlich ist, zu erhöhen. Ein weiterer Grund ist, dass das flache Substrat durch eine ziemlich scharfe Krümmung 97 an seinem Umfang unterhalb des Sourcepols 15 gekennzeichnet ist. Diese Krümmung hat die Wirkung der Konzentrierung des elektrischen Feldes in dem Bereich und des Einleitens einer Ionisation und eines Lawinenströmflusses dort.
- Mit Bezug auf Fig. 6 wurden Simulationen der Zelle mit flachem Substrat von Fig. 4 mit einem Dotierungsprofil, im Wesentlichen wie in Fig. 5 gezeigt, unter Verwendung des zweidimensionalen Halbleiterbauelement-Simulationsprogramms MEDICI, das von Technology Modeling Associates, Inc. in Palo Alto, Kalifornien, erhältlich ist, durchgeführt. Der Bequemlichkeit halber sind die verschiedenen Bereiche der in Fig. 6 gezeigten Zelle mit denselben Bezugsziffern bezeichnet wie ihre in Fig. 4 gezeigten entsprechenden Bereiche. Die Linien 240 stellen den Flussweg des Lawinenstroms in der Zelle unter einer Bedingung des Drainlawinendurchbruchs bei einer Drainspannung von 124,8 Volt dar. Jede der Linien 240 entspricht ungefähr 5% des gesamten Lawinenstromflusses. Die 20 Linien 240 stellen somit im Wesentlichen den gesamten Lawinenstromfluss bei den festgelegten Bedingungen dar. Wie zu sehen ist, fließt tatsächlich ein wesentlicher Teil des Lawinenstroms seitlich im Substratbereich 20 unmittelbar unter und benachbart zu dem Sourcebereich 15 und Kanalbereich 65. Überdies demonstriert die Drängung und scharfe Biegung der Stromlinien im Substratbereich 20 unmittelbar unter und benachbart zu dem Sourcebereich 15 und Kanalbereich 65, dass die Konzentration des elektrischen Feldes in diesem Bereich sehr stark ist. Wie vorher angegeben, liegt dies zumindest teilweise an der Tatsache, dass der relativ flache p+-Bereich 95 eine relativ scharfe Krümmung 97 an seinem Umfang unmittelbar unter und benachbart zu dem Sourcebereich 15 und Kanalbereich 65 aufweist. Wie Fachleuten bewusst ist, weist die scharfe Krümmung 97 des stark dotierten p+-Bereichs 95 die Wirkung der Konzentration des elektrischen Feldes in diesem Bereich auf. Daher wurde die Methode mit flachem Substrat tatsächlich als unwirksam befunden, um den Lawinendurchbruch-Stromfluss innerhalb den zentralen Zellenbereich und vom Source-, Kanal- und Gatebereich weg zu lenken.
- Im Gegensatz dazu stellt Fig. 7 im Querschnitt eine vertikale, planare n-Kanal-MOSFET-Zelle vom Anreicherungstyp dar, die eine Modifikation beinhaltet, welche einen Zwischenschritt zeigt, der in der vorliegenden Erfindung verwendet wird. Diese Zelle ist beim Verhindern der Aktivierung des parasitären Bipolartransistors und beim Konzentrieren des Flusses des Lawinendurchbruchstroms in den zentralen Zellenbereich wirksam, wodurch die Robustheit verbessert wird. Die Zelle von Fig. 7 ist strukturell zu der Zelle mit flachem Substrat von Fig. 4 ähnlich. Der Bequemlichkeit halber sind folglich ähnliche Bereiche der Zellen mit denselben Bezugsziffern gekennzeichnet. Wie die Zelle von Fig. 4 weist die Zelle von Fig. 4 ein relativ flaches p-Substrat 20 und einen stark dotierten p+-Bereich 250 im zentralen Zellenbereich auf. Die Zelle von Fig. 7 unterscheidet sich jedoch im Wesentlichen von der Zelle mit flachem Substrat von Fig. 4 in mindestens drei signifikanten Hinsichten. Erstens ist der p+-Bereich 250 eingeschränkt, damit er nicht um mehr als ein geringfügiges und unbedeutendes Ausmaß, falls überhaupt, auf den Sourcebereich 15 übergreift oder unter diesem liegt. Zweitens geht der p+-Bereich 250 vorzugsweise in den Rest des p-Substrats 20 an einem etwas tieferen Punkt über als der typische Bereich 95 des flachen Substrats, der vorher verwendet wurde. Drittens weist der p+-Bereich 250 vorzugsweise eine wesentlich höhere Dotierungskonzentration auf als der Bereich 95 des flachen Substrats, der vorher verwendet wurde. Vorzugsweise weist der p+-Bereich 250 eine Dotierungskonzentration auf, die mindestens 2-4-mal höher ist als der typische p+-Bereich 95 des flachen Substrats, der vorher verwendet wurde.
- Vorteilhafterweise kann die Zelle von Fig. 7 unter Verwendung von im Wesentlichen demselben bekannten Prozess, der zum Herstellen von typischen Zellen mit flachem Substrat mit dem in Fig. 4 gezeigten p+-Bereich 95 verwendet wird, hergestellt werden. Ein derartiger Prozess ist beispielsweise im US-Pat. Nr. 4 974 059, Kinzer, beschrieben. Der p+-Bereich 250 kann an derselben Stelle in der Prozesssequenz eingeführt werden, wie das flache p+- Substrat 95 eingeführt worden wäre. Alternativ kann er früher oder später in dem Prozess eingeführt werden, solange die vorstehend erwähnten Einschränkungen der seitlichen Diffusion beachtet werden. Der einzige wesentliche Prozessunterschied besteht in der Maske, die zum Festlegen des p+-Bereichs 250 verwendet wird, und der verwendeten Implantationsdosis und Treibparameter.
- Im Gegensatz zu der Maske, die für den p+-Bereich 95 in der typischen Zelle mit flachem Substrat von Fig. 4 verwendet wird, weist die Maske, die zum Festlegen des p+-Bereichs 250 in der Zelle von Fig. 7 verwendet wird, vorzugsweise ein Fenster auf, das sich über dem zentralen Zellenbereich öffnet, das sich jedoch nicht über den Sourcebereich 15 erstreckt. Noch bevorzugter sind die Kanten der Fensteröffnung ausreichend seitlich vom inneren Umfang des Sourcepols 15 verschoben, so dass anschließende Bearbeitungsschritte zu im Wesentlichen keiner Diffusion der Dotierungssubstanz des p+-Substrats in den Substratbereich 20 unterhalb des Sourcepols 15 führen.
- Fig. 8 stellt ein bevorzugtes Dotierungskonzentrationsprofil für die Zelle von Fig. 7 durch das Zentrum der Zelle dar, das im Wesentlichen der Linie 7-7' entspricht. Vorzugsweise wird eine Implantationsdosis für den p+-Bereich 250 verwendet, die eine Spitzen-Oberflächendotierungskonzentration in der Größenordnung von mindestens etwa 5 · 10¹&sup9; Atomen pro Kubikzentimeter vorsieht. Der p-Substratbereich 20 weist im Gegensatz dazu vorzugsweise eine Spitzen- Oberflächendotierungskonzentration in der Größenordnung von 2 · 10¹&sup7; Atomen pro Kubikzentimeter auf. Das bevorzugte Dotierungskonzentrationsprofil des p+-Bereichs 250 ist durch die Linie 260 dargestellt. Die bevorzugte Dotierungskonzentration für das p-Substrat 20 ist durch die Linie 265 dargestellt. Die Linie 268 stellt das kombinierte Dotierungsprofil der zwei Bereiche dar.
- Vorzugsweise werden geeignete Treibparameter ausgewählt, so dass der Übergang zwischen dem p-Substratbereich 20 und dem Drainbereich 25 in einer relativ flachen Tiefe von etwa 2,5 u oder weniger vorkommt. Alternativ können tiefere Übergänge verwendet werden, solange sie mit dem Ziel des Erhaltens der gewünschten Durchbruchspannung konsistent sind. Ebenso ist ein Übergangspunkt in der Größenordnung von ungefähr 1,75 u oder etwa 70% der Tiefe des Substrat- Drain-Übergangs zwischen dem p+-Bereich 250 und dem p- Substratbereich 20 bevorzugt. Tiefere oder flachere Übergangspunkte sind jedoch annehmbar, solange sie mit den Zielen des Aufrechterhaltens der gewünschten Durchbruchspannung und des wirksamen Konzentrierens des Lawinenstromflusses im zentralen Zellenbereich konsistent sind. Der Übergang zwischen dem p-Substratbereich 20 und dem Drainbereich 25 vom n-Typ ist durch den Punkt 270 dargestellt. Der Punkt 267 identifiziert den Übergangspunkt zwischen dem p+-Bereich 250 und dem p-Substrat 20. Die Linie 280 stellt das Konzentrationsprofil des relativ gleichmäßigen und schwach dotierten epitaxialen Drainbereichs 25 vom n-Typ dar, der vorzugsweise mit einer Konzentration in der Größenordnung von 2 · 10¹&sup5; Atomen pro Kubikzentimetern dotiert ist und der vorzugsweise eine Dicke von ungefähr 7,25 u aufweist; Diese Kombination der Epitaxial-Dotierungskonzentration und der Dicke führt zu einem Bauelement mit einer Durchbruchspannung in der Größenordnung von 125 Volt. Wie Fachleuten gut bekannt ist, können jedoch die Epitaxial-Dotierungskonzentration und die Dicke nach Wunsch verändert werden, um Bauelemente mit höheren oder niedrigeren Durchbruchspannungen herzustellen. Der Punkt 290 stellt den Übergangspunkt zum n+-Substrat 30 dar. Die Linie 300 stellt das bevorzugte Dotierungskonzentrationsprofil des relativ gleichmäßig und stark dotierten Substrats 30 dar, das vorzugsweise mit einer n+-Konzentration im Bereich von etwa 5 · 10¹&sup8; bis 1 · 10²&sup0; Atomen pro Kubikzentimeter dotiert ist.
- Übliche Fachleute kennen die Implantationsdosen, die erforderlich sind, um die bevorzugten Oberflächenkonzentrationen zu erreichen, und die Treibzeit- und Temperaturparameter, die erforderlich sind, um die bevorzugten Übergangstiefen und Dotierungskonzentrationsprofile zu erzielen, gut. Folglich, und da zahlreiche verschiedene Parameterkombinationen zum Erzielen der gewünschten Ergebnisse annehmbar sind, wird auf weiteres Detail hierin verzichtet.
- Fig. 9 stellt die I-V-Kennlinie der Sperrbetriebsart bei einer Gatespannung von 0 Volt für die MOSFET-Zelle von Fig. 7 und 8 dar. Wie zu sehen ist, ist die Durchbruchspannung für dieses Bauelement ungefähr 125 Volt. Bis der Pegel von 125 Volt erreicht ist, fließt im Wesentlichen kein Strom durch das Bauelement. Bei einer Drain-Source-Spannung von ungefähr 125 Volt beginnt eine Ionisation in der Zelle aufzutreten und ein Lawinenstrom beginnt zu fließen. Der Strom nimmt dann auffallend linear mit einer zusätzlichen Zunahme der Spannung zu. Selbst unter Lawinendurchbruchbedingungen weist jedoch die I-V-Kennlinie nicht das "Snap-back"-Phänomen auf, das für die Aktivierung des parasitären Bipolartransistors charakteristisch ist und das auf einen bipolaren Durchbruch hindeutet.
- Fig. 10 stellt den Ort und den Grad der Ionisation dar, die innerhalb der Zelle von Fig. 7 bei einem Drainlawinenstrom von 1 mA erzeugt wird. Wie zu sehen ist, tritt die Spitzenionisation ungefähr zwischen den X-Koordinaten 6-8 u und den Y-Koordinaten 2-3,5 u auf.
- Fig. 11 stellt den Lawinenstromfluss in der Zelle von Fig. 7 bei einer Größe von 1 mA dar. Die horizontale Achse von Fig. 11 entspricht der X-Achse von Fig. 10 und die vertikale Achse entspricht der Y-Achse von Fig. 10. Es ist aus Fig. 10 und 11 ersichtlich, dass die Spitzenionenerzeugung im zentralen Bereich der Zelle unterhalb des Sourcepol-Substrat-Kontakts stattfindet und aus dem Source-, Kanal- und Gatebereich des Bauelements im Wesentlichen entfernt ist. Der relativ hohe Grad an Drängung der Stromlinien 305 im zentralen Bereich der Zelle weist darauf hin, dass die Intensität des elektrischen Feldes im zentralen Zellenbereich und vom Source-, Kanal- und Gatebereich entfernt konzentriert ist. Überdies demonstriert der Weg der Stromlinien 305, dass im Wesentlichen der gesamte Lawinenstromfluss im Wesentlichen von dem Teil des p-Substrats 20 unterhalb und benachbart zu dem Sourcepol 15 weg und daher von der Basis des parasitären Bipolartransistors weg und in den zentralen Zellenbereich umgelenkt wird. Die Zelle von Fig. 7 und 8 ist somit sowohl zum Verhindern der Aktivierung des parasitären Bipolartransistors durch Verhindern des Stromflusses in seinen Basisbereich als auch zum Verbessern der Robustheit des Bauelements während Bedingungen eines Lawinendurchbruchs durch Umleiten eines potentiell zerstörerischen Lawinenstromflusses vom Source- und Kanalbereich weg und in den zentralen Zellenbereich wirksam.
- Die in der Zelle von Fig. 7 und 8 enthaltene Modifikation ist zur Verwendung in kleinen Zellen und für Anwendungen mit hohem Strom und niedriger bis mittlerer Spannung besonders vorteilhaft. Die Einschränkung des stark dotierten p+-Bereichs 250 auf den zentralen Zellenbereich mit nicht mehr als minimalem und vernachlässigbarem Übergriff auf den Sourcebereich hält die Dotierungssubstanz vom potentiellen Eintritt in den Kanalbereich oder von der Vertiefung des Substrat-Drain-Übergangs aufgrund eines Emitterschubs oder anderer Effekte ab. Somit ist eine signifikante Verkleinerung der Zellenabmessungen mit geringer oder keiner Auswirkung auf die Durchsteuerschwelle, Durchbruchspannung oder andere kritische elektrische Parameter erreichbar. Außerdem verwenden Zellenkonstruktionen für Anwendungen mit niedriger bis mittlerer Spannung typischerweise relativ flache p-Substratbereiche 20, wie beschrieben. Der Basisbereich des parasitären Bipolartransistors ist folglich relativ schmal, wobei somit jeglicher Bedarf für ein "kurzschließendes" p+-Profil unterhalb des Sourcepols verringert wird. Wie zu sehen ist, ist jedoch die vorliegende Erfindung auch anwendbar auf und wirksam in Kombination mit einem p+-Kurzschlussbereich unterhalb des Sourcepols zur Verwendung bei Anwendungen mit hoher Spannung.
- Eine vertikale, planare n-Kanal-MOSFET-Zelle vom Anreicherungstyp, die eine zweite Modifikation beinhaltet, ist in Fig. 12-14 gezeigt. Die Zelle von Fig. 12 ist im Wesentlichen identisch zur Zelle von Fig. 7 und daher sind entsprechende Bereiche mit denselben Bezugsziffern bezeichnet. Der signifikante Unterschied der Zelle von Fig. 12 ist ein stark dotierter p+-Bereich 310 mit einer unterhalb der Oberfläche maximalen Dotierungskonzentration im zentralen Zellenbereich im Wesentlichen entlang der Linie 12-12'. Wie bei dem an der Oberfläche den Maximalwert erreichenden p+-Bereich 250 wird der unterhalb der Oberfläche den Maximalwert erreichende p+-Bereich 310 vorzugsweise relativ spät in dem Fertigungsprozess anstelle der Einführung und des Treibens des flachen p+-Bereichs 95, der typischerweise verwendet wird, eingeführt. In der speziellen Zelle von Fig. 12-14 ist die Spitzenkonzentrationstiefe des Bereichs 310 ungefähr 1 u. Bei einer p-Substrat-Übergangstiefe in der Größenordnung von 2,5 u sind jedoch Spitzentiefen unterhalb der Oberfläche zwischen etwa 0,8 und 1,6 u geeignet. Konzentrationsspitzen in diesem Bereich von Tiefen können unter Verwendung einer herkömmlichen Ionenimplantationsanlage mit Energien im Bereich von etwa 300-800 keV in Abhängigkeit von der gewünschten Tiefe und der implantierten speziellen Spezies erhalten werden. Bor ist beispielsweise ein relativ kleines Atom und kann daher leicht mit einer Spitzenkonzentration im gewünschten Bereich von Tiefen mit einer Energie zwischen etwa 300 und 800 keV implantiert werden.
- Wie bei dem an der Oberfläche den Maximalwert erreichenden p+-Bereich 250 der Zelle von Fig. 7 ist es bevorzugt, die Implantation des p+-Bereichs 310 so zu maskieren, dass er den p-Substratbereich 20 unterhalb des Sourcepols 15 nicht überlappt, und so, dass jegliches signifikante Eindringen in den Sourcebereich aufgrund von anschließenden Prozessschritten vermieden wird. Obwohl es durchführbar ist, den unterhalb der Oberfläche den Maximalwert erreichenden p+-Bereich 310 teilweise unterhalb den Sourcepol 15 zu erweitern und dennoch die wesentlichen Vorteile der Erfindung zu erhalten, leitet die Erweiterung des p+-Bereichs 310 zu weit unterhalb den Sourcepol gewöhnlich den Fluss des Lawinendurchbruchstroms in die Nähe des Sourcebereichs 15 und des Kanalbereichs 65 um, sowie sie die Möglichkeit, dass eine zusätzliche Dotierungssubstanz in den Kanalbereich 65 gelangt und die Schwelleneigenschaft des Bauelements verändert, erhöht. Somit ist es am meisten bevorzugt, den p+-Bereich 310 unterhalb der Oberfläche innerhalb den zentralen Zellenbereich einzuschränken, der durch den inneren Umfang des Sourcepols 15 festgelegt ist.
- Fig. 13 und 14 stellen ein bevorzugtes Dotierungskonzentrationsprofil für die Zelle von Fig. 12 durch das Zentrum der Zelle bzw. das Zentrum des Sourcepols 15 dar. Mit Bezug auf Fig. 13 stellt die Linie 320 das Dotierungskonzentrationsprofil durch den Teil des p- Substrats 20 benachbart zur oberen Oberfläche des Wafers, den unterhalb der Oberfläche den Maximalwert erreichenden p+-Bereich 310 und den restlichen Teil des p--Substrats 20 durch das Zentrum der Zelle dar. In dieser Zelle liegt die Spitzenoberflächenkonzentration im zentralen Zellenbereich im Wesentlichen an der Dotierung des p-Substrats 20 und ist ungefähr 2,0 · 10¹&sup7; Atome pro Kubikzentimeter. Die Dotierungskonzentration unterhalb der Oberfläche steigt auf eine Spitzenkonzentration von ungefähr 5 · 10¹&sup8; Atomen pro Kubikzentimeter in einer Tiefe von ungefähr 1 u an und fällt dann zu einem metallurgischen Übergang, der durch den Punkt 330 dargestellt ist, zwischen dem p-Substrat 20 und dem Drainbereich 25 vom n-Typ in einer Tiefe von ungefähr 2,5 u ab. Der epitaxiale Drainbereich mit einem Dotierungskonzentrationsprofil, das durch die Linie 340 dargestellt ist, ist ein gleichmäßig und relativ schwach dotierter n-Typ mit einer Konzentration von ungefähr 2 · 1015 Atomen pro Kubikzentimeter und weist eine Dicke von ungefähr 7,25 u auf. Das Dotierungskonzentrationsprofil des n+-Substrats 30 ist durch die Linie 350 dargestellt. Das Substrat beginnt in einer Tiefe von ungefähr 7,25 u und setzt sich bis zur unteren Oberfläche des Wafers fort. Es ist gleichmäßig und stark mit n+ mit einer Konzentration in der Größenordnung von 5 · 10¹&sup8; bis 1 · 10²&sup0; Atomen pro Kubikzentimeter dotiert.
- Mit Bezug auf Fig. 14 stellt die Linie 360 das Dotierungskonzentrationsprofil des n+-Sourcebereichs 15 dar, das eine Oberflächenkonzentration von ungefähr 2 · 10²&sup0; Atomen pro Kubikzentimeter aufweist und das zu einem Übergang mit dem Substratbereich 20 vom p-Typ in einer Tiefe von ungefähr 0,3 u abfällt. Eine beliebige herkömmliche Dotierungssubstanz vom n-Typ kann für den Sourcepol in diesem Ausführungsbeispiel verwendet werden, einschließlich Phosphor oder Arsen. Arsen kann für sehr flache Source-Substrat-Übergänge bevorzugt sein, da es eine relativ langsam diffundierende Spezies ist. Die Linie 370 stellt das Dotierungskonzentrationsprofil entsprechend dem p-Substratbereich 20 unterhalb des Zentrums des Sourcepols 15 dar. Dieser Bereich fällt von einer Spitzenkonzentration von ungefähr 2 · 1017 Atomen pro Kubikzentimeter benachbart zum Sourceübergang zu einem metallurgischen Übergang mit dem epitaxialen Drainbereich 25 vom n-Typ in einer Tiefe von ungefähr 2,5 u ab. Der Punkt 380 identifiziert den Übergang. Die Linie 390 stellt die Dotierungskonzentration des gleichmäßig, relativ schwach dotierten epitaxialen Drainbereichs 25 vom n-Typ dar. Die Linie 350 stellt den stark dotierten n+-Substratbereich 30 dar.
- Unter Drainlawinenbedingungen konzentriert die Zelle von Fig. 12-14 wie die Zelle von Fig. 7 wirksam die Intensität des elektrischen Feldes im zentralen Zellenbereich vom Sourcebereich 15 und Kanalbereich 65 entfernt und leitet wirksam den Lawinenstromfluss von der Basis des parasitären Bipolartransistors weg um, wodurch seine Aktivierung verhindert wird. Die Wirksamkeit des unterhalb der Oberfläche den Maximalwert erreichenden p+-Bereichs 310 in dieser Hinsicht ist in Fig. 15-18 graphisch dargestellt.
- Mit dem unterhalb der Oberfläche den Maximalwert erreichenden p+-Bereich 310 und der Epitaxialschicht vom n- Typ mit einer Dotierungskonzentration und Dicke, wie beschrieben, weist ein beispielhafter MOSFET mit Bezug auf Fig. 15 und 16 eine Durchbruchdrainspannung von ungefähr 118 Volt auf, wie am Punkt 410 dargestellt. Unter den sich ergebenden Drainlawinenbedingungen nimmt der Lawinenstromfluss linear und im Wesentlichen mit geringem zusätzlichen Anlegen einer Drainspannung zu. Es wird jedoch keine "Snap-back"-Eigenschaft beobachtet.
- Im Gegensatz dazu ist ohne den stark dotierten p+-Bereich 310 die Draindurchbruchspannung des Bauelements, wie am Punkt 410 dargestellt, mit ungefähr 122 Volt geringfügig höher. Unter den sich ergebenden Drainlawinenbedingungen, wenn die Drainspannung geringfügig zunimmt, "springt" jedoch die Drainspannung des Bauelements am Punkt 420 plötzlich zurück. Dieses "Snap-back" ist für die Aktivierung des parasitären Bipolartransistors charakteristisch. Unter der Snap-back-Bedingung nimmt der Lawinenstrom weiter drastisch zu, während die Drainspannung etwas abfällt, aufgrund der Anwesenheit des parallelen Stromflussweges in den Sourcebereich der MOSFET-Zelle durch den parasitären Bipolartransistor. Da die Snap-back- Bedingung bei einem relativ hohen Lawinenstromfluss von 0,2 mA pro Mikrometer in diesem speziellen Ausführungsbeispiel auftritt, wird das Bauelement hinsichtlich physikalischer Zerstörung stark gefährdet. Die Zugabe einer Dotierungssubstanz in die Basis des parasitären Bipolartransistors durch das flache Substrat 95 führt beispielsweise zum Snap-back, der bei noch höheren Lawinenströmen auftritt.
- Mit dem Hinzufügen des unterhalb der Oberfläche den Maximalwert erreichenden p+-Bereichs 310 wird die Durchbruchdrainspannung des Bauelements um ungefähr 4-5 Volt verringert, was geringer als 5% ist, im Vergleich zu dem Ausführungsbeispiel ohne den Bereich 310 unterhalb der Oberfläche. Diese sehr geringfügige Verringerung ist jedoch ein mehr als annehmbarer Kompromiss für die wesentlich verbesserte beobachtete Bauelementrobustheit.
- Mit Bezug auf Fig. 17 und 18 findet eine maximale Ionisation unter Drainlawinenbedingungen bei einer Drainspannung von 117,7 Volt für die Zelle von Fig. 12-14 zwischen etwa den X-Koordinaten 7-8 u und den Y-Koordinaten 2,5-4 u statt. In Fig. 18 entspricht die horizontale Achse der X-Koordinatenachse von Fig. 17 und die vertikale Achse entspricht der Y-Koordinatenachse von Fig. 17. Fig. 17 und 18 demonstrieren, dass die Spitzenionisation im Wesentlichen auf den zentralen Zellenbereich eingeschränkt ist und wesentlich unterhalb der oberen Oberfläche des Wafers liegt anstatt im Bereich unter und benachbart zu dem Sourcebereich 15 und dem Kanalbereich 65. Wie in Fig. 18 gezeigt, wird folglich der Lawinenstromfluss, der durch die Stromlinien 430 dargestellt ist, effektiv unter dem Sourcebereich 15 entfernt und wird im zentralen Zellenbereich konzentriert. Die Drängung der Stromlinien im zentralen Zellenbereich weist darauf hin, dass die elektrische Feldintensität im zentralen Zellenbereich und nicht im Sourcebereich 15 und Kanalbereich 65 konzentriert ist. Das Zusammenlaufen und die Drängung der Stromlinien am Punkt 435 an der oberen Oberfläche, der ungefähr der Y- Koordinate 0 und der X-Koordinate 7,5 entspricht, weist ferner darauf hin, dass der Fluss von im Wesentlichen dem gesamten Lawinendurchbruchstrom im zentralen Zellenbereich liegt. Somit konzentriert der bevorzugte unterhalb der Oberfläche den Maximalwert erreichende p+-Bereich 30 wie der an der Oberfläche den Maximalwert erreichende p+- Bereich 250 effektiv die elektrische Feldintensität im zentralen Zellenbereich und vom Sourcebereich 15 und Kanalbereich 65 entfernt, leitet den Lawinenstromfluss in den zentralen Zellenbereich um und leitet den Punkt des Lawinendurchbruchs dorthin um. Folglich verbessert er die Robustheit des Bauelements beträchtlich.
- Die vorliegende Erfindung verwendet die vorstehenden Modifikationen in Kombination mit dem üblicherweise verwendeten p+-Bereich 95 des flachen Substrats. Mit Bezug auf Fig. 19-20 ist eine vertikale, planare n-Kanal-MOSFET- Zelle vom Anreicherungstyp, die ein weiteres bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung beinhaltet, dargestellt. In der Zelle von Fig. 19 wird ein unterhalb der Oberfläche den Maximalwert erreichender, stark dotierter p+-Bereich 310, der zu demselben Bereich identisch ist, der in der Zelle von Fig. 12 verwendet wird, im zentralen Zellenbereich in Kombination mit dem flachen p+-Bereich 95 verwendet, der üblicherweise in MOSFET- Zellenkonstruktionen des Standes der Technik verwendet wird. Alternativ könnte ein an der Oberfläche den Maximalwert erreichender Bereich, wie z. B. der Bereich 250 von Fig. 7, anstelle des Bereichs 310 verwendet werden. Der flache p+-Bereich 95 wird in das p-Substrat 20 in typischer Weise eingeführt. Der unterhalb der Oberfläche den Maximalwert erreichende p+-Bereich 310 wird vorzugsweise in derselben Weise eingeführt, die mit Bezug auf die Zelle von Fig. 12 erörtert wurde. In diesem Fall wird der p+-Bereich 310 vorzugsweise spät bei dem Fertigungsprozess entweder direkt vor oder direkt nach dem flachen p+-Bereich 95 eingeführt. Die Konzentrationen und Tiefen des zentralen p+-Bereichs 310 sind geeignet, wie mit Bezug auf die Zelle von Fig. 12 erörtert.
- Der flache p+-Bereich 95 wird mit einer Spitzenoberflächenkonzentration in der Größenordnung von ungefähr 1-2 · 1019 Atomen pro Kubikzentimeter dotiert, was innerhalb eines typischen Umfangs für solche Bereiche liegt. Der p+-Bereich 95 erstreckt sich in den p- Substratbereich 20 auf eine Tiefe von ungefähr 1, 2 u in dem speziellen gezeigten Ausführungsbeispiel. Wie jedoch bekannt ist, können der flache p+-Bereich 95 und der p- Substratbereich 20 in Abhängigkeit von den gewünschten Bauelementeigenschaften und -abmessungen entweder flacher oder tiefer sein. Wie bei der Zelle von Fig. 12 weist der zentrale p+-Bereich 310 vorzugsweise eine Spitzendotierungskonzentration von ungefähr 5 · 1018 Atomen pro Kubikzentimeter in einer Tiefe von ungefähr 1 u unterhalb der oberen Oberfläche des Wafers auf. Die Spitzenkonzentration kann jedoch nach Bedarf nach oben oder nach unten eingestellt werden, um die Aufgaben der Erfindung zu lösen, ebenso wie die Tiefe der Spitzenkonzentration. Im Allgemeinen ist eine Spitze unterhalb der Oberfläche im Bereich von 0,8-1,4 u geeignet, um die gewünschten Effekte bereitzustellen, wenn, wie hier, der Übergang des p-Substrats 20 in der Größenordnung von 2,5 u tief ist. Der Sourcepol 15, der epitaxiale Drainbereich 25 und das n+-Substrat 30 sind alle dieselben wie mit Bezug auf die Zelle von Fig. 12 beschrieben.
- Mit Bezug auf Fig. 20 führt die Kombination des unterhalb der Oberfläche den Maximalwert erreichenden p+-Bereichs 310 im zentralen Zellenbereich und des flachen p+-Bereichs 95 zu einem Dotierungskonzentrationsprofil mit einer Doppelspitze. Eine erste Spitze tritt am Punkt 450 an der oberen Oberfläche des Wafers auf und liegt an der Spitzenoberflächenkonzentration des flachen p+-Bereichs 95. Eine zweite Spitze tritt am Punkt 460 unterhalb der oberen Oberfläche auf und liegt an der zusätzlichen Spitzendotierungskonzentration in jenem Bereich, der dem p+-Bereich 310 entspricht. Die Konzentration im zentralen Zellenbereich nimmt dann ab und geht in das p-Substrat 20 am Punkt 470 in einer Tiefe von ungefähr 1,7-1,8 u über. Das p-Substrat geht in einen metallurgischen Übergang mit dem epitaxialen Drainbereich 25 vom n-Typ am Punkt 480 in einer Tiefe von ungefähr 2,5 u über. Die Linien 490 und 500 stellen die Dotierungskonzentrationsprofile des epitaxialen Drainbereichs 25 vom n-Typ bzw. des n+-Substratbereichs 30 dar, die im Wesentlichen dieselben wie mit Bezug auf Fig. 8 und 14 beschrieben sind.
- Die Zelle von Fig. 19 und 20 ist zur Verwendung in MOSFETs mit sehr hoher Leistung, in denen der p-Substratbereich 20 unterhalb des Sourcepols 15 etwas tiefer sein kann als in Bauelementen mit niedrigerer Leistung, besonders vorteilhaft. Das p-Substrat kann in diesem Fall einen seitlich breiteren Basisbereich des parasitären Bipolartransistors aufweisen, der die Aktivierung des parasitären Bipolartransistors verstärken kann. In solchen MOSFET-Zellen kann es erwünscht sein, eine zusätzliche Dotierung im Basisbereich des parasitären Bipolartransistors durch den flachen p+-Bereich 95 bereitzustellen, um das Verhindern der Aktivierung des parasitären Bipolartransistors zu unterstützen.
- Die Kombination des unterhalb der Oberfläche den Maximalwert erreichenden p+-Bereichs 310 im zentralen Zellenbereich und des flachen p+-Bereichs 95 ist beim wesentlichen Verhindern eines Lawinenstromflusses in die Basis des parasitären Bipolartransistors, beim Verhindern der Aktivierung des parasitären Bipolartransistors durch irgendeinen Lawinenstrom, welcher auch immer in der Basis fließen kann, und beim wesentlichen Konzentrieren der Intensität des elektrischen Feldes und des Lawinenstromflusses vom Sourcebereich 15 und Kanalbereich 65 weg und im zentralen Zellenbereich wirksam.
- Mit Bezug auf Fig. 21 befindet sich ein beispielhafter MOSFET mit einer Epitaxialdicke und Dotierungskonzentration, wie in Verbindung mit der Zelle von Fig. 19 beschrieben, unter einer Drainlawinenbedingung bei einer Drainspannung von ungefähr 116 Volt. Unter der Drainlawine findet eine Spitzenionisation bei etwa den X- Koordinaten 7-8 u (dem Bauelementzentrum) und den Y- Koordinaten 2,5-4 u statt.
- Mit Bezug auf Fig. 22 entspricht die horizontale Achse der X-Koordinate von Fig. 21 und die vertikale Achse entspricht der Y-Koordinate von Fig. 21. Aus Fig. 21 und 22 ist folglich zu sehen, dass die Spitzenionisation in der Nähe des Substrat-Drainpol-Übergangs im zentralen Zellenbereich vom Sourcebereich 15 und Kanalbereich 65 entfernt stattfindet. Das Zusammenlaufen und die Drängung der Stromlinien im zentralen Zellenbereich weist darauf hin, dass das elektrische Feld im Wesentlichen im zentralen Zellenbereich und nicht im Source- und Kanalbereich konzentriert ist. Der Weg der Stromlinien 510 demonstriert, dass im Wesentlichen der gesamte Lawinenstromfluss im Wesentlichen von der Basis des parasitären Bipolartransistors unterhalb des Sourcepols 15 weg und in den zentralen Bereich der Zelle umgeleitet wird.
- Fig. 23 stellt eine Zelle von noch einem weiteren vertikalen, planaren n-Kanal-MOSFET vom Anreicherungstyp, der noch ein weiteres bevorzugtes Ausführungsbeispiel der Erfindung beinhaltet, dar. Die Zelle von Fig. 23 ist eine Variation der Zelle von Fig. 19 und 20 und, wenn nicht anders angegeben, gilt die Beschreibung der Zellen von Fig. 19 und 20 gleichermaßen für die Zelle von Fig. 23. Ein beispielhaftes Dotierungskonzentrationsprofil, das der Zelle von Fig. 23 entspricht, ist nicht dargestellt. Das Profil ist jedoch im Wesentlichen ähnlich zu dem in Fig. 20 gezeigten, außer dass der vertikale Abstand zwischen dem unterhalb der Oberfläche den Maximalwert erreichenden p+- Bereich 310 und dem metallurgischen Substrat-Drain-Übergang im zentralen Zellenbereich um die Linie 23-23' im Allgemeinen geringfügig kleiner ist als in den Zellen von Fig. 19-20.
- In der Zelle von Fig. 23 wird der Teil des p-Substrats 20 im zentralen Bereich der Zelle flacher gemacht als der Teil, der unter dem Source- und dem Kanalbereich liegt. Folglich ist der metallurgische Übergang zwischen dem p- Substrat 20 und dem epitaxialen Drainbereich 25 vom n-Typ im zentralen Zellenbereich flacher als in dem Bereich unterhalb des Sourcepols 15 und des Kanals 65. Dies erzeugt einen zusätzlichen gekrümmten Bereich 520 im Übergang zwischen dem p-Substrat 20 und dem Drainbereich 25 im zentralen Bereich der Zelle. Diese Krümmung des Substrat- Drain-Übergangs unterstützt gewöhnlich weiter die Konzentration der elektrischen Feldintensität im zentralen Bereich der Zelle und vom Sourcebereich 15 und Drainbereich 65 weg. In Kombination mit dem an der Oberfläche den Maximalwert ereichenden Bereich 250 oder dem unterhalb der Oberfläche den Maximalwert erreichenden p+-Bereich 310 mit oder ohne den flachen p+-Bereich 95 ist sie folglich beim Verhindern der Aktivierung des parasitären Bipolartransistors und beim Umlenken des Lawinenstromflusses in den zentralen Zellenbereich wirksam.
- Die Variation von Fig. 23 fügt eine zusätzliche Komplexität zum Fertigungsprozess hinzu, was das bevorzugte Ausführungsbeispiel von Fig. 19 nicht tut. Erstens muss die typische Maske des p-Substrats 20 geändert werden, um den zentralen Zellenbereich zu maskieren, wenn die Dotierungssubstanz des p-Substrats 20 zuerst eingeführt und eingetrieben wird. Eine zusätzlicher Maskierungs-, Implantations- und Treibvorgang ist dann erforderlich, um den flachen Teil des p-Substrats 20 zu erzeugen. Dieser zusätzliche Vorgang maskiert alles bis auf den zentralen Bereich der Zelle für eine relativ energiearme Implantation einer Dotierungssubstanz vom p-Typ. Eine Implantationsenergie von weniger als 100 keV, typischerweise 60-80 keV, könnte beispielsweise verwendet werden, um Bor mit einer Oberflächenkonzentration von ungefähr 2,5 · 10¹&sup7; Atomen pro Kubikzentimeter zu implantieren. Eine Standardtreibtemperatur und -Zeit würden dann verwendet werden, um den flachen p-Substrat-Übergang in eine nahezu endgültige Tiefe von ungefähr 1,5 u zu bringen. Eine zusätzliche Bearbeitung, die mit dem unterhalb der Oberfläche den Maximalwert erreichenden p+- Bereich 310 und dem flachen p+-Bereich 95 verbunden ist, beeinflusst auch die Endübergangstiefe geringfügig. Überdies kann diese Übergangstiefe relativ zu den Tiefen des p+-Bereichs 310, des flachen p+-Bereichs 95 und des p- Substratbereichs 20 eingestellt werden, um den gewünschten Effekt zu optimieren.
- Fig. 24 und 25 stellen noch eine weiteren Zelle eines vertikalen n-Kanal-MOSFET vom Anreicherungstyp dar, der ein weiteres bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung beinhaltet. Im Gegensatz zu den vorherigen Ausführungsbeispielen ist diese Zelle jedoch nicht-planar und verwendet eine Struktur eines isolierten Gates vom Grabentyp. Die Herstellung von MOSFETs und anderen Halbleiterbauelementen mit isolierten Gates vom Grabentyp ist Fachleuten gut bekannt und die Einzelheiten müssen hierin nicht dargelegt werden. Für die Zwecke der vorliegenden Erfindung besteht im Wesentlichen der einzige Unterschied zwischen einer Zellenkonstruktion mit einer Gestalt eines isolierten Gates mit planarer oberer Oberfläche und einer mit einer Gestalt eines isolierten Gates vom Grabentyp darin, dass der Kanalbereich 65 von der oberen Oberfläche des Wafers zu einem Bereich unterhalb der Oberfläche des Wafers verlagert ist. In beiden Fällen ist der Kanalbereich 65 immer noch durch den Bereich benachbart zur Gatestruktur und zwischen dem Sourcebereich 15 und dem äußeren Umfang des Bereichs des p-Substrats 20 festgelegt, wo er einen Übergang mit dem epitaxialen Drainbereich 25 vom n-Typ erreicht.
- Wie bei den planaren Ausführungsbeispielen wird eine zusätzliche p+-Dotierungssubstanz in den zentralen Zellenbereich eingeführt, um die elektrische Feldintensität und den Lawinenstromfluß in diesem Bereich und vom Sourcebereich 15 und Kanalbereich 65 entfernt zu konzentrieren. Wie in Fig. 24 gezeigt, kann eine Kombination eines an der Oberfläche den Maximalwert erreichenden p+-Bereichs 250, wie bei der Zelle von Fig. 7, und eines unterhalb der Oberfläche den Maximalwert erreichenden p+-Bereichs 310, wie bei der Zelle von Fig. 12, verwendet werden. Alternativ kann einer allein verwendet werden, wobei die Konzentrationen und Tiefen ausgewählt werden, um die gewünschten Effekte zu erzeugen. Obwohl der an der Oberfläche den Maximalwert erreichende p+-Bereich 250 ähnlich dem üblicherweise verwendeten flachen p+-Bereich 95, der im bevorzugten Ausführungsbeispiel von Fig. 19 dargestellt ist, seitlich ausgedehnt werden kann, muß zusätzliche Sorgfalt angewendet werden, um zu verhindern, dass sich der flache p+-Bereich 95 in den Gatebereich 65 erstreckt, was sich auf die Durchsteuer- oder Schwelleneigenschaft des Bauelements nachteilig auswirkt.
- Fig. 25 zeigt ein beispielhaftes Dotierungsprofil durch das Zentrum der Zelle von Fig. 24 im Wesentlichen entlang der Linie 24-24'. Wie ersichtlich ist, ist das beispielhafte Dotierungsprofil von Fig. 25 im Wesentlichen identisch zu dem in Fig. 20 gezeigten und die Fig. 20 entsprechende Beschreibung ist gleichermaßen mit Bezug auf Fig. 25 anwendbar.
- Die Merkmale, die die vorliegende Erfindung kennzeichnen, wurden im einzelnen in Verbindung mit einer Anzahl von alternativen bevorzugten Ausführungsbeispielen beschrieben. Die Beschreibungen der bevorzugten Ausführungsbeispiele sollen vielmehr beispielhafter als einschränkender Art sein. Zahlreiche Änderungen und Variationen sind für Fachleute ersichtlich. Unter diesen befinden sich die Wahl der Dotierungsspezies und -konzentrationen; Variationen in den Übergangs- und Spitzenkonzentrationstiefen; alternative Konfigurationen von Bauelementen als n-Kanal- oder p-Kanal- Bauelemente; alternative Konfigurationen von Bauelementen als Bauelemente vom Anreicherungs- oder Verarmungstyp; der Austausch von planaren isolierten Gates und jenen vom Grabentyp; alternative Konfigurationen von Bauelementen als Halbleiterbauelemente mit 3 oder 4 Schichten; und eine alternative Konfiguration von Bauelementen als DMOS- oder herkömmliche MOS-Strukturen. Alle von diesen sowie andere Änderungen und Variationen, die die Merkmale, Eigenschaften und Aufgaben der vorliegenden Erfindung verkörpern, sollen innerhalb des Schutzbereichs der in den beigefügten Ansprüchen definierten Erfindung liegen.
Claims (12)
1. Feldeffekt-Halbleiterbauelement mit isoliertem Gate
mit:
einem Halbleiterchip mit einer oberen Oberfläche und
einer unteren Oberfläche;
einem Drainbereich (25), der sich von der oberen
Oberfläche in den Chip erstreckt und mit einer Spezies von
einem ersten Leitfähigkeitstyp dotiert ist;
einem Substratbereich (20), der mit Verunreinigungen
von einem zweiten Leitfähigkeitstyp dotiert ist und sich
auf einer bestimmten Tiefe in den Drainbereich erstreckt;
einem Sourcebereich (15) vom ersten Leitfähigkeitstyp,
der sich im Substratbereich befindet, vom Drainbereich
beabstandet ist und sich zur oberen Oberfläche des Chips
erstreckt;
einem Kanalbereich (65) des Substratbereichs, der sich
zwischen dem Source- und dem Drainbereich erstreckt, und
einer Struktur eines isolierten Gates (40), die über dem
Kanalbereich liegt;
und wobei der Substratbereich einen ersten zusätzlich
dotierten Teil (95) aufweist, der vom Kanalbereich
beabstandet ist und sich unterhalb eines Teils des
Sourcebereichs erstreckt, wobei der erste zusätzlich
dotierte Teil mit dem zweiten Leitfähigkeitstyp in einer
größeren Nettodotierungskonzentration dotiert ist als der
Rest des Substratbereichs;
dadurch gekennzeichnet, dass ein zweiter zusätzlich
dotierter Teil (310, 250) des Substratbereichs im ersten
zusätzlich dotierten Teil ausgebildet ist, wobei der zweite
zusätzlich dotierte Teil mit dem zweiten Leitfähigkeitstyp
dotiert ist, um eine größere Nettodotierungskonzentration
als der Rest des ersten zusätzlich dotierten Bereichs in
einer Tiefe unterhalb der oberen Oberfläche
bereitzustellen, wobei sich der zweite zusätzlich dotierte
Teil höchstens nur teilweise unterhalb des Sourcebereichs
erstreckt, wobei, wenn das Bauelement in einer
Sperrbetriebsart unter einer Drainlawinenbedingung
betrieben wird, die resultierende elektrische
Feldintensität und der Lawinenstromfluss im Wesentlichen in
der Nähe des zweiten zusätzlich dotierten Teils
konzentriert werden, der sich nicht so weit unterhalb des
Sourcebereichs erstreckt, um den Fluss des
Lawinendurchbruchstroms in der Nähe des Source- und des
Kanalbereichs umzuleiten, und die Aktivierung des
parasitären Bipolartransistors mit benachbarten Bereichen
des Sourcepols, des Substrats und des Drainpols gesperrt
wird.
2. Bauelement nach Anspruch 1, wobei die zusätzliche
Dotierung des zweiten zusätzlich dotierten Teils (310) eine
maximale Konzentration unterhalb der oberen Oberfläche
erreicht, so dass eine erste Spitze im
Dotierungskonzentrationsprofil bezüglich der Tiefe (450) an
der oberen Oberfläche, die sich aus der Dotierung des
ersten zusätzlich dotierten Teils ergibt, und eine zweite
Spitze in der Dotierungsprofilkonzentration bezüglich der
Tiefe (460) unterhalb der oberen Oberfläche, die sich aus
der Dotierung des zweiten zusätzlich dotierten Teils
ergibt, vorliegen.
3. Bauelement nach Anspruch 2, wobei der Substratbereich
2,5 um tief ist und die zusätzliche Dotierung des zweiten
zusätzlich dotierten Bereichs im Bereich von 0,8 bis 1,4 um
unterhalb der oberen Oberfläche ein Maximum erreicht.
4. Bauelement nach Anspruch 2, wobei die zweite Spitze in
der Dotierungsprofilkonzentration eine Konzentration von 5
· 10¹&sup8; Atomen pro Kubikzentimeter in einer Tiefe von 1 um
ist.
5. Bauelement nach Anspruch 1, wobei die zusätzliche
Dotierung des zweiten zusätzlich dotierten Teils (250) an
der oberen Oberfläche maximal ist.
6. Bauelement nach einem vorangehenden Anspruch, wobei
der erste zusätzlich dotierte Teil (95) mit einer maximalen
Konzentration an der oberen Oberfläche in der Größenordnung
von 1 bis 2 · 10¹&sup9; Atomen pro Kubikzentimeter dotiert ist.
7. Bauelement nach Anspruch 5, wobei die maximale
Konzentration der Dotierungssubstanz des zweiten zusätzlich
dotierten Bereichs 5 · 10¹&sup9; Atome pro Kubikzentimeter ist.
8. Bauelement nach einem vorangehenden Anspruch, wobei
sich der zweite zusätzlich dotierte Bereich auch tiefer in
das Substrat erstreckt als der erste zusätzlich dotierte
Bereich.
9. Bauelement nach Anspruch 1, wobei sich der Teil des
Substratbereichs, der unter dem Sourcebereich liegt, in den
Drainbereich in eine erste Tiefe erstreckt, und der Teil
des Substrats, der unter dem zweiten zusätzlich dotierten
Teil liegt, sich in den Drainbereich in eine zweite Tiefe
erstreckt, die flacher ist als die erste Tiefe, wobei in
dem Übergang zwischen dem Substratbereich und dem
Drainbereich in der Nähe des zweiten zusätzlich dotierten
Teils eine Krümmung vorliegt, die die Intensität des
elektrischen Feldes in der Nähe des zweiten zusätzlich
dotierten Teils unter einer Drainlawinenbedingung weiter
konzentriert.
10. Bauelement nach Anspruch 2, wobei die erste
Spitzenkonzentration größer ist als die zweite
Spitzenkonzentration.
11. Bauelement nach Anspruch 10, wobei die erste
Spitzenkonzentration etwa 2 bis 4-mal größer ist als die
zweite Spitzenkonzentration.
12. Bauelement nach Anspruch 11, wobei die erste
Spitzenkonzentration im Bereich von etwa 10¹&sup9; bis 10²&sup0;
Atomen pro Kubikzentimeter liegt und die zweite
Spitzenkonzentration im Bereich von etwa 5 · 10¹&sup8; bis 5 ·
10¹&sup9; Atomen pro Kubikzentimeter liegt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US1995/014294 WO1997016853A1 (en) | 1995-11-02 | 1995-11-02 | Insulated gate semiconductor devices with implants for improved ruggedness |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69530517D1 DE69530517D1 (de) | 2003-05-28 |
DE69530517T2 true DE69530517T2 (de) | 2003-12-24 |
Family
ID=22250084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69530517T Expired - Lifetime DE69530517T2 (de) | 1995-11-02 | 1995-11-02 | Halbleiteranordnung mit isoliertem gate mit implantaten für verbesserte robustheit |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0801817B1 (de) |
KR (1) | KR100360079B1 (de) |
DE (1) | DE69530517T2 (de) |
WO (1) | WO1997016853A1 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429481B1 (en) | 1997-11-14 | 2002-08-06 | Fairchild Semiconductor Corporation | Field effect transistor and method of its manufacture |
US6348712B1 (en) * | 1999-10-27 | 2002-02-19 | Siliconix Incorporated | High density trench-gated power MOSFET |
US7078296B2 (en) | 2002-01-16 | 2006-07-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFETs and methods for making the same |
US8310006B2 (en) * | 2009-09-21 | 2012-11-13 | Maxpower Semiconductor, Inc. | Devices, structures, and methods using self-aligned resistive source extensions |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4803532A (en) * | 1982-11-27 | 1989-02-07 | Nissan Motor Co., Ltd. | Vertical MOSFET having a proof structure against puncture due to breakdown |
JPS5998557A (ja) * | 1982-11-27 | 1984-06-06 | Nissan Motor Co Ltd | Mosトランジスタ |
JPS61156882A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | 二重拡散形絶縁ゲ−ト電界効果トランジスタ及びその製造方法 |
JP2724146B2 (ja) * | 1987-05-29 | 1998-03-09 | 日産自動車株式会社 | 縦形mosfet |
JPH0354868A (ja) * | 1989-07-21 | 1991-03-08 | Fuji Electric Co Ltd | Mos型半導体装置 |
JP2987875B2 (ja) * | 1990-04-28 | 1999-12-06 | 日本電気株式会社 | 縦型mos電界効果トランジスタの製造方法 |
JPH0461279A (ja) * | 1990-06-28 | 1992-02-27 | Nec Corp | 縦形mos電界効果トランジスタ |
JPH065868A (ja) * | 1992-06-19 | 1994-01-14 | Nec Yamagata Ltd | 半導体装置 |
JPH06163909A (ja) * | 1992-11-26 | 1994-06-10 | Nec Corp | 縦型電界効果トランジスタ |
-
1995
- 1995-11-02 KR KR1019970704523A patent/KR100360079B1/ko not_active Expired - Lifetime
- 1995-11-02 EP EP95939740A patent/EP0801817B1/de not_active Expired - Lifetime
- 1995-11-02 DE DE69530517T patent/DE69530517T2/de not_active Expired - Lifetime
- 1995-11-02 WO PCT/US1995/014294 patent/WO1997016853A1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
EP0801817A1 (de) | 1997-10-22 |
KR100360079B1 (ko) | 2003-03-15 |
EP0801817B1 (de) | 2003-04-23 |
DE69530517D1 (de) | 2003-05-28 |
WO1997016853A1 (en) | 1997-05-09 |
KR987001137A (ko) | 1998-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AT404525B (de) | Leistungstransistorvorrichtung und verfahren zu deren herstellung | |
DE69938562T3 (de) | Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften | |
DE10217610B4 (de) | Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren | |
DE112014001838B4 (de) | Halbleitervorrichtung mit zwei Schottky-Übergängen | |
DE69414311T2 (de) | Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate | |
DE19701189B4 (de) | Halbleiterbauteil | |
DE102010039258B4 (de) | Transistorbauelement mit reduziertem Kurzschlussstrom | |
DE69419304T2 (de) | Bidirektionsperrender lateraler MOSFET mit verbessertem Einschaltwiderstand | |
DE69032496T2 (de) | Leistungshalbleiteranordnung | |
DE19629088A1 (de) | Vertikaler Siliziumcarbid-Feldeffekttransistor | |
DE102014104975B4 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE112014003712T5 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102011082290A1 (de) | Lateraler bipolartransistor mit isolierter gate-elektrode | |
DE112011100533T5 (de) | Halbleitervorrichtung | |
DE102005053487A1 (de) | Leistungs-IGBT mit erhöhter Robustheit | |
DE102014104061B4 (de) | Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen | |
EP0760528B1 (de) | Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss | |
DE102017219159A1 (de) | Halbleitervorrichtung und Fertigungsverfahren dafür | |
DE102013106946A1 (de) | Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements | |
EP0913000B1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
DE19738750B4 (de) | Hochspannungs-Leistungs-MOS-Vorrichtung | |
DE212021000529U1 (de) | Leistungshalbleitervorrichtung mit isolierter Graben-Gate-Elektrode | |
DE102021127759A1 (de) | Halbleitervorrichtung und Halbleitereinrichtung | |
DE102015118616B3 (de) | Latchup-fester Transistor | |
DE69930715T2 (de) | Elektronische Halbleiterleistung mit integrierter Diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Ref document number: 801817 Country of ref document: EP Representative=s name: , |