-
Die
vorliegende Erfindung betrifft einen Flash-EEPROM mit gesteuerter
Entladungszeit der Wortleitungen und Sourcepotentiale nach einem
Löschen.
-
Flash-EEPROMs
sind durch die Tatsache charakterisiert, daß alle Speicherzellen des Speicherfelds,
oder wenigstens große
Gruppen von ihnen (Speichersektoren), gleichzeitig elektrisch gelöscht werden
können.
-
Gemäß einer
bevorzugten Löschtechnik,
die beispielsweise im europäischen
Patent EP-A-750 314, eingereicht am 19. Juni 1995 im Namen desselben
Anmelders, beschrieben ist, wird ein Löschen der Speicherzellen des
Speicherfelds oder eines gegebenen Speichersektors durch Vorspannen
der Wortleitungen des Speicherfelds oder des Speichersektors mit
einer negativen Löschspannung
im Bereich von –8
V bis –12
V und durch Anlegen einer positiven Löschspannung von ungefähr 5 V an
die Sourceanschlüsse
der Speicherzellen durchgeführt.
-
Nach
dem Löschen
müssen
alle Wortleitungen und alle Sourceanschlüsse der Speicherzellen des
Speicherfelds oder des Speichersektors auf das Erdungspotential
gebracht werden. Dies enthält
das Entladen großer
Kapazitäten.
Tatsächlich
werden dann, wenn das Potential der Wortleitungen auf die negative
Löschspannung
gebracht wird, die Steuergate-Kapazitäten aller an die Wortleitungen
angeschlossenen Speicherzellen auf eine Spannung im Bereich von –8 V bis –12 V geladen;
gleichermaßen wird
dann, wenn das Potential der Sourceanschlüsse der Speicherzelle auf die
positive Löschspannung gebracht
wird, die Sourcekapazität
aller Speicherzellen auf eine Spannung von etwa 5 V geladen. In
einem Flash-EEPROM der Größe von einigen
Megabits kann die Summe der Steuergate-Kapazitäten sowie die Summe aller Sourcekapazitäten der
Speicherzellen in der Größenordnung
von einigen hundert Picofarad sein. Das schnelle Entladen von solchen
großen
Kapazitäten
gibt Anllaß zu
hohen Strömen,
die in den Metallleitungen fließen,
die die Leistungsversorgungsspannungen innerhalb der Speichervorrichtung
liefern. Zum Verhindern von Problemen einer Elektromigration in
solchen Metalleitungen müssen
diese mit einem offensichtlichen Erhöhen eines Chipbereichs überdimensioniert
werden.
-
Die
Patentanmeldung
EP 550 751 offenbart ein
Speicherzellenfeld, das in eine Vielzahl von Blöcken unterteilt ist. Zum neuen
Schreiben von Daten in einem Block (einem ausgewählten Block) wird ein fehlerhaftes
Schreiben oder Löschen
von Daten durch Anlegen einer Relaxationsspannung bzw. Einschwingvorgangsspannung
an den Sourceanschluß oder
das Steuergate der Speicherzelle in den anderen Blöcken (die
nicht ausgewählt
sind) verhindert, um die Spannung zwischen dem schwebenden Gate und
dem Sourceanschluß und
dem Drainanschluß zu entspannen
bzw. einer Relaxationsverarbeitung zu unterziehen. Beim Programmieren
wird ein fehlerhaftes Schreiben von Daten durch Ausgleichen des Sourceanschlusses
und des Drainanschlusses der Speicherzelle im nicht ausgewählten Block
zum Entspannen des elektrischen Feldes zwischen dem Steuergate und
dem Sourceanschluß und
dem Drainanschluß,
so daß kein
Kanalstrom fließt,
verhindert. Zum Ausführen
des Löschsystems
mit negativer Spannung wird eine Fehlfunktion einer nicht ausgewählten Zelle
durch Ausgleichen der Sourceleitung und der Datenleitung vor einem
Einstellen der Sourceleitung und der Wortleitung der Zelle im nicht
ausgewählten
Block und durch Löschen
des ausgeglichenen Zustands, nachdem ein Löschen ausgeführt ist,
verhindert.
-
Angesichts
des beschriebenen Standes der Technik ist es eine Aufgabe der vorliegenden
Erfindung, einen Flash-EEPROM zu schaffen, der durch das oben angegebene
Problem nicht beeinträchtigt ist.
-
Gemäß der vorliegenden
Erfindung wird eine solche Aufgabe mittels eines Flash-EEPROM gemäß Anspruch
1 erreicht.
-
Dank
der vorliegenden Erfindung ist es möglich, den Entladungsstrom
der Wortleitungskapazitäten
nach einem Löschimpuls
zu steuern. Auf diese Weise ist es möglich, Elektromigrationsprobleme
in den Metalleitungen zu vermeiden, die die Leistungsversorgungsspannungen
innerhalb des Flash-EEPROM liefern.
-
Der
Flash-EEPROM weist auch eine Source-Umschalteinrichtung auf, die
zu dem wenigstens einen Speichersektor gehört, zum Umschalten eines Potentials
einer gemeinsamen Sourceleitung, die Sourceelektroden der Speicherzellen
des Speichersektors miteinander verbindet, während des Löschimpulses vom Erdungspotential
zu einem positiven Potential.
-
Gemäß einem
bevorzugten Ausführungsbeispiel
weist die Source-Umschalteinrichtung
eine Source-Entladungseinrichtung auf, die durch die Steuerschaltung
der Einrichtung zum Steuern der Entladungszeit der Zeilen gesteuert
wird, um eine Entladungszeit der gemeinsamen Sourceleitung am Ende
des Löschimpulses
vom positiven Potential zum Erdungspotential zu steuern.
-
Auf
diese Weise kann auch der Entladungsstrom der Sourcekapazitäten der
Speicherzellen gesteuert werden. Es ist somit möglich, die in den Wortleitungskapazitäten gespeicherte
Ladung auszunutzen, um die Sourceleitungskapazitäten zu entladen.
-
Diese
und andere Merkmale und Vorteile der vorliegenden Erfindung werden
durch die folgende detaillierte Beschreibung eines bestimmten Ausführungsbeispiels
klarer gemacht werden, das als nicht beschränkendes Beispiel in bezug auf
die beigefügten
Zeichnungen beschrieben ist, wobei:
-
1 eine
schematische Draufsicht auf einen Flash-EEPROM gemäß der vorliegenden
Erfindung ist, die die Hauptaufbaublöcke zeigt;
-
2 ein
Diagramm einer Schaltung zum Steuern der Leistungsversorgung eines
Speichersektors des Flash-EEPROM ist;
-
3 ein
Diagramm ist, das einen Halbsektor des Flash-EEPPROM der 1 ist,
wobei eine Zeilendecodierschaltung zum Halbsektor gehört und Wortleitungsdioden
zu jeder Wortleitung des Halbsektors gehören;
-
4 ein
Diagramm einer Schaltung zum Steuern eines ersten Vorspannungssignals
für die Zeilendecodierschaltung
der 3 ist;
-
5 ein
Diagramm einer negativen Ladungspumpschaltung ist, die zu einem
Sektor des Flash-EEPROM gehört;
-
6 ein
Diagramm einer Schaltung zum Steuern des Potentials der Massenelektrode
der Wortleitungsdioden der 3 und der
Dioden der negativen Ladungspumpschaltung der 5 ist;
-
7 bis 10 Diagramme
einer Schaltung zum Steuern eines zweiten Vorspannungssignals für die Zeilendecodierschaltungen
sind;
-
11 und 12 Diagramme
einer Schaltung zum Steuern des Potentials einer gemeinsamen Sourceleitung
eines Halbsektors des Flash-EEPROM sind;
-
13 ein
schematisches Diagramm einer im Flash-EEPROM der 1 enthaltenen
Sequentialmaschine zum Steuern seines internen Betriebs ist;
-
14 ein
schematisches Diagramm eines Speicherregisters der Sequentialmaschine
der 13 ist;
-
15 ein
schematisches Diagramm eines RAM des sequentiellen Netzwerks der 13 ist;
-
16 ein
Ablaufdiagramm eines durch die Sequentialmaschine der 13 implementierten Löschalgorithmus
ist; und
-
17 ein
Zeitdiagramm einiger Signale des Flash-EEPROM am Ende eines Löschimpulses
ist.
-
1 ist
eine schematische Draufsicht auf einen Flash-EEPROM, wie beispielsweise
einen mit 4 MBit. Die Speichervorrichtung weist acht Speichersektoren
S1–S8
auf, von welchen jeder 512 kBits hat. Ein Speichersektor ist der
kleinste Teil der Speichervorrichtung, der einzeln gelöscht werden
kann.
-
Jeder
Sektor S1–S8
ist wiederum in zwei Halbsektoren unterteilt, nämlich einen rechten Halbsektor
S1R–S8R
und einen linken Halbsektor S1L–S8L.
Jeder Halbsektor enthält
256 Zeilen (Wortleitungen) WL0–WL255
und 1024 Spalten (Bitleitungen) BL0–BL1024 für eine Gesamtheit von 256 kBits.
-
Unter
der Annahme, daß der
Flash-EEPROM acht Ausgangsdatensignale (einen Ausgangsdatenbus mit
einer Breite von einem Byte) hat, sind die 2048 Bitleitungen jedes
Sektors miteinander in acht Gruppen von 256 Bitleitungen (vier Gruppen von
256 Bitleitungen pro Halbsektor) gruppiert, wobei jede Gruppe mit
einer jeweiligen Leseschaltung (nicht gezeigt) verbunden ist, deren
Ausgabe eines der acht Ausgangsdatensignale bildet.
-
Zu
jedem Halbsektor gehört
ein Zeilendecodierer RDR, RDL zum Auswählen einer Wortleitung unter
den 256 Wortleitungen WL0–WL256
und eine Source-Umschaltschaltung
SWR, SWL zum Umschalten des Potentials einer gemeinsamen Sourceleitung
SOR, SOL, mit welcher die Sourceelektroden aller Speicherzellen
im jeweiligen Halbsektor verbunden sind (siehe auch 3).
-
Eine
negative Ladungspumpschaltung NP1–NP8 gehört zu einem jeweiligen Sektor
S1–S8; die
detaillierte Struktur einer der acht negativen Ladungspumpschaltungen
NP1–NP8
ist in 5 gezeigt. In jedem Sektor erzeugt die jeweilige
negative Ladungspumpschaltung eine negative Spannung VP1–VP8, die
zu allen Wortleitungen WL0–WL256 der
rechten und linken Halbsektoren durch jeweilige Dioden zugeführt wird
(die, wie es in 3 gezeigt ist, P-Kanal-MOSFETs
in Diodenschaltung sind), die in Reihe zu einer jeweiligen Wortleitung
geschaltet sind. Diese Dioden sind in
-
1 durch
zwei Blöcke
DR und DL schematisch gezeigt. Ebenso gehört eine Schaltung DW1–DW8 zum
Steuern des Potentials der Wanne (der Massenelektrode) der P-Kanal-MOSFETs
in Diodenschaltung, die zu den Wortleitungen gehören, zu einem jeweiligen Sektor;
die Schaltungen DW1–DW8 steuern
auch das Potential der Wanne (der Massenelektrode) der MOSFETs in
den letzten Stufen der negativen Ladungspumpschaltungen NP1–NP8 (5).
-
Weiterhin
gehört
zu jedem Sektor, selbst wenn es in 1 nicht
gezeigt ist, eine Schaltung zum Steuern einer Sektoren-Versorgungsspannung VPCXS1–VPCXS8
für den
jeweiligen Sektor S1–S8. Eine
solche Sektorenversorgungsspannung VPCXS1–VPCXS8 versorgt die Zeilendecodierer RDR,
RDL und die Schaltung DW1–DW8.
-
2 zeigt
die detaillierte Struktur einer der acht Schaltungen zum Steuern
der Sektorenversorgungsspannung von einem der acht Sektoren S1–S8. Im
wesentlichen läßt die Schaltung
zu, die Sektorenversorgungsspannung VPCXSi (i = 1... 8) zwischen
einer externen Leistungsversorgung VDD der Speichervorrichtung (typischerweise
eine 5 V-Leistungsversorgung) und einer internen Leistungsversorgungsspannung
VPCX (die ein globales Signal für
die gesamte Speichervorrichtung ist) umzuschalten. Die interne Leistungsversorgungsspannung
VPCX wird wiederum zwischen der externen Leistungsversorgungsspannung
VDD und einer durch eine Gruppe von positiven Ladungspumpschaltungen
PP erzeugten positiven Ausgangsspannung V1 umgeschaltet (Schalter
S1).
-
Die
Schaltung der 2 weist einen Latch L1, einen
Inverter I1 und eine Ausgangsstufe OS1 auf. Der Latch L1 weist zwei
P-Kanal-MOSFETs M70, M71 in Kreuzschaltung auf; zwei N-Kanal-MOSFETs M72,
M73 sind zwischen der Drainelektrode von M70 und Erde parallelgeschaltet;
zwei N-Kanal-MOSFETs M74, M75 sind zwischen dem Drainanschluß von M71
und Erde in Reihe geschaltet. Die Ausgangsstufe OS1 weist einen
stark leitenden P-Kanal-MOSFET M1 mit einem Sourceanschluß auf, der
mit VPCX verbunden ist, und einen N-Kanal-MOSFET M2 mit einem Sourceanschluß, der mit
VDD verbunden ist. Das Umschalten von VPCXSi (i = 1... 8) wird durch zwei
logische Signale gesteuert, nämlich
LSi und VPCXH. LSi ist ein Sektorenauswahlsignal, das die Auswahl
des Sektors Si zuläßt. VPCXH
ist ein Signal, das die Kommutierung des Schalters S1 steuert; VPCXH
wird durch eine in 13 gezeigte Sequentialmaschine
erzeugt, die in der Speichervorrichtung zum Steuern ihres internen
Betriebs enthalten ist. Die durch die Gruppe von positiven Ladungs pumpschaltungen
PP erzeugte Spannung V1 kann drei unterschiedliche Werte annehmen,
nämlich
12 V in einem PROGRAMM-Mode, 7 V, während des Schritts zum VERIFIZIEREN
EINES PROGRAMMIERTEN BYTES nach jedem Programmierimpuls (im Spielraummode
zum Lesen der programmierten Speicherzellen) und 4 V während des
Schritts zum VERIFIZIEREN EINES GELÖSCHTEN BYTES, der nach jedem
Löschimpuls
ausgeführt
wird, wie es im folgenden beschrieben wird (für einen Spielraummode zum Lesen
der gelöschten
Speicherzellen).
-
Wenn
VPCXH ="0" gilt, d.h. im LESE-Mode und
im LÖSCH-Mode,
gilt unabhängig
von LSi VPCX = VDD und VPCXSi = VPCX = VDD. Wenn VPCXH ="1" gilt, d.h. im PROGRAMM-Mode, im Mode
zum VERIFIZIEREN EINES PROGRAMMIERTEN BYTES und im Mode zum VERIFIZIEREN
EINES GELÖSCHTEN
BYTES, gilt VPCX = V1. Wenn LSi ="0" gilt
(d.h. wenn ein Sektor Si nicht ausgewählt ist), dann ist VPCXSi über M2 mit
VDD verbunden; unterschiedlich davon gilt dann, wenn LSi = "1" gilt (d.h. wenn ein Sektor Si ausgewählt ist),
VPCXSi = VPCX = V1.
-
3 zeigt
die detaillierte Struktur von einem der sechzehn Halbsektoren der
Speichervorrichtung, nämlich
eines rechten Halbsektors SiR (i = 1... 8), und der jeweiligen Zeilendecodierschaltung RDR.
Die linken Halbsektoren SiL und die zugehörigen Zeilendecodierschaltungen
RDL sind in bezug auf ihre Struktur identisch. Die Zeilendecodierschaltung
RDR verwendet ein herkömmliches
Decodierschema mit zwei Pegeln: die 256 Wortleitungen WL0–WL256 sind
zusammen in 32 Gruppen von jeweils acht Wortleitungen gruppiert.
Zwei Gruppen von Auswahlsignalen eines ersten Pegels LX... LX', LY... LY' lassen zusammen
mit dem Sektorenauswahlsignal LSi die Auswahl einer Gruppe von acht Wortleitungen
unter den 32 Gruppen zu. Eine Gruppe von acht Auswahlsignalen des
zweiten Pegels P0–P7
läßt die Auswahl
einer Wortleitung in der ausgewählten
Gruppe von acht Wortleitungen zu. Die Auswahlsignale des ersten
Pegels LX... LX',
LY... LY' und die
Sektorenauswahlsignale LSi steuern jeweilige in Reihe geschaltete
N-Kanal-MOSFETs M3–M6, die
für eine
Gruppe von acht Wortleitungen gemeinsam sind. Innerhalb jeder Gruppe
von acht Wortleitungen steuern die Auswahlsignale des zweiten Pegels
P0–P7
jeweilige N-Kanal-MOSFETs
M3, und zwar einen für
jede Wortleitung, welche eine Sourceelektrode haben, die gemeinsam
an die Drainelektrode des jeweiligen MOSFET M4 angeschlossen ist, der
zu der Gruppe von acht Wortleitungen gehört. Für jede Wortleitung ist ein
P-Kanal-MOSFET M7 zwischen der Sektorenversorgungsspannung VPCXSi und
dem Drainanschluß des
jeweiligen MOSFET M3 angeschlossen. Für eine gege bene Wortleitung
bilden die MOSFETs M3–M7
eine NOR-Schaltung (keine vollständige
CMOS-Schaltung): M7 ist ein Pull-Up-Transistor und wird durch ein
Signal PGi gesteuert, das für
den gesamten Sektor Si gemeinsam ist; das Signal PGi wird wiederum
durch die Schaltung der 4 gesteuert, die im folgenden
beschrieben wird. Für
jede Wortleitung versorgt die Ausgabe einer jeweiligen der NOR-Schaltungen
einen End-Inverter I9, der eine jeweilige Wortleitung treibt. Der End-Inverter
I9 weist einen P-Kanal-MOSFET M8, einen P-Kanal-Abreicherungs-MOSFET
M9 und einen N-Kanal-MOSFET M10 auf, die zwischen VPCXSi und Erde
in Reihe geschaltet sind; die MOSFETs M8 und M10 werden durch die
Ausgabe der jeweiligen NOR-Schaltung
M3–M7
gesteuert, die zur jeweiligen Wortleitung gehört, während der MOSFET M9 durch ein
Signal VDEP gesteuert wird, das allen Sektoren der Speichervorrichtung
gemeinsam ist und das durch die in den 7–10 gezeigte
Schaltung gesteuert wird, die im folgenden beschrieben wird.
-
In 3 sind
auch zwei Bitleitungen BL0 und BL1024 gezeigt, und acht Speicherzellen
MC, die durch MOS-Transistoren mit schwebendem Gate mit einer Steuergateelektrode
gebildet sind, die mit einer jeweiligen Wortleitung verbunden ist,
einer Drainelektrode, die mit einer jeweiligen Bitleitung verbunden ist,
und einer Sourceelektrode, die mit einer gemeinsamen Sourceleitung
SOR verbunden ist, mit welcher auch die Sourceelektroden aller anderen
Speicherzellen des Halbsektors verbunden sind. Ebenso sind in 3 vier
P-Kanal-MOSFETs DR0, DR7, DR248, DR255 in Diodenschaltung zu sehen,
die jeweils zwischen einer jeweiligen Wortleitung WL0, WL7, WL248,
WL255 in Reihe geschaltet sind, und die negative Spannung VPi, die
durch die jeweilige Ladungspumpschaltung NPi erzeugt wird, die zum Speichersektor
Si gehört.
Die Wanne (die Massenelektrode) der MOSFETs in Diodenschaltung DR0, DR7,
DR248, DR255 wird durch das Signal DWSi gesteuert, das durch die
Schaltung DWi (6) erzeugt wird, die zum Speichersektor
Si gehört.
-
4 zeigt
die detaillierte Struktur der Schaltung zum Steuern des Signals
PGi, das alle Pull-Up-P-Kanal-MOSFETs P2 der Zeilendecodierer RDR,
RDL des Sektors Si steuert. Die Schaltung weist zwei P-Kanal-MOSFETs
in Kreuzschaltung M76, M77 auf. M76 ist in einem ersten Schaltungszweig
enthalten, der zwei in Reihe geschaltete N-Kanal-MOSFETs M78, M79
aufweist, die jeweils durch das Sektorenauswahlsignal LSi und durch
das in Zusammenhang mit der Schaltung der 2 erwähnte Signal
VPCXH gesteuert werden. M77 gehört
zu einem anderen Schaltungszweig, der eine Stromspiegelschaltung 100 aufweist.
Die Stromspiegelschaltung 100 weist einen ersten Schaltungszweig
auf, der einen P-Kanal-MOSFET M80 und einen P-Kanal-Verarmungs-MOSFET M81 enthält, die
in Reihe geschaltet sind, und einen zweiten Schaltungszweig, der
einen P-Kanal-MOSFET in Diodenschaltung M82, einen P-Kanal-MOSFET
M83 und einen N-Kanal-MOSFET in Diodenschaltung M84 enthält, die
in Reihe geschaltet sind. Der Drainanschluß von M82 steuert das Signal
PGi. Ebenso mit M77 verbunden sind zwei parallelgeschaltete N-Kanal-MOSFETs M85,
M86, die jeweils durch die logischen Komplemente LSiN, VPCXHN der
Signale LSi und VPCXH gesteuert werden. Das Signal PGi ist weiterhin über zwei
parallelgeschaltete N-Kanal-MOSFETs M11, M87 mit der Erdung gekoppelt,
die jeweils durch die Signale VPCXHN, LSiN gesteuert werden.
-
Im
LESE-Mode und im LÖSCH-Mode
ist dann, wenn VPCXH ="0" gilt, M79 ausgeschaltet
und sind M86 und M11 eingeschaltet; die Stromspiegelschaltung 100 ist
deaktiviert und PGi ist durch M11 an die Erdung gebunden. Im PROGRAMM-Mode
ist dann, wenn VPCXH ="1" gilt, M79 eingeschaltet
und ist M11 ausgeschaltet; wenn der Speichersektor Si nicht ausgewählt ist,
d.h. LSi ="0", ist M78 ausgeschaltet
und sind M85 und M87 eingeschaltet: die Stromspiegelschaltung 100 ist
deaktiviert und PGi ist durch M87 an die Erdung gebunden; wenn statt
dessen der Speichersektor Si ausgewählt ist, d.h. LSi ="1", ist M78 eingeschaltet, ist M85 ausgeschaltet und
ist M87 ausgeschaltet; die Stromspiegelschaltung 100 ist
aktiviert; PGi ist somit auf eine Spannung vorgespannt, die in Bezug
auf den Absolutwert etwas höher
als die Schwellenspannung des Pull-Up-MOSFET M7 in den Zeilendecodierschaltungen
ist.
-
5 zeigt
die detaillierte Struktur von einer der acht negativen Ladungspumpschaltungen NP1–NP8. Herkömmlicherweise
weist die Schaltung eine Kette von P-Kanal-MOSFETs in Diodenschaltung M12–M15 auf,
und bei diesem Beispiel vier. Drei Koppelkondensatoren C1–C3 haben
eine Platte, die jeweils an den gemeinsamen Knoten zwischen M12 und
M13, M13 und M14 und M14 und M15 angeschlossen ist, und eine weitere
Platte, die durch ein jeweiliges von zwei Taktsignalen CK, CKN getrieben wird,
die durch einen Taktgenerator TAKT erzeugt werden, der für alle acht
negativen Ladungspumpschaltungen NP1–NP8 gemeinsam ist. Die Drainelektrode
von M12 ist über
einen Freigabe-N-Kanal-MOSFET M16 mit Erde gekoppelt, der durch
ein Pump-Freigabesignal ENPi gesteuert wird, das aktiviert wird,
wenn die jeweilige negative Ladungspumpschaltung NPi aktiviert werden
muß. Die
Sourceelektrode von M15 ist die negative Spannung VPi, die zu den
Wortleitungen des Sektors Si über
die Wortleitungsdioden in den Blöcken
DR, DL zugeführt wird.
Die Wanne (die Mas senelektrode) der ersten zwei P-Kanal-MOSFETs
M12, M13 ist mit der externen Leistungsversorgung VDD verbunden,
während die
Wanne der letzten zwei P-Kanal-MOSFETs
M14, M15 mit dem Signal DWSi verbunden ist, das durch die jeweilige
Schaltung DWi erzeugt wird, die zum Speichersektor Si gehört.
-
6 zeigt
die detaillierte Struktur von einer der acht Schaltungen DW1–DW8 zum
Steuern des Potentials der Wannen der P-Kanal-MOSFETs in Diodenschaltung
DR, DL, die zu den Wortleitungen in einem jeweiligen Sektor gehören, und
der P-Kanal-MOSFETs
in Diodenschaltung M14, M15 der negativen Ladungspumpschaltung NPi.
Die Schaltung steuert auch die Aktivierung des Pump-Freigabesignals
ENPi, das die negative Ladungspumpschaltung NPi aktiviert.
-
Wie
es zu sehen ist, weist die Schaltung ein erstes NAND-Gatter mit
zwei Eingängen
NAND1 auf, dem das Sektorenauswahlsignal LSi und ein globales logisches
Signal HVN zugeführt
werden, die durch die in 13 gezeigte
Sequentialmaschine erzeugt werden. Das Signal HVN wird im LÖSCH-Mode
aktiviert, wenn ein Löschimpuls
an die Speicherzellen von einem oder mehreren Sektoren anzulegen ist.
Die Ausgabe von NAND1 wird zu einem Inverter I2 zugeführt, dessen
Ausgabe das Pump-Freigabesignal ENPi ist, das dann, wenn es aktiviert
ist, die jeweilige negative Ladungspumpschaltung NPi freigibt. Das
Pump-Freigabesignal ENPi wird auch zu einem zweiten NAND-Gatter
mit zwei Eingängen
NAND2 geführt,
das durch eine Sektorenversorgungsspannung VPCXSi mit Leistung versorgt
wird, dessen Ausgabe das Signal DWSi ist, das zur Wanne (Massenelektrode)
der P-Kanal-MOSFETs in Diodenschaltung DR, DL zugeführt wird,
die zu den Wortleitungen gehören,
und der letzten zwei P-Kanal-MOSFETs in Diodenschaltung M14, M15
der jeweiligen negativen Ladungspumpschaltung NPi. Die andere Eingabe
von NAND2 ist die Ausgabe eines Inverters I3, der auch durch VPCXSi
mit Leistung versorgt wird. Der Eingang von I3 ist durch einen P-Kanal-MOSFET
M20 mit einem an den Ausgang von I3 angeschlossenen Gateanschluß mit VPCXSi
gekoppelt; ein P-Kanal-MOSFET M19, der durch die Ausgangsspannung
VPi der negativen Ladungspumpschaltung NPi gesteuert wird, koppelt
den Eingang von I3 mit Erde. Ein Pull-Up-P-Kanal-MOSFET M88, der
durch das Signal HVN gesteuert wird, ist zwischen dem Eingang von
I3 und VPCXSi angeschlossen.
-
Wenn
er nicht im LÖSCH-Mode
ist, d.h. wenn HVN ="0", oder wenn der Speichersektor
Si selbst dann, wenn er im LÖSCH-Mode
ist, nicht zu löschen
ist, gilt für
das Signal ENPi ="0". Die negative Ladungspumpschaltung
NPi, die zum Speichersektor Si gehört, ist somit deaktiviert.
Wenn ENPi ="0" gilt, ist das Signal
DWSi an die Spannungsversorgung von NAND0 angebunden, d.h. die Sektorenleistungsversorgung
VPCXSi: somit gilt DWSi = VPCXSi. Weiterhin ist die Ausgangsspannung
VPi der negativen Ladungspumpschaltung NPi an DWSi angebunden, d.h.
an VPCXSi, und zwar durch die Tatsache, daß wenigstens einer der P-Kanal-MOSFETs
M17 und M18 eingeschaltet ist.
-
Wenn
der Sektor Si zu löschen
ist, sind die Signale HVN und LSi beide hoch, d.h. ENPi ="1", und die negative Ladungspumpschaltung
NPi ist aktiviert. M17 und M18 sind beide ausgeschaltet, VPi geht
auf negativ, aber solange es nicht einen Wert von etwa –2,5 V erreicht,
ist der Gateanschlußantrieb
von M19 nicht ausreichend, um zu veranlassen, daß der Inverter I3 umschaltet;
die Ausgabe von I3 ist logisch"1" und DWSi ist an
VPCXSi gebunden (was im LÖSCH-Mode
gleich der externen Leistungsversorgung Vdd ist). Wenn VPi einen
Spannungswert von etwa –2,5
V erreicht, wird M19 ausreichend leitend, um zu veranlassen, daß der Inverter
I3 auf"0" umschaltet; dies
veranlaßt,
daß DWSi
an Erde gebunden wird. Auf diese Weise wird dann, wenn die negative
Spannung VPi ausreichend negativ wird, das Potential der Wanne der
Dioden DR, DL, die zu den Wortleitungen gehören, und der Dioden M14, M15
in der negativen Ladungspumpschaltung NPi von VDD auf Erde umgeschaltet.
Dies läßt zu, die
elektrische Spannung an den Übergängen der
P-Kanal-MOSFETs in Diodenschaltung und den Körpereffekt in bezug auf ihre
Schwellenspannung zu reduzieren.
-
Die 7-10 zeigen
die detaillierte Struktur einer Schaltung zum Steuern des Signals VDEP,
das wiederum die P-Kanal-Verarmungs-MOSFETs M9 in den Zeilendecodierschaltungen
RDR, RDL in allen Sektoren S1–S8
des Flash-EEPROM steuern. Die Schaltung weist eine Ladungsschaltung CHC
auf, die in 7 gezeigt ist, eine Entladungsschaltung
CDHC, die in 8 gezeigt ist, und eine Steuerschaltung
CC, die in den 9 und 10 gezeigt
ist.
-
Unter
Bezugnahme auf 7 weist die Ladungsschaltung
CHC einen Operationsverstärker 1 und
eine Ausgangsstufe 2 auf. Der Operationsverstärker 1 hat
zwei Schaltungszweige 6, 7; der Zweig 6 weist
P-Kanal-Lade-MOSFET in Diodenschaltung M40 und einen N-Kanal-MOSFET
M42 auf; der Zweig 7 weist einen P-Kanal-Lade-MOSFET M41 und
einen N-Kanal-MOSFET M43 auf. Der gemeinsame Sour ceanschluß von M42
und M43 ist über
einen N-Kanal-MOSFET M29 und einen N-Kanal-MOSFET M44 mit Erde gekoppelt,
die jeweils durch das Signal HVN und durch eine Referenzspannung
Vref gesteuert werden. Die Ausgangsstufe weist einen P-Kanal-Pull-Up-MOSFET
M31 und zwei P-Kanal-MOSFETs in Diodenschaltung M45, M46 auf. Der
Drainanschluß von
M31 bildet den Ausgang der Ladeschaltung CHC, der mit der Signalleitung VDEP
verbunden ist. Einem Eingang des Operationsverstärkers 1 wird eine
Referenzspannung Vref zugeführt,
die etwa gleich 2 V ist; die Referenzspannung Vref kann beispielsweise
durch einen Bandlücken-Referenzgenerator
erzeugt werden, der im Flash-EEPROM integriert ist. Einem weiteren
Eingang des Operationsverstärkers 1 wird
ein Rückkoppelsignal
zugeführt,
das proportional zum Ausgangssignal VDEP der Ladungsschaltung CHC
ist. Ein P-Kanal-MOSFET
M30, der durch das Signal HVN gesteuert wird, ist auch zwischen
VDD und der Gateelektrode von M31 vorgesehen.
-
Es
ist möglich
zu sehen, daß dann,
wenn HVN ="0" gilt, die Ladungsschaltung
CHC deaktiviert ist und ihr Ausgang in einem Zustand hoher Impedanz
ist. Tatsächlich
ist dann, wenn HVN ="0" gilt, der N-Kanal-MOSFET
M29, der dem Operationsverstärker 1 einen
Pfad zur Erdung zur Verfügung
stellt, ausgeschaltet, und der P-Kanal-MOSFET M30 treibt die Gatespannung des
Pull-Up-P-Kanal-MOSFET M31 in der Ausgangsstufe 2 auf VDD.
Wenn HVN zu einer logischen"1" schaltet, d.h. während eines
Löschimpulses,
wird die Ladungsschaltung CHC aktiviert, um das Signal VDEP auf
eine Spannung vorzuspannen, die etwa gleich dem Zweifachen der Spannung
Vref ist, d.h. etwa 4 V.
-
Unter
Bezugnahme auf 8 weist die Entladungsschaltung
DCHC zwei negative Ladungspumpschaltungen 3, 4 auf.
-
Die
erste negative Ladungspumpschaltung 3 weist eine Verstärkungsschaltung
auf, die einen P-Kanal-MOSFET in Diodenschaltung M21 mit einem mit
der Erdung verbundenen Drainanschluß und einem mit einer ersten
Platte eines Kondensators C5 mit einer Kapazität von 0,5 pF verbundenen Sourceanschluß aufweist;
die zweite Platte von C5 wird durch ein Taktsignal PHI2 betrieben.
Der Sourceanschluß von
M21 treibt einen Durchlaß-P-Kanal-MOSFET
M22 mit einem mit einer ersten Platte eines Kondensators C6 mit
einer Kapazität
von etwa 1,65 pF verbundenen Drainanschluß; die zweite Platte von C6
wird durch ein Taktsignal PHI2N betrieben, das das logische Komplement
von PHI2 ist. Der Drainanschluß von
M22 ist auch mit dem Drainanschluß des P-Kanal-MOSFET in Diodenschaltung
M23 verbunden, dessen Sourceanschluß mit dem Signal VDEP verbunden
ist. Der Sourceanschluß von
M22 ist auch über
einen Freigabe-N-Kanal-MOSFET M24, der durch ein Signal HVN' gesteuert wird,
das das logische Komplement des Signals HVN ist, mit der Erdung
verbunden. Das Taktsignal PHI2 ist die Ausgabe eines NAND-Gatters
mit drei Eingängen
NAND3, dem ein Taktsignal CKP, das Signal HVN' und ein Freigabesignal PMPM, das durch
die Steuerschaltung CC (9) aktiviert wird, wie im folgenden
beschrieben wird, zugeführt
werden.
-
Die
negative Ladungspumpschaltung 4 ist identisch zu der zuvor
beschriebenen negativen Ladungspumpschaltung 3 und weist
eine Verstärkungsschaltung
auf, die einen P-Kanal-MOSFET M25 und einen Kondensator C7 mit einer
Kapazität
von etwa 1 pF aufweist, einen P-Kanal-Durchlaß-MOSFET M26, einen Kondensator
C8, der mit dem Drainanschluß von
M26 gekoppelt ist und eine Kapazität von etwa 20 pF hat, einen
P-Kanal-MOSFET in Diodenschaltung M27 mit einem mit dem Drainanschluß von M26 verbundenen
Drainanschluß und
einem mit dem Signal VDEP verbundenen Sourceanschluß und einen Freigabe-N-Kanal-MOSFET
M28, der durch das Signal HVN' gesteuert
wird. Der Kondensator C7 wird durch ein Taktsignal PHI1 betrieben,
und der Kondensator C8 wird durch ein weiteres Taktsignal PHI1N,
das das logische Komplement von PHI1 ist, betrieben. PHI1 ist die
Ausgabe eines NAND-Gatters NAND4, dem das Taktsignal CKP, das Signal
HVN' und ein Freigabesignal
PMPG, das auch durch die Steuerschaltung CC (10) aktiviert
wird, zugeführt
werden.
-
Die
zwei negativen Ladungspumpschaltungen 3, 4 werden
dann aktiviert, wenn HVN ="1" gilt, d.h. wenn
HVN ="0" gilt, und wenn das
jeweilige Freigabesignal PMPN, PMPG aktiviert wird. Wie es bereits
unter Bezugnahme auf 7 angegeben ist, ist die Ladungsschaltung
CHC in diesem Zustand deaktiviert, so daß das Signal VDEP durch die
negativen Ladungspumpschaltungen betrieben werden kann.
-
Beide
negative Ladungspumpschaltungen 3, 4 treiben dann,
wenn das Signal VDEP auf eine Spannung von etwa –4 V aktiviert ist. Jedoch
hat, wie es aus den Kapazitätswerten
in den zwei negativen Ladungspumpschaltungen 3 und 4 verstanden
werden kann, die zweite negative Ladungspumpschaltung 4 eine
viel höhere
Stromkapazität
als die erste negative Ladungspumpschaltung 3.
-
Die
in den 9 und 10 gezeigte Steuerschaltung
CC steuert die Aktivierung der Ladungsschaltung CHC und der Entladungsschaltung
DCHC.
-
Wie
es in 9 zu sehen ist, weist die Steuerschaltung CC einen
Schaltungszweig 5 auf, der zwischen der Signalleitung VDEP
und der Erdung angeschlossen ist. Der Schaltungszweig 5 weist
einen P-Kanal-Abreicherungs-MOSFET M32 mit einem mit VDEP verbundenen
Sourceanschluß und
einem mit einem N-Kanal-MOSFET M33 verbundenen Drainanschluß auf, der
wiederum über
einen N-Kanal-MOSFET M34 mit Erdung verbunden ist. M33 wird durch
ein Ausgangssignal DISCH eines NOR-Gatters mit zwei Eingängen NOR1
gesteuert, dem das Signal HVN und ein Signal SOURCE0 zugeführt werden,
das im folgenden beschrieben wird. M32 wird durch ein Ausgangssignal
eines UND-Gatters mit zwei Eingängen
AND1 mit einem mit dem Signal DISCH verbundenen ersten Eingang und
einem mit dem Drainanschluß von
M32 verbundenen zweiten Eingang gesteuert. M34 wird durch eine Spannung
Iref mit einem Wert gesteuert, der dazu geeignet ist, zu veranlassen,
daß M34
einen Strom von etwa 80 μA
zieht. Das Ausgangssignal des UND-Gatters bildet auch das Freigabesignal
PMPM der ersten negativen Ladungspumpschaltung 3 der Entladungsschaltung
DCHC der 8.
-
Die
Steuerschaltung CC weist auch einen zweiten Schaltungszweig 8,
einen dritten Schaltungszweig 9 und einen vierten Schaltungszweig 10 auf.
Der zweite Schaltungszweig 8 weist einen P-Kanal-Abreicherungs-MOSFET
M47 und zwei N-Kanal-MOSFETs
in Diodenschaltung M48, M49 auf. Der dritte Zweig 9 weist
einen P-Kanal-MOSFET
in Diodenschaltung M50, einen N-Kanal-MOSFET M51 und einen P-Kanal-MOSFETM52,
der durch das Signal VDEP gesteuert wird, auf. Der vierte Zweig 10 weist
einen P-Kanal-MOSFET M53, einen N-Kanal-MOSFET M54 und einen P-Kanal-Abreicherungs-MOSFET
M55 mit einem an Erdung gebundenen Gateanschluß auf. Die MOSFETs M49, M52
und M55 sind über
einen N-Kanal-MOSFET M56 mit der Erdung gekoppelt. Die Drainelektrode
von M53 versorgt einen ersten Inverter I8, der wiederum einen zweiten
Inverter I4 versorgt. Der Eingang von I8 ist über eine Reihenschaltung aus
einem P-Kanal-MOSFET M56 und einem P-Kanal-MOSFET M57 mit VDD gekoppelt. I4 versorgt
einen dritten Inverter I5, dessen Ausgang einen vierten Inverter
I6 versorgt. Der Ausgang von I6 bildet ein Signal VDEPOK, das im folgenden
beschrieben wird. Das Signal VDEPOK steuert einen fünften Inverter
I7, der den MOSFET M56 steuert, und der auch einen zwischen dem
Eingang von I8 und VDD angeschlossenen Pull-Up-P-Kanal-MOSFET M58
steuert.
-
Die
Steuerschaltung CC weist weiterhin zwei Flip-Flops F0, F1 vom Setz-Rücksetz-Typ auf, die in 10 gezeigt
sind. Das erste Flip-Flop F0 hat einen Setzeingang, dem das Signal
HVN zugeführt
wird. Einem Rücksetzeingang
wird ein Signal DELAY zugeführt,
das durch die Sequentialmaschine aktiviert wird. Der Ausgang von
F0 bildet nach einer logischen Inversion das Freigabesignal PMPG
der Ladungspumpschaltung 4 der Entladungsschaltung DCHC. Das
zweite Flip-Flop F1 hat einen Setzeingang, dem das Signal HVN zugeführt wird;
einem Rücksetzeingang
wird das Signal VDEPOK zugeführt.
Der Ausgang von F1 bildet nach einer logischen Inversion das Signal
SOURCE0.
-
Die 11 und 12 zeigen
eine der sechzehn Source-Umschaltschaltungen SWR, SWL zum Steuern
des Potentials der gemeinsamen Sourceleitung SOR, SOL eines jeweiligen
Halbsektors. Gemäß 11 weist
die Schaltung eine Stromspiegelschaltung 11 auf, die einen
ersten Zweig 12 und einen zweiten Zweig 13 aufweist.
Der erste Zweig 12 weist einen P-Kanal-MOSFET in Diodenschaltung M59,
einen durch das Signal DISCH gesteuerten N-Kanal-MOSFET M60 (10)
und einen durch die Spannung Iref gesteuerten N-Kanal-MOSFET M61 auf.
Der zweite Zweig 13 weist einen P-Kanal-MOSFET M62, einen
durch das Signal DISCH gesteuerten N-Kanal-MOSFET M63 und einen N-Kanal-MOSFET
in Diodenschaltung M64 auf. Der Drainanschluß von M62 bildet ein analoges
Ausgangssignal MIR der Stromspiegelschaltung 11. Eben ist
in 11 ein Schaltungszweig 14 gezeigt, der
einen durch das Signal HVN gesteuerten P-Kanal-MOSFET M66, einen durch
das Signal DISCH gesteuerten P-Kanal-MOSFET M65 und einen durch
das Signal HVN gesteuerten N-Kanal-MOSFET
M67 aufweist.
-
12 zeigt
die Treiberschaltung für
die gemeinsame Sourceleitung eines Halbsektors, wie beispielsweise
eines rechten Halbsektors SOR. Die Schaltung weist eine Treiberstufe 15 mit
einem P-Kanal-MOSFET M68, einen P-Kanal-Abreicherungs-MOSFET M69 und einem
N-Kanal-MOSFET M70 auf. Der Drainanschluß von M70 ist mit der gemeinsamen
Sourceleitung SOR des Halbsektors verbunden. Ebenso mit der gemeinsamen
Sourceleitung SOR sind ein durch das analoge Signal MIR gesteuerter
N-Kanal-MOSFET M71 und ein durch das Signal SOURCE0 gesteuerter
N-Kanal-MOSFET M72 verbunden. Die MOSFETs M68 und M70 werden durch
ein Signal 16 gesteuert, das gleich dem Bool'schen Ausdruck NICHT
(LSi UND HVN) ODER SOURCE0 ist.
-
Der
Flash-EEPROM enthält
auch eine Sequentialmaschine, die in 13 schematisch
gezeigt ist. Wie es bekannt ist, weist eine Sequentialmaschine ein
Kombinationsnetz COMB und ein Sequentialnetz SEQ auf. Das Kombinationsnetz
bzw. kombinatorische Netz hat eine erste Gruppe von Eingängen PIN,
die primäre
Eingänge
genannt werden, die die Eingänge
der Sequentialmaschine sind, und eine erste Gruppe von Ausgängen POUT,
die primäre Ausgänge genannt
werden, die die Ausgänge
der Sequentialmaschine sind. Das kombinatorische Netz hat auch eine
zweite Gruppe von Eingängen
SIN, die sekundäre
Eingänge
genannt werden, die Ausgänge des
Sequentialnetzes SEQ sind, und eine zweite Gruppe von Ausgängen SOUT,
die sekundäre
Ausgänge
genannt werden, die zum Sequentialnetz SEQ zugeführt werden. Die Sequentialmaschine
entwickelt sich durch eine Aufeinanderfolge von Zuständen; der
aktuelle Zustand der Sequentialmaschine, d.h. der logische Zustand
der primären
Ausgänge, hängt nicht
nur vom aktuellen Zustand der primären Eingänge ab, sondern auch vom Zustand
des Sequentialnetzes SEQ, der wiederum von der Vorgeschichte der
Zustandsmaschine abhängt.
Beispielsweise könnte
das Sequentialnetz SEQ ein ROM sein, der Mikrobefehle enthält, die
das kombinatorische Netz COMB steuern. Die Sequentialmaschine implementiert
den Löschalgorithmus,
der hierin nachfolgend beschrieben wird.
-
16 ist
ein Ablaufdiagramm des durch die Sequentialmaschine implementierten
Löschalgorithmus.
Vor der Ausführung
dieses Algorithmus muß die Sequentialmaschine
verifizieren, daß alle
Speicherzellen, die zu den Sektoren gehören, die gelöscht werden
müssen,
programmiert sind. Wenn einige Speicherzellen in den Sektoren, die
zu löschen
sind, nicht programmiert sind, muß die Sequentialmaschine solche
Speicherzellen programmieren. Auf diese Weise wird sichergestellt,
daß alle
Speicherzellen in den Sektoren, die zu löschen sind, von einem gemeinsamen
programmierten Zustand starten.
-
Die
Sequentialmaschine verwendet ein Acht-Bit-Speicherregister ON-ERASE
( 14) und einen Acht-Byte-RAM (15).
Jedes Bit im Speicherregister ON-ERASE entspricht einem jeweiligen der
acht Sektoren S1–S8;
wenn das Bit i (i = 1 ... 8) im Speicherregister ON-ERASE"1" ist, muß an den entsprechenden Sektor
Si ein Löschimpuls
angelegt werden. Jedes Byte im RAM entspricht einem jeweiligen der
acht Sektoren S1–S8
und wird, wie es im folgenden besser beschrieben wird, durch die
Sequentialmaschine zum Speichern der acht signifikantesten Bits
der Adresse des ersten Bytes des Sektors verwendet, der während des
nach jedem Löschimpuls
durchgeführten
VERIFIZIEREN EINES GELÖSCHTEN
BYTES nicht als gelöschtes
Byte gelesen wird.
-
Der
erste Schritt im Löschalgorithmus
sorgt für
ein Anlegen eines Löschimpulses
von etwa 10 ms an die Speicherzellen in zu löschenden Sektoren. Bei dem
Beispiel sind die zu löschenden
Sektoren S3, S5 und S8 (die Bits 3, 5 und 8) im Speicherregister ON-ERASE
sind"1"). Um zu bestimmen,
an welchen der Sektoren der Löschimpuls
anzulegen ist, liest die Sequentialmaschine den Inhalt des Speicherregisters
ONERASE, um zu sehen, welche Bits in diesem Speicherregister"1" sind.
-
Um
einen Löschimpuls
an die zu löschenden Speichersektoren
anzulegen, aktiviert die Sequentialmaschine das Signal HVN. In jedem
zu löschenden Sektor
geht das Pump-Freigabesignal ENPi auf hoch, und die zugehörige negative
Ladungspumpschaltung NPi wird aktiviert. Die Zeilendecodierschaltungen
RDR, RDL der zu löschenden
Sektoren werden durch Halten der Auswahlsignale des ersten Pegels
LX LX' oder LY LY' auf niedrig deaktiviert.
Die Eingabe der End-Inverter I9, die die Wortleitungen treiben,
ist durch die Pull-Up-MOSFETs M7 an VPCXSi gebunden; dies bedeutet,
daß alle
MOSFETs M8 ausgeschaltet sein werden und alle MOSFETs M10 eingeschaltet
sein werden. Die negativen Ladungspumpschaltungen 3, 4 in
der Entladungsschaltung DCHC werden deaktiviert (PMPM und PMPG sind"0"), und das Signal VDEP wird durch die
Ladungsschaltung CHC auf eine Spannung von etwa 4 V vorgespannt,
so daß in
den Zeilendecodierschaltungen die Abreicherungs- bzw. Verarmungs-MOSFETs M9 ausgeschaltet
sind; die Wortleitungen können
somit durch die negative Spannung VPi der jeweiligen negativen Ladungspumpschaltung
NPi vorgespannt werden. Die gemeinsamen Sourceleitungen SOR, SOL
der zu löschenden
Halbsektoren sind mit VDD verbunden (SOURCE0 ="0",
LSi = HVN ="1", MIR ="0"), und die Bitleitungen werden schwebend
gelassen. Ebenso werden, wie es zuvor in Zusammenhang mit 6 erklärt ist,
dann, wenn die Spannung VPi eine Spannung von etwa –2,5 V erreicht,
die Wanne (die Massenelektrode) der Wortleitungsdioden in den Blöcken DR,
DL und die Wanne der Dioden M14, M15 der letzten Stufen der negativen
Ladungspumpschaltung NPi auf die Erdung umgeschaltet, um die Spannung
der Übergänge und den
Körpereffekt
der Dioden zu reduzieren. In den Sektoren, die nicht zu löschen sind,
bleibt, während LSi
="0" gilt, selbst dann,
wenn HVN ="1" gilt, das Pumpfreigabesignal
ENPi auf niedrig, und die jeweilige negative Ladungspumpschaltung
NPi wird nicht aktiviert; das Signal VPi ist an das Si gnal DWSi
angebunden, welches wiederum gleich VPCXSi (gleich VDD) ist; ebenso
sind die gemeinsamen Sourceleitungen über die MOSFETs M72 in 12 mit
der Erdung verbunden.
-
Nach
etwa 10 ms endet der Löschimpuls:
die Sequentialmaschine deaktiviert das Signal HVN. Die detaillierte
Erklärung
dieser Phase wird im folgenden dieser Beschreibung angegeben.
-
Nach
dem ersten Löschimpuls
wird der Zustand der Speicherzellen in den zu löschenden Sektoren verifiziert.
Die Sequentialmaschine hat einen internen Adressenzähler ADDCNT
(15). Da beim vorliegenden Beispiel jeder Sektor
512 kBits enthält,
was bedeutet, daß jeder
Sektor 64 kBytes enthält,
muß der
Adressenzähler
ADDCNT ein 16-Bit-Zähler
sein. Die Sequentialmaschine verwendet den 16-Bit-Adressenzähler ADDCNT
zum internen Erzeugen der Adressen aller Speicherbytes jedes Sektors
in Aufeinanderfolge, um zu verifizieren, ob die Speicherzellen tatsächlich gelöscht worden sind
(Phase zum VERIFIZIEREN EINES GELÖSCHTEN BYTES). Wie es zuvor
angegeben ist, ist die Spannung VPCX in dieser Phase gleich 4 V
(Spielraummode-Lesen der gelöschten
Speicherzellen). Beim gezeigten Beispiel wählt die Sequentialmaschine
anfangs den Sektor S3 aus. Wenn alle Speicherzellen des Sektors
S3 gelöscht
sind, schreibt die Sequentialmaschine eine"0" in
das entsprechende Bit i = 3 des Speicherregisters ON-ERASE. Dann
wählt die
Sequentialmaschine den nächsten
Sektor unter einem Löschen,
beim Beispiel den Sektor S5, und wiederum erzeugt die Sequentialmaschine
in Aufeinanderfolge die Adressen aller Speicherbytes dieses Sektors.
Wenn auch der Sektor S5 vollständig
gelöscht
worden ist, schreibt die Sequentialmaschine eine"0" in
das Bit i = 5 des Speicherregisters ON-ERASE. Dann wählt die
Sequentialmaschine den letzten Sektor unter einem Löschen, d.h.
S8, aus und führt
dieselbe Operation durch. Wenn nach dem ersten Löschimpuls alle Speicherzellen
in den Speichersektoren unter einem Löschen gelöscht sind, stoppt der Löschalgorithmus.
-
Wenn
andererseits während
des Schritts zum VERIFIZIEREN EINES GELÖSCHTEN BYTES nach dem ersten
Löschimpuls
in eine der Sektoren unter einem Löschen, beispielsweise im Sektor
S3, ein Byte angetroffen wird, das nicht gelöscht worden ist, speichert
die Sequentialmaschine die Adresse dieses Bytes bei der Stelle LOC
= 3 des RAM entsprechend dem Sektor S3 (beim gezeigten Ausführungsbeispiel
werden nur die signifikantesten acht Bits der Adresse im RAM gespei chert).
Dann unterbricht die Sequentialmaschine die Prozedur zum VERIFIZIEREN
EINES GELÖSCHTEN
BYTES des Sektors S3, läßt eine"1" im Bit i = 3 des Speicherregisters
ON-ERASE entsprechend dem Sektor S3 und beginnt ein Verifizieren
des nächsten
Sektors S5. Dasselbe erfolgt dann, wenn ein Byte im Sektor S5 angetroffen
wird, das nicht gelöscht
worden ist.
-
Wenn
der letzte Sektor unter einem Löschen verifiziert
worden ist, inkrementiert die Sequentialmaschine einen Löschimpuls-Zähler und
legt einen zweiten Löschimpuls
nur an diejenigen Sektoren an, für
welche das entsprechende Bit i im Register ON-ERASE eine"1" ist
(d.h. der zweite Löschimpuls wird
nur an diejenigen Sektoren angelegt, die Speicherzellen enthalten,
die durch den ersten Löschimpuls
nicht gelöscht
worden sind).
-
Nach
dem zweiten Löschimpuls
führt die
Sequentialmaschine wieder ein VERIFIZIEREN EINES GELÖSCHTEN BYTES
nur für
diejenigen Sektoren durch, die dem zweiten Löschimpuls unterzogen worden
sind; für
jeden dieser Sektoren erzeugt die Sequentialmaschine intern in Aufeinanderfolge
die Adressen der Speicherbytes der Sektoren, jedoch beginnend ab
der bei der Stelle LOC des RAM entsprechend dem Sektor, der gegenwärtig verifiziert wird,
gespeicherten Adresse.
-
Die
Sequentialmaschine wiederholt alle vorherigen Operationen, bis alle
Speicherzellen der Sektoren unter einem Löschen wirklich gelöscht sind (d.h.
wenn alle Bits im Speicherregister ON-ERASE"0" sind)
oder bis eine maximale Anzahl von Löschimpulsen erreicht ist; im
letzteren Fall aktiviert die Sequentialmaschine ein Signal, das
den Anwender darüber
informiert, daß das
Löschen
der Speichervorrichtung fehlgeschlagen ist.
-
Während eines
Löschimpulses
sind die Wortleitungen der Sektoren unter einem Löschen auf VPi
minus der Schwellenspannung der Wortleitungsdioden DR, DL (etwa –8 V) vorgespannt
und sind die gemeinsamen Sourceleitungen SOR, SOL auf VDD (5 V)
vorgespannt. Dies bedeutet, daß die
Wortleitungskapazitäten
und die gemeinsamen Sourceleitungskapazitäten jeweils auf –8 V und
5 V geladen werden. Die Wortleitungskapazität ist die Summe der Steuergatekapazität aller
Speicherzellen, die mit einer gegebenen Wortleitung verbunden sind.
Die Steuergatekapazität
einer Speicherzelle ist die Koppelkapazität zwischen dem Steuergate und
allen anderen Elektroden der Speicherzelle. Im Flash-EEPROM des
vorliegenden Beispiels ist der ge messene Wert der Steuergatekapazität 1,2 fF;
da beim vorliegenden Beispiel jeder Halbsektor 1024·256 Speicherzellen
enthält,
ist die gesamte Wortleitungskapazität für einen gegebenen Halbsektor
300 pF. Die gemeinsame Sourceleitungskapazität ist die Summe der Sourcekapazitäten aller
Speicherzellen eines gegebenen Halbsektors. Die Sourcekapazität einer Speicherzelle
ist die Koppelkapazität
zwischen der Sourceelektrode und allen anderen Elektroden der Speicherzelle.
Ein gemessener Wert der Sourcekapazität ist 1,5 fF; es folgt daraus,
daß für einen
gegebenen Halbsektor die gesamte gemeinsame Sourceleitungskapazität etwa 400
pF ist.
-
Am
Ende eines Löschimpulses
müssen
die Wortleitungsspannung und die Spannung der gemeinsamen Sourceleitung
zur Erdspannung gebracht werden. In dieser Phase ist es nötig, die
Entladung der Wortleitungskapazität und der Kapazität der gemeinsamen
Sourceleitung zu steuern, um zu verhindern, daß große Ströme in den metallischen Verbindungsleitungen
fließen,
die die externen Leistungsversorgungen VDD und die Erdung zu den
internen Schaltungen der Speichervorrichtungen liefern. Beispielsweise
ist für
metallische Leitungen mit einer typischen Dicke von 8000 A der maximale Strom,
der in der metallischen Leitung fließen kann, ohne Elektromigrationsprobleme
zu verursachen, etwa 8 mA pro Mikron einer Breite der metallischen Leitung;
unter der Annahme, daß die
metallischen Leitungen von VDD und der Erdung eine Breite von etwa
50 μm haben,
ist der maximale Strom, der fließen kann, etwa 40 mA. Berücksichtigt
man, daß alle acht
Speichersektoren gleichzeitig gelöscht werden können, ist
die minimale Entladungszeit der Wortleitungskapazität und der
Kapazität
der gemeinsamen Sourceleitung eines Halbsektors 1,5 μs.
-
Die
Schaltungen der 7–12 machen es
möglich,
die Entladungszeit der Wortleitungskapazität und der Kapazität der gemeinsamen
Sourceleitung der Halbsektoren zu steuern, die einem Löschimpuls
ausgesetzt worden sind.
-
Am
Ende eines Löschimpulses
treibt die Sequentialmaschine das Signal HVN auf "0". Die negativen Ladepumpschaltungen
NP1–NP8
werden somit deaktiviert (ENPi = "0"),
die Ladeschaltung CHC des Signals VDEP wird deaktiviert (M29 schaltet
aus), das Signal DISCH schaltet auf"1" (das
Signal SOURCE0 ging zu Beginn des Löschimpulses auf niedrig, wenn
der Übergang
von HVN auf"1" das Flip-Flop S0
setzte), das die Stromspiegelschaltung 11 der 11 aktiviert;
M33 im Zweig 5 der Steuerschaltung CC wird auch eingeschaltet.
Die negativen Ladepumpschaltungen 3, 4 der Entladeschaltung DCHC
sind noch deaktiviert, da die Signale PMPM und PMPG noch"0" sind. Das Signal VDEP, das anfangs
bei einer Spannung von 4 V ist, beginnt durch den konstanten Strom
von 80 μA
entladen zu werden, der durch den MOSFET M34 geliefert wird, der durch
die Spannung Iref vorgespannt ist. Wenn das Signal VDEP ausreichend
kleiner geworden ist, schaltet die Ausgabe PMPM von AND1 auf"1", was M32 ausschaltet: dies stoppt das
Entladen mit konstantem Strom von VDEP. Die negative Ladepumpschaltung 3 der
Entladeschaltung DCHC wird aktiviert und die Spannung VDEP beginnt,
in Richtung zu –4
V gepumpt zu werden. Nach einer gegebenen Zeitverzögerung,
die durch die Sequentialmaschine gesteuert wird, wird ein Signal
DELAY aktiviert, was das Flip-Flop F0 zum Rücksetzen veranlaßt; das
Signal PMPG schaltet auf"1", was die negative
Ladepumpschaltung 4 in der Entladungsschaltung DCHC aktiviert;
diese zweite negative Ladepumpschaltung 4 liefert eine
schnellere Entladung von VDEP in Richtung zu – V. Gemäß 3 sind die
Zeilendecodierschaltungen noch durch die Tatsache deaktiviert, daß die Auswahlsignale
des ersten Pegels LX... LX' oder LY..
LY' auf niedrig
gehalten werden; Jedoch veranlaßt
das langsame Entladen des Signals VDEP von 4 V auf –4 V, daß die Abreicherungs-P-Kanal-MOSFETs
M9 nach und nach einschalten. Die Wortleitungskapazität, die auf –8 V geladen
ist, kann sich durch den Strom, der von der metallischen Erdungsleitung
fließt,
somit nach und nach auf Null entladen.
-
Gleichzeitig
spannt das Signal MIR, sobald der Übergang des Signals DISCH auf"1" die Stromspiegelschaltung 11 aktiviert,
den MOSFET M71 in der Schaltung der 12 vor,
um einen konstanten Strom von etwa 400 μA aufzunehmen; dies läßt die schrittweise
Entladung der gemeinsamen Sourceleitung SOR, SOL der Halbsektoren
zu. Nach einer gegebenen Zeitverzögerung, die durch die Steuerschaltung
der 9 zur Verfügung
gestellt wird, geht das Signal VDEPOK auf"1",
wodurch das Flip-Flop F1 rückgesetzt
wird. Wenn die Spannung VDEP ausreichend negativ geworden ist, nimmt
M52 einen größeren Strom
als M55 auf; der Inverter I8 schaltet um und nach einer durch einen
Kondensator C10 (9) bestimmten Verzögerung schaltet
VDEPOK auf"1". Das Signal SOURCE0
wird somit auf"1" geschaltet, und
dies veranlaßt,
daß der
MOSFET M72 in der Schaltung der 12 (der
ein MOSFET mit einem großen
Seitenverhältnis
ist) einzuschalten. Die Kapazitäten
der gemeinsamen Sourceleitung der Halbsektoren werden somit schnell
auf Null entladen.
-
17 ist
ein Zeitdiagramm der Signale VPi, VWL, VDEP und der gemeinsamen
Sourceleitung SOR (oder SOL). Es ist möglich, zu sehen, daß die Kurve
VDEP einen ersten Teil A entsprechend der Entladung mit konstantem
Strom durch den Schal tungszweig 5 der 9,
einen zweiten Teil B entsprechend der Entladung mittels der negativen
Ladepumpschaltung 3 der Entladungsschaltung DCHC und einen
dritten Teil C entsprechend der Entladung mittels der zweiten negativen
Ladepumpschaltung 4 von DCHC hat. Ebenso kann bemerkt werden,
daß die
Kurve SOR, SOL einen Teil D entsprechend der Entladung mit konstantem
Strom durch den MOSFET M71 der 12 hat,
der durch das Signal MIR gesteuert wird. In 17 stellt
die Kurve VWL das Potential einer der Wortleitungen der Sektoren
dar, die dem Löschimpuls
ausgesetzt worden sind.
-
Es
ist zu beachten, daß Dank
der gesteuerten Entladung der Kapazitäten der Wortleitung und der
gemeinsamen Sourceleitung gemäß der vorliegenden
Erfindung der Entladestrom der Kapazität der gemeinsamen Sourceleitung
zum teilweisen Entladen der Wortleitungskapazität verwendet wird. Der Strom,
der tatsächlich
in der metallischen Erdungsleitung fließt, die die Erdungsspannung
innerhalb der Speichervorrichtung liefert, ist somit die Differenz zwischen
den zwei Entladeströmen.