DE69511940T2 - Chip inductance arrangement - Google Patents
Chip inductance arrangementInfo
- Publication number
- DE69511940T2 DE69511940T2 DE69511940T DE69511940T DE69511940T2 DE 69511940 T2 DE69511940 T2 DE 69511940T2 DE 69511940 T DE69511940 T DE 69511940T DE 69511940 T DE69511940 T DE 69511940T DE 69511940 T2 DE69511940 T2 DE 69511940T2
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- layer
- copper
- inductor
- chip device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000001465 metallisation Methods 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000004642 Polyimide Substances 0.000 claims abstract description 9
- 229920001721 polyimide Polymers 0.000 claims abstract description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 26
- 229910052802 copper Inorganic materials 0.000 claims description 26
- 239000010949 copper Substances 0.000 claims description 26
- 230000006698 induction Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 14
- 238000007747 plating Methods 0.000 claims description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 8
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical group [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- ZTXONRUJVYXVTJ-UHFFFAOYSA-N chromium copper Chemical compound [Cr][Cu][Cr] ZTXONRUJVYXVTJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 238000010344 co-firing Methods 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 238000005553 drilling Methods 0.000 claims description 3
- 239000007791 liquid phase Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910001120 nichrome Inorganic materials 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- 238000005470 impregnation Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 3
- 238000010304 firing Methods 0.000 claims 2
- 230000000712 assembly Effects 0.000 abstract 1
- 238000000429 assembly Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 44
- 235000012431 wafers Nutrition 0.000 description 19
- 239000000463 material Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000007787 solid Substances 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- QGVYLCICHZYPJA-UHFFFAOYSA-N [Cr].[Cu].[Au] Chemical compound [Cr].[Cu].[Au] QGVYLCICHZYPJA-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- VVRQVWSVLMGPRN-UHFFFAOYSA-N oxotungsten Chemical class [W]=O VVRQVWSVLMGPRN-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000011573 trace mineral Substances 0.000 description 1
- 235000013619 trace mineral Nutrition 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
Die Erfindung betrifft ein Induktionsspulenchip-Bauelement, und insbesondere, aber nicht ausschließlich, ein Induktionsspulenchip-Bauelement für die Montage auf einem Multichip-Modul, einer Chip-Direktbefestigungseinheit, oder einer Oberflächenmontageeinheit.The invention relates to an inductor chip device, and in particular, but not exclusively, to an inductor chip device for mounting on a multichip module, a direct chip attachment device, or a surface mount device.
Bei dem Bau von sehr kompakten, preiswerten Radios und anderen HF-Kommunikationsschaltungen gibt es einen zunehmenden Bedarf an kleinen, sehr leistungsfähigen und kosteneffektiven Induktionsspulenkomponenten.In the construction of very compact, low-cost radios and other RF communication circuits, there is an increasing need for small, high-performance and cost-effective induction coil components.
In der letzten Zeit kamen oberflächenmontierbare Chip-Induktionsspulen heraus, die eine Fläche von 2 · 1,25 mm (ein Standard-Oberflächenmontage-"0805"-Format) haben, und die Induktivitätswerte bis zu ungefähr 20 nH bieten, mit Eigenresonanzfrequenzen von 1-2 GHz und Gütefaktoren (Q-Faktoren), die bei ungefähr der halben Eigenresonanzfrequenz einen Höchstwert von ungefähr 80 erreichen.Recently, surface mount chip inductors have come out that have an area of 2 x 1.25 mm (a standard surface mount "0805" format) and that offer inductance values up to about 20 nH, with self-resonant frequencies of 1-2 GHz and Q factors that peak at about 80 at about half the self-resonant frequency.
Außerdem wurden sehr kompakte Induktionsspulen innerhalb der oberen Metallisierungsschichten einer Multichipmodul-Substratstruktur in integrierter Form verwirklicht. Solche Induktionsspulen ergeben Induktivitätswerte zwischen 1 und 100 nH innerhalb einer 1 mm²-Grundfläche, mit Eigenresonanzfrequenzen zwischen 20 GHz und 500 MHz. Der Q-Faktor bei diesen Multichipmodul-Induktionsspulen wird durch den Induktionsspulenwiderstand bei niedrigen Frequenzen bestimmt, während der Spitzen-Q-Faktor mit der Art und der dielektrischen Struktur des verwendeten Substrats zusammenhängt. Siliziumsubstrate mit einem hohen spezifischen Widerstand und Induktionsspulen, die in einer Aluminium-Polyimid-Multichipmodulstruktur definiert sind, können Q-Faktoren zwischen ungefähr 5 und 20 ergeben, je nach der Induktionsspulenstruktur und dem Induktivitätswert. Der Spitzen-Q-Faktor ergibt sich bei einer Frequenz zwischen einem Viertel und der Hälfte der Eigenresonanzfrequenz.Furthermore, very compact inductors have been realized in integrated form within the upper metallization layers of a multichip module substrate structure. Such inductors yield inductance values between 1 and 100 nH within a 1 mm² footprint, with self-resonant frequencies between 20 GHz and 500 MHz. The Q-factor in these multichip module inductors is determined by the inductor resistance at low frequencies, while the peak Q-factor is related to the type and dielectric structure of the substrate used. High resistivity silicon substrates and inductors defined in an aluminum-polyimide multichip module structure can yield Q-factors between approximately 5 and 20, depending on the inductor structure and the inductance value. The peak Q factor occurs at a frequency between a quarter and a half of the natural resonance frequency.
Gemäß der Erfindung wird ein Induktionsspulenchip-Bauelement verwirklicht für die Montage auf einem Multichip-Modul, einer Chip-Direktbefestigungseinheit, oder einer Oberflächenmontageeinheit, aufweisend ein dielektrisches Substrat, eine spiralförmige Metallisierungsstruktur, die auf einer Hauptoberfläche des Substrats definiert ist, und eine Vielzahl von Lötanschlüssen, um die auf der anderen Hauptoberfläche des Substrats definierte Montage auszuführen, wobei die spiralförmige Struktur mittels metallgefüllter Durchgangsverbindungen mit der Vielzahl von Lötanschlüssen elektrisch verbunden ist.According to the invention, an inductor chip device is realized for mounting on a multichip module, a direct chip attach unit, or a surface mount unit, comprising a dielectric substrate, a spiral metallization structure defined on one major surface of the substrate, and a plurality of solder pads for carrying out the mounting defined on the other major surface of the substrate, the spiral structure being electrically connected to the plurality of solder pads by means of metal-filled vias.
Verfahren zur Herstellung eines erfindungsgemäßen Induktionsspulenchip-Bauelements sind in Patentanspruch 2, 3 und 5 angegeben.Methods for producing an induction coil chip component according to the invention are specified in claims 2, 3 and 5.
Wenn die Induktionsspulen-Metallisierungsstruktur auf einer Fläche des Substrats angeordnet wird, und die Verbindungen mit der Induktionsspulenstruktur auf der entgegengesetzten Fläche angeordnet werden, ist die Kapazität der Induktionsspule gegenüber der Masse minimiert, und daher ist die Eigenresonanzfrequenz maximiert. Wenn die am nächsten gelegene Massestruktur bei der tatsächlichen Verwendung des Induktionsspulenchip-Bauelements, z. B. bei einer Multichipmodul-Einheit, in der Ebene der Lötanschlüsse gelegen ist, wird die Kapazität gegenüber der Masse im wesentlichen durch die Dielektrizitätskonstante des Substrats und seine Dicke bestimmt, wobei eine größere Dicke eine niedrigere Kapazität und eine höhere Eigenresonanzfrequenz ergibt.When the inductor metallization structure is placed on one surface of the substrate and the connections to the inductor structure are placed on the opposite surface, the capacitance of the inductor to ground is minimized and therefore the self-resonant frequency is maximized. When the closest ground structure is located in the plane of the solder pads in actual use of the inductor chip device, e.g. in a multi-chip module package, the capacitance to ground is essentially determined by the dielectric constant of the substrate and its thickness, with a larger thickness giving a lower capacitance and a higher self-resonant frequency.
Die Verwendung von massiven, metallgefüllten Durchgangsverbindungen, um die Verbindungen mit der Induktionsspulenstruktur zu bilden, minimiert den Widerstand und die Induktivität der Induktionsspulen-Zuführungsstruktur, wodurch der Q-Faktor und die Eigenresonanzfrequenz der Induktionsspule maximiert werden. Dieser Effekt wird dadurch weiter verstärkt, daß die Befestigung des Induktionsspulenchip-Bauelements an dem nächsten Zusammenbauniveau über eine Flip-Chip-Lötmittelverbindung mittels der Lötanschlüsse erfolgt.The use of solid, metal-filled vias to form the connections to the inductor structure minimizes the resistance and inductance of the inductor feed structure, thereby maximizing the Q-factor and self-resonant frequency of the inductor. This effect is further enhanced by the fact that the attachment of the inductor chip device to the next assembly level is achieved via a flip-chip solder connection using the solder pads.
Die Geometrie der Induktionsspulenstruktur kann eine kreisförmige, quadratische, rechteckige oder polygonale spiralförmige Konfiguration sein. Für die Montage einer Multichipmodul-Einheit wird ein quadratisches Format bevorzugt, während dann, wenn das Induktionsspulen-Bauelement auf einer Chip-Direktbefestigungseinheit oder einer Oberflächenmontageeinheit angebracht werden soll, ein rechteckiges Format bevorzugt wird.The geometry of the inductor structure can be a circular, square, rectangular or polygonal spiral configuration. For mounting a multi-chip module device, a square format is preferred, while when the inductor device is to be mounted on a direct-to-chip or surface mount device, a rectangular format is preferred.
Das Substrat kann entweder ein voreingebranntes Aluminiumoxid- oder Aluminiumnitrid-Substrat sein, auf dem durch Laserbohren des Substrats in dem voreingebrannten Zustand und Füllen der dadurch erzeugten Löcher mit einem durch einen Flüssigphasen-Tränkungsprozeß erzeugten Kupfer-Wolfram-Verbundmaterial Durchgangsverbindungen gebildet werden. In alternativer Weise kann das Substrat ein gleichzeitig eingebranntes Aluminiumoxidsubstrat sein, wobei die Durchgangsverbindungen gesinterte Wolfram- oder Molybdän-Durchgangsverbindungen sind, die während des gleichzeitigen Einbrennens in dem Substrat gebildet werden.The substrate may be either a pre-fired alumina or aluminum nitride substrate on which vias are formed by laser drilling the substrate in the pre-fired state and filling the holes thereby created with a copper-tungsten composite material produced by a liquid phase impregnation process. Alternatively, the substrate may be a co-fired alumina substrate, the vias being sintered tungsten or molybdenum vias formed in the substrate during the co-firing.
Die spiralförmige Struktur kann eine Kupfer-Metallisierungsstruktur sein, und sie kann photolithographisch definiert sein. Die Verwendung von Kupfer für die Metallisierung minimiert den Serienwiderstand der Induktionsspule und maximiert daher den Q-Faktor. Wenn die Induktionsspulengeometrie mittels eines photolithographischen Musterbildungsprozesses definiert wird, können sehr genaue Induktionsspulenabmessungen erreicht werden, und daher wird eine gute Reproduzierbarkeit des Induktivitätswertes von Bauelement zu Bauelement sichergestellt.The spiral structure may be a copper metallization structure, and it may be photolithographically defined. The use of copper for the metallization minimizes the series resistance of the inductor and therefore maximizes the Q-factor. If the inductor geometry is defined using a photolithographic patterning process, very accurate inductor dimensions can be achieved and therefore good device-to-device reproducibility of the inductance value is ensured.
Die spiralförmige Metallisierungsstruktur kann eine dünne, metallische Haftschicht, eine Plattier-Keimschicht, und eine dicke Kupferschicht aufweisen, die in dieser Reihenfolge auf das Substrat aufgebracht sind. Die Haftschicht kann eine Chrom-, Titan- oder Nichrom-Haftschicht sein, und die Plattier-Keimschicht kann eine Kupferplattier- Keimschicht sein.The spiral metallization structure may include a thin metallic adhesion layer, a plating seed layer, and a thick copper layer applied to the substrate in that order. The adhesion layer may be a chromium, titanium, or nichrome adhesion layer, and the plating seed layer may be a copper plating seed layer.
Die Lötanschlüsse sind vorzugsweise auf einer Multischicht-Metallisierungsstruktur gebildet, die eine Chrom-Haftschicht, eine Chrom-Kupfer-Schicht, und eine Kupfer- oder Kupfer-plus-Gold-Schicht aufweist, die in dieser Reihenfolge auf das Substrat aufgebracht sind.The solder pads are preferably formed on a multilayer metallization structure comprising a chromium adhesion layer, a chromium-copper layer, and a copper or copper-plus-gold layer applied to the substrate in that order.
Das Induktionsspulenchip-Bauelement kann mindestens eine weitere Metallisierungsschicht und eine dielektrische Schicht umfassen, wobei die spiralförmige Struktur in der auf der Hauptoberfläche des Substrats gebildeten Metallisierungsschicht, und in der mindestens einen weiteren Metallisierungsschicht gebildet ist. Die mindestens eine weitere dielektrische Schicht kann eine Polyimidschicht sein.The induction coil chip device may comprise at least one further metallization layer and a dielectric layer, wherein the spiral structure is formed in the metallization layer formed on the main surface of the substrate and in the at least one further metallization layer. The at least one further dielectric layer may be a polyimide layer.
Der Vorteil der Verwendung einer Multischichtstruktur ist, daß der Induktivitätswert wesentlich vergrößert werden kann. Wenn eine Zweischichtstruktur vorgesehen wird, kann folglich eine vierfache Zunahme (2 im Quadrat) der Induktivität pro Flächeneinheit bei einer vorgegebenen Anzahl von Windungen n erreicht werden.The advantage of using a multilayer structure is that the inductance value can be increased significantly. If a two-layer structure is used, Consequently, a fourfold increase (2 squared) in inductance per unit area can be achieved for a given number of turns n.
Mindestens ein weiterer Lötanschluß kann vorgesehen werden, um die mechanische Stabilität sicherzustellen, wenn das Induktionsspulen-Bauelement auf einem Multichipmodul- Bauelement. usw. montiert wird. Die kleinste Anzahl von Lötanschlußverbindungen, die erforderlich ist, ist die Anzahl, die die notwendigen elektrischen Verbindungen zwischen der Induktionsspulenstruktur und dem Multichipmodul-Bauelement, usw. herstellt. Die elektrischen Verbindungen können nicht nur Endverbindungen für die Induktionsspule, sondern auch eine oder mehr Anzapfverbindungen dazwischen umfassen. Wenn jedoch die gesamte Anzahl der elektrischen Verbindungen bei dem Induktionsspulenchip-Bauelement ungenügend ist, um bei dem montierten Chip-Bauelement eine mechanische Stabilität aufrechtzuerhalten, können zusätzliche, nicht-elektrische Lötanschlußverbindungen erforderlich sein. Es kann daher gesagt werden, daß die absolut kleinste Anzahl von Lötanschlußverbindungen drei ist, aber vier solcher Verbindungen ein normales praktisches Minimum sind.At least one additional solder pad may be provided to ensure mechanical stability when the inductor device is mounted on a multi-chip module device, etc. The smallest number of solder pad connections required is the number that provides the necessary electrical connections between the inductor structure and the multi-chip module device, etc. The electrical connections may include not only end connections for the inductor, but also one or more tap connections therebetween. However, if the total number of electrical connections in the inductor chip device is insufficient to maintain mechanical stability in the mounted chip device, additional non-electrical solder pad connections may be required. It can therefore be said that the absolute smallest number of solder pad connections is three, but four such connections are a normal practical minimum.
Eine Ausführungsform der Erfindung wird nun nur mittels eines Beispiels beschrieben, wobei auf die Zeichnungen Bezug genommen wird, die Folgendes darstellen:An embodiment of the invention will now be described by way of example only with reference to the drawings in which:
Die Fig. 1 ist eine Seitenansicht eines erfindungsgemäßen Induktionsspulenchip- Bauelements, undFig. 1 is a side view of an induction coil chip device according to the invention, and
die Fig. 2 ist ein Grundriß, der der Seitenansicht der Fig. 1 entspricht. In den Fig. 1 und 2, auf die nun Bezug genommen wird, ist eine Ausführungsform eines erfindungsgemäßen Induktionsspulenchip-Bauelements für die Montage auf einer Multichipmodul-Einheit wiedergegeben, aufweisend ein Aluminiumoxidsubstrat 12, bei dem auf einer Hauptoberfläche 13 eine Metallisierungsschicht 14 angeordnet ist, die als quadratische Spirale konfiguriert ist. Auf der anderen Hauptoberfläche 15 ist eine weitere Metallisierungsschicht 16 angeordnet, die als eine gewisse Anzahl von Anschlußflächen oder Inseln konfiguriert ist, auf denen eine entsprechende Anzahl von Lötanschlüssen 17 gebildet ist. Die zwei Enden 20, 21 der spiralförmigen Induktionsspulenstruktur sind über zwei metallgefüllte Durchgangsverbindungsstrukturen 18 bzw. 19 mit zwei der Lötanschlüsse 17 verbunden. Die zwei Lötanschlüsse, mit denen die Durchgangsverbindungsstrukturen 18, 19 verbunden sind, sind in der Fig. 2 als 22 bzw. 23 wiedergegeben. Außer den Lötanschlüssen 22. 23 gibt es weitere Lötanschlüsse 24-26, die nicht dazu dienen, die Induktionsspule mit der Multichipmodul-Einheit (nicht wiedergegeben) elektrisch zu verbinden, sondern dazu dienen, einen feste Auflage des Induktionsspulen-Chips auf der Einheit sicherzustellen.Fig. 2 is a plan view corresponding to the side view of Fig. 1. Referring now to Figs. 1 and 2, there is shown an embodiment of an inductor chip device according to the invention for mounting on a multi-chip module unit, comprising an aluminum oxide substrate 12, in which on one main surface 13 there is arranged a metallization layer 14 configured as a square spiral. On the other main surface 15 there is arranged another metallization layer 16 configured as a certain number of pads or islands on which a corresponding number of solder terminals 17 are formed. The two ends 20, 21 of the spiral inductor structure are connected to two of the solder terminals 17 via two metal-filled through-connection structures 18 and 19, respectively. The two solder terminals to which the through-connection structures 18, 19 are connected are shown in Fig. 2 as 22 and 23, respectively. In addition to the solder terminals 22, 23, there are further solder terminals 24-26 which do not serve to electrically connect the induction coil to the multi-chip module unit (not shown), but serve to ensure a firm support of the induction coil chip on the unit.
Das Induktionsspulenchip-Bauelement ist durch eine Flip-Chip-Lötverbindung mit dem Gegen-Lötanschluß oder anderen Strukturen auf dem Multichipmodul-Bauelement verbunden.The inductor chip device is connected to the mating solder pad or other structures on the multichip module device by a flip-chip solder connection.
Das Substrat 12 und die metallgefüllten Durchgangsverbindungen des Induktionsspulenchip-Bauelements können nach einem Prozeß hergestellt werden, wie er in der Patentschrift GB 2226707 der Micro Substrates Inc. beschrieben ist. Folglich kann eine Wafer aus polykristalliner Aluminiumoxidkeramik mit hoher Dichte, die ein gut definiertes Oberflächenfinish und eine gleichmäßige Dicke hat, zuerst bearbeitet werden, um eine Anordnung von engen Löchern durch die Dicke der Wafer zu erhalten. Dies kann durch einen Laserbohrprozeß ausgeführt werden, bei dem eine CO&sub2;- oder Neodym-YAG-Laserquelle verwendet wird, um enge Löcher (von ungefähr 125 um Durchmesser) zu erzeugen, die von vorne nach hinten leicht konisch sind. Die Anordnung der Löcher entspricht dem in der Fig. 2 wiedergegebenen Muster.The substrate 12 and the metal-filled vias of the inductor chip device may be manufactured by a process such as that described in Micro Substrates Inc.'s patent specification GB 2226707. Thus, a high density polycrystalline alumina ceramic wafer having a well defined surface finish and uniform thickness may first be machined to obtain an array of narrow holes through the thickness of the wafer. This may be accomplished by a laser drilling process using a CO₂ or neodymium YAG laser source. to produce narrow holes (approximately 125 µm in diameter) that are slightly conical from front to back. The arrangement of the holes corresponds to the pattern shown in Fig. 2.
Die Anordnung von Wafer-Durchgangslöchern kann dann mit einer leitenden, metallischen Stopfen-Durchgangsverbindungsstruktur gefüllt werden, wobei eine flüssigphasen-getränkte Kupfer-Wolfram-Verbundstruktur verwendet wird. Bei dieser Struktur wird das Wolframmaterial in Pulverform in einem Trägersystem aus einem organischen Bindemittel und einem Lösungsmittel verwendet, und die Durchgangsverbindungslöcher werden mittels eines Siebdruckprozesses mit der Wolframpulver-"Druckfarbe" gefüllt, bei Unterstützung durch Vakuum oder aufgebrachten Druck.The array of wafer vias can then be filled with a conductive, metallic plug via structure using a liquid phase impregnated copper-tungsten composite structure. In this structure, the tungsten material is used in powder form in a carrier system of an organic binder and a solvent, and the vias are filled with the tungsten powder "ink" using a screen printing process, assisted by vacuum or applied pressure.
Nach dem Füllen der Löcher kann eventuelle überschüssige Wolfram-Druckfarbe entfernt werden, und die Wafer kann in einer teilweise oxydierenden Atmosphäre (zum Beispiel, nassem Wasserstoff) eingebrannt werden, um das organische Bindemittel wegzubrennen, und das verbleibende Wolframpulver teilweise zu sintern, ohne Wolframoxide zu bilden. Es kann sein, daß für diese Prozeßstufe eine Prozeß-Spitzentemperatur von 1400- 1600ºC erforderlich ist. Bei diesem Schritt ist auch eine teilweise oxydierende Atmosphäre wichtig, um eine gute Haftung zwischen der Wolfram-Stopfen-Metallisierung und der Aluminiumoxidkeramik sicherzustellen. Die sich ergebende Struktur weist eine poröse Wolfram-Durchgangsverbindung in jeder lasergebohrten Durchgangsverbindung der Aluminiumoxid-Wafer auf. Eine Stopfen-Durchgangsverbindungs-Struktur mit hoher Dichte kann dann durch Infiltration von flüssigem Kupfer in die poröse Wolfram-Durchgangsverbindung erreicht werden. Das Kupfer kann durch Siebdrucken eines Kupfer-"Druckfarben"-Materials oder durch einen ähnlichen Prozeß aufgebracht werden, wonach die Wärmebehandlung der Wafer ausgeführt wird, um das Bindemittel zu entfernen, falls ein solches verwendet wird, und dann das Kupfer zu schmelzen (gewöhnlich in einer Wasserstoffatmosphäre bei über 1083ºC). Das flüssige Kupfer benetzt das Wolfram auf natürliche Weise, besonders bei Anwesenheit gewisser Spurenelement-Additive (Oberflächen-Additive), wie Nickel, und füllt so die, poröse Stopfen-Durchgangsverbindungs-Struktur, um beim Abkühlen auf Umgebungstemperatur eine massive Stopfen-Durchgangsverbindung zu bilden. Eventuelles überschüssiges Material kann dann durch einen abschließenden Läpp- und Poliervorgang entfernt werden, bei dem auch das erforderliche Oberflächenfinish und die erforderliche Waferdicke erhalten wird. Die Wafer können leicht mit Abmessungen hergestellt werden, die identisch mit denjenigen von Silizium-IC-Wafern sind, zum Beispiel mit 100 mm Durchmesser, 380 um Dicke, oder 150 mm Durchmesser. 525 um Dicke, um die Verarbeitung zu erleichtern. Die Verwendung einer massiven Durchgangsverbindungs-Struktur erleichtert die darauf folgende Verarbeitung der Wafer wesentlich, da eine polierte, planare Oberfläche erhalten wird, die mittels ICähnlichen Schleuderbeschichtungsprozessen leicht mit Photolack, Polyimid oder anderen Verarbeitungsmaterialien beschichtet werden kann. Eine planare Oberfläche trägt auch zu einer niedrigen Fehlerhäufigkeit und zu niedrigen Partikelniveaus bei der Waferverarbeitung bei.After filling the holes, any excess tungsten ink can be removed and the wafers can be fired in a partially oxidizing atmosphere (for example, wet hydrogen) to burn away the organic binder and partially sinter the remaining tungsten powder without forming tungsten oxides. A peak process temperature of 1400-1600ºC may be required for this process step. A partially oxidizing atmosphere is also important during this step to ensure good adhesion between the tungsten plug metallization and the alumina ceramic. The resulting structure has a porous tungsten via in each laser drilled via of the alumina wafers. A high density plug via structure can then be achieved by infiltrating liquid copper into the porous tungsten via. The copper may be applied by screen printing a copper "ink" material or a similar process, after which heat treating the wafers is carried out to remove the binder, if one is used, and then melting the copper (usually in a hydrogen atmosphere at over 1083ºC). The liquid copper naturally wets the tungsten, especially in the presence of certain trace element additives (surface additives) such as nickel, and thus fills the porous plug via structure to form a solid plug via upon cooling to ambient temperature. Any excess material may then be removed by a final lapping and polishing operation which also provides the required surface finish and wafer thickness. The wafers can be easily manufactured with dimensions identical to those of silicon IC wafers, for example 100 mm diameter, 380 um thick, or 150 mm diameter, 525 um thick, to facilitate processing. The use of a solid through-connection structure greatly facilitates subsequent processing of the wafers, as a polished, planar surface is obtained that can be easily coated with photoresist, polyimide or other processing materials using IC-like spin-coating processes. A planar surface also contributes to low defect rates and low particle levels during wafer processing.
Nachdem das keramische Substrat mit seinen geeignet positionierten, metallgefüllten Durchgangsverbindungen hergestellt wurde, wird die Induktionsspulenstruktur auf einer Fläche der Wafer definiert. Eine dünne, metallische Haftschicht (bei der ein reaktives Metallsystem, wie Chrom, Titan oder Nichrom verwendet wird), und eine Plattier-Keimschicht (in Form einer dünnen Kupferschicht) werden nacheinander durch Kathodenzerstäubung auf die Oberfläche aufgebracht. Diese Schichten sind gewöhnlich zwischen 0,05 und 0,5 um dick. Die Haftschicht ergibt eine starke Verbindung mit der Aluminiumoxidoberfläche, und auch eine gute elektrische Verbindung mit den massiven Kupfer-Wolfram-Stopfen-Durchgangsverbindungen. Die Kupferschicht ergibt eine kompatible Oberfläche, auf die weiteres Kupfer aufplattiert wird. Eine dicke Schicht Photolack wird auf diese Fläche der Wafer aufgebracht und mit einem Muster versehen, um eine Struktur mit einer spiralförmigen Öffnung zu definieren, in der die Kupfermetallisierung, die die Induktionsspule bildet, dann aufgebracht wird. Die Kupferplattierung sollte eine Kupferplattierung mit der maximalen Dicke sein, die mit einer guten Kontrolle der plattierten Struktur und des kleinen Zwischenraums zwischen den Induktionsspulenwindungen vereinbar ist (um einen möglichst niedrigen Widerstand bei einer vorgegebenen Induktionsspulensteigung und folglich einem maximalen Q-Faktor zu erhalten). Die Induktionsspulengeometrie wird begrenzt durch die Auflösung und die Merkmals-Seitenverhältnisse, die in dem Photolack definiert werden können, zusammen mit den Eigenschaften der Plattierlösung (Tiefenwirkung und Plattierwirksamkeit). Es gibt Materialien, die mindestens 25 um Kupferdicke bei Merkmalstrennungen von nur 10 um zulassen. Dies sollte zu Induktionsspulen-Spitzen-Q- Faktoren von mindestens 100 bei Induktionsspulen mit mm-Abmessungen führen. Nach dem Elektroplattieren werden die Photolackmaske und Plattier-Keimschicht und die Haftschicht durch geeignete Lösungsmittel- und Ätzmittelbehandlungen von allen Oberflächengebieten außer den Gebieten, wo die Induktionsspulen definiert sind, abgelöst.After the ceramic substrate with its appropriately positioned metal-filled vias has been fabricated, the induction coil structure is defined on one surface of the wafer. A thin metallic adhesion layer (using a reactive metal system such as chromium, titanium or nichrome) and a plating seed layer (in the form of a thin layer of copper) are sequentially sputtered onto the surface. These layers are usually between 0.05 and 0.5 µm thick. The bond layer provides a strong bond to the alumina surface, and also a good electrical connection to the solid copper-tungsten plug vias. The copper layer provides a compatible surface onto which further copper is plated. A thick layer of photoresist is applied to this area of the wafers and patterned to define a structure with a spiral opening into which the copper metallization forming the inductor coil is then deposited. The copper plating should be the maximum thickness copper plating compatible with good control of the plated structure and the small gap between the inductor turns (to obtain the lowest possible resistance for a given inductor pitch and hence maximum Q factor). The induction coil geometry is limited by the resolution and feature aspect ratios that can be defined in the photoresist, together with the properties of the plating solution (depth effect and plating efficiency). There are materials that allow at least 25 µm copper thickness with feature separations as small as 10 µm. This should result in induction coil peak Q factors of at least 100 for induction coils of mm dimensions. After electroplating, the photoresist mask and plating seed layer and adhesion layer are stripped by suitable solvent and etchant treatments from all surface areas except the areas where the induction coils are defined.
Um die Wafer bei den darauf folgenden Prozeßschritten vor einer Beschädigung zu schützen, wird die fertige plattierte Kupfer-Induktionsspulenstruktur mit einer geeigneten Passivierungsschicht, z. B. einem Polyimid, beschichtet.To protect the wafers from damage during the subsequent process steps, the finished plated copper induction coil structure is coated with a suitable passivation layer, e.g. a polyimide.
Die Wafer wird dann umgekehrt, und es wird eine Anordnung von Lötanschlußstrukturen definiert, einige über den freiliegenden Kupfer-Wolfram-Stopfen-Durchgangsverbindungen, die die Verbindungen zwischen dem Induktionsspuleneingangs- und Induktionsspulenausgangspunkten auf der anderen Fläche der Wafer herstellen, und einige bei anderen Punkten auf der Oberfläche, wie unten erklärt wird.The wafer is then inverted and an array of solder bond structures is defined, some over the exposed copper-tungsten plug vias that make the connections between the inductor input and output points on the other face of the wafer, and some at other points on the surface as explained below.
Die Lötanschlußstruktur erfordert eine lötbare Metallisierungsschicht, die von dem Lötanschluß benetzt wird, und die die Fläche des Lötanschlusses definiert. Chrom-Kupfer- oder Chrom-Kupfer-Gold-Multischicht-Metallisierungsstrukturen sind für diese Anforderung geeignet. Die erste Schicht, eine Chromschicht, sorgt für die Haftung und eine ohmsche Verbindung mit der darunter liegenden Kupfer-Wolfram-Stopfen-Durchgangsverbindungs- Oberfläche, und darauf folgt eine legierte Chrom-Kupfer-Schicht, die für die Lötbarkeit sorgt, und zwar ohne Schichtauflösung (für mehrere Lötanschluß-Schmelzvorgänge). Die abschließenden Kupfer- oder Kupfer-plus-Gold-Schichten sorgen für eine anfängliche Lötbarkeit, wobei sich diese Metalle bei der Lötanschluß-aufschmelzung in dem Lötmittel lösen und sich beim Abkühlen als intermetallische Verbindungen von Zinn wieder niederschlagen. Das Gold, wenn verwendet, ermöglicht, vor die Lötmittelaufbringung die lötbare Schicht ohne Oxydation der Atmosphäre auszusetzen. Lötbare Metallisierungsschichten dieser Art können durch aufeinanderfolgende Aufdampfung durch eine geätzte Metallfolie oder eine ähnliche physische Maskierstruktur hindurch definiert werden.The solder joint structure requires a solderable metallization layer that is wetted by the solder joint and that defines the area of the solder joint. Chromium-copper or chromium-copper-gold multilayer metallization structures are suitable for this requirement. The first layer, a chromium layer, provides adhesion and an ohmic bond to the underlying copper-tungsten plug via surface, and this is followed by an alloyed chromium-copper layer that provides solderability without delamination (for multiple solder joint reflows). The final copper or copper-plus-gold layers provide initial solderability, with these metals dissolving in the solder during solder joint reflow and re-depositing as intermetallic compounds of tin upon cooling. The gold, when used, allows the solderable layer to be exposed to the atmosphere without oxidation prior to solder application. Solderable metallization layers of this type can be defined by sequential evaporation through an etched metal foil or similar physical masking structure.
Das Lötmittel selbst ist eine eutektische Zinn-Blei-Zusammensetzung (635n-37Pb nach Gewicht, Schmelzpunkt 183ºC) für Chip-Direktbefestigungs- oder Oberflächenmontageanwendungen, oder es ist eine 95Pb-5Sn-Zusammensetzung (Schmelzpunkt 310ºC) für Multichipmodul-Anwendungen. Das Lötmittel kann durch galvanische Abscheidung aufgebracht werden, wobei eine Keimschicht und ein Photolack-Maskierverfahren wie bei dem Plattieren der Kupfer-Induktionsspulenstruktur auf der ersten Fläche der Wafer verwendet werden. In alternativer Weise kann eine physische Maskierstruktur mit einem Aufdampfprozeß wie bei der Aufbringung der lötbaren Metallisierung verwendet werden. Das Lötmittel kann als getrennte Schichten aus Blei und Zinn, oder als eine Legierung aufgebracht werden.The solder itself is a eutectic tin-lead composition (635n-37Pb by weight, melting point 183ºC) for chip direct attach or surface mount applications, or it is a 95Pb-5Sn composition (melting point 310ºC) for Multichip module applications. The solder may be applied by electrodeposition using a seed layer and a photoresist masking process as in plating the copper inductor structure on the first surface of the wafer. Alternatively, a physical masking structure may be used with a vapor deposition process as in applying the solderable metallization. The solder may be applied as separate layers of lead and tin, or as an alloy.
Nach der Aufbringung der lötbaren Metallisierung und der Lötmittelschichten, sowie der Musterbildung werden die Lötanschlüsse aufgeschmolzen, wozu sie unter einer inerten oder reduzierenden Atmosphäre bis über die Lötmittel-Liquidustemperatur erhitzt werden. Lötanschlußdurchmesser, die nahe bei denjenigen der Kupfer-Wolfram-Stopfen-Durchgangsverbindungen liegen, sind für die Flip-Chip-Induktionsspulenstruktur, d. h. 125 um Durchmesser, geeignet. Lötanschluß-Höhen zwischen 30 und 100 um sind geeignet, wobei dies davon abhängt, ob die Induktionsspule bei einer Chip-Direktbefestigungs-, einer Oberflächenmontage- oder einer Multichipmodulanwendung verwendet werden soll. Solche Lötanschlußgeometrien sind auch typisch für Integrierte Schaltungen mit Flip-Chip- Lötmittelverbindung, die für Multichipmodul- und Chip-Direktbefestigungsanwendungen bestimmt sind.After deposition of the solderable metallization and solder layers, and patterning, the solder pads are reflowed by heating them above the solder liquidus temperature under an inert or reducing atmosphere. Solder pad diameters close to those of the copper-tungsten plug vias are suitable for the flip-chip inductor structure, i.e. 125 µm diameter. Solder pad heights between 30 and 100 µm are suitable, depending on whether the inductor is to be used in a direct-chip attach, surface-mount or multi-chip module application. Such solder pad geometries are also typical for flip-chip solder bonded integrated circuits intended for multi-chip module and direct-chip attach applications.
Es sind insgesamt fünf Lötanschlüsse definiert, zwei über der Eingangs- und der Ausgangs-Stopfen-Durchgangsverbindungs Verbindung, und weitere drei, die über die Aluminiumoxidoberfläche verteilt sind, um als mechanische Auflage für die angebrachte Flip-Chip-Induktionsspule zu dienen.A total of five solder pads are defined, two over the input and output plug via connections, and another three distributed over the alumina surface to serve as a mechanical support for the attached flip-chip inductor.
Was die Größe des Induktionsspulenchips betrifft, so sind bevorzugte Abmessungen 0,5, 1,0, 1,25, 1,5 oder 2,0 mm². Dies ergibt eine gewisse Übereinstimmung mit dem Trend bei den Größen von diskreten Oberflächenmontagekomponenten, die gegenwärtig einer Reduzierung von 0805 (2,0 · 1,25 mm) auf 0603 (1,5 · 0,75 mm) und 0402 (1,0 · 0,5 mm) folgen.Regarding the size of the inductor chip, preferred dimensions are 0.5, 1.0, 1.25, 1.5 or 2.0 mm². This gives some agreement with the trend in the sizes of discrete surface mount components, which are currently following a reduction from 0805 (2.0 x 1.25 mm) to 0603 (1.5 x 0.75 mm) and 0402 (1.0 x 0.5 mm).
Nach dem Verarbeiten der Induktionsspulenfläche und der Lötanschlußfläche der Wafer werden die vorübergehenden Passivierungsschichten, die verwendet werden, um die Induktionsspulenfläche zu schützen, entfernt. Die Wafer wird einer Sichtkontrolle unterworfen, und es werden dimensionelle und elektrische Messungen gemacht, um die Induktionsspulen-Ausbeute zu bestimmen, und um sicherzustellen, daß die Komponenteneigenschaften innerhalb der vorgeschriebenen Grenzen liegen. Eventuelle schadhafte Induktionsspulen werden identifiziert, zum Beispiel durch Markieren mit Druckfarbe, und die einzelnen Induktionsspulen-Komponenten werden durch mechanisches Sägen oder durch Laserritzen getrennt.After processing the induction coil surface and the solder pad of the wafers, the temporary passivation layers used to protect the induction coil surface are removed. The wafers are visually inspected and dimensional and electrical measurements are taken to determine the induction coil yield and to ensure that the component properties are within specified limits. Any defective induction coils are identified, for example by marking with printing ink, and the individual induction coil components are separated by mechanical sawing or by laser scribing.
Bei einer zweiten Ausführungsform (nicht wiedergegeben) des erfindungsgemäßen Induktionsspulenchip-Bauelements wird ein gleichzeitig eingebranntes Aluminiumoxidsubstrat anstelle eines voreingebrannten Substrats verwendet, wobei die Durchgangsverbindungen dann aus gesintertem Wolfram oder Molybdän sind. Die Schritte zur Herstellung der spiralförmigen Kupfermetallisierung und der Lötanschlüsse sind die gleichen wie bei der ersten Ausführungsform.In a second embodiment (not shown) of the induction coil chip device according to the invention, a simultaneously fired aluminum oxide substrate is used instead of a pre-fired substrate, the via connections then being made of sintered tungsten or molybdenum. The steps for producing the spiral copper metallization and the solder connections are the same as in the first embodiment.
Bei einer dritten Ausführungsform (nicht wiedergegeben) des erfindungsgemäßen Induktionsspulenchip-Bauelements wird eine Multischicht-Induktionsspule in einem voreingebrannten Substrat gebildet, wozu durch ein Polyimid-Dielektrikum getrennte Kupferschichten aufplattiert werden. Durchgangsverbindungen werden mittels Trockenätzen durch das Zwischenschicht-Polyimidmaterial hindurch definiert, um die in den inneren Metallisierungsschichten gelegenen Induktionsspulenspiralen und die in der äußeren Metallisierungsschicht gelegene Induktionsspulenspirale elektrisch miteinander zu verbinden.In a third embodiment (not shown) of the induction coil chip device according to the invention, a multilayer induction coil is formed in a pre-fired substrate, for which purpose separated by a polyimide dielectric Copper layers are plated. Vias are defined by dry etching through the interlayer polyimide material to electrically connect the inductor coils located in the inner metallization layers and the inductor coil located in the outer metallization layer.
Andere dielektrische Materialien als Polyimid können ebenfalls für die Zwischenschicht oder die Zwischenschichten verwendet werden, und andere Mittel als Trockenätzen können verwendet werden, um die Zwischenschicht-Durchgangsverbindungen zu bilden.Dielectric materials other than polyimide may also be used for the interlayer or interlayers, and means other than dry etching may be used to form the interlayer vias.
Obwohl in der Fig. 2 insgesamt fünf Lötanschlüsse wiedergegeben sind, können mehr oder weniger Lötanschlüsse erforderlich sein, wobei dies hauptsächlich von der Größe des herzustellenden Chips abhängt. Auch können mehr als zwei Lötanschlüsse elektrischen Kontakt mit der Induktionsspulen-Metallisierungsstruktur haben. So kann zum Beispiel eines Induktionsspulenspirale bei einem oder mehreren Punkten längs ihrer Länge angezapft sein, oder eine Multischicht-Induktionsspule kann bei ihren Zwischenschicht-Verbindungsstellen angezapft sein. Diese Variationen erfordern eine geeignete. Anzahl von metallgefüllten Durchgangsverbindungen, um die elektrischen Verbindungen zu bilden, und dann sind eventuell entsprechend weniger Lötmittelanschlüsse erforderlich, um nur die mechanische Stabilität aufrechtzuerhalten.Although a total of five solder pads are shown in Fig. 2, more or fewer solder pads may be required, depending mainly on the size of the chip being manufactured. Also, more than two solder pads may make electrical contact with the inductor metallization structure. For example, an inductor coil coil may be tapped at one or more points along its length, or a multilayer inductor may be tapped at its interlayer junctions. These variations require an appropriate number of metal-filled vias to form the electrical connections, and then correspondingly fewer solder pads may be required to provide only the mechanical to maintain stability.
Claims (11)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9411107A GB2290171B (en) | 1994-06-03 | 1994-06-03 | Inductor chip device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69511940D1 DE69511940D1 (en) | 1999-10-14 |
| DE69511940T2 true DE69511940T2 (en) | 2000-05-04 |
Family
ID=10756121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69511940T Expired - Fee Related DE69511940T2 (en) | 1994-06-03 | 1995-05-22 | Chip inductance arrangement |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0685857B1 (en) |
| JP (1) | JPH07335439A (en) |
| AT (1) | ATE184419T1 (en) |
| DE (1) | DE69511940T2 (en) |
| ES (1) | ES2139841T3 (en) |
| GB (1) | GB2290171B (en) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2292016B (en) * | 1994-07-29 | 1998-07-22 | Plessey Semiconductors Ltd | Inductor device |
| WO1999033108A1 (en) * | 1997-12-22 | 1999-07-01 | Conexant Systems, Inc. | Wireless inter-chip communication system and method |
| US6303423B1 (en) | 1998-12-21 | 2001-10-16 | Megic Corporation | Method for forming high performance system-on-chip using post passivation process |
| JP2001358551A (en) | 2000-06-15 | 2001-12-26 | Matsushita Electric Ind Co Ltd | Filter |
| DE10144464C2 (en) * | 2001-09-10 | 2003-07-17 | Infineon Technologies Ag | Electronic component with an induction coil for high-frequency applications and method for producing the same |
| FR2830683A1 (en) * | 2001-10-10 | 2003-04-11 | St Microelectronics Sa | REALIZATION OF INDUCTANCE AND VIA IN A MONOLITHIC CIRCUIT |
| KR20030048691A (en) * | 2001-12-12 | 2003-06-25 | 삼성전자주식회사 | low value, low variation high frequency inductor and method for manufacturing the same |
| US8384189B2 (en) | 2005-03-29 | 2013-02-26 | Megica Corporation | High performance system-on-chip using post passivation process |
| DE102006057332B4 (en) | 2006-12-05 | 2018-01-25 | Infineon Technologies Ag | Assembly comprising a substrate and a chip mounted on the substrate |
| NL1036092C (en) * | 2008-10-21 | 2010-04-22 | Tetradon B V | METHOD AND DEVICE FOR A MODULAR BUILT-IN TRANSFORMER |
| JP6574207B2 (en) | 2014-05-05 | 2019-09-11 | スリーディー グラス ソリューションズ，インク３Ｄ Ｇｌａｓｓ Ｓｏｌｕｔｉｏｎｓ，Ｉｎｃ | 2D and 3D inductors, antennas, and transformers for manufacturing photoactive substrates |
| KR102479144B1 (en) | 2016-02-25 | 2022-12-20 | 3디 글래스 솔루션즈 인코포레이티드 | 3d capacitor and capacitor array fabricating photoactive substrates |
| US12165809B2 (en) | 2016-02-25 | 2024-12-10 | 3D Glass Solutions, Inc. | 3D capacitor and capacitor array fabricating photoactive substrates |
| WO2017177171A1 (en) | 2016-04-08 | 2017-10-12 | 3D Glass Solutions, Inc. | Methods of fabricating photosensitive substrates suitable for optical coupler |
| WO2018159457A1 (en) | 2017-03-01 | 2018-09-07 | 株式会社村田製作所 | Mounting substrate |
| US11342896B2 (en) | 2017-07-07 | 2022-05-24 | 3D Glass Solutions, Inc. | 2D and 3D RF lumped element devices for RF system in a package photoactive glass substrates |
| US10854946B2 (en) | 2017-12-15 | 2020-12-01 | 3D Glass Solutions, Inc. | Coupled transmission line resonate RF filter |
| JP7226832B2 (en) | 2018-01-04 | 2023-02-21 | スリーディー グラス ソリューションズ，インク | Impedance-matching conductive structures for high-efficiency RF circuits |
| WO2020060824A1 (en) | 2018-09-17 | 2020-03-26 | 3D Glass Solutions, Inc. | High efficiency compact slotted antenna with a ground plane |
| KR102493538B1 (en) | 2018-12-28 | 2023-02-06 | 3디 글래스 솔루션즈 인코포레이티드 | Heterogenous integration for rf, microwave and mm wave systems in photoactive glass substrates |
| AU2019416327B2 (en) | 2018-12-28 | 2021-12-09 | 3D Glass Solutions, Inc. | Annular capacitor RF, microwave and MM wave systems |
| AU2020253553A1 (en) | 2019-04-05 | 2021-10-28 | 3D Glass Solutions, Inc. | Glass based empty substrate integrated waveguide devices |
| KR102473256B1 (en) | 2019-04-18 | 2022-12-05 | 3디 글래스 솔루션즈 인코포레이티드 | High efficiency die dicing and release |
| US11908617B2 (en) | 2020-04-17 | 2024-02-20 | 3D Glass Solutions, Inc. | Broadband induction |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873127A (en) * | 1981-10-28 | 1983-05-02 | Hitachi Ltd | Solder melting connection for ic chip |
| DE3502770A1 (en) * | 1985-01-28 | 1986-07-31 | Siemens AG, 1000 Berlin und 8000 München | METHOD FOR PRODUCING A FLAT COIL AND FLAT COIL FOR A SHOCK SHAFT PIPE |
| JPS6215850A (en) * | 1985-07-13 | 1987-01-24 | Oki Electric Ind Co Ltd | Multi-chip package substrate |
| JP2615151B2 (en) * | 1988-08-19 | 1997-05-28 | 株式会社村田製作所 | Chip coil and method of manufacturing the same |
| US4942076A (en) * | 1988-11-03 | 1990-07-17 | Micro Substrates, Inc. | Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same |
| DE69021438T2 (en) * | 1989-05-16 | 1996-01-25 | Marconi Gec Ltd | Method for producing a flip-chip solder structure for arrangements with gold metallization. |
| JPH04245410A (en) * | 1991-01-30 | 1992-09-02 | Sharp Corp | Printed coil for double-tuned circuit use |
| US5349743A (en) * | 1991-05-02 | 1994-09-27 | At&T Bell Laboratories | Method of making a multilayer monolithic magnet component |
| GB2263582B (en) * | 1992-01-21 | 1995-11-01 | Dale Electronics | Laser-formed electrical component and method for making same |
-
1994
- 1994-06-03 GB GB9411107A patent/GB2290171B/en not_active Expired - Fee Related
-
1995
- 1995-05-22 ES ES95303410T patent/ES2139841T3/en not_active Expired - Lifetime
- 1995-05-22 DE DE69511940T patent/DE69511940T2/en not_active Expired - Fee Related
- 1995-05-22 EP EP95303410A patent/EP0685857B1/en not_active Expired - Lifetime
- 1995-05-22 AT AT95303410T patent/ATE184419T1/en not_active IP Right Cessation
- 1995-05-23 JP JP7148222A patent/JPH07335439A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07335439A (en) | 1995-12-22 |
| GB9411107D0 (en) | 1994-07-27 |
| EP0685857B1 (en) | 1999-09-08 |
| EP0685857A1 (en) | 1995-12-06 |
| GB2290171B (en) | 1998-01-21 |
| GB2290171A (en) | 1995-12-13 |
| ES2139841T3 (en) | 2000-02-16 |
| ATE184419T1 (en) | 1999-09-15 |
| DE69511940D1 (en) | 1999-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69511940T2 (en) | Chip inductance arrangement | |
| DE3936322C2 (en) | Method for producing a ceramic substrate with metal-filled through holes for a hybrid microcircuit and substrate produced in this way | |
| DE69527119T2 (en) | Structure of an adjustable choke coil | |
| DE69528222T2 (en) | Multichip module choke coil | |
| EP0016306B1 (en) | Method of manufacturing a multi-layered glass-ceramic package for the mounting of semiconductor devices | |
| DE2554965C2 (en) | ||
| DE10164494B9 (en) | Encapsulated low-profile device and method of manufacture | |
| DE10295972B4 (en) | Non-molded package for a semiconductor device and method of manufacture | |
| DE3855929T2 (en) | Electronic component parts and processes for their manufacture | |
| DE10238320A1 (en) | Ceramic circuit board and process for its manufacture | |
| EP0351581A1 (en) | High-density integrated circuit and method for its production | |
| EP2973687B1 (en) | Electronic sub-assembly, method for the production thereof and printed circuit board having an electronic sub-assembly | |
| DE10111438A1 (en) | Monolithic ceramic electronic component that is produced as a number of layers in an etching process | |
| EP0016925B1 (en) | Method of depositing metal on metal patterns on dielectric substrates | |
| DE10033977A1 (en) | Intermediate coupling structure for mounting semiconductor chip on printed circuit board has conductor paths between contact pads and bonding pads on opposite sides of dielectric body | |
| DE102004039906A1 (en) | Electronic component with a number of integrated members, is formed by producing members with a surface that contains a circuit, and connecting components using bond wires | |
| EP1620893B1 (en) | Method for the manufacture of a panel and method for the manufacture of electronic components comprising stacked semiconductor chips from the panel | |
| DE102012212968A1 (en) | OPTOELECTRONIC SEMICONDUCTOR COMPONENT WITH ELECTRICALLY INSULATED ELEMENT | |
| WO2003103042A2 (en) | Electronic component comprising external surface contacts and a method for producing the same | |
| DE2510757A1 (en) | METHOD OF PRODUCING CARRIER SUBSTRATES FOR HIGHLY INTEGRATED SEMI-CONDUCTOR CIRCUIT PLATES AND SUBSTRATES PRODUCED BY THIS METHOD | |
| EP0745274B1 (en) | Process for producing a three-dimensional circuit | |
| WO2006021191A1 (en) | Planar circuit semiconductor assembly comprising a semiconductor chip | |
| DE10239318A1 (en) | Rewiring contact points for integrated circuit chips | |
| WO2006034680A1 (en) | Semiconductor chip comprising a metal coating structure and associated production method | |
| DE19915245A1 (en) | Electronic component with strip conductor, e.g. coil or coupler for high frequency application and high speed digital circuits, is produced by conductive layer deposition on metal base layer regions exposed by structured photolacquer layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: INTARSIA CORPORATION, FREMONT, CALIF., US |
|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |