DE69510903T2

DE69510903T2 - Leistungsbegrenzender Regler

Info

Publication number: DE69510903T2
Application number: DE69510903T
Authority: DE
Inventors: Enrique De La Cruz Moreno; Salvador Ollero Velasco; Manuel Vazquez Lopez
Original assignee: Alcatel NV
Current assignee: AEG Power Solutions BV
Priority date: 1994-12-30
Filing date: 1995-12-21
Publication date: 2000-02-24
Anticipated expiration: 2015-12-22
Also published as: EP0720278B1; ATE182428T1; ES2105957B1; US5654879A; ES2105957A1; EP0720278A1; DE69510903D1

Description

GEGENSTAND DER ERFINDUNG

Diese Erfindung betrifft eine Leistungswandlungsvorrichtung, die eine Gleichstromeingangsspannung in mehrere Ausgänge wandelt. Dieser Wandler mit mehreren Ausgängen stellt im geregelten Zustand einen Hauptausgang und einen der zusätzlichen Ausgänge zur Verfügung und dient insbesondere der Anwendung bei Vorrichtungen, die mehr als eine geregelte Leistungsversorgungsspannung mit Gleichstrom benötigen.

HINTERGRUND DER ERFINDUNG

Der Artikel "AN ALTERNATIVE METHOD FOR CONTROLLING TWO-OUTPUT DC-TO-DC CONVERTERS USING SATURABLE CORE INDUCTORS", PESC 1990 von J. Sebastian, J. Blanco, J. Uceda, A. Lumbreras und F. Cañizales zeigt die Regelung zweier Ausgänge eines Wandlers unter Verwendung eines einzelnen Schaltelements und einer sättigungsfähigen Kerninduktivität, wie es in Fig. 11b des erwähnten Artikels dargestellt ist.
Die Regelung der zwei Wandlerausgänge wird durch eine Modulation der Schaltfrequenz und der Pulsbreite des Arbeitszyklus des MOSFET erreicht.
Der Hauptausgang wird geregelt mittels der Pulsbreite des Arbeitszyklus des MOSFET und der Nebenausgang wird durch die Schaltfrequenz des gegenständlichen MOSFET geregelt. Nichtdestotrotz findet eine Veränderung der Schaltfrequenz statt, wenn in der Nebenausgangslast eine Schwingung auftritt.
Die Schaltfrequenz verändert sich um einen Prozentsatz der Schwingung in der an dem Nebenausgang angeschlossenen Last. Die sich aufgrund der Veränderungen in der Schaltfrequenz ergebenden Nachteile liegen in der größeren Größe begründet, welche die magnetischen Bauteile, Wandler und Induktoren be treffen, die für die niedrigste Schaltfrequenz benötigt wird. Andere Bauteile des Wandlers, die beim Auslegungsverfahren negativ beeinflußt werden, sind die elektromagnetischen Interferenzfilter, da sich die Schaltfrequenz über einen breiten Bereich bewegt, was bedeutet, daß das Design dieser Filter mit größerer Komplexität verbunden ist.
In ähnlicher Weise wird auch der Wirkungsgrad des Wandlers negativ beeinflußt, da Schaltverluste in dem MOSFET und in dem magnetischen Kreis des Umsetzers proportional zur Schaltfrequenz sind, was dazu führt, daß die Verluste ansteigen und der Wirkungsgrad abfällt.
Die Aufgabe, die gelöst werden soll, liegt also darin, einen Wandler mit mehreren Ausgängen herzustellen, der eine Zahl von Ausgängen regelt und mit einer festen Schaltfrequenz arbeitet und zwar ohne einen Anstieg der Wandlerverluste oder der Zahl der Bauteile, was zu einer negativen Beeinflussung des Wandlers führen würde und zwar sowohl in wirtschaftlicher Hinsicht als auch hinsichtlich der Größe.
Fig. 3 des Patents DE-A-39 12 849 zeigt eine Wandlereinrichtung, die als 2-Schalter-Vorwärtswandler bekannt ist mit einem ersten Schaltelement, welches mit dem Ende einer primären Wicklung eines Umsetzers verbunden ist und bei dem das andere Ende der Primärwicklung mit einem zweiten Schaltelement verbunden ist. Der Umsetzer besitzt mehrere Sekundärwicklungen, von denen jede einen Ausgang des Umsetzers bildet. Eine Steuereinrichtung steuert das Öffnen und Schließen beider Schaltelemente zur Regelung zweier unterschiedlicher Ausgangsspannungen durch den Vorwärts- bzw. Rücklauftakt.
Die beiden Ausgänge der Wandler in Richtung besitzen aber dieselbe Erdung, wodurch es zwischen den beiden Ausgängen keine Trennung gibt. Darüber hinaus ist der Arbeitstakt der beiden Schaltelemente auf eine Hälfte der Schaltperiode beschränkt.

CHARAKTERISIERUNG DER ERFINDUNG

Der DC/DC-Wandler mit mehreren Ausgängen nach der Erfindung besitzt zwei geregelte Ausgänge und beseitigt die Probleme, die durch eine Veränderung in der Schaltfrequenz hervorgerufen werden.
Um dies zu erreichen, besitzt der DC/DC-Wandler mit mehreren Ausgängen zusätzlich ein zweites. Schaltelement, ein MOSFET, welches dazu verwendet wird, die Spannung eines Nebenausgangs zu regeln anstelle der Verwendung der Schaltfrequenz.
Der Wandler überträgt die Energie in der Primärwicklung in eine Sekundärwicklung während der Durchlaßzeit des ersten MOSFET Schaltelementes. Diese sekundäre Wicklung bildet den Hauptausgang des Wandlers, PWM Vorwärtstopologie, während die anderen Sekundärwicklungen die Nebenausgänge des Wandlers bilden.
Der geregelte Nebenausgang umfaßt eine sekundäre Wicklung, die während der Durchlaßzeit des zweiten MOSFET die in dem Umsetzer während der Durchlaßzeit des ersten MOSFET gespeicherte Energie abgibt, Flyback Topologie, und arbeitet in diskontinuierlicher Weise, d. h., der Strom in der zweiten Wicklung nimmt einen Nullwert ein während eines Teils der Abschaltperiode des ersten MOSFET.
Auf diese Weise wird durch die Steuerung der Zeit, während der die in dem Umsetzer gespeicherte Energie durch die zweite Wicklung abgegeben wird, die Spannung eines Nebenausgangs geregelt. Dieses zuletzt genannte Merkmal wird erreicht durch die Steuerung der Pulsbreite des Arbeitszyklus des zweiten MOSFET.
Infolgedessen kann die geregelte Spannung am Nebenausgang ausgedrückt werden durch.
V2 = (VE/n2)*(δ/δ'),
wobei VE die Eingangsspannung am Wandler ist, n2 das Windungszahlenverhältnis zwischen der primären Wicklung und der sekundären Wicklung ist, die den geregelten Nebenausgang bildet, δ der Quotient ist, der durch eine Division der Durchlaßzeit des ersten MOSFET durch die Gesamtzeit erhalten wird und δ' der Quotient ist, der erhalten wird durch die Division der Durchlaßzeit des zweiten MOSFET durch die Gesamtzeit, wobei der Strom berücksichtigt wird, der in der parasitären Diode des zweiten MOSFET fließt.
Der Wandler mit mehreren Ausgängen nach der Erfindung regelt den Hauptausgang und einen der Nebenausgänge mittels der Pulsbreite der Arbeitszyklen der beiden MOSFETs, wobei die Schaltfrequenz fest bleibt. Die Filter für elektromagnetische Interferenzen sind einfacher auszubilden und schließlich ist der Wirkungsgrad des Wandlers hoch, da die verwendete Regelungstechnik nicht-dissipativ ist.

KURZE BEMERKUNGEN ZU DEN FIGUREN

Nachfolgend wird eine umfangreichere Erläuterung der Erfindung in der folgenden Beschreibung auf der Basis der beigefügten Figuren gegeben werden. Diese zeigen in:
Fig. 1 ein Blockdiagramm eines DC/DC-Leistungswandlers nach der Erfindung mit mehreren Ausgängen,
Fig. 2 eine Ausführung der zweiten Schalteinrichtung, bei der das Schalten von einer zweiten Schaltsteuereinrichtung gesteuert wird und zwar gemäß der Erfindung,
Fig. 3 eine weitere mögliche Anordnung der zweiten Schalteinrichtung parallel zum ersten Schaltelement zeigt und
Fig. 4 die Wellenformen der Schaltsignale der beiden MOSFETs zeigt.

BESCHREIBUNG DER ERFINDUNG

Wie es anhand von Fig. 1 ersichtlich ist, wandelt der erfindungsgemäße Wandler mit mehreren Ausgängen ein Eingangsspannungssignal VE in mehrere Ausgangsspannungen V1, ..., VN. Die Zahl der Ausgänge ist genau die gleiche wie die Zahl der sekundären Wicklungen DS1, ..., DSN in dem Umsetzer T und eine Wicklung davon ist die Hauptwicklung und die anderen sind Nebenwicklungen. Sowohl der Hauptausgang als auch einer der Nebenausgänge sind geregelt.
Die primäre Wandlerschaltung umfaßt die primäre Wicklung DP des Umsetzers T, der in Reihe geschaltet ist mit der Senke eines ersten MOSFET M1, dessen Schalten von einer ersten Schaltsteuereinrichtung PWM, einem Pulsbreitenmodulator gesteuert wird und zwar mittels eines ersten Schaltsteuersignals Q1, welches an dem Gatter des erwähnten MOSFET M1 anliegt. Darüber hinaus umfaßt sie eine zweite Schalteinrichtung SDC, siehe Fig. 2, die einen zweiten MOSFET M2 beinhaltet, dessen Quelle mit einem Kondensator C1 verbunden ist, wobei der andere Anschluß dieses Kondensators C1 mit der Senke des MOSFET M1 verbunden ist. Auch ist die Senke des zweiten MOSFET M2 mit dem Eingang A des Wandlers verbunden, an dem die Primärwicklung DP des Umsetzers T angeschlossen ist.
Das Schalten des zweiten Transistors MOSFET M2 wird von einer zweiten Schaltsteuereinrichtung SDCC gesteuert, die ein zweites Schaltsteuersignal Q2 erzeugt, welches an dem Gate des zweiten MOSFET M2 anliegt.
Der erste MOSFET M1 verbindet die Primärwicklung DP des Umsetzers T mit dem Eingangsspannungssignal VE, welches an den Eingängen A, B des Wandlers anliegt. Während der Durchlaßzeit des ersten MOSFET M1 fließt ein Strom durch die Primärwicklung DP, der eine Energieübertragung in eine zweite Wicklung DS1 hervorruft, wobei diese zweite Wicklung DS1 den Hauptausgang des Wandlers bildet.
Der Umsetzer T speichert Energie während der Durchlaßzeit TON1 des ersten MOSFET M1 und gibt diese gespeicherte Energie in eine zweite Wicklung DS2 während der Sperrzeit TOFF1 des MOSFET M1 ab. Diese zweite Wicklung DS2 arbeitet in einer diskontinuierlichen Weise, d. h., der Strom in dieser zweiten Wicklung nimmt einen Wert von null an während eines Teils der Sperrzeit TOFF1 des ersten MOSFET M1 und darüber hinaus ist diese Sperrzeit TOFF1 der ersten MOSFET M1 größer als die Durchlaßzeit TON2 des zweiten MOSFET M2 (siehe Fig. 4).
Infolgedessen wird durch die Steuerung der Durchlaßzeit des zweiten MOSFET M2 die Spannung eines der Nebenausgänge des Wandlers geregelt:
Um dies zu erreichen, erzeugt die zweite Schaltsteuereinrichtung SDCC das zweite Schaltsteuersignal als eine Funktion des geregelten Spannungssignales V2 und des ersten Schaltsteuersignales Q1.
Fig. 3 zeigt eine weitere mögliche Konfiguration des Wandlers mit mehreren Ausgängen, bei dem die zweite Schaltsteuereinrichtung SDCC parallel zum ersten MOSFET M1 geschaltet ist, derart, daß die Senke des zweiten MOSFET M2 mit der Senke des ersten MOSFET M1 verbunden ist und der Anschluß des Kondensators C1 mit der Quelle des ersten MOSFET M1 verbunden ist.
Der Wandler arbeitet in einer Weise ähnlich zu dem vorstehend beschriebenen Fall.

Claims

1. Wandlereinrichtung, die eine Eingangsspannung (VE) in mehrere Ausgangsspannungen (V1, ..., VN) wandelt mit einem Umsetzer (T) mit einer primären Wicklung (DP) und einer Zahl von Sekundärwicklungen (DS1, ..., DSN), einem ersten Schaltelement (M1), welches in Reihe mit der primären Wicklung (DP) geschlossen ist zur Bildung einer primären Schaltung und einer ersten Schaltsteuereinrichtung (PWM), die ein erstes Schaltsteuersignal (Q1) erzeugt zur Steuerung des Schaltens des ersten Schaltelements (M1), dadurch gekennzeichnet, daß sie auch eine zweite Schalteinrichtung (SDC) aufweist, die parallel zur primären Wicklung (DP) des Umsetzers (T) geschlossen ist, wobei die zweite Schalteinrichtung (SDC) ein zweites Schaltelement (M2) in Reihe mit einem Kondensator (C1) aufweist; eine zweite Schaltsteuereinrichtung (SDCC), die ein zweites Schaltsteuersignal (Q2) erzeugt als eine Funktion des ersten Schaltsteuersignales (Q1) und einer zweiten Ausgangsspannung (V2), wobei das zweite Schalsteuersignal (Q2) das Schalten der zweiten Schalteinrichtung (SDC) steuert.

2. Wandlereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Schaltsteuereinrichtung (SDCC) einen Steuerlogikvorgang aufweist, derart, daß sich das zweite Schaltelement (M2) in einem Sperrzustand (TOFF2) befindet vor einem Durchlaßzustand (TON1) des ersten Schaltelements (M1) und in dem Sperrzustand (TOFF2) verbleibt während der Durchlaßzeit (TON1) des ersten Schaltelements (M1) und in eine zweite Durchlaßzeit (TON) eintritt nach der Durchlaßzeit (TON1) des ersten Schaltelements (M1).

3. Wandlereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Durchlaßzeit (TON2) des zweiten Schaltele ments (M2) kleiner ist als die Sperrzeit (TOFF1) des ersten Schaltelements (M1).

4. Wandlereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Schalteinrichtung (SDC) parallel geschlossen ist mit dem ersten Schaltelement (M1).