DE69509698T2

DE69509698T2 - Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate und kurzem Kanal, und entsprechender Transistor

Info

Publication number: DE69509698T2
Application number: DE69509698T
Authority: DE
Inventors: Herve Mingam; Alain Straboni
Original assignee: France Telecom SA
Current assignee: Orange SA
Priority date: 1994-03-31
Filing date: 1995-03-30
Publication date: 1999-09-30
Anticipated expiration: 2015-03-31
Also published as: EP0675544A1; FR2718287B1; EP0675544B1; DE69509698D1; JPH08153877A; FR2718287A1

Description

Die Erfindung betrifft Feldeffekttransistoren mit isolierter Steuerelektrode.
Die gegenwärtig gebräuchlichen Technologien bei Feldeffekttransistoren mit isolierter Steuerelektrode, die von den Fachleuten gewöhnlich "MOS-Transistoren" genannt werden, sind Technologien von 0,35 um bis 0,5 um. Diese Werte definieren in Wirklichkeit die Länge des Kanals des Feldeffekttransistors, das heißt den Abstand zwischen Drain-Zone und Source-Zone.
Außerdem ist man in der Lage, MOS-Transistoren herzustellen, die eine sehr geringe Kanallänge in der Größenordnung von einem Zehntelmikrometer aufweisen. Es ist jedoch erforderlich, sehr hochentwickelte photolithographische Mittel oder aber elektronische Maskenapparate einzusetzen, um Strichfeinheiten zu erreichen, die in der Nähe von einem Zehntelmikrometer liegen. Dieses Maß stellt gegenwärtig eine technologische Grenze für die leistungsfähigsten Herstellungsverfahren dar.
Um diese mit dem höchstmöglichen Auflösungsvermögen der Maskenapparate zusammenhängende technologische Grenze zu überwinden, wurden Untersuchungen durchgeführt, die auf die Verwendung von Strahlen mit kurzer Wellenlänge und insbesondere von Röntgenstrahlen gerichtet waren. Bei diesen Forschungsrichtungen ergaben sich jedoch Probleme, die mit der Apparatur und mit den Fadenkreuzen zusammenhingen, die für die Realisierung einer solchen Technik erforderlich sind.
Eine andere Lösung besteht darin, mit den · leistungsfähigsten gegenwärtig verfügbaren technologischen Mitteln eine sehr kurze Transistorsteuerelektrode herzustellen und anschließend den leitenden Film, aus dem diese Steuerelektrode besteht, oder die Harzmaske, welche diese Steuerelektrode schützt, auf isotrope Weise zu ätzen.
So war es möglich, einen Transistor herzustellen, der eine Kanallänge von 40 nm aufweist.
Eine solche Lösung ist jedoch vor allem hinsichtlich der Durchführbarkeit von Interesse, denn sie beweist, daß ein MOS-Transistor mit einer Kanallänge von 0,04 um nach wie vor normal funktioniert. Trotzdem weist das verwendete Verfahren der Überätzung den Nachteil auf, daß es von einem Punkt eines Siliziumplättchens zum anderen und von einem Plättchen zum anderen sehr wenig steuerbar ist.
Als Verfahren nach dem Stand der Technik lassen sich auch JP-A-60 066 861; das Technische Bulletin von IBM, Bd. 33, Nr. 1A, Juni 1990, Seiten 75-77; EP-A- 0083088 und der Artikel von OGURA, IEEE 1982, Seiten 718-721, anführen, welche die Herstellung von MOS- Transistoren auf der Grundlage eines stufigen Aufbaus beschreiben, oder auch der Artikel von HUANG, IEEE 1986, Seiten 742-745, der einen Transistor mit einer Steuerelektrode von der Form eines symmetrischen, umgekehrten "T" beschreibt.
Eines der Ziele der Erfindung ist es, Feldeffekttransistoren mit isolierter Steuerelektrode, die geringe Kanallängen aufweisen, typischerweise in der Größenordnung von 0,1 um oder sogar weniger, unter Verwendung klassischer Verfahren herzustellen, die gewöhnlich für die Herstellung der üblichen MOS- Transistoren, insbesondere der Transistoren der Technologie 0,35/0,5 um, verwendet werden.
Die Erfindung hat außerdem das Ziel, Transistoren herzustellen, die eine zusammenhängende, einzelne und unversehrte Steuerelektrode von geringer Größe aufweisen.
Die Erfindung hat ferner das Ziel, Transistoren herzustellen, die eine bessere Beherrschung der Erscheinungen ermöglichen, welche mit der Degradation durch heiße Ladungsträger zusammenhingen, und zwar ohne Verringerung der Leistungsfähigkeit der Transistoren.
Gemäß den Ansprüchen hat die Erfindung ein Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode zum Gegenstand, bei dem in einem bestimmten Bereich eines Halbleitersubstrats halbleitende Source- und Drain-Zonen sowie zwischen diesen beiden Zonen ein isolierter Steuerelektrodenbereich gebildet werden. Die Bildung des Steuerelektrodenbereichs erfolgt in folgenden Schritten:
a) Auf der Oberfläche einer ersten halbleitenden oder leitenden Schicht, die auf einer Primärsperrschicht auf dem vorherbestimmten Substratbereich liegt, wird ein stufiger Aufbau mit einer halbleitenden oder leitenden Oberflächenschicht einer ausgewählten Stärke angelegt, die stufenförmig ausgebildet ist, und auf dieser Stufe wird mit Hilfe einer anisotropen Ätzung auf dieser Oberflächenschicht ein auf reliefartig hervorspringender Bereich gebildet, der einerseits aus einem Mittelteil aus dem nicht ausgeätzten Rest der Oberflächenschicht besteht, dessen Basisbreite in Verbindung mit der Stärke der Oberflächenschicht die Länge des Transistorkanals bestimmt, sowie andererseits aus unsymmetrischen seitlichen Sperrbereichen, die diesen Mittelteil begrenzen.
b) Auf dem in Schritt a) gebildeten Block wird mit Hilfe einer anisotropen Ätzung teilweise der reliefartig hervorspringende Bereich ausgeätzt und der Teil der ersten halbleitenden oder leitenden Schicht beiderseits des reliefartig hervorspringenden Bereichs auf seiner gesamten Stärke ausgeätzt,
wobei der halbleitende oder leitende Bereich der Steuerelektrode einerseits aus einem Mittelteil besteht, der aus dem nicht ausgeätzten restlichen Mittelteil des reliefartig hervorspringenden Bereichs und aus dem nicht ausgeätzten Rest der ersten halbleitenden oder leitenden Schicht gebildet wird, die zum besagten Mittelbereich zwei unsymmetrische seitliche Schenkel bilden, und andererseits vom Substrat durch den unter dem nicht ausgeätzten Rest der ersten halbleitenden oder leitenden Schicht liegenden Teil der Primärsperrschicht isoliert ist.
Anders ausgedrückt, gemäß der Erfindung hängt die Länge des so gebildeten Transistorkanals direkt von der Stärke der Oberflächenschicht ab. Nun ermöglichen es die klassischen und üblicherweise im Bereich der Mikroelektronik und insbesondere im Bereich der Herstellung von Halbleiterbauelementen angewandten Verfahren leicht, steuerbar und wiederholbar extrem dünne Schichtstärken aufzubringen, die bis zu Stärken in der Größenordnung von einem Zehntelmikrometer oder sogar weniger reichen können. Da die Stärke der Schichten auf den vertikalen Teilen der Stufen proportional zur Stärke dieser Schichten auf den horizontalen Teilen ist, ermöglicht die Erfindung auch, unter Anwendung einfacher und bewährter Verfahren leicht Kanallängen in der Größenordnung von einem Zehntelmikrometer oder sogar weniger zu erhalten.
Außerdem gestattet die Verwendung des reliefartig hervorspringenden Bereichs bei dem in Schritt b) ausgeführten Arbeitsgang der anisotropen Ätzung als Maske es leicht, die Breite der Steuerelektrode zu begrenzen, ohne die Verwendung von Harz und/oder einer zusätzlichen Maske vorzusehen.
Bei einer Ausführungsform der Erfindung umfaßt die Bildung der halbleitenden Drain- und Source-Zonen vorteilhafterweise eine erste Implantation von Dotierungsmitteln nach der Bildung des halbleitenden oder leitenden Mittelteils des reliefartig hervorspringenden Bereichs und vor der Bildung der seitlichen Sperrbereiche und eine zweite Implantation von Dotierungsmitteln nach dem Schritt b).
Gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens werden in Schritt a) die folgenden Teilschritte ausgeführt:
a1) Auf der Oberfläche der ersten halbleitenden oder leitenden Schicht wird eine Zusatzschicht mit einer ausgewählten Stärke aufgebracht, und ein bestimmter Bereich dieser Zusatzschicht wird auf seiner gesamten Stärke ausgeätzt, so daß eine Seitenfläche für den nicht ausgeätzten Restbereich dieser Zusatzschicht entsteht und der entsprechende Teil der Oberfläche der ersten Schicht freigelegt wird,
a2) auf dem so gestalteten Block der besagten, in Schritt a1) gebildeten Stufe wird eine konforme Abscheidung der Oberflächenschicht durchgeführt, die eine ausgewählte Stärke aufweist, so daß der besagte stufige Aufbau entsteht,
a3) es wird eine selektive anisotrope Ätzung der besagten Oberflächenschicht auf ihrer gesamten Stärke durchgeführt, so daß nur ein Restbereich der Oberflächenschicht stehenbleibt, der die besagte Seitenfläche stützt, und
a4) der Restbereich der Zusatzschicht wird selektiv auf seiner gesamten Stärke ausgeätzt, so daß auf der ersten halbleitenden oder leitenden Schicht nur ein Teil zumindest des nicht ausgeätzten Restes der Oberflächenschicht stehenbleibt, der so den besagten Mittelteil des reliefartig hervorspringenden Bereichs bildet.
Im allgemeinen wird der Schritt der Bildung des Steuerelektrodenbereichs des Transistors auf einem vorherbestimmten Bereich des Substrats durchgeführt, der durch einen elektrischen Sperrbereich begrenzt wird. In diesem Falle läßt sich in Schritt a1) durch teilweise Ätzung der Zusatzschicht eine weitere Seitenfläche für den nicht geätzten Restbereich dieser Zusatzschicht herstellen, wobei sich diese weitere Seitenfläche dann auf dem besagten Sperrbereich befindet. Dies ermöglicht es, dafür zu sorgen, daß nach wie vor nur ein halbleitender oder leitender Bereich der Steuerelektrode des Transistors vorhanden ist.
Tatsächlich wird bei der anisotropen Ätzung dieser Oberflächenschicht ein weiterer nicht ausgeätzter Restbereich der Oberflächenschicht gebildet. Falls dieser weitere Restbereich nicht auf einem elektrischen Sperrbereich gebildet würde, würde er zusammen mit dem ersten nicht ausgeätzten Restbereich der Oberflächenschicht eine doppelte Steuerelektrode für den Transistor bilden.
Falls gewünscht wird, mit Hilfe des erfindungsgemäßen Verfahrens einen Transistor zu erhalten, der einen halbleitenden oder leitenden Bereich der Steuerelektrode aufweist, welcher nicht nur aus dem nicht ausgeätzten Restibereich der ersten halbleitenden oder leitenden Schicht besteht, sondern auch aus einem nicht ausgeätzten halbleitenden oder leitenden Restbereich des reliefartig hervorspringenden Bereichs, so wählt man vorteilhafterweise die Höhe des nach Schritt a4) noch stehengebliebenen Teils des Restbereichs der Oberflächenschicht größer als die Stärke der besagten ersten Schicht. Im allgemeinen entspricht diese Höhe im wesentlichen der Stärke der Zusatzschicht. Diese Zusatzschicht besteht aus einem Material, das eine hohe Ätzungsselektivität im Verhältnis zu dem Material, aus dem die Oberflächenschicht und die erste halbleitende oder leitende Schicht bestehen, aufweist. Das Material der Zusatzschicht kann somit entweder isolierend oder halbleitend sein. Vorzugsweise verwendet man, insbesondere um leichter eine Ätzungsselektivität zu erzielen, ein isolierendes Material.
Die Verwendung der Zusatzschicht weist außerdem einen weiteren Vorteil auf. Tatsächlich ist es für die Bildung der Drain- und Source-Zonen besonders vorteilhaft, zwischen Schritt a3) und Schritt a4), das heißt vor dem Schrumpfen der Zusatzschicht, eine Implantation von Dotierungsmitteln durchzuführen. Die Zusatzschicht gestattet es dann, die Dotierungsmittel in ihr einzuschließen und nur den Substratbereich zu dotieren, der sich in bezug auf den reliefartig hervorspringenden - Bereich gegenüber dieser Zusatzschicht befindet. Man erhält so eine unterschiedliche endgültige Dotierung für die Source- und die Drain-Zone.
Gemäß den Ansprüchen hat die Erfindung auch einen Feldeffekttransistor mit isolierter Steuerelektrode zum Gegenstand, dessen halbleitender oder leitender Steuerelektrodenbereich einen halbleitenden oder leitenden Mittelteil umfaßt, der auf einem halbleitenden oder leitenden unteren Teil angeordnet ist, der vom Substrat durch eine Sperrschicht getrennt ist, sowie seitliche Sperrbereiche, die auf dem halbleitenden oder leitenden Mittelteil und auf der Oberseite des halbleitenden oder leitenden unteren Teils der Steuerelektrode aufliegen. Erfindungsgemäß bildet der untere Teil des Steuerelektrodenbereichs zum Mittelteil zwei unsymmetrische seitliche Schenkel. Anders ausgedrückt, man erhält hier einen Aufbau eines Feldeffekttransistors, bei dem der halbleitende oder leitende Steuerelektrodenbereich im wesentlichen die Gestalt eines unsymmetrischen umgekehrten "T" aufweist. Außerdem können die Drain- und die Source-Zone vorteilhafterweise unterschiedlich stark dotiert sein. Außerdem überdecken die zwei seitlichen Schenkel des halbleitenden oder leitenden unteren Teils der Steuerelektrode vorteilhafterweise teilweise die Drain- Zone bzw. die Source-Zone. Zu diesem Zweck ist es vorzuziehen, daß die Drain-Zone schwächer als die Source-Zone dotiert ist, und daß diese Drain-Zone außerdem von dem längeren Schenkel des halbleitenden unteren Teils der Steuerelektrode teilweise überdeckt wird.
Die Erfindung gestattet somit, Feldeffekttransistoren zu erhalten, die eine bessere Beherrschung der mit der Degradation durch einen heißen Ladungsträger zusammenhängenden Erscheinungen ermöglichen. Diese höhere Alterungsbeständigkeit läßt sich auch mit der Erzielung eines minimalen Bahnwiderstandes auf der Source-Seite und einer effizienten nicht gleichmäßigen Dotierung auf der Drain-Seite kombinieren.
Weitere Vorteile und Merkmale der Erfindung werden aus dem Studium der ausführlichen Beschreibung von Ausführungsformen der Erfindung, die in keiner Weise einschränkend sind, und aus den beigefügten Zeichnungen ersichtlich, wobei:
- die Fig. 1a bis 1h eine erste Ausführungsform eines Herstellungsverfahrens zeigen, welches die Herstellung eines Transistors mit geringer Kanallänge ermöglicht, der nicht sämtliche Merkmale der beanspruchten Erfindung aufweist,
- die Fig. 2a bis 2c eine Variante der Ausführungsform des in den Fig. 1a bis 1h veranschaulichten Verfahrens zeigen,
- die Fig. 3a bis 3c eine Ausführungsform des erfindungsgemäßen Verfahrens und einen ersten Aufbau eines erfindungsgemäßen unsymmetrischen Transistors zeigen, und
- die Fig. 4a bis 4c eine Variante der Ausführungsform des erfindungsgemäßen Verfahrens und eine weitere Ausführungsform eines erfindungsgemäßen unsymmetrischen Transistors zeigen.
Es wird nun ausführlich auf die Fig. 1a bis 1h Bezug genommen.
Im Inneren eines Halbleitersubstrates, zum Beispiel eines Siliziumsubstrates oder eines Substrates auf einem Isolator (SOI "Silicon On Insulator"), wird ein elektrischer Sperrbereich hergestellt, der hier aus zwei seitlichen Sperrbereichen 4 gebildet wird. Diese seitlichen Sperrbereiche können auf klassische Weise unter Anwendung eines Verfahrens der Lokaloxidation hergestellt werden,- welches von den Fachleuten gewöhnlich "LOCOS" genannt wird. Diese Sperrbereiche können auch seitliche Einschnitte von geringer Tiefe sein, die sich mit Hilfe des Vesrfahrens herstellen lassen, das bei Fachleuten unter der Bezeichnung "Box" oder "STI (Shallow Trench Isolation)" bekannt ist.
Somit wird zwischen diesen seitlichen Sperrbereichen 4 ein vorherbestimmter Substratbereich 1 definiert, der vorteilhafterweise implantiert wird, um zum Beispiel Kammern zu bilden oder Schwelleneinstellungen vorzunehmen.
Anschließend läßt man auf der Oberseite des Substrates eine Primärsperrschicht 2 anwachsen, die später das Oxid der Steuerelektrode des Transistors darstellt. Diese Sperrschicht wird zum Beispiel aus Siliziumdioxid gebildet und hat eine Stärke, die typischerweise kleiner oder gleich 10 Nanometer ist.
Auf dieser Primärsperrschicht wird eine erste halbleitende Schicht 3 abgeschieden, die zum Beispiel aus Polysilizium gebildet wird und eine Stärke aufweist, die im allgemeinen zwischen 20 und 200 Nanometern liegt. Dieser erste Schicht 3 kann auch leitend sein, zum Beispiel metallisch, und sie kann insbesondere aus Chrom bestehen. Im weiteren wird angenommen, daß die Schicht 3 halbleitend ist.
Anschließend wird (Fig. 1b) auf dem so gebildeten Halbleiterblock eine Stärke Zusatzschicht 5 abgeschieden, vorzugsweise eine Sperrschicht, die eine Stärke aufweist, welche typischerweise zwischen 100 und 500 Nanometern liegt.
Der folgende, in Fig. 1c dargestellte Schritt besteht darin, eine anisotrope Ätzung der starken Schicht 5 durchzuführen, die bei Erreichen der ersten halbleitenden Schicht 3 beendet wird, so daß eine Seitenfläche 8 für den nicht ausgeätzten Restbereich 6 dieser Zusatzschicht 5 gebildet wird und der entsprechende Teil 7 der Oberseite der ersten halbleitenden Schicht 3 freigelegt wird.
Diese anisotrope Ätzung wurde nach einer klassischen Aufbringung von Harz und einem klassischen Photolithographie-Schritt, welcher die Festlegung des auszuätzenden Bereiches ermöglichte, durchgeführt.
Die Festlegung der für den Photolithographie- Schritt verwendeten Maske führt im allgemeinen während der anisotropen Ätzung zur Bildung einer weiteren Seitenfläche 9 für den nicht ausgeätzten Restbereich 6 der Zusatzschicht 5. Es ist dann erforderlich, daß sich diese weitere Seitenfläche 9 auf einem der elektrischen Sperrbereiche 4 befindet, damit, wie aus dem weiteren im einzelnen ersichtlich wird, sichergestellt bleibt, daß nur eine Steuerelektrode für den letztendlich hergestellten Transistor vorhanden ist.
Anschließend (Fig. 1d) wird eine konforme Abscheidung einer Oberflächenschicht 10 durchgeführt, die eine ausgewählte Stärke e aufweist. Diese Oberflächenschicht ist hier vorteilhafterweise halbleitend und besteht vorzugsweise aus demselben Material, aus dem auch die erste halbleitende Schicht 3 gebildet wird (zum Beispiel polykriatallines Silizium). Diese Oberflächenschicht könnte auch leitend sein (zum Beispiel Wolfram).
Der so gebildete Halbleiterblock umfaßt somit auf der ersten halbleitenden Schicht 3 einen stufigen Aufbau, in dem die Oberflächenschicht 10 eine Stufe von der Höhe der Seitenfläche 8 der Zusatzschicht 6 bildet.
Eine konforme Abscheidung ist entsprechend einer von den Fachleuten üblicherweise verwendeten Bezeichnung eine Abscheidung, die zur Erzeugung einer Schicht führt, deren Stärke e auf der Oberseite der Stufe im wesentlichen mit der Stärke e am unteren Ende dieser Stufe identisch ist. Anders ausgedrückt, eine konforme Abscheidung einer Schicht: ermöglicht dieser, sich gut an die Unebenheiten des Aufbaus anzupassen, auf dem sie abgeschieden wird. Als konforme Abscheidung läßt sich eine mit "CVD" (CHEMICAL VAPOR DEPOSITION) bezeichnete Abscheidung verwenden.
Anschließend (Fig. 1e) wird eine gezielte anisotrope Ätzung der Oberflächenschicht 10 auf ihrer gesamten Stärke durchgeführt (mit Abbruch auf der ersten Schicht 3 und auf der Zusatzschicht 6), so daß nur ein Restbereich 11 der Oberflächenschicht stehenbleibt, der die Seitenfläche 8 stützt. In Wirklichkeit verbleibt nach der Ätzung ein weiterer Restbereich, der in Fig. 1e gestrichelt dargestellt ist und die Seitenfläche 9 stützt. Die Position dieses weiteren Oberflächenbereichs auf dem seitlichen Sperrbereich 4 bewirkt jedoch, daß er gegenüber dem Transistor inaktiv ist, was das einmalige Vorhandensein der Steuerelektrode desselben garantiert.
Die Ätzung ist anisotrop, das heißt, daß sie ausschließlich in einer einzigen Richtung durchgeführt wird, hier in der vertikalen Richtung. Die Breite L an der Basis des Restbereiches 11 der Oberflächenschicht ist unmittelbar mit der Stärke e der Oberflächenschicht verknüpft. Genauer, diese Breite L beträgt . e, wobei in der Größenordnung von 0,8 bis 1 liegt. Da insbesondere die klassischen Verfahren der konformen Abscheidung es ermöglichen, Schichten mit einer sehr geringen Stärke abzuscheiden, ergibt: sich somit hieraus eine gleichfalls sehr geringe Breite L. In der Praxis wählt man, um Kanallängen L in der Größenordnung von 0,1 um zu erhalten, eine Stärke e der Oberflächenschicht in der Größenordnung von 1000 bis 1200 Å.
Selbstverständlich ist es möglich, mit dem erfindungsgemäßen Verfahren die gewünschte Länge L durch Regulierung der Stärke der Oberflächenschicht noch weiter zu verringern. Die Selektivität der Ätzung wird erzielt, indem entsprechende Materialien für die Oberflächenschicht und die Zusatzschicht gewählt werden, welche infolge der chemischen Merkmale der angewandten Ätzung Verhältnisse der Ätzungsgeschwindigkeit in der Größenordnung von 10 oder sogar mehr aufweisen.
Bevor die anisotrope Ätzung der Oberflächenschicht 10 durchgeführt wird, kann man vorteilhafterweise mit Hilfe eines kleinen Harzblockes die spätere Stelle des Steuerelektrodenkontaktes begrenzen. Diese spätere Stelle ist bezüglich der Ebene der Fig. 1d seitlich versetzt. Man erhält dann nach der Ätzung eine Kontaktstelle mit einer ausreichenden Fläche im Verhältnis zur Oberfläche der zukünftigen Steuerelektrode des Transistors.
Es wird (Fig. 1f) eine anisotrope gezielte Ätzung des Restbereichs 6 der Zusatzschicht durchgeführt, so daß auf der ersten halbleitenden Schicht 3 nur der nicht ausgeätzte Restbereich 11 der Oberflächenschicht stehenbleibt, oder wenigstens der größere Teil davon, denn obwohl die Ätzung gezielt durchgeführt wird, kann ein unbedeutender Teil dieses Restbereiches der Oberflächenschicht ebenfalls gleichzeitig mit der Ätzung der Zusatzschicht ausgeätzt werden. Die Ätzung dieser Zusatzschicht 6 ist bezüglich der Oberflächenschicht, aber auch bezüglich der ersten halbleitenden Schicht 3 gezielt. In der Praxis wählt man jeweils Materialien, die infolge der chemischen Merkmale der angewandten Ätzung Verhältnisse der Ätzungsgeschwindigkeit in der Größenordnung von 10 aufweisen. In der Praxis sind eine aus Siliziumoxid gebildete Zusatzschicht sowie aus Polysilizium gebildete Oberflächenschichten geeignet.
Man erhält somit in diesem Stadium des Verfahrens einen reliefartig hervorspringenden Teil 11, der in Fig. 1f dargestellt ist und nur aus einem einzigen Mittelteil besteht. Anschließend; Fig. 1g) wird eine anisotrope Ätzung des Halbleiterblockes der Fig. 1f durchgeführt, derart, daß der Teil der ersten halbleitenden Schicht 3, der sich beiderseits des reliefartig hervorspringenden Bereichs erstreckt, auf seiner ganzen Stärke ausgeätzt wird.
Während dieses Ätzungsvorgangs wird der Restbereich 11 der Oberflächenschicht ebenfalls geätzt. Auch ist es möglich, daß er vollständig verschwindet und dann nur ein nicht geätzter Restbereich 14 der ersten halbleitenden Schicht zurückbleibt. Dies ist insbesondere der Fall, wenn die Höhe des nicht geätzten Restbereichs 11 der Oberflächenschicht, die in Wirklichkeit im wesentlichen der Stärke der isolierenden Zusatzschicht 6 entspricht, gleich der Stärke oder sogar kleiner als die Stärke der ersten halbleitenden Schicht ist. Im allgemeinen wird jedoch eine Höhe des nicht geätzten Restbereichs der Oberflächenschicht 11, das heißt eine Stärke der isolierenden Zusatzschicht gewählt, die größer als die Stärke der ersten halbleitenden Schicht ist. Natürlich · ist es in diesem Falle erforderlich, eine Oberflächenschicht zu wählen, die ebenfalls halbleitend oder leitend ist. Aus diesem Grunde erhält man dann nach dem Arbeitsgang der anisotropen Ätzung, wie in Fig. 1g dargestellt ist, einen halbleitenden Steuerelektrodenbereich 12, der im unteren Teil aus dem nicht geätzten Restbereich 14 der ersten halbleitenden Schicht besteht, auf dem ein Teil 13 zumindest des nicht geätzten Restbereichs der Oberflächenschicht aufragt. Die Länge der Steuerelektrode ist dann gleich der Kanallänge.
Diese anisotrope Ätzung ist bezüglich der Primärsperrschicht 2 und bezüglich der Sperrbereiche 4 gezielt. Nach der Ätzung bleibt beiderseits des halbleitenden Steuerelektrodenbereichs ein dünner Restfilm von der Primärsperrschicht zurück. Anschließend wird vorteilhafterweise (Fig. 1h) eine erste Implantation von Dotierungsmitteln 17 durch den Oxid-Restfilm hindurch durchgeführt. Danach wird auf der Oberfläche des Halbleitersubstrats und auf dem halbleitenden Steuerelektrodenbereich eine Abscheidung einer starken Sperrschicht (hier zum Zwecke der Vereinfachung nicht dargestellt) und danach eine anisotrope Ätzung derselben durchgeführt, so daß seitliche Sperrbereiche oder Abstandsbereiche 15 und 16 gebildet werden. Dazu ist hier anzumerken, daß die Abstandsbereiche aufgrund der Gestalt des halbleitenden Steuerelektrodenbereiches, der auf einer Seite eine senkrechte Seitenfläche und auf der anderen Seite eine abgerundete Seitenfläche aufweist, unsymmetrisch sind. Anschließend wird eine zweite Implantation von Dotierungsmitteln 18 durchgeführt., so daß aktive Bereiche 19 und 20 gebildet werden, welche nicht gleichmäßige Dotierungen aufweisen, die den Fachleuten unter der Bezeichnung "LDD" bekannt sind. Als Drain- Zone D wird dann vorteilhafterweise derjenige Bereich gewählt, der sich teilweise unter dem größeren Abstandsbereich 15 befindet.
Die letzten Herstellungsschritte des so erhaltenen Transistors T1 bestehen in metallischen Kontaktanschlüssen in der Drain- und in der Source-Zone sowie am zuvor hergestellten Kontaktbereich der Steuerelektrode. Diese Kontaktanschlüsse sind vollkommen von herkömmlicher Art.
Der Transistor T1 ist somit ein Feldeffekttransistor mit isolierter Steuerelektrode, der eine geringe Länge der Steuerelektrode und eine geringe Kanallänge aufweist, die typischerweise in der Größenordnung von 0,1 um liegt. Er wurde auf einfache Weise mit Hilfe von Verfahren hergestellt, die herkömmlicherweise zum Beispiel für die übliche Technologie 0,35/0,5 -um angewandt werden.
Außerdem ermöglicht es die Unsymmetrie der nicht gleichmäßigen Dotierungen zwischen der Drain-Zone 19 und der Source-Zone 20, den Bahnwiderstand auf der Source-Seite vorteilhaft zu verringern.
Die Fig. 2a bis 2c zeigen eine Variante der Ausführungsform des soeben beschriebenen Verfahrens. In diesen Figuren sind die Elemente, die zu den in der Gruppe der Fig. 1a bis 1h dargestellten Elementen analog sind oder analoge Funktionen haben, mit Bezugszahlen bezeichnet, die um 100 größer sind als die, mit denen sie in den Fig. 1a bis 1h bezeichnet wurden. Es werden nun nur die Unterschiede zwischen diesen Gruppen von Figuren beschrieben.
Die Fig. 2a ist analog zu Fig. 1e. Allerdings führt man in diesem Stadium des Verfahrens vorteilhafterweise eine erste Implantation 121 von Dotierungsmitteln durch, die zur Schaffung eines dotierten Bereichs 122 führt, welcher sich unter dem freigelegten Teil 107 der ersten halbleitenden Schicht befindet. Das Vorhandensein der Zusatzschicht 106 ermöglicht es, die Dotierungsmittel innerhalb derselben einzuschließen, und verhindert eine Implantation des Substrats.
Nach der Herstellung des reliefartig hervorspringenden Bereichs und der Ätzung der ersten halbleitenden Schicht beiderseits dieses reliefartig hervorspringenden Bereichs, so daß der halbleitende Steuerelektrodenbereich 112 erhalten wird, wird eine zweite Implantation von Dotierungsmitteln 125 durchgeführt, mit einer geringeren Energie als bei der Implantation 121, welche einerseits zur Herstellung eines dotierten Substratbereichs 124 führt, der sich an derselben Stelle wie der dotierte Bereich 122 befindet, jedoch weniger tief dotiert ist als dieser Bereich 122, und andererseits zur Herstellung eines weiteren dotierten Bereichs 123, der sich im Substrat auf der anderen Seite des Steuerelektrodenbereichs 112 befindet. Dieser Bereich 123 ist weniger tief dotiert als der Bereich 124. Aus diesem Grunde erhält man, wie in Fig. 2c dargestellt ist, nach der Bildung der isolierenden Abstandsbereiche 115 und 116 und einer erneuten Implantation 126 durch den Oxid-Restfilm hindurch (zum Zwecke der Vereinfachung nicht dargestellt) einen aktiven Bereich 119, der weniger tief dotiert ist als der homologe aktive Bereich 120. Die Energie der Implantation 126 liegt zwischen der der Implantationen 125 und 121.
Neben der Tatsache, daß dieser Transistor T2 ebenfalls eine geringere Kanallänge und Länge der Steuerelektrode sowie eine Unsymmetrie zwischen Drain und Source aufweist, trägt somit (wenn man sich dafür entscheidet, den Bereich 119 als Drain-Zone und den Bereich 120 als Source-Zone zu verwenden) die tiefe und stärkere Dotierung auf der Source-Seite (der Bereich 120 wurde dreimal implantiert) zusätzlich dazu bei, den Bahnwiderstand der Source-Seite zu minimieren, während die nicht gleichmäßige Dotierung des Drainbereichs (LDD) länger und damit für eine höhere Beständigkeit gegenüber der Alterung durch heiße Ladungsträger wirksamer ist.
Die Abb. 3a bis 3c zeigen eine Ausführungsform des erfindungsgemäßen Verfahrens. In diesen Figuren sind die Elemente, die zu den in den Fig. 1a bis 1h dargestellten Elementen analog sind oder analoge Funktionen haben, mit Bezugszahlen bezeichnet, die um 200 größer sind als die, mit denen sie in diesen Figuren bezeichnet wurden. Es werden nun nur die Unterschiede zwischen diesen zwei Gruppen von Figuren beschrieben.
Diese Variante der Erfindung ermöglicht es, einen Transistor mit einem Steuereiektrodenbereich zu erhalten, der im wesentlichen die Form eines unsymmetrischen umgekehrten "T" hat.
Wie in Fig. 3a dargestellt ist, wird nach der gezielten Ätzung der nicht ausgeätzten Restschicht der Zusatzschicht, die es ermöglicht, den halbleitenden Mittelteil 211 des reliefartig hervorspringenden Bereichs zu erhalten, auf dem so erhaltenen halbleitenden Aufbau eine Implantation von Dotierungsmitteln 230 durchgeführt, die es ermöglicht, im Substrat beiderseits des Mittelteils 211 des reliefartig hervorspringenden Bereichs zwei dotierte Bereiche 231 und 232 zu erhalten.
Anschließend (Fig. 3b) wird auf dem halbleitenden Aufbau der Fig. 3a die Abscheidung einer starken Sperrschicht (hier zum Zwecke der Vereinfachung nicht dargestellt) und danach eine anisotrope Ätzung derselben durchgeführt, um auf eine zu dem weiter oben dargelegten analoge Weise zwei unsymmetrische Abstandsbereiche 233 und 234 zu bilden. Diese zwei Abstandsbereiche stützen sich einerseits auf den halbleitenden Mittelteil 211 und andererseits auf die Oberseite der ersten halbleitenden Schicht 203. Der vorspringende Bereich 212 wird somit hier durch den halbleitenden Mittelteil 211 und durch die zwei isolierenden Abstandsbereiche 233 und 234 gebildet.
Danach wird (Fig. 3c) die anisotrope Ätzung des so hergestellten Aufbaus auf die Weise durchgeführt, daß die erste halbleitende Schicht 203 beiderseits des reliefartig hervorspringenden Bereichs 212 ausgeätzt wird. Man erhält schließlich einen halbleitenden Steuerelektrodenbereich, der aus einem halbleitenden Mittelteil 213 besteht, der auf einem halbleitenden unteren Teil 214 angeordnet ist, welcher bezüglich dieses Mittelteils zwei unsymmetrische seitliche Schenkel bildet. Diese zwei seitlichen Schenkel werden unsymmetrisch genannt, weil sie von unterschiedlicher Länge sind. Der halbleitende Steuerelektrodenbereich ist vom Substrat durch den unter dem halbleitenden unteren Teil 214 befindlichen Teil der Sperrschicht 202 isoliert. Die Abstandsbereiche 215 und 216 stützen sich auf den Mittelteil 213 des Steuerelektrodenbereichs und auf die Oberseite des unteren Teils 214.
Danach wird eine Implantation von Dotierungsmitteln 226 durchgeführt, die es gestattet, die Dotierungen von Source und Drain für die beiden aktiven Bereiche 234 und 235 zu erhalten.
Auch hier erhält man, wenn man als Drain-Zone den Bereich 234 und als Source-Zone den Bereich 235 wählt, neben den weiter oben dargelegten Vorteilen eine teilweise Überdeckung der Drain-Zone durch den Steuerelektrodenbereich, was es ermöglicht, die heißen Ladungsträger im Steuerelektrodenbereich abzusaugen und dabei eine Injektion derselben in die isolierenden Abstandsbereiche zu vermeiden, was für die Alterungsbeständigkeit des Transistors T3 günstig ist.
Von der in den Fig. 3a bis 3c gezeigten Ausführungsform unterscheidet sich die in den Fig. 4a bis 4c dargestellte Ausführungsform durch die Tatsache, daß vor der gezielten Ätzung des Restbereichs 306 der Zusatzschicht eine zusätzliche Implantation von Dotierungsmitteln 321 durchgeführt wird, so daß auf eine analoge Weise wie in Fig. 2a ein dotierter Substratbereich 322 gebildet wird. Danach wird, wie in Fig. 4b dargestellt ist, vor der Bildung der isolierenden Abstandsbereiche des reliefartig hervorspringenden Bereichs eine weitere Implantation 325 durchgeführt, so daß die dotierten Substratbereiche 331 und 332 erhalten werden. Man erhält schließlich in Fig. 4c nach einer Ätzung beiderseits des reliefartig hervorspringenden Bereichs 312 und einer Implantation 326 einen Transistor T4 mit einem Aufbau, der im wesentlichen zu dem des Transistors T3 analog ist, jedoch einen aktiven Substratbereich 335 aufweist, vorzugsweise die Source-Zone, der tiefer und stärker dotiert ist als der homologe Bereich 334, vorzugsweise die Drain-Zone, was es auch hier ermöglicht, den Bahnwiderstand der Source-Seite zu minimieren und eine nicht gleichmäßige, wirksamere Dotierung der Drain- Seite zu erhalten.

Claims

1. Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode, bei dem in einem bestimmten Bereich eines Halbleitersubstrats (201, 301) halbleitende Source- und Drain-Zonen sowie zwischen diesen beiden Zonen ein isolierter Steuerelektrodenbereich gebildet wird, wobei die Bildung des Steuerelektrodenbereichs in folgenden Schritten erfolgt:

a) auf der Oberfläche einer ersten halbleitenden oder leitenden Schicht (203, 303), die auf einer Primärsperrschicht (202, 302) auf dem besagten Substratbereich (201, 301) liegt, wird ein gestufter Aufbau mit einer halbleitenden oder leitenden Oberflächenschicht (10) einer ausgewählten Stärke (e) angelegt, die stufenförmig ausgebildet ist, und auf dieser Stufe wird mit Hilfe einer anisotropen Ätzung auf dieser Oberflächenschicht ein reliefartig hervorspringender Bereich (212, 312) gebildet, der einerseits aus einem Mittelteil (211, 311) aus dem nicht ausgeätzten Rest der Oberflächenschicht besteht, dessen Basisbreite (L) in Verbindung mit der Stärke (e) der Oberflächenschicht (10) die Länge des Transistorkanals bestimmt, sowie andererseits aus unsymmetrischen seitlichen Sperrbereichen (233, 334), die diesen Mittelteil begrenzen;

b) auf dem in Schritt a) gebildeten Block wird mit Hilfe einer anisotropen Ätzung teilweise der reliefartig hervorspringende Bereich ausgeätzt und der Teil der ersten halbleitenden oder leitenden Schicht (203, 303) beiderseits des reliefartig hervorspringenden Bereichs auf seiner gesamten Breite ausgeätzt,

wobei der halbleitende oder leitende Bereich der Steuerelektrode einerseits aus einem Mittelteil besteht, der aus dem nicht ausgeätzten restlichen Mittelteil des reliefartig hervorspringenden Bereichs und aus dem nicht ausgeätzten Fest (214, 314) der ersten halbleitenden oder leitenden Schicht gebildet wird, die zum besagten Mittelbereich zwei unsymmetrische seitliche Schenkel bilden, und andererseits vom Substrat durch den unter dem nicht ausgeätzten Rest (214, 314) der ersten halbleitenden oder leitenden Schicht (203, 303) liegenden Teil der Primärsperrschicht isoliert ist.

2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, daß für die Bildung der halbleitenden Drain- und Source-Zonen Dotiermittel zum ersten Mal nach der Bildung des Mittelteils des reliefartig hervorspringenden Bereichs und vor der Bildung der seitlichen Sperrbereiche und zum zweiten Mal nach Schritt b) zugesetzt werden.

3. Verfahren nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, daß die Basisbreite des Mittelteils des reliefartig hervorspringenden Bereichs etwa 102 nm (1000 fix) beträgt.

4. Verfahren nach einem der Patentansprüche 1 bis 3, dadurch gekennzeichnet, daß in Schritt a):

a1) auf der Oberfläche der besagten ersten Schicht (203, 303) eine Zusatzschicht (5) mit einer ausgewählten Stärke aufgebracht wird, und ein bestimmter Bereich aus dieser Zusatzschicht auf seiner gesamten Stärke ausgeätzt wird, so daß eine Seitenfläche (8) für den nicht ausgeätzten Restbereich (6) dieser Zusatzschicht (5) entsteht und der entsprechende Teil (7) der Oberfläche der besagten ersten Schicht freigelegt wird,

a2) auf dem in Schritt. a1) hergestellten Block ein der Oberflächenschicht (10) entsprechender Niederschlag mit einer ausgewählten Stärke aufgebracht wird, so daß der besagte stufige Aufbau entsteht,

a3) auf der besagten Oberflächenschicht (10) eine anisotrope Ätzung auf der gesamten Stärke durchgeführt wird, so daß nur ein Restbereich (211, 311) der Oberflächenschicht stehenbleibt, der die besagte Seitenfläche (8) stützt, und

a4) der Restbereich (6) der Zusatzschicht gezielt auf seiner gesamten Breite ausgeätzt wird, so daß auf der besagten ersten Schicht nur ein Teil zumindest des nicht ausgeätzten Restes der Oberflächenschicht stehenbleibt, der den Mittelteil des reliefartig hervorspringenden Bereichs bildet.

5. Verfahren nach Patentanspruch 4, dadurch gekennzeichnet, daß für die Bildung der unsymmetrischen seitlichen Sperrbereiche (233, 234), die den Mittelteil (211) des reliefartig hervorspringenden Bereichs begrenzen, auf dem in Schritt a4) hergestellten Block eine Sperrschicht aufgetragen wird und diese Sperrschicht anschließend mit einer anisotropen Ätzung bearbeitet wird.

6. Verfahren nach Patentanspruch 4 oder 5, dadurch gekennzeichnet, daß der bestimmte Substratbereich (201, 301) durch einen elektrischen Sperrbereich (204, 304) begrenzt wird und daß in Schritt a1) durch teilweise Ätzung der Zusatzschicht eine weitere Seitenfläche für den nicht geätzten Restbereich (6) dieser Zusatzschicht gebildet wird, die auf dem besagten Sperrbereich (204, 304) liegt.

7. Verfahren nach Patentanspruch 4, 5 oder 6, dadurch gekennzeichnet, daß die Höhe des nach Schritt a4) noch stehengebliebenen Restbereichs der Oberflächenschicht größer als die Stärke der ersten halbleitenden oder leitenden Schicht (203, 303) ist und daß der nach Schritt a4) noch stehengebliebene Restbereich der Oberflächenschicht den besagten Mittelteil des reliefartig hervorspringenden Bereichs bildet.

8. Verfahren nach einem der Patentansprüche 4 bis 7, dadurch gekennzeichnet, daß die Zusatzschicht eine Sperrschicht darstellt.

9. Verfahren nach einem der Patentansprüche 7 oder 8 in Verbindung mit Patentanspruch 2, dadurch gekennzeichnet, daß für die Bildung der Drain- und Source-Zonen eine zusätzliche Zugabe von Dotierungsmitteln zwischen Schritt a3) und a4) stattfindet.

10. Verfahren nach einem der vorhergehenden Patentansprüche, dadurch gekennzeichnet, daß für die erste Schicht und die Oberflächenschicht gleiche Werkstoffe benutzt werden.

11. Feldeffekttransistor mit isolierter Steuerelektrode, mit einem Steuerelektrodenbereich, dessen halbleitender oder leitender Mittelteil (213) auf einem halbleitenden oder leitenden unteren Teil (214) angeordnet ist, der vom Substrat durch eine Sperrschicht (202) getrennt ist, sowie mit seitlichen Sperrbereichen (215, 216), die auf dem Mittelteil und der Oberseite des unteren Teils aufliegen, dadurch gekennzeichnet, daß der untere Teil (214) des Steuerelektrodenbereichs zum Mittelteil (213) zwei unsymmetrische seitliche Schenkel bildet.

12. Transistor nach Patentanspruch 11, dadurch gekennzeichnet, daß die Drain-Zone (234) und die Source-Zone (235) unterschiedlich stark dotiert sind.

13. Transistor nach Patentanspruch 11 oder 12, dadurch gekennzeichnet, daß die seitlichen Schenkel des unteren Steuerelektrodenbereichs (214) teilweise die Drain-Zone (234) bzw. die Source-Zone (235) überdecken.

14. Transistor nach Patentansprüchen 12 und 13, dadurch gekennzeichnet, daß die Drain-Zone schwächer als die Source-Zone dotiert ist und teilweise vom längeren Schenkel des unteren Steuerelektrodenbereichs (214) überdeckt ist.