DE69413512T2

DE69413512T2 - Vorrichtung zur Dekodierung von Kodes mit veränderlicher Länge

Info

Publication number: DE69413512T2
Application number: DE69413512T
Authority: DE
Inventors: Yong-Gyu Youngdeungpo-Ku Seoul Park
Original assignee: Daewoo Electronics Co Ltd
Current assignee: WiniaDaewoo Co Ltd
Priority date: 1994-01-18
Filing date: 1994-12-30
Publication date: 1999-03-04
Anticipated expiration: 2014-12-31
Also published as: KR0124191B1; US5650781A; CN1059525C; JP3294032B2; EP0663730B1; KR950024069A; JPH08116267A; CN1113055A; DE69413512D1; EP0663730A1

Description

Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Vorrichtung zum Decodieren eines Codes variabler Länge (VLC = variable length code, d. h. Code variabler Länge); und insbesondere eine VLC-Decodiervorrichtung, die zum Decodieren zweier unterschiedlicher VLC-Ströme geeignet ist, die von zwei Kanälen unabhängig bereitgestellt werden.

Beschreibung des Standes der Technik

Das Codieren mit variabler Länge ist eine oftmals für die verlustlose Datenkompression benutzte Technik. Diese Technik wird verwendet, um Daten fester Länge in Codewörter variabler Länge umzuwandeln, basierend auf dem statistischen Auftreten der Daten. Die Länge der Codewörter wird derart ausgewählt, daß kürzere Codewörter verwendet werden, um häufiger auftretende Daten darzustellen, und längere Codewörter ausgewählt werden, um weniger häufig auftretende Daten darzustellen. Durch sauberes Zuordnen der Codewörter variabler Länge zu einer Zusammenstellung aller möglichen Quellencodewörter, wird die durchschnittliche Wortlänge der Codewörter variabler Länge kürzer als diejenige der ursprünglichen Daten, wodurch der Erhalt einer Datenkompression ermöglicht wird.
In diesem Zusammenhang ist der Huffman-Code-Entwurf ein Verfahren, das gewöhnlich verwendet wird, einen Code variabler Länge für eine bekannte Datenstatistik aufzustellen. Im allgemeinen kann der Codierprozeß unter Verwendung eines Tabellen-Nachschlage-Verfahrens implementiert werden, welches die Eingangsdaten zum Adressieren der Tabelle verwendet. Die Codewörter und die Wortlängeninfor mation werden als Inhalte der Tabelle gespeichert und sequentiell unter Verwendung eines Puffers mit einer konstanten Datenrate auf den Datenkanal ausgegeben.
Am Empfangsende ist der Decodierprozeß jedoch komplizierter. Wegen der Natur der variablen Länge muß jedes Codewort aus dem empfangenen Bit-Strom segmentiert werden, bevor es in ein Quellensymbol decodiert werden kann. Daher ist der Aufbau einer VLC-Decodiervorrichtung schwieriger als derjenige eines Codierers variabler Länge.
Es gibt mehrere bekannte Vorrichtungen, die zum Decodieren eines Stromes von Codewörtern variabler Länge verwendet werden. Unter diesen wird eine VLC-Decodiervorrichtung stärker akzeptiert, die einen Baumsuch-Algorithmus anwendet, wie die in dem US-Patent Nr. 4,899,149, ausgegeben am 6. Februar 1990 für Gary Kahan. In diesem Gerät wird ein VLC mittels eines Baums mit Codewörtern als Knoten (ebenfalls Endknoten genannt) dargestellt. Der Decodierprozeß startet von der Wurzel des Codierbaumes und wird mittels des empfangenen Bitstromes geführt, einem von zwei Verzweigungen bei jedem Knoten zu folgen. Wenn ein Knoten erreicht wird, ist das Ende eines Codewortes erfaßt und wird aus dem verbleibenden Bitstrom segmentiert. Diese Art von Decodiervorrichtung weist eine dem Baum entsprechende logische Schaltung und eine Steuerschaltung zum Durchlaufen des Codebaumes auf. Dieser Ansatz kann jedoch langsam sein, insbesondere für lange Codewörter, da für jedes decodierte Symbol eine Bit-zu- Bit-Suche durch den Codebaum erforderlich ist.
Eine auf einer Nachschlagetabelle basierende VLC- Decodiervorrichtung ist in dem US-Patent Nr. 5,173,695 offenbart, das am 22. Dezember 1992 an Ming-Ting Sun, et al. ausgegeben ist. Diese Decodiervorrichtung enthält zwei kaskadierte Speicherschaltungen, die jeweils eine Bitfähigkeit bzw. -kapazität gleich der maximalen Codewortlänge haben, welche aufeinanderfolgende Bits spei chern, die von einem Eingabepufferspeicher zum Speichern des zu decodierenden Bitstromes in Datensegmenten fester Länge geliefert werden; einen mit den beiden Speicherschaltungen verbundenen Bitstellenverschieber zum Bereitstellen einer gleitenden Decodierfensterausgabe, die von der Länge her gleich der maximalen Codewortlänge ist; einen Akkumulator, welcher die Längen sequentiell decodierter Codewörter variabler Länge akkumuliert; und eine Nachschlagetabelle-Speichereinrichtung zum Ausgeben eines decodierten Wortes, das einem in der gleitenden Decodierfensterausgabe enthaltenen Codewort variabler Länge entspricht, und zum Ausgeben einer Länge des Codewortes variabler Länge. Da ein Codewort während jedes Taktzykluses decodiert wird, wird seine Länge akkumuliert und das Decodierfenster des Bitstellenverschiebers verschoben, um mit dem ersten Bit eines als nächstes zu decodierenden Codewortes zu beginnen. Wenn während eines Taktzykluses die akkumulierte Länge die maximale Codewortlänge überschreitet, was anzeigen würde, daß alle Bits in der zweiten Speicherschaltung decodiert worden sind, werden die Bits in der ersten Speicherschaltung in die zweite Speicherschaltung übertragen und das nächste Bitsegment fester Daten aus dem Eingabepufferspeicher in die erste Speicherschaltung gelesen.
In dem zuvor beschriebenen Decodierer, der auf einer Nachschlagetabelle basiert, werden zwei getrennte VLC- Decodierer benötigt, um zwei unterschiedliche VLC- Bitströme zu verarbeiten, da ein VLC-Decodierer lediglich einen VLC-Bitstrom verarbeitet, was zwei Bitstellenverschieber und zwei VLC-Tabellen erfordert.
Der Artikel "HIGH TROUGHPUT RECONSTRUCTION OF HUFFMAN- CODED IMAGES" von Horng-Dar Lin und Davis G. Messerschmitt, 1989 International Conference on Computer Design: VLSI in computers & processors, 2-4.10.89, New York (US), S. 172-175, XP 090 465, offenbart einen Decodierer zum simultanen Decodieren unabhängiger, Huffman-codierter Bitströme, die entweder von unterschiedlichen Quellen stammen, wie aus unterschiedlichen Frames oder von unterschiedlichen Benutzern, oder aus einem einzigen Huffman- codierten Bitstrom, der in zwei unabhängige Unterströme aufgeteilt ist. Dieser Decodierer weist mehrere, parallel arbeitende Einheitsdecodierer und Schaltmittel auf, um den Decodiererdurchsatz zu erhöhen.

Zusammenfassung der Erfindung

Es ist daher eine primäre Aufgabe der vorliegenden Erfindung, eine VLC-Decodiervorrichtung zu schaffen, die zum simultanen Verarbeiten zweier unterschiedlicher VLC- Bitströme geeignet ist, die von zwei getrennten Kanälen bereitgestellt werden, durch Verwenden eines Bitstellenverschiebers und einer VLC-Tabelle.
Gemäß der vorliegenden Erfindung, ist eine VLC- Decodiervorrichtung geschaffen für das simultane Decodieren zweier unterschiedlicher VLC-Bitströme, die getrennt von einem ersten Eingabepuffer und einem zweiten Eingabepuffer bereitgestellt werden, wobei jeder der Eingabepuffer einen zu decodierenden Eingangsbitstrom in Segmenten fester Länge speichert, mit einer Länge, die gleich der längsten Länge der in jedem der VLC-Bitströme enthaltenen Codewörter variabler Länge ist, wobei die Vorrichtung aufweist:
erste Speichermittel zum Speichern zweier aufeinanderfolgender Segmente fester Länge aus dem ersten Eingabepuffer in Antwort auf ein erstes Lesesignal;
zweite Speichermittel zum Speichern zweier aufeinanderfolgender Segmente fester Länge aus dem zweiten Eingabepuffer in Antwort auf ein zweites Lesesignal;
ein erstes Auswahlmittel zum Auswählen der beiden aufeinanderfolgenden Segmente fester Länge aus dem ersten oder dem zweitem Speichermittel in Antwort auf ein erstes Auswahlsignal, und zum Auswählen eines ersten oder eines zweiten Fenstersteuersignals;
ein Bitstellenverschiebermittel zum Bilden eines Decodierfensters auf den beiden ausgewählten aufeinanderfolgenden Segmenten in Antwort auf das ausgewählte Fenstersteuersignal, um daraus eine Decodierfenster-Ausgabefolge zu erzeugen, wobei die Decodierfenster-Ausgabefolge eine Bitlänge gleich der längsten Länge der Codewörter variabler Länge aufweist;
ein Speichermittel zum Erzeugen eines decodierten Wortes in Antwort auf ein Codewort variabler Länge, das bei der ersten Bitposition der Decodierfenster-Ausgabefolge beginnt, und zum Erzeugen einer Codewort-Längenausgabe, welche dem decodierten Codewort variabler Länge entspricht;
ein zweites Auswahlmittel zum Erzeugen des decodierten Wortes und der Codewort-Längenausgabe als ein erstes decodiertes Wort und eine erste Codewortlänge oder als ein zweites decodiertes Wort und eine zweite Codewort- Längenausgabe in Antwort auf ein zweites Auswahlsignal;
ein erstes Akkumulatormittel zum Addieren der ersten Codewort-Längenausgabe zu einer zuvor akkumulierten ersten Codewort-Längenausgabe, um dadurch das erste Fenstersteuersignal zu erzeugen, das eine akkumulierte Codewort-Längenausgabe angibt, falls die akkumulierte Längenausgabe nicht größer als die längste Länge der Codewörter variabler Länge ist, und um die akkumulierte Codewort-Längenausgabe auf null zu setzen und ein erstes Vor- Lesesignal zu erzeugen, falls die akkumulierte Codewort- Längenausgabe größer als die längste Länge der Codewörter variabler Länge ist;
ein zweites Akkumulatormittel zum Addieren der zweiten Codewort-Längenausgabe zu einer zuvor akkumulierten zweiten Codewort-Längenausgabe, um dadurch das zweite Fenstersteuersignal zu erzeugen, das eine akkumulierte Codeword-Längenausgabe angibt, falls die akkumulierte Längenausgabe nicht größer als die längste Länge der Codewörter variabler Länge ist, und um die akkumulierte Codewort-Längenausgabe auf null zu setzen; und ein zweites Vor-Lesesignal zu erzeugen, falls die akkumulierte Code wort-Längenausgabe größer als die längste Länge der Codewörter variabler Länge ist; und
ein Steuermittel zum Erzeugen des ersten und des zweiten Auswahlsignals und des ersten und des zweiten Lesesignals in Antwort auf das erste und das zweite Fenstersteuersignal und das erste und das zweite Vor-Lesesignal, um zu veranlassen, daß die beiden VLC-Bitströme simultan decodiert werden.

Kurze Beschreibung der Figuren

Die obigen und weitere Vorteile und Merkmale der vorliegenden Erfindung werden aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele in Verbindung mit der beigefügten Zeichnung deutlich, in der
Fig. 1 ein bevorzugtes Ausführungsbeispiel einer VLC- Decodiervorrichtung gemäß der vorliegenden Erfindung beschreibt; und
Fig. 2 ein beispielhaftes Diagramm zum Erläutern der Vorgang der in Fig. 1 gezeigten VLC- Decodiervorrichtung darstellt.

Detaillierte Beschreibung der bevorzugten Ausführungsbeispiele

Eine VLC-Decodiervorrichtung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist in Fig. 1 gezeigt. Die VLC-Decodiervorrichtung decodiert simultan Codewörter variabler Länge, die in zwei unterschiedlichen VLC-Bitströmen enthalten sind, und gibt zwei dementsprechende decodierte Wörter aus. Es wird angenommen, daß die maximale Länge der Codewörter variabler Länge gleich 16 Bits ist.
Wie in Fig. 1 gezeigt, werden die beiden unterschiedlichen VLC-Bitströme von jedem Kanal (nicht gezeigt) bereitgestellt. Ein erster auf einer Leitung 10 empfangener VLC-Bitstrom wird einem ersten Pufferspeicher 12 eingegeben, der den ersten VLC-Bitstrom speichert und sequentiell Segmente fester Länge, welche eine Länge gleich der längsten Länge der Codewörter variabler Länge aufweisen, z. B. 16-Bit-Segmente, auf einer Leitung 16 in Antwort auf ein erstes Lesesignal auf einer Leitung 14 von einem Zeitsteuerblock 8 ausgibt.
Eine erste Speicherschaltung 18 ist mit dem ersten Pufferspeicher 12 verbunden und dient dem sequentiellen Empfang von Datensegmenten fester Länge in Antwort auf das erste Lesesignal auf der Leitung 14. Eine zweite Speicherschaltung 22 ist mit der ersten Speicherschaltung 18 verbunden und dient dem Empfang der zuvor in der ersten Speicherschaltung 18 gehaltenen Datensegmente fester Länge. Wenn ein neues Datensegment bereitgestellt werden muß, wird ein erstes Lesesignal auf der Leitung 14 aktiviert. In Antwort darauf stellt der erste Pufferspeicher 12 das nächste Datensegment auf der Leitung 16 bereit; die erste Speicherschaltung 18 empfängt das nächste Datensegment; und das zuvor in der ersten Speicherschaltung 18 gehaltene Datensegment wird an die zweite Speicherschaltung 22 übertragen. Damit enthält die zweite Speicherschaltung 22 das Datensegment, welches dem in der ersten Speicherschaltung 18 enthaltenen Datensegment vorangeht. Die beiden in der ersten und der zweiten Speicherschaltung 18 und 22 enthaltenen Datensegmente weisen eine 32-Bit-Sequenz des ersten VLC-Bitstromes auf, welcher das Zweifache der maximalen Länge des Codewortes variabler Länge ist. Die beiden Datensegmente in den ersten und zweiten Speicherschaltungen 18 und 22 werden entsprechend über parallele Leitungen 20 und 24 einem Bitstellenverschieber 30 über einen Schalter SW2 eingegeben, bis ein neues erstes Lesesignal aktiviert wird.
Zwischenzeitlich wird ein zweiter, auf einer Leitung 11 empfangener VLC-Bitstrom einem zweiten Pufferspeicher 13 bereitgestellt, welcher den zweiten VLC-Bitstrom spei chert und Datensegmente fester Länge, z. B. 16-Bit- Segmente, auf einer Leitung 17 in Antwort auf ein zweites Lesesignal von dem Zeitsteuerblock 8 über eine Leitung 15 ausgibt, wobei die Bitlänge der Datensegmente identisch der maximalen Bitlänge des Codewortes variabler Länge ist.
Eine dritte Speicherschaltung 19 ist mit dem zweiten Pufferspeicher 13 verbunden und dient dem sequentiellen Empfang der Datensegmente fester Länge in Antwort auf das zweite Lesesignal auf der Leitung 15 von dem Zeitsteuerblock 8. Eine vierte Speicherschaltung 23 ist mit der dritten Speicherschaltung 19 verbunden und dient dem Empfang des zuvor in der dritten Speicherschaltung 19 gehaltenen Segmentes fester Länge. Wenn ein neues Datensegment bereitgestellt werden muß, wird ein zweites Lesesignal auf der Leitung 15 aktiviert. In Antwort darauf stellt der zweite Pufferspeicher 13 das nächste Datensegment auf der Leitung 17 bereit; die dritte Speicherschaltung 19 empfängt das nächste Datensegment; und das zuvor in der dritten Speicherschaltung 19 gehaltene Datensegment wird über eine Leitung 21 zu der vierten Speicherschaltung 23 übertragen. Die beiden in der dritten und der vierten Speicherschaltung 19 und 23 enthaltenen Datensegmente weisen eine 32-Bit-Sequenz des zu decodierenden, zweiten VLC-Bitstromes auf, welcher das Zweifache der Größe des Codewortes maximaler variabler Länge hat. Die beiden Datensegmente in der dritten und der vierten Speicherschaltung 19 und 23 werden entsprechend über parallele Leitungen 21 und 25 dem Bitstellenverschieber 30 durch den Schalter SW2 eingegeben, bis ein nächstes zweites Lesesignal auf der Leitung 15 aktiviert wird.
Der Schalter SW2 reagiert auf ein erstes Auswahlsignal SEL1, das von dem Zeitsteuerblock 8 zugeführt wird, um eines der beiden 32-Bit-Segmente fester Länge dem Bitstellenverschieber 30 selektiv zu liefern.
Die ausgewählten 32-Bits von dem SW2 werden dem Bitstellenverschieber 30 über parallele Leitungen 26 und 28 eingegeben. Wie nachstehend beschrieben wird, bildet der Bitstellenverschieber 30 ein 16-Bit-Decodierfenster auf den 32-Bit-Eingaben, wenn ein erstes Fenstersteuersignal auf einer Leitung 58 von einem ersten Akkumulator 62 oder ein zweites Fenstersteuersignal auf einer Leitung 59, das von einem zweiten Akkumulator 64 erzeugt wird, selektiv auf einer Leitung 61 durch einen Schalter SW3 bereitgestellt wird, der durch das erste Auswahlsignal SEL1 gesteuert wird. Das 16-Bit-Decodierfenster wird über die 32-Bit-Eingaben auf den Leitungen 26 und 28 verschoben und seine Position wird direkt durch das über die Leitung 61 eingegebene erste oder zweite Fenstersteuersignal bestimmt. Jedes der Fenstersteuersignale bezeichnet eine Verschiebung des Decodierfensters zwischen null und fünfzehn. Ein Fenstersteuersignal von "0" gibt an, daß das Decodierfenster das erste bis sechzehnte Bit auf den Leitungen 26 und 28 umfaßt, während ein Fenstersteuersignal "15" angibt, daß das Decodierfenster das sechzehnte bis einunddreißigste Bit umfaßt. Nach dem Bilden des Decodierfensters erzeugt der Bitstellenverschieber 30 eine Decodierfenster-Ausgabesequenz an eine Nachschlagetabelle über eine Leitung 32.
In dem bevorzugten Ausführungsbeispiel der Erfindung ist die Nachschlagetabelle 40 durch eine programmierbare logische Anordnung implementiert (PLA = programmable logic array, d. h. programmierbare logische Anordnung). Die in Fig. 1 gezeigte Nachschlagetabelle 40 wird dargestellt, daß sie eine UND-Ebene 42 für die Tabelle der Codewörter, eine ODER-Ebene 44 für Tabelle der Wortlängen und eine ODER-Ebene 46 für die Tabelle der decodierten Wörter umfaßt. Wie es auch in dem US-Patent Nr. 5,173,695 beschrieben ist, ist jedes Codewort als eine Eingabe in die UND-Ebene 42 für die Tabelle der Codewörter entsprechend dem Bitmuster der Codewörter variabler Länge dargestellt.
Ein Codewort variabler Länge wird erfaßt, wenn eine Sequenz von dem Bitstellenverschieber 30 mit einem der Bitmuster der Codewörter variabler Länge übereinstimmt, die in der UND-Ebene 42 für die Tabelle der Codewörter gespeichert sind. Somit tritt dann eine Übereinstimmung in den ersten beiden Bits auf, wenn z. B. einer der Bitmuster der Codewörter variabler Länge "01" zu ist und die 16- Bit-Sequenz von dem Bitstellenverschieber 30 ein Muster "0111110000011101" aufweist. Die ersten beiden Bits werden folglich als ein Codewort variabler Länge erkannt und das nächste Wort beginnt mit dem dritten Bit.
Wenn eine Decodierfenster-Ausgabesequenz auf der Leitung 32 mit einer Eingabe in der UND-Ebene 51 für die Tabelle der Codewörter übereinstimmt, werden die Eingabe in der ODER-Ebene 44 für die Tabelle der Wortlängen und die Eingabe in der ODER-Ebene 46 für die Tabelle der decodierten Wörter aktiviert.
Die ODER-Ebene 44 für die Tabelle der Wortlängen erzeugt ein Wortlängensignal auf einer Leitung 48, das die Länge des übereinstimmenden Codewortes variabler Länge in der Codeworttabelle 42 anzeigt. Für das obige Beispiel gibt die Wortlängentabelle 44 eine "2" aus, welche die Länge des erfaßten Wortes "01" darstellt. Dann wird die Wortlänge einem Schalter SW4 eingegeben.
Die ODER-Ebene 46 für die Tabelle der decodierten Wörter gibt auf einer Leitung 50 das decodierte Wort aus, das dem übereinstimmenden Codewort variabler Länge in der UND-Ebene 42 für die Tabelle der Codewörter entspricht. Das decodierte Wort auf der Leitung 50 wird dem Schalter SW4 bereitgestellt.
Der Schalter SW4 reagiert auf ein zweites Auswahlsignal SEL2 von dem Zeitsteuerblock 8, um die decodierten Wörter und Längen von der Nachschlagetabelle 40 in erste und zweite einzuteilen, d. h., falls ein decodiertes Wort dem ersten VLC-Bitstrom angehört, wird es auf einer Leitung 52 als ein erstes decodiertes Wort ausgegeben und dessen Codewort-Längensignal wird einem ersten Akkumulator 62 über eine Leitung 54 bereitgestellt. Falls ein decodiertes Wort ein Teil des zweiten VLC-Bitstromes ist, wird es auf einer Leitung 53 als ein zweites decodiertes Wort ausgegeben und dessen Codewort-Längensignal wird einem zweiten Akkumulator 62 bereitgestellt.
Sowohl der erste als auch der zweite Akkumulator 62 und 64 dienen dazu, die Codewortlänge des vorliegenden decodierten Wortes zu den zuvor akkumulierten Codewortlängen zu addieren, nachdem jeweils ein Codewort variabler Länge erfaßt wird. Falls die neue akkumulierte Summe nicht überschreitet, wird der Wert der bei dem ersten 62 oder dem zweiten Akkumulator 64 berechneten neuen addierten Länge dem Bitstellenverschieber 30 als das erste oder das zweite Fenstersteuersignal bereitgestellt, was in dem obigen Bitstellenverschieber 30 dargestellt ist. In Antwort auf das erste oder das zweite Fenstersteuersignal wird die Position des Decodierfenster zwischen null und fünfzehn verschoben.
Wenn jedoch die neue akkumulierte Summe fünfzehn überschreitet, aktiviert jeder der Akkumulatoren 62 und 64 Vor-Lesesignale auf Leitungen 56 und 57 und setzt die zuvor akkumulierten Codewortlängen auf null. Die Vor- Lesesignale geben jeweils an, daß alle in der zweiten 22 oder der vierten Speicherschaltung 23 gespeicherten Bits decodiert worden sind und nunmehr verworfen werden können. Das erste und das zweite Vor-Lesesignal auf Leitungen 56 und 58 werden jeweils dem Zeitsteuerblock 8 bereitgestellt.
Der Zeitsteuerblock 8 bestimmt in Antwort auf das erste und das zweite Vor-Lesesignal und das erste und das zweite Fenstersteuersignal die Betätigungszeit des ersten und des zweiten Lesesignals jeweils auf den Leitungen 14 und 15 und stellt die Auswahlsignale SEL1 und SEL2 den Schaltern SW1, SW3 und SW4 bereit, damit die beiden unterschiedlichen VLC-Bitströme simultan decodiert werden können.
Die Betriebsweise der VLC-Decodiervorrichtung in Fig. 1 kann besser mit Bezug auf ein in tabellarischer Form in Fig. 2 gezeigtes Beispiel verstanden werden. In jeder Zelle der ersten Spalte aus Fig. 2 gibt es fünf Prozesse 10, 20, 30, 40 und 50, welche sind:
Der Prozeß 10 ist Teil der gesamten Betriebsweise, d. h. in Antwort auf das erste Lesesignal auf der Leitung 14, zwei Segmente fester Länge des ersten VLC-Bitstromes bei den beiden Speichern 18 und 22 zu speichern;
der Prozeß 20 reagiert auf ein zweites Lesesignal auf Leitung 15, um zwei Segmente fester Länge des zweiten VLC-Bitstromes bei den beiden Speichern 19 und 23 zu speichern;
der Prozeß 30 ist eine Operation des Bitstellenverschiebers 30 und der Nachschlagetabelle 40. D. h., in Antwort auf ein Fenstersteuersignal auf der Leitung 61 ein Decodierfenster auf den Leitungen 26 und 28 auszubilden; eine Decodierfenster-Ausgabesequenz auf der Leitung 32 zu erzeugen; und ein decodiertes Wort und eine Codewortlänge jeweils auf den Leitungen 48 und 50 zu erzeugen;
der Prozeß 40 ist eine Operation des ersten Akkumulators 62, der eine erste Länge auf Leitung 54 zu einer zuvor akkumulierten Länge addiert, um das erste Fenstersteuersignal auf der Leitung 58 zu erzeugen oder das erste Vor- Lesesignal auf der Leitung 56 bereitzustellen; und
der Prozeß 50 ist eine Betriebsweise des zweiten Akkumulators 64, der eine zweite Länge auf der Leitung 55 zu einer zuvor akkumulierten Länge addiert, um das zweite Fenstersteuersignal auf Leitung 59 zu erzeugen oder das zweite Vor-Lesesignal auf Leitung 57 bereitzustellen.
In der ersten Reihe aus Fig. 2 sind Zeichen "A" bis "P" in jeder Zelle gezeigt, wobei die Symbole jeweils eine vorgegebene Verarbeitungszeit bezeichnen. Außerdem ist ein Abfolge der Decodierprozesse für den ersten VLC- Bitstrom durch eine "0" dargestellt, während die Decodierprozesse des zweiten VLC-Bitstromes jeweils durch ein "X" dargestellt sind. Es wird angenommen, daß die Verarbeitungszeiten jeweils gleich sind.
In einer Verarbeitungszeit "A" aus Fig. 2 gibt es lediglich einen Decodierprozeß, d. h. einen Prozeß 10. Am Anfang der Decodierung der beiden VLC-Bitströme ist die Startverarbeitungszeit des Decodiervorgangs des ersten VLC-Bitstromes um eine Zeit früher als diejenige des Decodiervorgangs des zweiten VLC-Bitstromes. In der Verarbeitungszeit "A" aktiviert der Zeitsteuerblock "A" das erste Lesesignal auf der Leitung 14 und speichert zwei aufeinanderfolgende Segmente fester Länge des ersten VLC- Bitstromes bei den beiden Speichern 18 und 22.
In einer Verarbeitungszeit "B" wird als nächster Prozeß für den ersten VLC-Bitstrom ein Prozeß 30 durchgeführt. Um den Prozeß 30 zu beginnen, betätigt der Steuerblock 8, nachdem er eine vorgegebene Verarbeitungszeit, d. h., die Zeit "A" investiert hat, den Schalter SW1 mit dem ersten Auswahlsignal SEL1, um einen Satz Leitungen 26 und 28 an einen Satz der Leitungen 20 und 24 zu koppeln. Gleichzeitig betätigt der Steuerblock 8 den Schalter SW3, um dem Bitstellenverschieber 30 ein erstes Fenstersteuersignal bereitzustellen.
In der Verarbeitungszeit "B", als der erste Prozeß des Decodiervorgangs des zweiten VLC-Bitstromes, d. h. der Prozeß 20, betätigt der Steuerblock 8 das zweite Lesesignal auf der Leitung 15 und speichert zwei aufeinander folgende Segmente fester Länge des zweiten VLC-Bitstromes bei den beiden Speichern 19 und 23.
In einer Verarbeitungszeit "C" wird ein Prozeß 40 für den ersten VLC-Bitstrom durchgeführt, während ein Prozeß 30 für den zweiten VLC-Bitstrom abgeschlossen wird. Vor dem Prozeß 40 wird das Auswahlsignal SEL2 dem SW4 nach einer vorgegebenen Zeit, d. h. der Zeit "B", bereitgestellt. In Anwort auf das SEL2 stellt der Schalter SW4 das auf der Leitung 50 verbleibende erste decodierte Wort der Leitung 52 bereit und stellt die erste Länge auf der Leitung 48 der Leitung 54 bereit. In dem Prozeß 30 für den zweiten VLC-Bitstrom betätigt der Steuerblock 8, nachdem er die Zeit "B" investiert hat, das erste Auswahlsignal SEL1, um den Satz an Leitungen 26 und 28 an den Satz der Leitungen 21 und 25 zu koppeln. Der Steuerblock 8 betätigt ferner den Schalter SW3, um dem Bitstellenverschieber 30 ein zweites Fenstersteuersignal bereitzustellen.
Wie in Fig. 2 gezeigt, werden nach dem Prozeß 40 für den ersten VLC-Bitstrom zwei Arten an Prozessen vorbereitet. Einer ist ein neuer Prozeß 30 und der andere ist ein neuer Prozeß 10. Falls ein neuer akkumulierter Wert den Wert 15 in dem ersten Akkumulator 62 nicht überschreitet, wird der Prozeß 30 durchgeführt, beispielsweise von der Verarbeitungszeit "C" nach "D", "E" nach "F" oder "J" nach "K". Falls er jedoch den Wert 15 überschreitet, wird der Prozeß 10 durchgeführt, beispielsweise die Verarbeitungszeit "G" nach "H", "L" nach "M" und "O" nach "P".
In einer Verarbeitungszeit "D" werden ein Prozeß 30 für den ersten VLC-Bitstrom und ein Prozeß 50 für den zweiten VLC-Bitstrom simultan durchgeführt. Vor der Verarbeitung des Prozesses 50 wird das Auswahlsignal SEL2 dem SW4 nach der Zeit "C" bereitgestellt. Zu dieser Zeit ist das SEL2 identisch dem SEL1 in dem Prozeß 30 für den zweiten VLC- Bitstrom. In Antwort auf das SEL2 koppelt der Schalter SW4 den Satz an Leitungen 48 und 50 an den Satz an Leitungen 55 und 53.
Nach dem Prozeß 50 werden zwei Arten an Prozessen vorbereitet. Einer ist der Prozeß 20 und der andere ist der Prozeß 30. Falls ein neuer akkumulierter Wert in dem zweiten Akkumulator 64 den Wert 15 nicht überschreitet, wird der Prozeß 30 durchgeführt, beispielsweise von einer Bearbeitungszeit "D" nach "E", falls er jedoch den Wert 15 überschreitet, wird der Prozeß 20 durchgeführt, beispielsweise eine Verarbeitungszeit "F" nach "G".
Wie in Fig. 2 gezeigt, ist es möglich, simultan zwei unterschiedliche VLC-Bitströme zu decodieren, da die Prozesse jeweils unabhängig arbeiten. Da jedoch ein PROZESS 20 und ein PROZESS 40 zu der gleichen Verarbeitungszeit durchgeführt werden, beispielsweise "J" oder ein PROZESS 10 und ein PROZESS 50 zur gleichen Zeit arbeiten, beispielsweise die Verarbeitungszeit "M", treffen sich die nächsten Decodierprozesse des ersten und des zweiten VLC- Bitstromes an einem Prozeß 30. In diesem Fall erfaßt der Zeitsteuerblock 8 jeweils die Prozesse 10, 20, 40 und 50 mit den Signalen auf den Leitungen 56 bis 59, um den Prozeß 20 oder 50 für den zweiten VLC-Strom so zu verzögern, daß die Prozeßkollision bei dem Prozeß 30 vermieden wird.

Claims

1. Vorrichtung zum Decodieren eines Codes variabler Länge (VLC = variable length code, d. h. Code variabler Länge) für das gleichzeitige Decodieren zweier unterschiedlicher VLC-Bitströme, die getrennt von einem ersten Eingabepuffer (12) und einem zweiten Eingabepuffer (13) bereitgestellt werden, wobei jeder der Eingabepuffer einen zu decodierenden Eingangsbitstrom in Segmenten fester Länge speichert, mit einer Länge, die gleich der längsten Länge der in jedem der VLC-Bitströme enthaltenen Codewörter variabler Länge ist, wobei die Vorrichtung aufweist:

erste Speichermittel (18, 22) zum Speichern zweier aufeinanderfolgender Segmente fester Länge aus dem ersten Eingabepuffer in Antwort auf ein erstes Lesesignal;

zweite Speichermittel (19, 23) zum Speichern zweier aufeinanderfolgender Segmente fester Länge aus dem zweiten Eingabepuffer in Antwort auf ein zweites Lesesignal;

erste Auswahlmittel zum Auswählen der beiden Segmente fester Länge aus dem ersten oder dem zweitem Speichermittel in Antwort auf ein erstes Auswahlsignal (SEL1), und zum Auswählen eines ersten oder eines zweiten Fenstersteuersignals;

ein Bitstellenverschiebermittel (30) zum Bilden eines Decodierfensters auf den beiden ausgewählten aufeinanderfolgenden Segmenten in Antwort auf das ausgewählte Fenstersteuersignal, um daraus eine Decodierfenster-Ausgabefolge zu erzeugen, wobei die Decodierfenster-Ausgabefolge eine Bitlänge gleich der längsten Länge der Codewörter variabler Länge aufweist;

ein Speichermittel zum Erzeugen eines decodierten Wortes in Antwort auf ein Codewort variabler Länge, das bei der ersten Bitposition der Decodierfenster-Ausgabefolge beginnt, und zum Erzeugen einer Codewort-Längenausgabe, welche dem decodierten Codewort variabler Länge entspricht;

ein zweites Auswahlmittel (SW4) zum Erzeugen des decodierten Wortes und der Codewort-Längenausgabe als ein erstes decodiertes Wort und eine erste Codewortlänge oder als ein zweites decodiertes Wort und eine zweite Codewort-Längenausgabe in Antwort auf ein zweites Auswahlsignal (SEL2);

ein erstes Akkumulatormittel (62) zum Addieren der ersten Codewort-Längenausgabe zu einer zuvor akkumulierten ersten Codewort-Längenausgabe, um dadurch das erste Fenstersteuersignal zu erzeugen, das eine akkumulierte Codewort-Längenausgabe angibt, falls die akkumulierte Codewort-Längenausgabe nicht größer als die längste Länge der Codewörter variabler Länge ist, und um die akkumulierte Codewort- Längenausgabe auf null zu setzen und ein erstes Vor- Lesesignal zu erzeugen, falls die akkumulierte Codewort-Längenausgabe größer als die längste Länge der Codewörter variabler Länge ist;

ein zweites Akkumulatormittel (64) zum Addieren der zweiten Codewort-Längenausgabe zu einer zuvor akkumulierten zweiten Codewort-Längenausgabe, um dadurch das zweite Fenstersteuersignal zu erzeugen, das eine akkumulierte Codeword-Längenausgabe angibt, falls die akkumulierte Längenausgabe nicht größer als die längste Länge der Codewörter variabler Länge ist, und um die akkumulierte Codewort-Längenausgabe auf null zu setzen; und ein zweites Vor-Lesesignal zu erzeugen, falls die akkumulierte Codewort- Längenausgabe größer als die längste Länge der Codewörter variabler Länge ist; und

ein Steuermittel (8) zum Erzeugen des ersten und des zweiten Auswahlsignals und des ersten und des zweiten Lesesignals in Antwort auf das erste und das zweite Fenstersteuersignal und das erste und das zweite Vor-Lesesignal, um zu veranlassen, daß die beiden VLC-Bitströme simultan decodiert werden.