DE69325072T2

DE69325072T2 - Gesicherte Speicherkarte

Info

Publication number: DE69325072T2
Application number: DE69325072T
Authority: DE
Inventors: Thomas O Holtey; Peter J Wilson
Original assignee: Bull HN Information Systems Inc
Current assignee: CP8 Technologies SA
Priority date: 1992-10-14
Filing date: 1993-10-08
Publication date: 1999-10-28
Anticipated expiration: 2013-10-09
Also published as: EP0596276A3; US5293424A; EP0596276A2; JP3493047B2; EP0596276B1; FI955307A0; SG48001A1; ATE180587T1; FI955307A; ES2135432T3; JPH06208515A; NO309887B1; DK0596276T3; NO954438L; DE69325072D1; NO954438D0

Description

Technisches Gebiet

Diese Erfindung bezieht sich auf das Gebiet tragbarer Personalcomputer und insbesondere auf das Betreiben von Systemen für die Datensicherheit in einer tragbaren digitalen Datenumgebung.

Beschreibung des Standes der Technik

Die Sicherheit persönlicher Daten ist stets ein Anliegen gewesen. Sie wurde durch Schlösser, Codes und Geheimfächer garantiert. Als die Daten neue Formen annahmen, waren neue Verfahren vonnöten, um den veränderten Situationen Rechnung zu tragen.
Historisch wurde die Datensicherheit durch Verwendung von Unterschriften, Ausweispapieren und Photographien adressiert. Elektronische Geräte wie etwa Bankautomaten fügten dem Repertoire der Sicherheitswerkzeuge codierte Karten und Personenidentifikationsnummern (PINs) hinzu. Computersysteme fahren fort, indem sie Paßworte verwenden.
In jüngster Zeit ist die "Chipkarte" als Sicherheitswerkzeug verwendet worden. Die "Chipkarte" ist ein kleiner Mikrocomputer mit einem beschreibbaren, nichtflüchtigen Speicher und einer einfachen Ein-/Ausgabe-Schnittstelle, der als einzelner Chip gefertigt und in eine Kunststoff-"Kreditkarte" eingebettet ist. Sie besitzt externe Unterbauten, so daß sie an eine speziell entworfene Einrichtung angeschlossen werden kann. Das im Mikrocomputer der Karte enthaltene Programm arbeitet mit dieser Einrichtung zusammen und läßt zu, daß die Daten seines nichtflüchtigen Speichers in Übereinstimmung mit dem gewünschten Algorithmus, der optional einen Paßwortaustausch mit einschließen kann, gelesen oder modifiziert werden. Es sind spezielle Techniken implementiert worden, um die Speicherdaten zu schützen und der Situation entsprechend verschiedene Berechtigungen zu ermöglichen.
Z. B. offenbart das US-Patent Nr. 4.382.279 mit dem Titel "Single Chip Microprocessor with On-Chip Modifiable Memory" eine Architektur, die das automatische Programmieren eines nichtflüchtigen Speichers ermöglicht, der als Verarbeitungs- und Steuereinheit in demselben Chip enthalten ist. Wie in anderen Systemen schützt der Mikroprozessor nur den Speicher auf demselben Chip.
Die "Chipkarte" ist sowohl zur Ermöglichung des Identifikationsprozesses als auch als momentaner Ort für die gültigen Daten verwendet worden. In diesem Fall wie in den meisten Fällen zuvor ist die physische Präsenz eines Schlüssels sowie ein bestimmtes Wissen als Teil des Verifizierungs- oder Authentifizierungsprozesses verwendet worden. In den obigen Fällen war die Identifizierung ein Dialog zwischen der Person, die einen Zugriff erlangen wollte, und einer festen Einrichtung wie etwa einer Sicherheitswache oder einem Bankautomaten.
Der momentane Stand tragbarer, unabhängiger Rechengeräte macht es möglich, daß sowohl der physische Schlüssel als auch die Authentifizierungseinrichtung klein und tragbar sind und deshalb vermehrt einem Verlorengehen oder einem Diebstahl ausgesetzt sind. Ferner können mit Rechengeräten wiederholte Versuche unternommen werden, um das mit dem Identifizierungsprozeß verbundene spezielle Wissen oder das Paßwort zu erraten oder abzuleiten. Dies trifft insbesondere dann zu, wenn die Authentifizierungseinrichtung ebenfalls unter der Kontrolle des Diebs oder Betrügers steht. Um die Sache noch schlimmer zu machen, ermöglicht und ermutigt die Technik heute, große Mengen sensibler Daten in einer Tasche oder Handtasche mit sich zu tragen, wo sie einen Zwischenfall erleiden können.
Heute schaffen Computer in Notebook- und Kleinst-Notebook- Größe eine geeignete unabhängige Umgebung, die eine hohe Rechenleistung ermöglichen und dadurch den Bedarf an zusätzli cher Datenspeichermöglichkeit hervorrufen. Dem wurde anfänglich durch Miniatur-Festplatteneinrichtungen begegnet, die sowohl Programme als auch Daten enthielten. Auch wenn in diesen Systemen häufig ein Paßwortschutz verwendet wird, schützt dies sensible Daten nicht völlig, da zum ersten die Authentifizierungseinrichtung selbst anfällig ist. Bedeutender jedoch ist, daß das Plattenlaufwerk, das die Daten enthält, physisch entfernt werden kann und in einer für die Datenanalyse dienlicheren Einstellung auf dieses zugegriffen werden kann. In diesem Fall ist nur eine Art Verschlüsselung zum Schutz der Daten geeignet. Die Art und Weise des Datenzugriffs macht dies ohne übermäßige Leistungs- oder Kostenschranken möglich. Ein Beispiel dieses Systemtyps ist im US-Patent Nr. 4.985.920 mit dem Titel "Integrated Circuit Card" beschrieben.
Das kürzliche Aufkommen des Flash-Speichers und der steckbaren Speicherkarten hat wesentliche Reduzierungen in der Größe und in der Leistungsaufnahme der tragbaren Computer ermöglicht. Der Flash-Speicher kombiniert die Flexibilität des Direktzugriffsspeichers (RAM) mit der magnetischen Permanenz von Platten. Heute ermöglicht es die Verknüpfung dieser Technologien, daß bis zu 20 Millionen Bytes ohne Leistungsbedarf in einem steckbaren Paket im Kreditkartenformat gespeichert werden können. Diese Daten können auf einem Host-System wiedergegeben werden, als wären sie auf einem herkömmlichen Plattenlaufwerk gespeichert oder als wären sie eine Erweiterung des Host-Speichers. Die technologischen Entwicklungen haben eine weitere Reduzierung der Größe des Systems ermöglicht, in dem Maße, daß es in sogar im Geldbeutel statt in der Handtasche oder in der Aktentasche getragen werden kann.
Somit sind die Daten und deren Host-System anfälliger für ein Verlorengehen oder einen Diebstahl geworden, während es gleichzeitig schwerer geworden ist, Speicherdaten durch Verschlüsselung zu schützen, da dies die hauptsächlichen Kosten- und Leistungsschranken darstellt.
Das Dokument EP-A-0 212 615 betrifft eine Speicherkarte mit einer Entschlüsselungseinrichtung 57. Ferner enthält sie eine Einrichtung zum Sichern des Speichers 65 (Systemcontroller 56, Codekomparator 63, Adressenkomparator 68), jedoch befindet sich diese Einrichtung außerhalb des Speichers 65, so daß der Speicher 65 dem Dokument nicht als Speicherchip zu entnehmen ist, der durch eine interne Sicherungseinrichtung gesichert wird, wenn er aus der Karte entfernt wird.
Demgemäß ist es eine Hauptaufgabe der Erfindung, ein tragbares digitales System mit einem sicheren Speicheruntersystem zu schaffen.
Es ist eine weitere Aufgabe der Erfindung, eine Speicherkarte zu schaffen, die geschützt werden kann, wenn sie aus einem tragbaren digitalen System herausgenommen wird.
Es ist eine nochmals weitere Aufgabe der vorliegenden Erfindung, eine Speicherkarte zu schaffen, in der die Chips der Karte geschützt sind, wenn sie aus einer solchen Karte entfernt werden.

Zusammenfassung der Erfindung

Die obigen Aufgaben werden durch eine sichere Speicherkarte nach Anspruch 1 gelöst. Die sichere Speicherkarte enthält einen Mikroprozessor auf einem Einzelhalbleiterchip und einen oder mehrere nichtflüchtige, adressierbare Speicherchips. Der Mikroprozessorchip und die nichtflüchtigen Speicherchips sind gemeinsam an einen internen Kartenbus zur Übertragung von Adressen-, Daten- und Steuerinformationen an diese nichtflüchtigen Speicherchips angeschlossen. Der Mikroprozessor enthält einen adressierbaren, nichtflüchtigen Speicher zum Speichern von Informationen einschließlich einer Anzahl von Schlüsselwerten, Konfigurationsinformationen und Programmbefehlsinformationen zur Steuerung der Übertragung der Adressen-, Daten- und Steuerinformationen über den internen Bus. Der Chipspeicher ist in eine Anzahl von Blöcken oder Bänken organisiert, wovon jeder Block mehrere adressierbare Plätze hat.
Gemäß der vorliegenden Erfindung ist jeder Speicherchip so beschaffen, daß er Sicherheitssteuerlogikschaltungen enthält. Bei der bevorzugten Ausführung enthalten diese Schaltungen einen nichtflüchtigen Verriegelungsspeicher, ein nichtflüchtiges Verriegelungsspeicher-Freigabeelement und einen flüchtigen Zugriffssteuerspeicher, wovon jeder unter der Steuerung des Mikroprozessors ladbar ist. Im einzelnen lädt der Mikroprozessor zuerst einen Verriegelungswert in den nichtflüchtigen Verriegelungsspeicher und setzt das Verriegelungsspeicher- Freigabeelement zurück, wodurch der Zugriff verweigert wird. Danach lädt der Mikroprozessor den Zugriffssteuerspeicher wie durch die Konfigurationsinformationen spezifiziert. Diese Informationen werden erst geladen, nachdem der Mikroprozessor festgestellt hat, daß der Anwender mit dem Host-Computer eine vorgegebene Authentifizierungsprozedur erfolgreich ausgeführt hat. Die Sicherheitslogikschaltungen aller Speicher geben das Lesen von Informationen, die in gewählten, adressierten Blöcken des Flash-Speichers gespeichert sind, in Abhängigkeit von den in den Zugriffssteuerspeicher des Speicherchips geladenen Konfigurationsinformationen frei. Der Anwender wird periodisch aufgefordert, mit dem Host-Computer erfolgreich eine Authentifizierungsprozedur auszuführen, und der Anwender kann das Lesen von Informationen nur fortsetzen, wenn dies durch den Zugriffssteuerspeicher zugelassen wird. Bei der bevorzugten Ausführung ist der Host-Computer mit der Speicherkarte über eine Standardschnittstelle wie etwa die Schnittstelle, die den Vorgaben der Personal Computer Memory Card International Association (PCMCIA) entspricht, verbunden.
Die vorliegende Erfindung verbindet die "Chipkarten"- und die "Speicherkarten"-Techniken, die der Schlüssel dafür sind, große Datenmengen, die durch die Flash-Speicher-Technik möglich geworden sind, in sicherheitsbezogen "rauhen" Umgebungen, die die elektronische Miniaturisierung hervorgerufen hat, schützen zu können. Ferner ist die vorliegende Erfindung geeignet, aus den Weiterentwicklungen und Verbesserungen beider Techniken Vorteile zu ziehen.
Zusätzlich sind die Sicherheitslogikschaltungen der vorliegenden Erfindung in den Flash-Speicher eingebaut und arbeiten in Verbindung mit diesem auf eine Weise zusammen, daß das Ausmaß der erforderlichen, an den Grundverknüpfungsschaltungen des Flash-Speichers auszuführenden Änderungen minimiert wird. Insbesondere kann der Flash-Speicher in einem sicheren Modus und in einem nicht sicheren Modus betrieben werden, in welchem die Sicherheitslogikschaltungen umgangen werden, wodurch der Flash-Speicher so betrieben werden kann, als wären diese Schaltungen nicht installiert. Der Nicht-Sicherheitsmodus wird gewöhnlich dann eingenommen, wenn die Inhalte des nichtflüchtigen Verriegelungsspeichers des Flash-Speichers gelöscht sind. Dies zeigt im allgemeinen einen nicht programmierten und vollständig gelöschten Flash-Speicher an, der natürlich in einen vorgegebenen Zustand (d. h. einen Nur-Einsen-Zustand) gelöscht wird.
Mit einer geringen zusätzlichen Logik für den Flash-Speicher und einem "Zugriffssteuerprozessor" (ACP) werden die Inhalte des Flash-Speichers sicher gemacht, ohne eine Datenverschlüsselung zu erfordern. Somit erübrigt die Erfindung den Zusatzaufwand des Verschlüsselns und Entschlüsselns von Daten, der für große Datenblöcke sehr zeitaufwendig sein kann.
Während des Betriebs fordert der ACP den Systemanwender periodisch auf, eine bestimmte Form von Authentifizierung einzugeben. Dies kann ein Paßwort sein, eine PIN, ein spezifisches Computer"zeichen" per Stift, das in einem spezifischen Punkt auf der Schreibfläche aufgebracht wird, ein gesprochener Befehl oder ein "Sprachabdruck" des Anwenders. Das Verfahren ist je nach System unterschiedlich. Der programmierbare ACP ermöglicht dem Anwender, den spezifischen Inhalt der Authentifizierung und die Häufigkeit der Aufforderung zu ändern. Der Code für die Authentifizierung und die durch die Verriegelungs- und Zugriffssteuerspeicher erforderlichen Daten werden in dem nichtflüchtigen Speicher des ACP gespeichert, der sich auf demselben Chip wie der ACP befindet, und sind somit geschützt.
Wie erwähnt bewirkt eine erfolgreiche Authentifizierung, daß der ACP alle oder ausgewählte Blöcke des Flash-Speichers für den Zugriff freigibt oder weiterhin freigibt. Ein Fehlschlagen bewirkt, daß der Flash-Speicher gesperrt wird. Somit ähnelt die Operation darin einer "Totmann-Drossel", daß jedes Fehlschlagen, die Authentifizierung erfolgreich abzuschließen, dazu führt, daß die Daten des Flash-Speichers geschützt werden. Zusätzlich kann ein durch den Anwender abgeschickter Befehl ebenfalls dazu führen, daß der Zugriff gesperrt wird. Ferner wird mit der ersten Energiezufuhr nach einem Ausschaltzustand der Zugriff gesperrt, um die Speicherinhalte zu schützen, bis die erste Authentifizierung erfolgreich ausgeführt ist.
Somit sind, wenn entweder die Speicherkarte oder ihr Host- Prozessor verloren gegangen oder gestohlen worden ist, energielos oder unbeaufsichtigt hinterlassen wird, die Daten im Speicher vor dem Zugriff geschützt, entweder unmittelbar oder sobald die momentane periodische Authentifizierung abläuft. Im Fall eines Diebstahls sind die Speicherdaten vor dem Zugriff selbst dann geschützt, wenn die Speicherkarte geöffnet und elektronisch ergründet wird oder die Speicherchips entfernt und in ein anderes Gerät eingesetzt werden.
Die obigen Aufgaben und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung verständlicher, wenn sie in Verbindung mit der beigefügten Zeichnung durchgesehen wird.

Kurzbeschreibung der Zeichnung

Fig. 1 zeigt ein Übersichtsblockschaltbild eines Systems, das die gemäß der vorliegenden Erfindung aufgebaute Speicherkarte enthält.
Fig. 2 zeigt den Zugriffssteuerprozessor (ACP) aus Fig. 1 mit einem Layout seines nichtflüchtigen Speichers genauer.
Fig. 3 zeigt ein detailliertes Blockschaltbild eines gemäß der vorliegenden Erfindung modifizierten Standard-Flash-Speichers aus Fig. 1.
Die Fig. 4 und 5 sind Ablaufdiagramme, die zur Erläuterung des Betriebs der Speicherkarte der vorliegenden Erfindung beim Ausführen verschiedener Authentifizierungsprozeduren dienen.

Beschreibung der bevorzugten Ausführung

Fig. 1 ist ein Blockschaltbild eines sicheren, tragbaren Datenverarbeitungssystems, das als Personalcomputer oder Transaktionsprozessor verwendbar ist. Das System enthält eine erfindungsgemäß aufbaute Speicherkarte 3, die über einen Bus 102 an einen Host-Prozessor 5 angeschlossen ist. Der Host- Prozessor 5 kann als Slate-PC (palm top) wie etwa den durch Hewlett-Packard hergestellten HP 95LX ausgeführt sein. Der Host-Prozessor 5 enthält eine Flüssigkristallanzeige (LCD) 5-2, eine Tastatur 5-4, einen Mikroprozessor 5-6, einen Speicher 5-8 und eine serielle Schnittstelle 5-10, die gemeinsam an einen Bus 106 angeschlossen sind. Der Speicher 5-8 enthält einen 1-Mbyte-Nur-Lese-Speicher (ROM) und einen 512-kbyte- Direktzugriffsspeicher (RAM).
Die Verbindung zwischen der Speicherkarte 3 und dem Host- Prozessor 5 ist durch eine Standard-Busschnittstelle eingerichtet. In der bevorzugten Ausführung entspricht der Bus 102 dem Standard der Personal Computer Memory Card International Association (PCMCIA). Die Schnittstelle 102 schafft einen Pfad für die Übertragung der Adressen-, Steuer- und Dateninformationen zwischen dem Host-Prozessor 5 und dem Speicherkartensystem 3 über einen Standardschnittstellenchip 104 und einen Speicherkartenbus 105. Jeder der Busse 102, 105 und 106 umfaßt einen Datenbus, einen Steuerbus und einen Adressenbus und schafft kontinuierliche Signalpfade über die sich gleichenden Busse. Z. B. umfaßt der Bus 105 den Adressenbus 105a, den Datenbus 105b und den Steuerbus 105c.
Der PCMCIA-Busstandard hat sich aus einem Standard, der die Plattenemulation auf Speicherkarten unterstützt, zu einem sich wesentlich davon unterscheidenden Standard entwickelt, der einen Direktzugriff auf Speicherdaten zuläßt. Die Speicherkarte der vorliegenden Erfindung schafft eine Schutztechnik, die diesen neuen Standard unterstützt, indem sie ohne den Umweg über Verschlüsselungstechniken einen schnellen Zugriff auf zufällige Speicherstellen schafft. Durch Steuern der Datenpfade, die die Daten von der Speichermatrix zum Host übertragen, schützt die Speicherkarte der vorliegenden Erfindung die Daten, ohne irgendein zeitaufwendiges Zwischenspeichern, Verschlüsseln oder anderes serielles Verarbeiten auf diesem Pfad aufzuerlegen.
Gewöhnlich bedient ein Anwender das System von der Tastatur 5-4 aus, um die typischen Operationen wie etwa Tabellenkalkulations- oder Datenbankfunktionen auszuführen, die Informationen auf der Anzeige 5-2 anzeigen und in den Dateien auf der Speicherkarte 3 gespeicherte Informationen aktualisieren. Der Host-Prozessor 5 sendet Adresseninformationen über den Bus 102, um Informationen aufzufinden und, falls gewünscht, die Informationen zu aktualisieren und mit den erforderlichen Adressen- und Steuerinformationen zur Speicherkarte 3 zurückzusenden.
Wie in Fig. 1 gezeigt ist, enthält die Speicherkarte 3 der vorliegenden Erfindung einen Zugriffssteuerprozessor (ACP) 10, der mit dem Bus 105 gekoppelt ist, und eine Anzahl (n) von CMOS-Flash-Speicherchips 103a bis 103n, wovon jeder an den Bus 105 angeschlossen ist. Der ACP 10 ist gewöhnlich derselbe Verarbeitungselementtyp, wie er in der Chipkarte verwendet wird. Die CMOS-Flash-Speicher 103a bis 103n können als Flash- Speicherchips ausgeführt sein, die von der Firma Intel Corporation hergestellt werden. Z. B. können sie als Intel-Flash- Speicherchips mit der Bezeichnung Intel 28FOOIBX 1M ausgeführt sein, die acht 128-kbyte-x-8-CMOS-Flash-Speicher enthalten. Somit kann eine 4-Mbyte-Flash-Speicherkarte 32 CMOS-Flash- Speicher enthalten, d. h., daß n gleich 32 ist.

Zugriffssteuergrozessor 10

Fig. 2 zeigt den Zugriffssteuerprozessor (ACP) 10 der bevorzugten Ausführung in Form eines Blockschaltbilds. Wie gezeigt enthält der ACP 10 einen geschützten nichtflüchtigen Speicher 10-2, einen Direktzugriffsspeicher (RAM) 10-4, einen Mikroprozessor 10-6, einen Intervallzähler 10-8 und einen Schnittstellenblock 10-10, der an den Bus 105 angeschlossen ist. Der nichtflüchtige Speicher 10-2 reserviert eine Anzahl adressierter Stellen, in denen Authentifizierungsinformationen und -programme gespeichert werden. Im einzelnen speichern die Speicherstellen 10-2a eine oder mehrere Personenidentifikationsnummern (PINs), Protokollsequenzen oder andere Identifizierungsinformationen, um zu überprüfen, ob der Anwender Zugang zum System hat, und um die Blöcke in den Flash-Speichern 103a bis 103n zu identifizieren, auf die der Anwender zusätzlich zu einem für die Wiederauthentifizierung verwendeten Zeitintervallwert zugreifen kann.
Die Speicherstellen 10-2b speichern die Schlüsselwerte, die zum Schützen jedes Flash-Speichers 103a bis 103n verwendet werden, oder die Codes, die zum Schützen der einzelnen Blöcke jedes Flash-Speichers 103a bis 103n verwendet werden.
Die Speicherstellen 10-2c speichern die Programmbefehlssequenzen zum Ausführen der erforderlichen Authentifizierungsoperationen und zum Löschen des Systems, falls die vorgegebenen Bedingungen für ein Fehlschlagen erfüllt sind. Bestimmte Programmbefehle ermöglichen es dem Anwender, die Einstellung des Intervallzählers 10-8 zu steuern, der bestimmt, wann die Anwender-Wiederauthentifizierung stattfindet. Das Wiederauthentifizierungsintervall definiert die Zeit zwischen den Unterbrechungen (interrupts) und für das Senden einer Unterbrechung an den Host-Prozessor 5, die die Verifizierung der Identität des Anwenders anfordert, worauf der Anwender die PIN oder ein anderes Paßwort erneut eingeben muß. Der Intervallzähler 10-8 empfängt vom Host-Prozessor 5 über den Bus 102 Taktimpulse und kann durch den Anwender der Arbeitsumgebung entsprechend eingestellt werden. Z. B. kann der Anwender zuhause den Zeitgeber ausschalten (d. h. diesen auf den Maximalwert einstellen) oder das Zeitintervall auf eine Stunde einstellen. In einem Flugzeug kann der Anwender zu erhöhtem Schutz diesen auf 10 Minuten einstellen. Wie oben beschrieben worden ist, wird der Anwender aufgefordert, die Einstellung dieses Intervalls bei jedem Einschalten zu überprüfen, wodurch zur Durchsetzung der Sicherheit die periodische Wiederauthentifizierung erzwungen wird.

Flash-Speicher 103a bis 103n

Fig. 3 ist ein detailliertes Blockschaltbild der Flash-Speicher 103a bis 103n. Nur die detaillierten Logikschaltungen des Speichers 103a sind gezeigt, da die Speicher 103b bis 103n zum Speicher 103a identisch aufgebaut sind.
Der Flash-Speicher 103a enthält hauptsächlich zwei Abschnitte, wobei ein Abschnitt die Sicherheitszugriffssteuerschaltungen der vorliegenden Erfindung enthält, und der andere Abschnitt die Grund- oder Standard-Verknüpfungsschaltungen des Flash- Speichers enthält.

Sicherheitszugriffssteuerabschnitt

Wie aus Fig. 3 zu ersehen ist, enthalten die Sicherheitssteuerschaltungen der vorliegenden Erfindung ein 32-bit- Schlüsselregister, ein flüchtiges 32-bit-Verriegelungsregister 33, einen 12-bit-Verzögerungszähler 32, eine Komparatorschaltung 39, eine Nur-Einsen-Erfassungsschaltung 38, einen nicht- flüchtigen Verriegelungsspeicher 35, ein nichtflüchtiges 1-bit-Verriegelungsspeicher-Freigabeelement 36, einen flüchtigen Zugriffssteuerspeicher 43, ein Zugriffsmodifikations- Zulassungs-UND-Glied 34 und ein Ausgangs-ODER-Glied 45, die wie gezeigt angeordnet sind. Es soll hervorgehoben werden, daß dieser Abschnitt von einem in dem Grundverknüpfungsabschnitt enthaltenen Befehlsregister 50 Befehlssteuersignale empfängt, die durch verschiedene hexadezimale Werte (z. B. 31H bis 38H) gekennzeichnet sind. Diese Signale geben die verschiedenen Datenwerte des durch das Befehlsregister 50 vom ACP 10 über den Datenbus 105b empfangenen Befehlssatzes an. Diese Befehle sind eine wichtige Erweiterung der Befehlssätze, die normalerweise durch den Flash-Speicher verwendet werden. Die Standard- Flash-Speicherbefehle nehmen die Form der durch den 28F001BX- Flash-Speicher verwendeten Befehle an. Jene Befehle sind in der Veröffentlichung mit dem Titel "Memory Products" beschrieben, die von Intel Corporation veröffentlicht worden ist, auf die hier verwiesen worden ist. Die durch die vorliegende Erfindung verwendeten Befehle sind in der Tabelle 1 beschrieben.
In der Tabelle 1 ist der erste gezeigte Befehl ein Verriegelungsspeicher-laden-Befehl, der zum anfänglichen Laden eines als Zufallszahl erzeugten Verriegelungswerts in den nichtflüchtigen Verriegelungsspeicher (LM) 35 jedes Speichers 103a bis 103n verwendet wird. Jeder Speicher 103a bis 103n kann je nach den Sicherheitserfordernissen der Anwender einen anderen Verriegelungswert oder denselben Verriegelungswert haben. Der Verriegelungswert wird in den LM 35 über das Schlüsselregister (K) 31 unter der Steuerung des nichtflüchtigen 1-bit-Speicherelements 36 geladen. Der Verriegelungsspeicherfreigabe-rücksetzen-Befehl aus der Tabelle 1 wird verwendet, um das Speicherelement 36 zurückzusetzen. Dies verhindert, daß der im LM 35 gespeicherte Verriegelungswert verändert wird, da das Speicherelement 36, sobald es durch den Verriegelungsspeicherfreigabe-rücksetzen-Befehl zurückgesetzt ist, nicht gesetzt werden kann. Die nichtflüchtigen Inhalte des LM 35 werden mit dem Einschalten zum L-Register 33 übertragen. Es soll angemerkt werden, daß die Stelle oder der Ort des Verriegelungsspeichers 35 vom Entwurf abhängig ist. Z. B. könnte der Speicher 35 als Erweiterung der Speichermatrix 54 implementiert werden.
Der Schlüsselregister-laden-Befehl aus der Tabelle 1 wird verwendet, um das Schlüsselregister 31 zu laden und den Verzögerungszähler 32 einzustellen. Der Verzögerungszählerdekrementieren-Befehl wird durch den ACP 10 verwendet, um die Inhalte des Verzögerungszählers 32 um 1 zu dekrementieren. Die Lesen-der-Speicherbank-zulassen- und Lesen-der-Speicherbank- sperren-Befehle werden durch den ACP 10 verwendet, um während des Ladens des Zugriffssteuerspeichers 43 den Zugriff auf die verschiedenen Speicherblöcke der Speichermatrix 54 freizugeben oder zu sperren. Tabelle 1

Verriegelungsspeicher laden (31H)

Dieser Befehl kopiert die Inhalte des Schlüsselregisters 31 in den nichtflüchtigen Verriegelungsspeicher 35, wenn und nur dann wenn das Ausgangssignal der Verriegelungsspeicherfreigabe 36 WAHR ist.

Verriegelungsspeicherfreigabe rücksetzen (33H)

Dieser Befehl setzt das Verriegelungsspeicherfreigabe- Logikelement 36 zurück, wodurch das Laden oder Ändern des Verriegelungsspeichers 35 gesperrt wird.

Schlüsselregister laden (32H)

Dieser Befehl verschiebt die vorherigen Inhalte des Schlüsselregisters 31 um ein Byte (LSB in Richtung MSB) und lädt den "Schlüsselwert" von dem ACP 10 in das Schlüsselregister LSB. Ferner stellt er den Verzögerungszähler 32 auf seinen maximalen Wert, z. B. Nur-Einsen, ein.

Verzögerungszähler dekrementieren (35H)

Dieser Befehl dekrementiert den Verzögerungszähler 32 um eins. Der Verzögerungszähler muß gleich null sein, um ein nachträgliches Lesen der Speichermatrix 54 zuzulassen.

Lesen der Speicherbank zulassen (34H)

Dieser Befehl setzt das Bit, das der Speicherbankadresse (MBA) im Zugriffssteuerspeicher 43 entspricht, wenn und nur dann wenn das Zugriffsmodifikations-Zulassungssignal 37 WAHR ist. Dies läßt den Lesezugriff auf die gewählte Bank zu.

Lesen der Speicherbank sperren (38H)

Dieser Befehl setzt das Bit, das der Speicherbankadresse im Zugriffssteuerspeicher 43 entspricht, zurück.
Wird die Tabelle 1 genauer betrachtet, ist zu sehen, daß die Tabelle 1 auch die Buszyklusoperationen für jeden der hinzugefügten Befehle zeigt. Für jeden Befehl, der zwei Buszyklen erfordert, empfängt das Befehlsregister 50 im ersten Buszyklus einen durch den ACP 10 erzeugten und über den Datenbus 105a des Busses 105 und einen Eingabepuffer 51 gesendeten 8-bit- Befehl. Bedingt durch das Befehlsregister 50 empfängt das gewählte Logikelement über den Datenbus 105b die Informationen, die für das Ausführen des Befehls in einem zweiten Buszyklus erforderlich sind. Wo angegeben ist der zweite Buszyklus mit "nicht anwendbar" (entfällt) bezeichnet, da die Verriegelungsspeicherfreigabe-rücksetzen- und Verzögerungszähler dekrementieren-Befehle nur einen Zyklus für die Ausführung benötigen.
Während des normalen Betriebs wird das K-Register 31 mit dem durch einen Schlüsselregister-laden-Befehl aus den Speicherstellen 10-2b empfangenen Schlüsselwert geladen, während der Verzögerungszähler 32 auf seinen Maximalwert eingestellt wird. Der Verzögerungszähler 32 wird als Antwort auf aufeinanderfolgende, von dem ACP empfangene Verzögerungszähler-dekrementieren-Befehle auf Nur-Nullen dekrementiert und erzeugt ein Zählwert-Null-Ausgangssignal 41, das als Eingang an das UND 34 gelegt wird.
Jeder Verzögerungszähler 32 begrenzt die Anzahl der Versuche, die unternommen werden können, um auf die Flash-Speicher 103a bis 103n zuzugreifen, falls der Dieb die Chips entfernt und diese in die "ungesetzliche Karte" einsetzt und einen Prozessor oder eine Einrichtung programmiert, um wiederholt den Schlüssel eines jeden Speicherchips abzufragen versucht. Anders ausgedrückt garantiert der Zähler 32, daß eine große Anzahl von Versuchen unternommen werden muß, um einen illegalen Zugriff auf die Flash-Speicher zu gewinnen. Die Schlüssel- und Verzögerungszählergrößen sind so gewählt, daß ein solches Probieren einen unverhältnismäßigen Zeitaufwand beansprucht.
Genauer gesagt speichert das Schlüsselregister 31 annähernd 4 Milliarden (232) verschiedene Kombinationen. Bei der bevorzugten Ausführung ist der Verzögerungszähler 32 ein 12-bit-Zähler. Wenn angenommen wird, daß der Verzögerungszähler 32 einmal pro Mikrosekunde dekrementiert wird, erfordert dies 212 Mikrosekunden oder 4 Millisekunden pro Versuch, den Schlüsselwert zu erraten. Der ACP 10, der den korrekten Schlüsselwert kennt, erfährt beim anfänglichen Einschalten nur eine Verzögerung von 4 Millisekunden. Zufällige Versuche, den Schlüsselwert zu erraten, erfordern 231 Versuche für eine 50-prozentige Erfolgschance. Dies würde 231 · 212 Mikrosekunden oder 102 Tage erfordern, um den Schlüsselwert zu erraten. Diese Zeit reicht aus, um die meisten Diebe abzuschrecken. Natürlich könnte eine längere oder kürzere Zeit durch Modifikation der Größen des Schlüssels und des Verzögerungszählers 32 eingerichtet werden.
Falls eine Speicherkarte der vorliegenden Erfindung gestohlen und in einen "ungesetzlichen Host" gesteckt wird, begrenzt der ACP 10 die Anzahl der Versuche des Diebs zum Erraten der PIN durch bekannte Techniken. Solche Techniken schließen das Verriegeln des Zugriffs oder das Zerstören der Daten, wenn eine Schwelle unkorrekter Abfragen überschritten wird, mit ein.
Während einer anfänglichen Authentifizierungsoperation für den Flash-Speicher 103a wird als Antwort auf vier aufeinanderfolgende Schlüsselregister-laden-Befehle ein Schlüsselwert in das 32-bit-K-Register 31 geladen (d. h., daß der Datenbus 105b ein Bus mit einer Breite von 1 byte ist). Der Verzögerungszähler 32 wird auf seinen maximalen Zählwert von Nur-Einsen gebracht und durch den ACP 10 durch Senden von Verzögerungszählerdekrementieren-Befehlen in aufeinanderfolgenden ersten Buszyklen dekrementiert. Wenn der Verzögerungszähler 32 bis auf null dekrementiert worden ist, erzeugt dieser das Zählwert- Null-Signal 41, das an einen Eingang des UND-Glieds 34 angelegt wird.
Wenn der in dem K-Register 31 gespeicherte Schlüsselwert gleich dem in dem entsprechenden L-Register 33 gespeicherten Verriegelungswert ist, der angibt, daß der Anwender die richtige Identifizierung in den Host-Prozessor 5 eingegeben hat, legt die Vergleichslogik 39 ein Gleichheit-Signal 42 an einen anderen Eingang des UND-Glieds 34. Dies bewirkt, daß das UND- Glied 34 an seinem Ausgang ein Zugriffsmodifikations-Zulassungssignal 37 erzeugt, das das Beschreiben des Zugriffssteuerspeichers 43 unter der Steuerung des ACP 10 freigibt. Dies ermöglicht wiederum das Lesen der Speichermatrix 54.
Der Zugriffssteuerspeicher 43 enthält für jeden Block/jede Bank der Speichermatrix 54 einen flüchtigen 1-bit-Speicher. Diese Bits werden als Teil der Einschaltsequenz des Flash- Speichers auf null gelöscht. Um Daten aus dem Speicher 103a zu lesen, muß das dem adressierten Speicherblock entsprechende Bit auf logisch eins sein. Diese Bits werden durch den ACP 10 durch Ausgeben von Lesen-der-Speicherbank-zulassen-Befehle gesetzt, wenn und nur dann wenn das Zugriffsmodifikations- Zulassungssignal 37 WAHR ist.
Wie in Tabelle 1 gezeigt ist, werden im zweiten Buszyklus des Lesen-der-Speicherbank-zulassen-Befehls sowohl die drei (3) höherwertigen Adressenbits der gewählten Speicherbank der Speichermatrix 54 über den Adressenbus 105c gesendet, als auch eine Wiederholung des hexadezimalen Befehlsidentifizierers über den Datenbus 105a zum Befehlsregister 50 gesendet. Dies führt dazu, daß in die adressierte Speicherstelle im Zugriffssteuerspeicher 43 eine Eins geschrieben wird. Bei der bevorzugten Ausführung wird die Lesen-der-Speicherbank-zulassen- Befehlssequenz achtmal wiederholt, da die Speichermatrix 54 in acht Bänke von jeweils 16 kbytes organisiert ist. Der ACP 10 kann auf ähnliche Weise den Zugriff auf gewählte Bänke durch Ausgeben einer Sequenz von Lesen-der-Speicherbank-sperren- Befehlen zurückweisen.
Das Ausgangssignal des Zugriffssteuerspeichers 43 der vorliegenden Erfindung wird in jedem Flash-Speicher-Lesezyklus als Freigabe-Eingangssignal an den Ausgabepuffer 52 angelegt, wenn die Inhalte einer Stelle irgendeiner Bank der Speichermatrix 54 ausgelesen werden. D. h., daß ein Lesezyklus erfolgen kann, jedoch die ausgelesenen Daten daran gehindert werden, den Ausgabepuffer 52 zu durchlaufen, wenn das passende Zugriffssteuerspeicher-Torsteuersignal der Bank fehlt. Genauer enthält im Fall der bevorzugten Ausführung der Zugriffssteuerspeicher 43 acht einzeln adressierbare Bitspeicherelemente, einen mit dem Eingang jedes Speicherelements verbundenen 3-zu-8-Bit- Eingangsadressendecodierer und eine mit dem Ausgang jedes Speicherelements verbundene 1-zu-8-Bit-Ausgangsmultiplexerschaltung. Die drei höherwertigen Adressenbits jeder Adresse werden decodiert und zur Wahl des Speicherelements für den Block, dessen Inhalte zu ändern sind, verwendet. Ähnlich werden dieselben drei Bits dazu verwendet, den Ausgang des Speicherelements für den Block zu wählen, der die zu lesende Flash-Speicherstelle enthält.
Wenn der Verriegelungsspeicher 35 vollständig gelöscht ist, d. h., wenn an Nur-Einsen, die durch die Inhalte des L-Registers 33 angegeben sind, lauter Einsen sind, ist der Ausgabepuffer 52 stets freigegeben. D. h., wenn das Verriegelungsregister 33 "Nur-Einsen" enthält, wird ein Signal von dem Nur-Einsen-Erfassungselement 38 für das ODER-Glied 45 erzeugt, um den Ausgabepuffer 52 freizugeben. Dies versetzt den Flash- Speicher 103a effektiv in einen nicht sicheren Modus. Dies ermöglicht das Umgehen aller Sicherheitslogikschaltungen der vorliegenden Erfindung. Folglich kann derselbe Flash-Speicherchip sowohl für sichere als auch für nicht sichere Anwendungen verwendet werden, was zu einer wirtschaftlichen Herstellung führt.

Flash-Speicher-Grundverknüpfungsschaltungen

Wie in Fig. 3 gezeigt ist, enthalten diese Schaltungen eine Speichermatrix 54, ein Befehlsregister 50, Ein-/Ausgabe-Logikschaltungen 60, einen Adressen-Zwischenspeicher 56, eine Schreib-Zustandsmaschine 61, ein Löschspannungssystem 62, einen Ausgangsmultiplexer 53, ein Datenregister 55, einen Eingabepuffer 51, einen Ausgabepuffer 52 und ein Zustandsregister 58. Die Grundverknüpfungsschaltungen des Flash-Speichers 103a sind wie oben besprochen als Schaltungstypen ausgeführt, die in dem mit 28F001BX bezeichneten, von der Firma Intel Corporation hergestellten Flash-Speicher enthalten sind. Da diese Schaltungen herkömmlicher Art sind, werden sie nur soweit wie erforderlich beschrieben. Für weitere Informationen hinsichtlich dieser Schaltungen sei auf die Seiten 3-109 bis 3-134 der Veröffentlichung mit dem Titel "Memory Products" verwiesen, Bestellnummer 210830, 1992 herausgegeben von Intel Corporation. Wie in Fig. 3 gezeigt ist, empfangen die Flash- Speicher-Grundverknüpfungsschaltungen eine Anzahl von Eingangssignalen, (A0-A16) für die Adresse, Datensignale (D00- D07) und Steuersignale (CE, WE, OE, PWD und VPP). Diese Signale sind im folgenden in der Tabelle 2 beschrieben.

Tabelle 2. Signalbeschreibungen

Symbol Name und Funktion
AO-A16 ADRESSEN-EINGÄNGE für Speicheradressen. Adressen werden während eines Schreibzyklus intern zwischengespeichert.
D00-D07 DATEN-EINGÄNGE/AUSGÄNGE: Daten- und Befehlseingang während der Speicher-Schreibzyklen; Datenausgang während der Speicher- und Zustandslesezyklen. Die Datenanschlüsse sind bei Hochpegel aktiv und gehen in den Tristate "aus", wenn der Chip nicht ausgewählt ist oder die Ausgänge gesperrt sind. Die Daten werden während eines Schreibzyklus intern zwischengespeichert.
CE CHIP-FREIGABE: Aktiviert die Steuerlogik der Einrichtung, Eingabepuffer, Decodierer und Richtungsverstärker. CE ist aktiv bei Tiefpegel; CE auf Hochpegel gibt die Speichereinrichtung frei und reduziert die Leistungsaufnahme auf Schlummer-Pegel.
PWD ABGESCHALTET: Versetzt die Einrichtung in den Abschaltmodus. PWD ist aktiv bei Tiefpegel; PWD auf Hochpegel schaltet auf Normalbetrieb. PWD = VHH ermöglicht das Programmieren der Speicherblöcke. PWD sperrt außerdem die Lösch- oder Schreiboperationen, wenn es auf Tiefpegel aktiv ist, wodurch während der Leistungsübergänge ein Datenschutz geschaffen wird.
OE AUSGABE-FREIGABE: Schaltet während eines Lesezyklus die Ausgänge der Einrichtung über die Datenpuffer durch. OE ist aktiv bei Tiefpegel.
WE SCHREIB-FREIGABE: Steuert das Schreiben in das Befehlsregister und die Matrixblöcke. WE ist aktiv bei Tiefpegel. Adressen und Daten werden mit der steigenden Flanke des WE-Impulses zwischengespeichert.
VPP LÖSCH/PROGRAMM-LEISTUNGSVERSORGUNG zum Löschen von Blöcken der Matrix oder der Programmierbytes jedes Blocks: Wenn VPP < VPP1 Max, können die Speicherinhalte nicht verändert werden.
Wie in Tabelle 2 gezeigt ist, werden das Chip-Freigabesignal (CE), das Schreibfreigabesignal (WE) für den Prozessor und das Ausgabefreigabesignal (OE) von dem Host-Prozessor 5 über den Bus 102 und den Steuerbus 105b an das Befehlsregister 50 und die Ein-/Ausgabe-Logik 60 angelegt und an die durch die Steuerung spezifizierten Logikblöcken verteilt. Ein Abschaltsignal (PWD) wird ebenfalls an das Befehlsregister 50 zur Freigabe des Flash-Speichers angelegt, um die in der Tabelle 2 spezifizierten Operationen auszuführen. Dieses Signal kann, falls gewünscht, zum Löschen der flüchtigen Speicherelemente des Sicherheitssteuerabschnitts des Flash-Speichers verwendet werden, wodurch die Wiederauthentifizierung des Anwenders erzwungen wird, wenn der Normalbetrieb wiederaufgenommen wird.
Grundlegend arbeiten die Grundverknüpfungselemente des Flash- Speichers auf folgende Weise. Die Informationen werden in der Speichermatrix 54 über den Datenbus 105a, den Eingabepuffer 51 und das Datenregister 55 an einer adressierten Stelle eines der durch die durch eine Adressenlogik 56 von dem Adressenbus 105c empfangene Adresse spezifizierten Speicherblöcke gespeichert. Die Informationen werden aus einer spezifizierten Adressenstelle einer Bank der Speichermatrix 54 ausgelesen und über einen Ausgangsmultiplexer 53, den Ausgabepuffer 52, den Datenbus 105a und den Bus 102 zum Host-Prozessor 5 gesendet. Das Zustandsregister 58 wird zum Speichern des Zustands der Schreib-Zustandsmaschine, des Fehler-Haltezustands, des Löschzustands, des Programmzustands und des VPP-Zustands verwendet.
Die Schreib-Zustandsmaschine 61 steuert das Block-Löschen und steuert Programmalgorithmen. Das Programm/Lösch-Spannungssy stem 62 wird zum Löschen von Blöcken der Speichermatrix 54 oder der Programmierbytes jedes Blocks in Abhängigkeit des Pegels von VPP verwendet (d. h., wenn VPP auf Hochpegel ist, kann das Programmieren stattfinden; wenn VPP auf Tiefpegel liegt, fungiert die Speichermatrix 54 wie ein Nur-Lese-Speicher).

Beschreibung des Betriebs

Im folgenden wird der Betrieb der sicheren Speicherkarte der vorliegenden Erfindung unter speziellem Bezug auf das Ablaufdiagramm der Fig. 4 und 5 beschrieben. Vor dem genauen Beschreiben der Operationen werden zuerst die Schritte beschrieben, die mit der Herstellung, der kundenspezifischen Anpassung und dem Betrieb der Speicherkarte zu tun haben.
Im ersten Schritt stellt der ACP 10 bei der Kartenherstellung den Verriegelungswert für jeden Speicherchip auf der Speicherkarte ein. Er führt dies aus durch Laden des Schlüsselwerts in den Verriegelungsspeicher aus Fig. 3. Diese Werte werden in dem geschützten nichtflüchtigen Speicher 10-2 des ACP gespeichert (d. h. die Schlüssel 1-n in Fig. 2). Die Verriegelungsspeicher-Freigabeelemente 36 werden dann auf null gesetzt, um ein weiteres Ändern oder Lesen der Verriegelungsspeicherinhalte zu verhindern. Da diese Elemente nichtflüchtig sind, können sie nur verändert werden, wenn der gesamte Flash-Speicherchip gelöscht wird.
Im zweiten Schritt kann dann bei der kundenspezifischen Anpassung die Speicherkarte mit ihren Daten oder ihrer Softwareanwendung geladen werden, da das Schreiben durch die Schutzfunktionalität nicht berührt wird. Der ACP 10 wird dann mit Informationen geladen, die die Struktur der Bank des Speichers und den Grad des Schutzes, der für jede Speicherbank angewandt werden soll, betreffen.
Im dritten Schritt richtet bei der kundenspezifischen Anpassung der Anwender die Parameter für Frequenz und Authentifizierungsmodus und die notwendigen spezifischen Daten (d. h. Personenidentifizierungsnummern (PINs)) ein. Diese Informationen werden im Speicher des ACP gespeichert.
Im vierten Schritt werden mit dem Einschalten das Schlüsselregister, das Zugriffsmodifikations-Zulassungssignal und der Zugriffssteuerspeicher initialisiert, um den Zugriff auf Daten oder das Schreiben in den Zugriffssteuerspeicher 43 zu verhindern. Der erste Authentifizierungsdialog wird initiiert.
Im ersten Authentifizierungsdialog fordert und empfängt der ACP 10 mit Hilfe der Dienste seines Host-Prozessors 5 vom Anwender Authentifizierungsinformationen. Wenn die Authentifizierung nicht erfolgreich ist, wird keine Operation ausgeführt; wenn sie erfolgreich ist, wird das Schlüsselregister jedes Speicherchips mit dem in dem Speicher des ACP gespeicherten Wert geladen. Während dieser Operation wird der Verzögerungszähler 32 dazu verwendet, die Chipoperation für eine auf das Laden folgende Zeitperiode zu verhindern, um zufällige Versuche zu einem nutzlosen Prozeß zu machen. Das Laden der Schlüsselregister bewirkt, daß das Zugriffsmodifikations- Zulassungssignal in jedem Chip WAHR ist. Der ACP 10 richtet dann den Zugriff ein durch Laden des Zugriffssteuerspeichers gemäß der gespeicherten Konfiguration von Informationen.
Im sechsten Schritt fordert der ACP 10 in einem anschließenden Authentifizierungsdialog periodisch, der Konfiguration des Anwenders entsprechend, eine zusätzliche Anwenderauthentifizierung (Wiederauthentifizierung) an. Im Falle eines Fehlschlagens versetzt der ACP 10 alle Speicherchips in ihre Einschaltzustände, wodurch durch das Löschen des Zugriffssteuerspeichers 43 und das Löschen der Inhalte des Schlüsselregisters 31 jeglicher Zugriff auf die Daten der Speicher gesperrt wird. Im folgenden wird mit Bezug auf die Fig. 4 und 5 der Betrieb des Systems aus Fig. 1 beschrieben.

Erste Operationen des Tages

Fig. 4 zeigt in Form eines Blockdiagramms die verschiedenen Betriebsmodi. Die Blöcke 402 und 401 zeigen die zwei Bedingun gen des Hochfahrens. Im Block 402 setzt der Anwender die Speicherkarte 3 in den zuvor eingeschalteten Host-Prozessor 5 ein. Im Block 401 schaltet der Anwender den Host-Prozessor 5 mit der bereits installierten Speicherkarte 3 ein.
Bei beiden obigen Hochfahrvorgängen werden im Block 402b der ACP 10 und seine Schnittstellen auf herkömmliche Weise initialisiert, während der Block 403 alle n K-Register 31 und die n Zugriffssteuerspeicher 43 als Teil der internen Initialisierungssequenzen der Flash-Speicher 103a bis 103n löscht. Dies verhindert, daß Daten aus den Speichern 103a bis 103n ausgelesen werden können, da der Ausgabepuffer 52 in jedem Speicher gesperrt ist. Die Verriegelungswerte werden infolge des Einschaltens aus den jeweiligen LM 35 in die n L-Register 33 geladen.
Nun sendet im Block 404 der ACP 10 ein Unterbrechungssignal zum Host-Prozessor 5, der durch Anfordern der PIN oder anderer identifizierender Informationen vom Anwender antwortet. Im Block 405 prüft der ACP 10 mit Hilfe des in den Speicherstellen 10-2a gespeicherten Programms, ob die PIN oder andere identifizierende Informationen mit den in den Speicherstellen 10-2a gespeicherten Informationen übereinstimmt. Bei Nichtübereinstimmung zählt der Entscheidungsblock 406 einen Fehler, und der ACP 10 verzweigt auf den Block 404, um die Prüfung zu wiederholen. Wenn die Prüfung für eine vorgegebene Anzahl fehlschlägt, verzweigt der Entscheidungsblock 406 zum Block 407, um zu bewirken, daß der ACP 10 die Inhalte der Speicher 103a bis 103n entweder total sperrt oder vernichtet.

Erste Anwenderauthentifizierung erfolgreich

Wenn es im Entscheidungsblock 405 eine Übereinstimmung gibt, die eine erfolgreiche Authentifizierung anzeigt, lädt der ACP 10 im Block 408 über einen Schlüsselregister-laden-Befehl in jedes K-Register 31 den passenden Schlüsselwert aus den Speicherstellen 10-2b. Außerdem dekrementiert der Block 409 wiederholt die Inhalte des Verzögerungszählers 32 durch aufeinanderfolgendes Ausgeben des Verzögerungszähler-dekremen tieren-Befehls bis auf einen Zählwert gleich binär null, der das Erzeugen des Zählwert-Null-Signals bewirkt.
Im Block 410 wird jede Stelle eines Zugriffssteuerspeichers 43 über den Lesen-der-Speicherbank-zulassen-Befehl mit Informationen geladen, um den Zugriff auf die gewählten Bänke des entsprechenden Flash-Speichers 103a bis 103n zuzulassen.

Sporadische Wiederauthentifizierung

Im Block 411 wartet der ACP 10 auf das Ende des vorgegebenen, durch die in den Speicherstellen 10-2a gespeicherten Informationen eingerichteten Zeitintervalls, das vor der Anforderung einer Wiederauthentifizierung durch den Intervallzähler 10-8 signalisiert wird. Daraufhin unterbricht im Block 412 der ACP 10 den Host-Prozessor 5, um den Anwender aufzufordern, die PIN oder eine andere geforderte Identifizierung neu einzugeben.
Der Entscheidungsblock 413 prüft die PIN oder die anderen Informationen, die von dem Host-Prozessor 5 empfangen worden sind, gegen die in den Speicherstellen 10-2a gespeicherten Informationen, wobei der Ausgang des Intervallzeitgebers 10-8 aufgezeichnet wird. Dem Anwender steht ein vorgegebenes Zeitintervall von üblicherweise 30 Sekunden zur Verfügung, innerhalb dessen er die Authentifizierungsinformationen in den Host-Prozessor 5 eingeben muß. Während die Uhr läuft, zeichnet der Block 414 die Prüfung als Fehler auf, wenn die Prüfung des Entscheidungsblocks 413 fehlschlägt. Zu diesem Zeitpunkt prüft er, ob eine maximale Anzahl von Fehlern erreicht worden ist, und verzweigt zur Wiederholung der Blöcke 412 und 413. Wenn die Anzahl der Fehler gleich der maximalen Anzahl ist, löscht der ACP 10 im Block 415 das Flash-Speicher-K-Register 31 über aufeinanderfolgende Schlüsselregister-laden-Befehle und die Zugriffssteuerspeicher 43 über aufeinanderfolgende Lesen-des- Speichers-sperren-Befehle. Der Block 415 verzweigt dann zum Block 404, um zu ermöglichen, daß eine neue "Erste Authentifizierungsoperation" stattfindet.
Wenn die Prüfung in Entscheidungsblock 413 erfolgreich ist, bleibt das K-Register 31 unverändert (d. h., es enthält den zuvor durch den ACP geladenen Schlüsselwert), wodurch der Anwender in die Lage versetzt wird, das System weiterhin zu bedienen. Falls die 30 Sekunden vergehen, ohne daß der Entscheidungsblock 413 die PIN oder andere Informationen empfangen hat, löscht der ACP 10 das K-Register 31 und den Zugriffssteuerspeicher 43 wie zuvor.
Fig. 5 ist ein Ablaufdiagramm, das zeigt, wie der Host-Prozessor 5 auf eine Unterbrechungsanforderung von dem ACP 10 für eine Authentifizierung als Antwort auf die Blöcke 404 und 412 in Fig. 4 reagiert. Wie gezeigt wartet der Entscheidungsblock 501 auf eine Unterbrechung von dem ACP 10, die anfordert, daß der Anwender die PIN oder andere Informationen erneut einzugeben hat. Der Entscheidungsblock 501 verzweigt auf den Block 502, wenn er von den Blöcken 404 oder 412 die Unterbrechung empfängt. Der Block 502 zeigt die Anforderung der PIN oder anderen Informationen auf der Host-Anzeige 5-2 an. Der Block 503 nimmt die Informationen von der Tastatur an, während der Block 504 den ACP 10 durch eine Unterbrechung anhält. Der Block 5 sendet die PIN zum ACP 10.
Fachleuten wird klar sein, daß viele Änderungen an der bevorzugten Ausführung der vorliegenden Erfindung vorgenommen werden können, ohne von ihren Lehren abzuweichen. Z. B. kann die Erfindung mit verschiedenen Typen nichtflüchtiger Speicher und verschiedenen Schnittstellen usw. angewandt werden.
Auch wenn die zweckmäßigste Form der Erfindung vorschrifts- und gesetzmäßig veranschaulicht und beschrieben worden ist, können bestimmte Änderungen ausgeführt werden, ohne von der Erfindung, die in den beigefügten Ansprüchen angegeben ist, abzuweichen.

Claims

1. Sichere Speicherkarte für die Verwendung mit einem tragbaren Host-Computer, wobei die Speicherkarte enthält:

einen Mikroprozessor (10-6), der so angeschlossen ist, daß er Adressen-, Daten- und Steuerinformationen an den Host-Computer (5) senden und von diesem empfangen kann, und einen ersten adressierbaren, nichtflüchtigen Speicher (10-2) zum Speichern von Informationen einschließlich einer Anzahl von Schlüsselwerten und Konfigurationsinformationen enthält;

einen internen Bus (105), der an den Mikroprozessor angeschlossen ist, um Adressen-, Daten- und Steuerinformationen, die die von der Karte auszuführenden Speicheroperationen definieren, zu übertragen; und

eine Gruppe zweiter adressierbarer, nichtflüchtiger Speicher, die wenigstens einen zweiten nichtflüchtigen Speicher (103a) enthält, der zusammen mit dem Mikroprozessor an den internen Bus angeschlossen ist, um die Adressen-, Daten- und Steuerinformationen zu empfangen, wobei der Speicher einen nichtflüchtigen Speicherabschnitt und einen Sicherheitssteuerabschnitt enthält, wobei der Speicherabschnitt einerseits eine Speichermatrix (54), die in einer Anzahl von Blöcken organisiert ist, wovon jeder mehrere adressierbare Plätze besitzt, und andererseits eine Steuerlogikeinrichtung (50) zum Ausführen der Speicheroperationen enthält und der Sicherheitssteuerabschnitt an den internen Bus, an die Steuerlogikeinrichtung und an die Speichermatrix angeschlossen ist und enthält:

eine Anzahl nichtflüchtiger (31, 35) und flüchtiger (33, 43) Speichervorrichtungen zum Speichern wenigstens eines der Schlüsselwerte und der Konfigurationsinformationen, die den Blöcken zugeordnet sind; und

eine Zugriffssteuerlogikeinrichtung (32, 34, 39), die an die Steuerlogikeinrichtung (50) und an die Speichervorrichtungen angeschlossen ist und das Lesen von Informationen, die in adressierten Blöcken der Speichermatrix (54), wie sie durch die Konfigurationsinformationen spezifiziert sind, gespeichert sind, nur dann freigibt, wenn der Mikroprozessor bestimmt hat, daß eine vorgegebene Authentifizierungsprozedur mit dem Host- Computer ausgeführt worden ist, und die Zugriffssteuerlogikeinrichtung freigegeben hat, um das Lesen der Informationen aus der Speichermatrix in Übereinstimmung mit den Konfigurationsinformationen zuzulassen.

2. Speicherkarte nach Anspruch 1, wobei der Mikroprozessor (10-6) und der zweite nichtflüchtige Speicher (103a) auf getrennten Halbleiterchips enthalten sind.

3. Speicherkarte nach Anspruch 1, wobei die Karte ferner eine Schnittstellenschaltungseinrichtung (104) enthält, die die Karte (3) mit dem Host-Computer (5) koppelt, und wobei die Schnittstellenschaltungseinrichtung und der Mikroprozessor im selben Halbleiterchip enthalten sind.

4. Speicherkarte nach Anspruch 1, wobei der zweite nicht- flüchtige Speicher (103a) und die nichtflüchtigen Speichervorrichtungen (31, 35) Flash-Speicher sind.

5. Speicherkarte nach Anspruch 1, wobei eine der nichtflüchtigen Speichervorrichtungen ein Verriegelungsspeicher (35) zum Speichern eines dem einen Schlüsselwert entsprechenden Verriegelungswerts ist und eine zweite der nichtflüchtigen Vorrichtungen ein Verriegelungsspeicher-Freigabeelement (36) ist, das den Verriegelungsspeicher (35) anschließt, wobei der Verriegelungsspeicher anfangs mit dem Verriegelungswert geladen wird und das Verriegelungsspeicher-Freigabeelement in einen Zustand geschaltet wird, der die Abwandlung des Verriegelungswerts unter der Steuerung des Mikroprozessors verhindert.

6. Speicherkarte nach Anspruch 2, wobei die Speicherung des Verriegelungswerts und das Schalten des Verriegelungsspeicher- Freigabeelements (36) während der anfänglichen Herstellung der Speicherkarte erfolgen.

7. Speicherkarte nach Anspruch 5, wobei eine der flüchtigen Speichervorrichtungen ein adressierbarer Zugriffssteuerspeicher (43) mit mehreren Plätzen, deren Anzahl der Anzahl von Blöcken der Speichermatrix (54) entspricht, ist und die Konfigurationsinformationen speichert, wobei der Zugriffssteuerspeicher an den internen Bus (105) und an die Zugriffssteuerlogikeinrichtung (32, 34, 39) angeschlossen ist, wobei der Zugriffssteuerspeicher unter der Steuerung des Mikroprozessors (10-6) nur geladen wird, nachdem der Mikroprozessor bestimmt hat, daß die vorgegebene Authentifizierungsprozedur anfangs mit dem Host-Computer (5) erfolgreich ausgeführt worden ist, wodurch die Freigabe des Zugriffssteuerspeichers (43) durch die Zugriffssteuerlogikeinrichtung bewirkt wird.

8. Speicherkarte nach Anspruch 7, wobei der Verriegelungswert, der in den Verriegelungsspeicher (35) geladen wird, nur aus Einsen besteht und wobei der Sicherheitssteuerabschnitt ferner eine Schaltung (38) zur Erfassung von Nur-Einsen enthält, die an den Verriegelungsspeicher angeschlossen ist, wobei die Erfassungsschaltung als Antwort auf den Verriegelungswert nur aus Einsen ein Signal erzeugt, das den Sicherheitssteuerabschnitt effektiv umgeht, um den zweiten nicht- flüchtigen Speicher (103a) freizugeben, damit er so arbeitet, als ob der Sicherheitssteuerabschnitt nicht enthalten wäre.

9. Speicherkarte nach Anspruch 7, wobei die Ausführung der vorgegebenen Authentifizierungsprozedur anfangs erfolgt, wenn die Speicherkarte (3) zum erstenmal angeschlossen wird, um mit dem Host-Computer (5) zu kommunizieren.

10. Speicherkarte nach Anspruch 9, wobei die Zugriffssteuereinrichtung ein Verriegelungsregister (33), das so angeschlossen ist, daß es den Verriegelungswert vom Verriegelungsspei cher (35) empfängt, eine Komparatorschaltung (39), ein Schlüsselregister (31) zum Speichern eines Schlüsselwerts, der vom Mikroprozessor an das Schlüsselregister übertragen wird, einen Verzögerungszähler (32) zum Speichern eines Zählstandes, der ein vorgegebenes Zeitintervall definiert, und eine Torschaltungseinrichtung (34) enthält, die an den Zugriffssteuerspeicher (43), an den Komparator und an den Verzögerungszähler angeschlossen ist, wobei die Komparatorschaltung an die Verriegelungs- und Schlüsselregister sowie an die Torschaltungseinrichtung angeschlossen ist und die Torschaltungseinrichtung an den Verzögerungszähler angeschlossen ist, um als Antwort auf die Meldung eines übereinstimmenden Vergleichs mit dem in das Verriegelungsregister (33) geladenen Verriegelungscodewert durch die Komparatorschaltung ein Zugriffsmodifikations-Zulassungssignal zu erzeugen, wenn der Verzögerungszähler (32) ein Ende des vorgegebenen Zeitintervalls meldet, wobei das Zugriffsmodifikations-Zulassungssignal den Zugriffssteuerspeicher (43) so konditioniert, daß er die Konfigurationsinformationen lädt.

11. Speicherkarte nach Anspruch 10, wobei die Steuerlogikeinrichtung (50) Schaltungen zum Erzeugen von Befehlssignalen als Antwort auf eine vorgegebene Gruppe von Befehlen, die vom Mikroprozessor bei der Steuerung des Betriebs des Sicherheitssteuerabschnitts jedes Speicherchips verwendet werden, enthält.

12. Speicherkarte nach Anspruch 11, wobei die Steuerlogikeinrichtung (50) als Antwort auf einen ersten der vorgegebenen Gruppe von Befehlen, die vom Mikroprozessor erzeugt werden, ein erstes Signal zum Laden des Verriegelungscodewerts in den Verriegelungsspeicher (35) erzeugt, wobei der erste der vorgegebenen Befehle während der anfänglichen Herstellung der Karte erzeugt wird.

13. Speicherkarte nach Anspruch 12, wobei die Steuerlogikeinrichtung (50) als Antwort auf einen zweiten der vorgegebenen Gruppe von Befehlen, die vom Mikroprozessor erzeugt werden, ein zweites Signal zum Schalten des Verriegelungsspeicher- Freigabeelements (36) in einen vorgegebenen Zustand, der das Lesen oder die Modifikation des im Verriegelungsspeicher (35) gespeicherten Verriegelungswerts verhindert, erzeugt.

14. Speicherkarte nach Anspruch 12, wobei die Steuerlogikeinrichtung (50) als Antwort auf einen dritten der vorgegebenen Gruppe von Befehlen, die vom Mikroprozessor erzeugt werden, ein drittes Signal zum Laden des Schlüsselregisters (31) mit einem vorgegebenen der Schlüsselwerte erzeugt, wobei der dritte der vorgegebenen Gruppe von Befehlen vom Mikroprozessor nur dann erzeugt wird, wenn der Mikroprozessor bestimmt hat, daß die vorgegebene Authentifizierungsprozedur erfolgreich ausgeführt worden ist.

15. Speicherkarte nach Anspruch 14, wobei das von der Steuerlogikeinrichtung (50) erzeugte dritte Signal gleichzeitig den Verzögerungszähler (32) auf einen vorgegebenen Zählstand zwingt, um den Beginn eines vorgegebenen Zeitintervalls zu schaffen, und wobei die Steuerlogikeinrichtung als Antwort auf jeden vierten der vorgegebenen Gruppe von Befehlen, die vom Mikroprozessor erzeugt werden, den vorgegebenen Zählstand um eins dekrementiert, wobei der Verzögerungszähler das Ende des Zeitintervalls, das der Ausführung einer vorgegebenen Anzahl vierter Befehle der Gruppe vorgegebener Befehle folgt, meldet.

16. Speicherkarte nach Anspruch 11, wobei die Steuerlogikeinrichtung (50) als Antwort auf eine Anzahl fünfter und sechster der vorgegebenen Gruppe von vom Mikroprozessor erzeugten Befehlen fünfte bzw. sechste Signale zum Setzen und Zurücksetzen von Plätzen im Zugriffssteuerspeicher (43) entsprechend den Konfigurationsinformationen erzeugt, um zu definieren, von welchen der Blöcke das Auslesen von Informationen zugelassen ist.

17. Speicherkarte nach Anspruch 1, wobei

- die Speichervorrichtungen einen nichtflüchtigen Verriegelungsspeicher (35) zum anfänglichen Empfangen und permanenten Speichern eines vorgegebenen Verriegelungswerts, der mit einem der Schlüsselwerte übereinstimmt, enthalten;

- der Mikroprozessor (10-6) so beschaffen ist, daß er an den zweiten nichtflüchtigen Speicher (103a) über den internen Bus den einen der Schlüsselwerte sendet, falls die Authentifizierungsprozedur mit dem Host-Computer (5) erfolgreich ausgeführt worden ist;

- die Zugriffssteuerlogikeinrichtung (32, 34, 39) so beschaffen ist, daß sie erfaßt, wann der eine gesendete der Schlüsselwerte mit dem Verriegelungswert übereinstimmt, und daß sie das Lesen der Speichermatrix (54) freigibt, falls eine Übereinstimmung bestätigt wird.

18. Verfahren zum Konstruieren einer sicheren Speicherkarte, die in einem Host-Computer (5) installierbar ist und eine Anzahl nichtflüchtiger Speicherchips (103a, 103b, ... 103n) enthält, wobei jeder Speicherchip eine in Blöcken aus adressierbaren Plätzen organisierte Speichermatrix (54) und Steuerlogikschaltungen (50) zum Erzeugen von Befehlssignalen zum Ausführen von Speicheroperationen enthält, wobei das Verfahren die folgenden Schritte enthält:

(a) Einbauen eines Mikroprozessors (10) in die Karte, die so angeschlossen ist, daß sie mit dem Host-Computer kommuniziert, wenn sie darin installiert ist, wobei der Mikroprozessor einen adressierbaren nichtflüchtigen Speicher (10-2) zum Speichern von Informationen einschließlich einer Anzahl von Schlüsselwerten, die die Fähigkeit des Zugriffs von Anwendern auf Speicherbereiche definieren, sowie von Speicherkonfigurationsinformationen, die die Fähigkeit zum Zugreifen auf die Speicherbereiche definieren, enthält;

(b) Einbauen von Sicherheitslogikschaltungen in jeden nichtflüchtigen Speicherchip, wobei die Sicherheitslogikschaltungen einen nichtflüchtigen Verriegelungsspeicher (35) zum Speichern eines vorgegebenen Verriegelungswerts, der mit einem der Schlüsselwerte übereinstimmt, eine Zugriffssteuerlogikeinrichtung (32, 34, 39), die an den Verriegelungsspeicher angeschlossen ist, sowie einen adressierbaren, flüchtigen 2u griffssteuerspeicher (43) mit mehreren Plätzen, deren Anzahl der Anzahl von Blöcken zum Speichern der Fähigkeit zum Zugreifen auf Bitinformationen entsprechend den Konfigurationsinformationen entspricht, enthalten;

(c) Verbinden des Mikroprozessors mit jedem Speicherchip, um Adressen-, Daten- und Steuerinformationen an jeden Speicherchip zu übertragen;

(d) Modifizieren der Steuerlogikschaltungen (50), so daß sie auf mehrere Befehle zum Betreiben der Sicherheitslogikschaltungen ansprechen;

(e) Anordnen des Mikroprozessors (10-6) in der Weise, daß er eine im voraus geschaffene anfängliche Anwenderauthentifizierungsoperation mit dem Host-Computer (5) ausführt, wenn von einem Anwender ein Zugriff auf die Blöcke angefordert wird; und

(f) Anordnen des Mikroprozessors (10-6) in der Weise, daß er die Sicherheitslogikschaltungen durch Übertragen spezifischer der mehreren Befehle an jeden Chip nur dann freigibt, wenn die Authentifizierungsoperation im Schritt (e) erfolgreich ausgeführt worden ist, um das Auslesen der in verschiedenen der Blöcke gespeicherten Informationen entsprechend den im Zugriffssteuerspeicher gespeicherten Zugriffsfähigkeit- Bitinformationen zuzulassen.

19. Verfahren nach Anspruch 23, wobei der nichtflüchtige Speicher (10-2) des Mikroprozessors eine Anzahl von Abschnitten besitzt und wobei der Schritt (a) ferner die folgenden Schritte enthält: Veranlassen des Mikroprozessors, daß er Zufallswerte für die Schlüsselwerte erzeugt, und Laden der Schlüsselwerte in einen ersten (10-2b) der mehreren Abschnitte.

20. Verfahren nach Anspruch 24, wobei der Mikroprozessor ferner einen Intervallzähler (10-8) enthält, der an den nicht- flüchtigen Speicher (10-2) des Mikroprozessors angeschlossen ist, und wobei der Schritt (a) ferner die folgenden Schritte enthält: Veranlassen des Mikroprozessors, daß er ein vom Anwender gewähltes Zeitintervall erzeugt, und Laden eines Wertes, der dem vom Anwender gewählten Zeitintervall ent spricht, in den Intervallzähler, und wobei das Verfahren ferner die folgenden Schritte enthält:

(g) Veranlassen des Mikroprozessors, daß er periodisch die Anwenderauthentifizierungsoperation des Schrittes (e) in dem vom Anwender gewählten Zeitintervall beginnt; und

(h) fortgesetztes Zulassen des Auslesens der in den Blöcken gespeicherten Informationen in Übereinstimmung mit den Zugriffsfähigkeit-Bitinformationen, solange die Authentifizierungsoperation des Schrittes (e) erfolgreich ausgeführt wird.