DE69315794T2

DE69315794T2 - Verfahren und Einrichtung zur Steuerung einer Anzeige

Info

Publication number: DE69315794T2
Application number: DE69315794T
Authority: DE
Inventors: Eiichi Matsuzaki; Hajime Morimoto; Toshiyuki Nobutani; Kenichiro Ono; Tatsuya Sakashita; Masami Shimakura; Junichi Tanahashi
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-09-04
Filing date: 1993-09-03
Publication date: 1998-05-07
Anticipated expiration: 2013-09-04
Also published as: DE69315794D1; EP0591682B1; ATE161352T1; US6140996A; US5736981A; EP0591682A3; EP0591682A2

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf ein Verfahren und eine Einrichtung zur Steuerung einer Anzeige und genauer auf eine Einrichtung zur Steuerung einer Anzeige für ein Anzeigegerät mit einem Anzeigeelement, das z.B. einen ferroelektrischen Flüssigkristall als Betriebsmedium zum Aktualisieren eines Anzeigezustandes verwendet und unter Anlegung oder dergl. eines elektrischen Feldes einen aktualisierten Anzeigezustand halten kann.

Verwandte Hintergrundtechnik

Ein Anzeigegerät, das zum Erreichen der Funktion einer Informations-Anzeigeeinrichtung einer visuellen Information verwendet wird, wird in einem informationsverarbeitenden System oder dergl. verwendet. Im Allgemeinen wird als solches Anzeigegerät ein CRT Anzeigegerät (im folgenden als CRT bezeichnet) verwendet.
Zur Verfügung stehen verschiedene Informationsverarbeitungssysteme wie sog. personal computer mit Hardware, Software und Methoden zur Signalübertragung. In diesem Fall werden in den verschiedenen Systemen entsprechende CRT Anzeigesteuerungsvorrichtungen (CRTC) verwendet. Solche CRTCs stellen zum Beispiel ein VGA81 (erhältlich von IBM) als VGA (Videographik-Array) für ein Informationsverarbeitungssystem PC-AT (erhältlich von IBM) und ein 86C911 (erhältlich von S3) als SVGA (Super VGA) so dar, daß eine Beschleunigerfunktion zur Darstellung vorbestimmter Bilder wie dem eines Kreises oder eines Rechtecks dem VGA hinzugefügt wird.
Fig.1 ist ein Blockdiagramm, das eine in einem CRTC verwendete SVGA Anordnung zeigt.
Wenn eine externe CPU eines Informationsverarbeitungssystems einen Anzeigespeicherfensterbereich an einem externen Speicherplatz teilweise neu beschreibt, werden die neugeschriebenen Anzeigedaten durch einen Systembus 40 und eine SVGA 1 zu einem VRAM 3 übertragen. Das SVGA 1 erzeugt eine VRAM Adresse auf der Grundlage der Adresse des Anzeigespeicherfensterbereichs und schreibt die Anzeigedaten in das VRAM 3, das sich an dieser VRAM Adresse befindet, neu.
Währenddessen greift das SVGA 1 auf das VRAM 3 im selben Zeitraum, der der Zeitraum der Abtastung des CRT ist, zu und liest nacheinander die Anzeigedaten, die im VRAM 3 entwickelt wurden. Die gelesenen Daten werden zu einem RAMDAC 2 übertragen. Das RAMDAC 2 wandelt die eingegebenen Daten nacheinander in R, G und B Analogsignale und überträgt die gewandelten Analogsignale zu einem CRT 4. Die Funktion des als CRT Anzeigesteuerung verwendeten SVGA liegt darin, die Anzeigedaten in einem vorbestimmten Zeitraum unabhängig zum CRT zu übertragen.
In der obigen CRT Anzeigesteuerung kann, weil das VRAM 3 einen Doppelanschluß RAM beinhaltet, das VRAM 3 selbständig einen Schreibvorgang von Anzeigedaten in das VRAM zur Aktualisierung der Anzeigeinformation und einen Vorgang zum Lesen der Anzeigedaten aus dem VRAM durchführen. Deshalb braucht die externe CPU nicht auf Anzeigezeiten und dergl. zu achten. Gewünschte Anzeigedaten können bevorzugt zu einem beliebigen Zeitpunkt geschrieben werden.
Ein CRT erfordert besonders eine Länge in Richtung der Stärke des Anzeigeschirms und hat ein großes Volumen. Es ist schwierig , ein kompaktes CRT als ein Anzeigegerät im Ganzen zu erhalten. Das schränkt den Grad der Freiheit eines Informationsverarbeitungssystems, das als Anzeige ein CRT verwendet ein. D.h., der Freiraum bei Installationsorten und Beweglichkeit ist begrenzt.
Eine Flüssigkristallanzeige (im weiteren als LCD bezeichnet), kann als Anzeigegerät verwendet werden, das die obigen Nachteile ausgleichen kann. Genauer kann ein LCD die Kompaktheit (besonders eine Sparkonfiguration) des Geräts als Ganzes erhöhen. Von solchen LCDs ist eine Anzeige, die eine Flüssigkristallzelle mit einem ferroelektrischen Flüssigkristall (als FLC bezeichnet) verwendet, erhältlich. Diese Anzeige wird im folgenden FLCD genannt. Eine der charakteristischen Eigenschaften des FLCD liegt darin, daß der Anzeigezustand der Flüssigkristallzelle durch Anlegen eines elektrischen Feldes gespeichert wird. D.h., seine Flüssigkristallzelle ist hinreichend dünn, so daß die gestreckten FLC Moleküle im ersten oder zweiten stabilen Zustand in Übereinstimmung mit der Richtung des angelegten elektrischen Feldes ausgerichtet werden und dieser Ausrichtungszustand der Moleküle nach Wegnahme des elektrischen Feldes aufrechterhalten bleibt. Wegen dieser bistabilen Vorgänge bei den FLC Molekülen hat das FLCD eine Speicherfunktion. Die Einzelheiten von FLC und FLCD sind im U.S.P. No. 4,964,699 beschrieben.
Obwohl das FLCD die obige Speicherfunktion besitzt, hat es eine niedrige Anzeige-Aktualisierungsgeschwindigkeit. Das FLCD kann Änderungen in der Anzeigeinformation, die sofort aktualisiert werden müssen, nicht folgen. Cursorbewegungen, eine Zeicheneingabe und Abrollen stellen solche Vorgänge dar.
In FLCDs mit den obigen Eigenschaften sind verschiedene Anzeigeantriebsmodi, die aus diesen Eigenschaften entstanden sind oder diese Eigenschaften aufheben, erhältlich. Genauer gibt es beim Auffrischungsantrieb für sequentiellen und andauernden Antrieb von Abtastzeilen auf dem Anzeigeschirm wie in einem CRT und jeder anderen Flüssigkristallanzeige eine relativ große Zeitmarge während der Antriebsdauer. Zusätzlich zu diesem Auffrischungsantrieb können ein teilweiser Neuschreibantrieb zur Aktualisierung des Anzeigezustandes eines Teils (einer Zeile), der einer Änderung auf dem Anzeigeschirm unterzogen wird und ein Überlappungsantrieb zu Überlappung und Antrieb der Abtastzeilen auf dem Anzeigebildschirm vorgeschlagen werden. Die Anzeigeänderungsgeschwindigkeit kann durch den teilweisen Neuschreibantrieb oder den Überlappungsantrieb erhöht werden.
Wenn die Anzeigesteuerung des FLCD mit den obigen Vorteilen unter Verwendung eines vorhandenen Anzeigereglers durchgeführt werden kann, kann ein Informationsverarbeitungssystem, das ein FLCD als Anzeigegerät verwendet mit relativ niedrigen Kosten zusammengestellt werden.
Es ist schwierig, ein FLCD mit kontinuierlicher Abstufung in den Anzeigefarbtönen, vergleichbar mit dem CRT zusammenzustellen. Als ein Weg zur Überwindung dieser Schwierigkeit wird in einer Anzeige mit einer geringeren Farbanzahl eine binäre Verarbeitung in Übereinstimmung mit einem Fehlerverteilungsverfahren, einem ED-(error diffusion) Verfahren oder einem Zittersignalverfahren durchgeführt. Deshalb wird eine scheinbar vielstufige Anzeige durchgeführt.
Ein Hardwarecursor ist eine Funktion glatten Anzeigens auf dem Anzeigeschirm, ein Cursor der mit hoher Geschwindigkeit auf dem Anzeigeschirm so bewegt wird, daß die Cursorpositionsinformation und die Cursorforminformation zusätzlich zur im VRAM vorhandenen Bildinformation zur Verfügung stehen und unter Verwendung einer Überlagerungsfunktion zum Anzeigegerät ausgegeben werden.
Bei der füheren Technik wird aber, wenn die binäre Verarbeitung auf seiten des Anzeiges durchgeführt wird, Information, die darstellt, ob ein Objekt von der Binärverarbeitung verarbeitet werden kann, aus einer Anzeigesteuerungseinheit in der Form von Information über getrennte Bereiche entgegengenommen oder von seiten des Anzeiges in Übereinstimmung mit den Bilddateninhalten bestimmt. Bei jedem der Verfahren wird bei einer Symboldarstellung, die Mausanzeige genannt wird, wenn die binäre Verarbeitung ohne Bereichstrennung durchgeführt wird, die Abgrenzung des Symbols nicht hervorgehoben, was es erschwert, das Symbol visuell zu erkennen, weil es auf dem Anzeigeschirm mit hoher Geschwindigkeit bewegt wird. Zusätzlich könnten bei Bewegung des Symbols auf dem Anzeigeschirm sein Binärvorgang und der benachbarter Pixel einen Bildeffekt ergeben, der sich vom erwarteten unterscheidet. Das vermindert die Bildqualität. Ein von der Symbolfunktion bestimmtes oder eingebautes und gezeigtes Muster erregt auf dem Anzeigeschirm die meiste Aufmerksamkeit des Benutzers. Sogar eine geringe Verschlechterung innerhalb eines kleinen Bereichs kann nicht vernachlässigt werden.
Die Funktion der Unterstützung des Hardwarecursors hat auch die folgenden Nachteile.
(1) Wenn ein Hardwarecursor mit hoher Geschwindigkeit bewegt wird, wird das Bild des Cursors in Übereinstimmung mit einer teilweisen Neuschreibsequenz verzerrt.
(2) Wenn ein Hardwarecursor mit hoher Geschwindigkeit bewegt wird, muß ein Neuschreibvorgang mit hoher Geschwindigkeit durchgeführt werden.
Wenn ein teilweiser Neuschreibvorgang vorzugsweise in einem Mauscursor-Anzeigemodus durchgeführt wird, und die Schirmneuschreibgeschwindigkeit vermindert wird, wird die Anzeigequalität von Objekten, die gleichzeitig mit dem Mauscursor bewegt werden, unerwünscht verringert.
Fig.2 zeigt einen Fall, in dem ein Fenster zur selben Zeit wie die Maus bewegt wird. Dieser Fall ist beispielhaft für ein Fenstersystem wie Microsoft Windows (erhältlich von Microsoft). Der Benutzer bewegt die Maus zur Titelzeile im oberen Bereich des Fensters und zieht den Cursor, um das Fenster zu bewegen. In diesem Fall werden das Fenster und der Cursor synchron bewegt. Hat die Mausanzeige Vorrang vor der Fensteranzeige, verringert sich die Qualität des sich bewegenden Fensters.
Für jede horizontale Zeile wird im FLCD ein teilweiser Neuschreibvorgang durchgeführt. Wenn die Mauscursoranzeige Vorrang vor der Zeilenanzeige hat, wird die Zeichenzeit der Zeile auf der der Mauscursor sich befindet, von jeder anderen Zeile verschoben und man erhält eine minderwertige Anzeige. Für ein Beispiel der früheren Technik s.a. EP-A-0361471.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist ein Ziel der vorliegenden Erfindung, eine Einrichtung zur Steuerung einer Anzeige zur Verfügung zu stellen, die in der Lage ist, einen partiellen Neuschreibvorgang, wie eine Cursorbewegung, bei relativ hoher Geschwindigkeit sauber durchzuführen, wobei zur FLCD Anzeigesteuerung ein CRT Anzeigeregler verwendet wird. Dies wird erreicht durch eine Einrichtung wie in Patentanspruch 1 definiert und ein entsprechendes Verfahren, definiert in Patentanspruch 4.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig.1 ist ein Blockdiagramm, das eine herkömmliche Einrichtung zur Steuerung einer Anzeige zeigt;
Fig.2 ist eine Ansicht, die einen synchron mit einer Maus bewegten Bereich zeigt;
Fig.3 ist ein Blockdiagramm, das ein Informationsverarbeitungssystem entsprechend dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
Fig.4, bestehend aus den Fig.4A und 4B, zeigt Blockdiagramme einer Anzeigensteuerungseinrichtung entsprechend dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
Fig.5 ist ein Blockdiagramm, das den detaillierten Aufbau eines in Fig.4A gezeigten SVGA zeigt;
Fig.6 ist eine Ansicht, die die Wandlung einer VRAM Adresse zu einer Zeilenadresse im ersten Ausführungsbeispiel der vorliegenden Erfindung darstellt;
Fig.7 ist eine Ansicht, die eine Beziehung zwischen einem Neuschreibanzeigepixel und einem Neuschreibzeilen-Markierungsregister entsprechend dem ersten Ausführungsbeispiel der vorliegenden Erfindung darstellt;
Fig.8 ist eine Ansicht, die einen FLCD Anzeigeschirm entsprechend dem ersten Ausführungsbeispiel der vorliegenden Erfindung darstellt;
Fig.9A und 9B sind Ansichten, die Datenformate von Anzeigedaten entsprechend dem ersten Ausführungsbeispiel der vorliegenden Erfindung darstellen;
Fig.10 ist ein Blockdiagramm, das einen Verarbeitungsfluß von Anzeigedaten entsprechend dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
Fig.11 ist ein Blockdiagramm, das den detaillierten Aufbau eines in Fig.4A gezeigten Neuschreibdetektors/ Markierungsgenerators zeigt;
Fig.12 ist ein Flußdiagramm, das einen Vorgang des Setzens einer Markierung in dem in Fig.11 gezeigten Neuschreibdetektor/ Markierungsgenerator zeigt;
Fig.13 ist ein Blockdiagramm, das den detaillierten Aufbau eines in Fig.4B gezeigten Zeilenadressgenerators zeigt;
Fig.14 ist eine Ansicht, die ein detailliertes Cursormuster darstellt;
Fig.15 ist ein Blockdiagramm, das den Aufbau einer Überlagerungsausgabe zeigt;
Fig.16 ist eine Ansicht zur Erklärung einer Beziehung zwischen Überlagerung und einem dabei verwendeten Musterspeicher;
Fig.17 ist ein Flußdiagramm, das einen nichttransparenten Vorgang des Setzens der Zeilenmarkierung einer Modifikation des ersten Ausführungsbeispiels zeigt;
Fig.18A und 18B sind Ansichten, die Zustände der Markierungen darstellen, die in dem in Fig.17 gezeigten Vorgang gesetzt wurden;
Fig.19 ist ein Blockdiagramm, das einen Neuschreibdetektor/ Markierungsgenerator entsprechend dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
Fig.20 ist ein Blockdiagramm, das den detaillierten Aufbau von in Fig.19 gezeigten Neuschreibmarkierungsregistern zeigt;
Fig.21 ist ein Flußdiagramm, das den Ablauf einer Anzeigesteuerung entsprechend dem zweiten Ausführungsbeispiel zeigt;
Fig.22 ist ein Zeitdiagramm des Datensetzens und der Datenübertragung im obigen Ablauf;
Fig.23 ist eine Ansicht, die ein Neuschreibmarkierungsregister vor der Datenübertragung im obigen Ablauf darstellt;
Fig.24 ist eine Ansicht, die ein Neuschreibmarkierungsregister nach der Datenübertragung im obigen Ablauf darstellt;
Fig.25 ist ein Blockdiagramm eines Informationsverarbeitungssystems mit Anzeigensteuerungseinrichtung entsprechend dem dritten Ausführungsbeispiel der vorliegenden Erfindung;
Fig.26 ist ein detailliertes Blockdiagramm eines FLCD Reglers entsprechend dem dritten Ausführungsbeispiel der vorliegenden Erfindung;
Fig.27 ist ein detailliertes Blockdiagramm eines FLCD entsprechend dem dritten Ausführungsbeispiel der vorliegenden Erfindung;
Fig.28 ist eine Ansicht, die das Konzept der Steuerungsstruktur eines Anzeigegeräts entsprechend dem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
Fig.29 ist eine Ansicht, dhe die Wandlung einer Farbdarstellung unter Verwendung einer Tabelle entsprechend dem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
Fig.30 ist eine Ansicht, die die Wandlung einer Farbdarstellung unter Verwendung einer Binärverarbeitung entsprechend dem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
Fig.31 ist eine Ansicht, die Symbolmuster zeigt;
Fig.32 ist eine Ansicht, die das Konzept eines Speicherzustandes eines Symbolspeichers zeigt;
Fig.33 ist ein Flußdiagramm, das einen Ablauf entsprechend dem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
Fig.34 ist ein Blockdiagramm unter Verwendung eines FIFO im FLCD, entsprechend dem dritten Ausführungsbeispiel der vorliegenden Erfindung;
Fig.35 ist ein detailliertes Blockdiagramm eines FLCD Reglers entsprechend dem vierten Ausführungsbeispiel der vorliegenden Erfindung;
Fig.36 ist ein Flußdiagramm, das einen Ablauf entsprechend dem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
Fig.37 ist eine Ansicht, die die Bewegung eines Cursors auf einem Anzeigeschirm zeigt;
Fig.38 ist eine Ansicht, die die Anordnungen von Cursorpunkten zeigt;
Fig.39 ist eine Ansicht, die die Anordnungen von Cursorpunkten entsprechend dem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt;
Fig.40 ist ein Flußdiagramm, das einen Ablauf entsprechend dem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt;
Fig.41 ist ein detailliertes Blockdiagramm einer FLCD Schnittstelle entsprechend dem sechsten Ausführungsbeispiel der vorliegenden Erfindung;
Fig.42 ist ein Flußdiagramm, das einen Ablauf eines Adresspeicherpufferselektors entsprechend dem sechsten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
Fig.43 ist ein Flußdiagramm, das einen Ablauf einer teilweisen Neuschreibschaltung entsprechend dem sechsten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
Fig.44 ist ein detailliertes Blockdiagramm einer FLCD Schnittstelle entsprechend dem siebten Ausführungsbeispiel der vorliegenden Erfindung; und
Fig.45 ist ein Flußdiagramm, das einen Ablauf einer teilweisen Neuschreibsschaltung entsprechend dem siebten Ausführungsbeispiel der vorliegenden Erfindung zeigt.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden unter Bezug auf die Begleitzeichnungen im einzelnen beschrieben.
Fig.3 ist ein Blockdiagramm eines Informationsverarbeitungssystems, in dem eine FLC Anzeige mit Anzeigensteuerungseinrichtung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung als Anzeigegerät zur Anzeige verschiedener Zeichen und Bildinformation verwendet wird.
Unter Bezug auf Fig.3 enthält das Informationsverarbeitungssystems eine CPU 21, ein ROM 22, einen Hauptspeicher 28, einen DMA Regler (Direct Memory Access Controller; im weiteren als DMAC bezeichnet) 23; eine LAN-. (Local Area Network, lokales Netzwerk) Schnittstelle 32, ein Festplattengerät & I/F 26, eine LAN 37, ein Diskettenlaufwerk & I/F 27, einen Drucker 36, ein paralleles I/F 31, eine Tastatur und einen lokales Netzwerk) Schnittstelle 32, ein Festplattengerät & I/F 26, eine LAN 37, ein Diskettenlaufwerk & I/F 27, einen Drucker 36, ein paralleles I/F 31, eine Tastatur und einen Regler 29, ein Kommunikationsmodem 33, eine Maus 34, einen Bildscanner 35, ein serielles I/F 30, einen Unterbrechungsregler 24, einen Echtzeittaktgeber 25, ein FLC Anzeigegerät (FLCD) 20, eine FLCD Schnittstelle 10, einen Systembus 40. Die CPU 21 steuert das gesamte Informationsverarbeitungssystem. Das ROM 22 speichert von der CPU 21 ausgeführte Programme. Der Hauptspeicher 28 wird bei der Programmdurchführung als Arbeitsbereich oder dergl. verwendet. Das DMAC 23 überträgt, ohne durch die CPU 21 gesteuert zu werden, Daten zwischen dem Hauptspeicher 28 und den jeweiligen Bestandteilen aus denen das System besteht. Das LAN I/F 32 dient als Schnittstelle zwischen LAN 37 z.B. Ethernet (erhältlich bei XEROX) und diesem System. Der Drucker 36 kann ein Tintenstrahl- oder Laserstrahldrucker sein, der in der Lage ist, eine Aufzeichnung mit relativ hoher Auflösung auszuführen. Das parallele I/F 31 verbindet den Drucker und das System durch Signale. Tastatur & Regler 29 gibt Information, wie Zeicheninformation (d.h. verschiedene Zeichen) und Steuerinformation ein. Das Kommunikationsmodem 33 führt die Signalmodulation zwischen der Kommunikationsleitung und dem System durch. Die Maus 34 dient als Zeigegerät. Der Bildscanner liest ein Bild oder dergleichen. Das Kommunikationsmodem 33, die Maus 34 und der Bildscanner 35 tauschen durch das serielle I/F 30 Signale mit dem System aus. Der Unterbrechungsregler 24 steuert in Ausführung eines Programms einen Unterbrechungsvorgang. Der Echtzeittaktgeber 25 steuert eine Zeituhrfunktion im System. Der Anzeigevorgang des FLCD 20 wird von der FLCD Schnittstelle 10 gesteuert, die dabei als Anzeigesteuervorrichtung dieses Ausführungsbeispiels dient. Das FLCD 20 hat einen Anzeigebildschirm, der das ferroelektrische Flüssigkristall als Anzeigebetriebsmedium verwendet. Im FLCD I/F 10 ist auch ein Anzeigespeicherfensterbereich, auf den von der CPU 21 zugegriffen werden kann, entwickelt. Der Systembus 40 enthält einen Datenbus, einen Steuerungsbus und einen Adressbus zu Verbindung der Signale zwischen den jeweiligen Bestandteilen.
Im Informationsverarbeitungssystem, in dem die obigen Bestandteile verbunden sind, führt ein Benutzer im allgemeinen Vorgänge in Übereinstimmung mit verschiedenen Informationsarten die auf dem Anzeigebildschirm des FLCD 20 angezeigt werden aus. Genauer werden Zeicheninformation und Bild- Information, die von einem externen Gerät zugeführt werden, das mit dem LAN 37, dem Festplattengerät & I/F 26, dem Diskettenlaufwerk & I/F 27, dem Scanner 35, der Tastatur & dem Regler 29, der Maus 34 verbunden ist und Betriebsinformation, die im Hauptspeicher 28 über die Benutzungsabläufe für das System gespeichert ist, auf dem Anzeigebildschirm des FLCD 20 angezeigt. Der Benutzer führt Informationsausgabe und Befehlsvorgänge für das System durch, während er den Inhalt der Anzeige auf dem FLCD 20 beobachtet. Die obigen Bestandteile bilden eine Anzeigeinformationsunterstützung für das FLCD 20.

Erstes Ausführungsbeispiel

Fig.4A und 4B sind Blockdiagramme, die die detaillierte Anordnung des FLCD I/F 10 entsprechend dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigen;
In Fig.4B wird ein SVGA 1 unter Verwendung des hervorragenden SVGA, das als CRT Displayregler dient, im FLCD I/F 10, d.h. in der Einrichtung zur Steuerung einer Anzeige verwendet. Die Anordnung des SVGA 1 wird unter Bezug auf Fig.5 beschrieben.
In Fig.5 werden Neuschreibanzeigedaten, auf die von der externen CPU 21 (Fig.3) zur Durchführung eines Neuschreibvorgangs im Anzeigespeicherfensterbereich des FLCD I/F 10 (Fig.3) zugegriffen wird, durch den Systembus 40 übertragen und zeitweilig in einem FIFO 101 gespeichert. Auch Bankadressdaten zur Zuordnung des Anzeigespeicherfensterbereichs zu einem bestimmten Bereich eines VRAM 3 werden durch den Systembus 40 übertragen. Anzeigedaten haben eine Form von 24 Bit zum Ausdruck eines 256gradigen Levels für jeden der R, G und B Bestandteile. Steuerinformation für einen solchen Befehl und die Bankadressdaten aus der CPU 21 werden in Form von registersetzenden Daten übertragen. Registersetzende Daten, die es der CPU 21 ermöglichen, den Zustand der SVGA Seite zu erfassen, werden der CPU 21 zugeführt. Die registersetzenden Daten und die Anzeigedaten, die im FIFO 101 gespeichert sind, werden der Reihe nach eingegeben, so daß die Register in einer Buseinheit I/F 103 und einem VGA 111 in Übereinstimmung mit den ausgegebenen Daten gesetzt werden. Die VGA kann eine Bankadresse, ihre Anzeigedaten und einen Steuerbefehl in Übereinstimmung mit den gesetzten Zuständen dieser Register kennen.
Die VGA 111 erzeugt eine VRAM Adresse für das VRAM 3 auf der Grundlage der Adressen des Anzeigespeicherfensterbereichs und der Bankadresse. Gleichzeitig überträgt die VGA 111 getaktete Signale RAS und CAS, ein Chipwahlsignal CS und ein Schreiberlaubnissignal WE, die alle zusammen als Speichersteuersignale dienen, durch eine Speichereinheit I/F 109 zum VRAM 3 und schreibt dadurch die Anzeigedaten an eine von der VRAM Adresse bezeichnete Position. Zu diesem Zeitpunkt werden die Anzeigedaten, die neugeschrieben werden sollen, durch die Speichereinheit I/F 109 zum VRAM 3 übertragen.
Andererseits liest als Reaktion auf ein Signal, das die Erlaubnis zur Zeilendatenübertragung anzeigt und von einem Zeilenadressgenerator 7 (Fig.4B) übertragen wird, die VGA 111 die Anzeigedaten aus dem VRAM 3, die durch eine Abfragezeilenadresse, die vom Zeilenadressgenerator 7 übertragen wird, gekennzeichnet sind. Die VGA 111 speichert dann die herausgelesenen Daten in einem FIEG 113. Die Anzeigedaten werden vom FIFO 113 in Anzeigedaten-Speicherordnung zur FLCD Seite geschickt. Dabei werden die Anzeigedaten durch eine Schaltung zur Durchführung eines teilweisen Neuschreibvorgangs für die Cursoranzeige geschickt. Diese Schaltung besteht aus einem Cursorreglerbaustein 115, einer UND Schaltung 119 zum logischen Unden (UND) des Signals aus dem Cursorreglerbaustein 115 und den Anzeigedaten und einer XOR Schaltung 117 zur logischen Durchführung des XOR Vorgangs einer Ausgabe der UND Schaltung 119 und dem Signal vom Cursorregierbaustein 115. Der Cursorreglerbaustein 115 steuert die Vorgänge wenn ein Cursormuster in das VRAM 3 geschrieben wird und Cursormusterdaten auf die Anzeigedaten eingeblendet werden. Ein UND Musterspeicher und ein XOR Musterspeicher, die Im obigen Vorgang verwendet werden, sind im VRAM 3 gespeichert. Der Cursorreglerbaustein 115 erfasst eine Anzeigezelle eines nicht transparenten Bereichs eines Cursor Anzeigemusters und setzt auf der Grundlage des Resultats der Erfassung eine Markierung aus einem nichttransparenten Markierungsregister 18 (FIG.4A).
Das SVGA 1 enthält einen Datenmanipulator 205 und eine Graphikmaschine 107, die beide zusätzlich zur Cursoranzeigeschaltung die im vorigen beschriebene Beschleunigungsfunktion ermöglichen. Wenn z.B. die CPU 21 zu einem Kreis, seinem Mittelpunkt und seinem Radius gehörige Daten in die Register der Buseinheit I/F 103 setzt, um das Zeichnen des Kreises anzuordnen, erzeugt die Graphikmaschine 107 Kreisanzeigedaten und der Datenmanipulator 105 schreibt die sich ergebenden Daten in das VRAM 3.
Das unter Bezug auf Fig.5 beschriebene SVGA 1 erhält man durch geringfügiges Modifizieren des VGA Teils des vorhandenen CRT SVGA.
Rückbezüglich auf Fig.4A überwacht ein Neuschreiberfasser/ Markierungsgenerator 5 eine vom SVGA 1 erzeugte VRAM Adresse und holt eine VRAM Adresse über das Neuschreiben (Schreiben) der Anzeigedaten der VRAM 3, d.h. eine VRAM Adresse, die man erhält, wenn das Signal für Schreiberlaubnis und das Chipwahlsignal CS auf "1" gehen. Der Neuschreiberfasser/ Markierungsgenerator 5 berechnet eine Zeilenadresse auf der Grundlage dieser VRAM Adresse und von Daten (d.h. eine VRAM Adressverschiebung, die Gesamtzeilenzahl und die Gesamtzahl der Zeilenbits) aus einer CPU 9. Das Konzept dieser Zusammenstellung wird in Fig.6 gezeigt.
Wie in Fig.6 gezeigt, entspricht ein durch eine Adresse X im VRAM 3 dargestelltes Pixel einer Zeile N auf dem FLCD Schirm. Eine Zeile enthält eine Vielzahl von Pixeln und jedes Pixel besteht aus einer Vielzahl (n) von Bytes. Zu diesem Zeitpunkt ist die Adresszeile (Zeile Nummer N) wie folgt zusammengesetzt.
Zeile No. N = (VRAM Adresse X) - (Bilddatenstartadresse)/(Anzahl der Pixel pro Zeile) * (Anzahl der Bytes pro Pixel) + 1
Die Neuschreiberfassungs/ Markierungsschaltung 5 setzt ihr internes teilweises Neuschreib Zeilenmarkierungsregister in Übereinstimmung mit der zusammengesetzten Zeilenadresse. Dieser Zustand wird in Fig.7 gezeigt.
Wie aus Fig.7 ersichtlich, wird, wenn die Adressanzeige die einem Buchstaben, z.B. "L" im VRAM 3 entspricht, zur Wiedergabe des Buchstabens "L" neugeschrieben wird, die von der obigen Zusammenstellung neugeschriebene Zeilenadresse erfaßt und eine Markierung in einem dieser Adresse entsprechenden Register wird gesetzt ("1").
Zusätzlich zur Zusammenstellung für den im vorigen beschriebenen normalen teilweisen Neuschreibvorgang enthält der Neuschreiberfasser/ Markierungsgenerator 5 eine Schaltung zur Durchführung eines teilweisen Neuschreibvorgangs für die Cursoranzeige.
Die CPU 9 liest den Inhalt des Neuschreib Zeilenmarkierungsregisters im Neuschreiberfasser/ Markierungsgenerator 5 und schickt die Zeilenadresse, deren Markierung gesetzt ist, zum SVGA 1. Gleichzeitig gibt der Zeilenadressgenerator 7 ein Signal zur Erlaubnis der Zeilenübertragung aus, das den Zeilenadressdaten entspricht und überträgt die Anzeigedaten an der obigen Adresse von der SVGA 1 (des FIFO 113) zu einem Halbtonprozessor 11.
Der Zeilenadressgenerator 7 hat einen besonders zur Durchführung eines teilweisen Neuschreibvorgangs des Cursors (wird später beschrieben) geeigneten Aufbau.
Der Halbtonprozessor 11 wandelt vielwertige (256gradige Levels) Daten, ausgedrückt durch 8-BIT R, G und B Daten in binäre Pixeldaten, entsprechend jedem Pixel auf dem Anzeigebildschirm des FLCD 20. Wie in Fig.8 gezeigt, hat ein Pixel auf dem Anzeigeschirm Anzeigezellen mit verschiedenen Bereichen für die jeweiligen Farben und Daten, die einem Pixel entsprechen, das zwei Bit für jede Farbe (R1, R2, G1, G2, D1 und B2) hat. Deshalb wandelt der Halbtonprozessor 11 8-Bit Anzeigedaten in binäre Daten mit zwei Bit für jede Farbe (d.h. vierwertige Daten für jede Farbe).
Das Datenflußschema bis zur Wandlung der Daten in FLCD Anzeigenpixeldaten wie im vorigen beschrieben, wird in Fig.10 gezeigt.
Wie aus Fig.10 ersichtlich, werden Anzeigedaten im VRAM 3 als 8-Bit mehrwertige Daten für jeden der R, G und B Bestandteile gespeichert. Wenn diese Daten gelesen und angezeigt werden sollen, werden sie binär gemacht. Die externe CPU 21 (Fig.3) kann auf das FLCD 20 genauso zugreifen wie bei der Benutzung des CRT und sichert dadurch die Kompatibilität mit dem CRT.
Eine in der Halbtonverarbeitung verwendete Methode kann eine Methode sein, die als ein Fehlerverteilungsverfahren, ein Durchschittsdichteverfahren oder ein Zitterverfahren bekannt ist.
In Fig.4B erzeugt ein Grenzgenerator 13 Pixeldaten eines Grenzbereichs auf dem Anzeigebildschirm des FLCD. Genauer hat, wie in Fig.8 gezeigt, der Anzeigebildschirm des FLCD 20 1024 Zeilen, von denen jede aus 1280 Pixeln besteht. Der Grenzbereich des Anzeigebildschirms, der nichts zur Anzeige beiträgt, wird als Umgebung des verbleibenden Anzeigenbildschirmteils gebildet.
Das Format von zum FLCD 20 übertragenen Pixeldaten ist wegen des Vorhandenseins dieses Grenzbereichs so definiert, wie in Fig.9A und 9B gezeigt. Fig.9A ist das Datenformat einer Anzeigezeile A (Fig.8), d.h. aller im Grenzbereich eingeschlossenen Anzeigezeilen. Fig.9B ist das Datenformat einer Anzeigezeile B (Fig.8), d.h. der zur Anzeige verwendeten Zeilen. Das Datenformat der Anzeigezeile A beginnt mit einer obersten Zeilenadresse und Grenzpixeldaten folgen der obersten Zeilenadresse. Im Gegensatz dazu beginnt das Datenformat der Anzeigezeile B, da zwei ihrer Endbereiche im Grenzbereich enthalten sind, mit einer Zeilenadresse und Grenzpixeldaten, Pixeldaten und Grenzpixeldaten folgen der Zeilenadresse in der genannten Ordnung.
Die vom Grenzgenerator 13 erzeugten Grenzpixeldaten werden in einer Zusammenführungsschaltung 15 seriell mit Pixeldaten aus dem Halbtonprozessor 11 zusammengeführt. Die zusammengeführten Daten werden darüberhinaus von einer Zusammenführungsschaltung 17 mit der Anzeigezeilenadresse aus dem Zeilenadressgenerator 7 zusammengeführt. Die daraus resultierenden Daten werden zur FLCD 20 geschickt.
Die CPU 9 führt die im vorigen beschriebenen Gesamtvorgänge durch. Genauer empfängt die CPU 9 verschiedene Arten von Information, d.h. die Gesamtanzahl der Zeilen auf dem Anzeigebildschirm, die Gesamtanzahl der Zeilenbits und die Cursorinformation von der externen CPU 21 (Fig.3). Die CPU 9 schickt verschiedene Daten aus, d.h. das VRAM Adressoffset, die Gesamtanzahl der Zeilen und die Gesamtanzahl der Zeilenbits und initialisiert das Zeilenmarkierungsregister. Die CPU 9 schickt auch die Anzeigebeginnzellenadresse, die fortlaufende Zahl der Anzeigezeilen, die Gesamtzahl der Zeilen, die Gesamtzahl der Zeilenbits und Grenzbereichsinformation an den Zeilenadressgenerator 7 aus und empfängt vom Zeilenadressgenerator 7 Markierungsinformation teilweiser Neuschreibzeilen. Weiter gibt die CPU 9 Daten d.h. eine Bandbreite, die Gesamtzahl der Zeilenbits und einen Arbeitsmodus an den Halbtonprozessor 11 aus und an den Grenzgenerator 13 die Grenzmusterdaten.
Die CPU 9 empfängt Zustandssignale (d.h. Temperaturinformation, ein In-Betriebsignal) vom FLCD 20 und gibt ein Befehlssignal und ein Rücksetzsignal an das FLCD 20 aus.
Im Verfahren und der Einrichtung bezogen auf Fig.3 bis 10 zur Steuerung einer Anzeige wird nun im weiteren eine Anordnung eines empfohlenen teilweisen Neuschreibvorgangs, kompatibel mit einer Bewegung bei relativ hoher Geschwindigkeit, wie einer Cursorbewegung beschrieben.
Fig.11 ist ein Blookdiagramm, das die detaillierte Anordnung des in Fig.4A gezeigten Neuschreiberfessers/ Markierungsgenerators 5 zeigt.
Der Neuschreiberfasser/ Markierungsgenerator 5 beinhaltet eine Schaltung zur Erfassung eines Anzeigedatenneuschreibvorgangs im VRAM durch das SVGA 1 (Fig.4A), die diese Neuschreibzeilenmarkierung setzt und diese Markierungssetzinformation überträgt. Der Neuschreiberfasser/ Markierungsgenerator 5 beinhaltet auch eine Schaltung zur Erfassung eines teilweisen Neuschreibvorgangs verbunden mit einer Cursorbewegung (im weiteren als Cursorneuschreibvorgang bezeichnet), der die Markierung dieser Neuschreibzeile setzt und die Markierungssetzinformation überträgt. Eine Markierungssetzschaltung 501 erfasst eine VRAM Adresse, auf die im VRAM 3 zugegriffen wird um das SVGA 1 zu veranlassen, einen Anzeigeneuschreibvorgang durchzuführen, wandelt die VRAM Adresse in die Zeilenadresse wie vorher beschrieben und setzt diese Zeilenmarkierung durch ein Markierungs I/F 503 in ein Zeilenmarkierungsregister 504. Eine Markierungslese-& Löschschaltung 502 liest die vom Zeilenmarkierungsregister 504 durch die Markierungs I/F 503 gesetzte Markierungsinformation und überträgt die gelesene Information zum Zeilenadressgenerator 7 (Fig.4b). Gleichzeitig löscht die Markierungslese-& Löschschaltung 502 den Inhalt der Register, die mit dem vorigen Lesezugriff verbunden sind.
Andererseits wird die von der CPU 9 (Fig.4A und 4B) zugeführte Cursorneuschreibzeilenadressmarkierung zum Neuschreiberfasser/ Markierungsgenerator 5 durch eine Markierungs I/F 507 von einer Markierungssetzschaltung 505 in ein Cursormarkierungsregister 508 gesetzt. Die in das Register 508 gesetzte Markierung wird zu einer Markierungslese-& Löschschaltung 506 durch die Markierungs I/F 507 herausgelesen. Die gelesene Markierung wird zum Zeilenadressgenerator 7 übertragen.
Der Cursormarkierungssetzvorgang der Markierungssetzschaltung 505 wird im weiteren im Detail beschrieben.
Wenn ein teilweiser Neuschreibvorgang für die Cursorbewegung durchgeführt werden soll, wird nur die Adresse (Quellenerstzeilenadresse) der obersten oder höchsten Zeile des Cursormusters vor der Bewegung zur Markierungssetzschaltung 505 übertragen. Die Markierungssetzschaltung 505 setzt Markierungen von Adressen der verbleibenden Zeilen (d.h. 63 Zeilen). Die Markierungslese-& Löschschaltung 506 liest nacheinander in einer vorbestimmten Ordnung diese Teilinformation über gesetzte Markierungen und überträgt die gelesene Information zum Zeilenadressgenerator 7 und löscht gleichzeitig die Markierungen der in den Lesezugriff eingebundenen Register. In Folge wird nur die Adresse (Zielerstzeilenadresse) der obersten oder höchsten Zeile des Cursormusters NaOH der Bewegung zur Markierungssetzschaltung 505 übertragen und zusammen mit den Markierungen der verbleibenden Zeilen im Markierungsregister gesetzt. Diese Information über gesetzte Markierungen wird von der Markierungslese-& Löschschaltung 506 zum Zeilenadressgenerator 7 übertragen und die Markierung der entsprechenden Register gelöscht.
Gibt es vor und nach der Cursorbewegung sich überlappende Zeilen in den Mustern, ergibt sich daraus beim im vorigen beschriebenen Setzen der Markierung und der Leseabfolge kein Problem. Jedenfalls kann das Setzen der Markierung in Übereinstimmung mit einer Abfolge des Flußdiagramms in Fig.12 erfolgen.
Genauer wird, wenn die Cursorbewegung in Schritt S11 erfaßt wird, eine größere (d.h., die niedrigere Zeile auf dem Anzeigebildschirm) der Quellenerstzeilenadressen und der Zielzeilenadresse in ein Register YL gesetzt und eine kielnere der beiden in den Schritten S12 und S13 in ein Register YS. Ein Zähler N, entsprechend der Zeilenanzahl des Cursormusters wird in Schritt S14 zurückgesetzt. In den Schritten S15, S16 und S17 werden Markierungen, die den Adressen von 64 Zeilen entsprechen von den Adressen aus dem Register Y gesetzt.
In Schritt S15 wird entschieden, ob ein Überlappungsteil in den Zeilen des Quellencursormusters und des Zielcursormusters vorhanden ist. Bei NEIN in Schritt S18, wird in Schritt S19 der Zähler N zurückgesetzt. Bei JA in Schritt S18, wird ein Wert, den man erhält, indem man YS von YL subtrahiert in Schritt S20 in den Zähler N gesetzt. Danach werden in den Schritten S21, S22 und S23 die Markierungen für die Adressen von YK + B, d.h. die Markierungen zur Vermehrung von N bis 64 werden gesetzt.
Die Markierungslese-& Löschschaltung 506 liest aus den wie im vorigen beschrieben gesetzten Markierungen die mit den Adressen des Quellcursormusters verbundenen Markierungen und überträgt sie zum Zeilenadressgenerator 7.
Fig.13 ist ein detailliertes Blockdiagramm des Zeilenadressgenerators 7.
Die teilweise Neuschreibmarkierungsinformation und die teilweise Neuschreibcursormarkierungsinformation die vom Neuschreiberfasser/ Markierungsgenerator 5 übertragen wird, werden in den jeweiligen Puffern 704 und 705 gespeichert. Diese Teile von Markierungsinformation, gespeichert in den Puffern 704 und 705, werden durch entsprechende ODER Schaltungen 702 und 703 zur Durchführung von ODER Vorgängen aller Bits dieser Puffer an einen Neuschreib-Adressgenerator 701 ausgegeben. Eine UND Schaltung 706 ist auf einem Signalpfad der von der ODER Schaltung 702 zum Neuschreib-Adressgenerator 701 reicht, angebracht.
Die UND Schaltung 706 empfängt die Daten aus der alle Bits betreffenden ODER Schaltung 702 und die invertierten Daten der Daten aus der alle Bits betreffenden ODER Schaltung 703. Deshalb werden vor allen Dingen die Daten aus der alle Bits betreffenden ODER Schaltung 703, d.h. die teilweise Neuschreibcursorzeilenmarkierungsinformation in den Neuschreib- Adressgenerator 701 eingegeben. Mit dieser Anordnung wird vor allem der teilweise Neuschreibvorgang für die Cursorbewegung durchgeführt.
Wie im vorigen beschrieben wird von aller Cursorzeilenmarkierungsinformation, die zum Zeilenadressgenerator 7 übertragen wird, vor allem Markierungsinformation die mit der Zeile des Quellencursormusters verbunden ist über die Markierung die mit dem Zielcursor verbunden ist übertragen. Deshalb verlangt der Neuschreib-Adressgenerator 701 vom SVGA 1 die als nächstes zu übertragenden Anzeigedaten einer Zeilenadressse von Markierungsinformation. Das SVGA 1 liest die Anzeigedaten dieser Zeilenadresse und schickt sie als Löschdaten zum FLCD. Deshalb wird das Quellencursormuster gelöscht.
Die Details des Cursormusters werden in Fig.14 gezeigt. In einem Muster, gebildet von 64 Zeilen, von denen jede aus 64 Pixeln besteht, umgibt ein weißer "Pfeil" einen schwarzen "Pfeil" und der verbleibende Teil ist "transparent".In der darauf folgenden Modifikation kann ein teilweiser Neuschreibvorgang nur im "transparenten" Teil des Musters durchgeführt werden.
Fig.15 ist ein Blockdiagramm, das die Anordnung zur Einblendung von Anzeigedaten durch in Fig.14 gezeigte Cursormusterdaten zeigt. Diese Anordnung besteht aus den jeweiligen Schaltungen, die unter Bezug auf Fig.4 und 5 beschrieben sind, dem Cursorbausteinregler 115, der UND Schaltung 119, der XOR Schaltung 117, einem UND Musterspeicher 301, einem XOR Musterspeicher 302 und der nichttransparenten Zeilenmarkierung 18.
"0" oder "1", jedem in Fig.16 gezeigten Muster entsprechend, wird an jeder Adresse des UND Musterspeichers 301 und des XOR Musterspeichers 302 geschrieben. Z.B. wird "0" in einen dem Cursorpfeil entsprechenden Teil des UND Musterspeichers geschrieben. Der Cursorbausteinregler 115 gibt jeden Inhalt des UND Musterspeichers 301 an die UND Schaltung 119 aus. Diese Ausgabedaten werden logisch mit den Anzeigedaten geUNDet Diese UND Ausgabe wird der XOR Schaltung 117 eingegeben und logisch mit jedem Inhalt des XOR Musterspeichers 302 geXORt. Als Ergebnis erhält man jede in Fig.16 gezeigte Einblendungsausgabe. Wird eine "transparente" Ausgabe erzielt, wird ein Anzeigedatenbild im "transparenten" Teil angezeigt.
Im obigen Cursormuster werden mit Ausnahme der als "transparent" gegebenen Pixel Markierungen, die als nichttransparente Pixel gegebenen Zeilen entsprechen, in der nichttransparenten Zeilenmarkierung 18 gesetzt. Diese Markierungssetzung erlaubt es, sich entsprechende Daten durch den Cursorbausteinregler 115 in den UND Musterspeicher und den XOR Musterspeicher 302 zu schreiben. In diesem Fall wird eine spezifische Zeile, die ganz "transparent" ist, erfaßt und eine nichttransparente Zeile auf der Grundlage der "transparenten" Zeile erfaßt. Die Markierung der entsprechenden Zeile wird gesetzt. Dieser Vorgang des Setzens der Markierung wird unter Bezug auf Fig.17 beschrieben.
In Fig.17 werden Anfangswerte in einen transparent/nichttransparent Erfassungsparameter F gesetzt und Pixeladressen X und Y im Cursormuster (64 x 64). In den Schritten S32, S33 und S34 wird, wenn nicht "1" gesetzte Daten in den UND Musterspeicher 301 geschrieben werden sollen, der Parameter F auf "1" gesetzt. In den Schritten S35, S36 und S37 wird, wenn nicht "0" gesetzte Daten in den XOR Musterspeicher 302 geschrieben werden sollen, der Parameter F auf "1" gesetzt. In den Schritten S38 und S39 wird der obige Setzvorgang für eine Zeile wiederholt. In Schritt S40 wird ein aus dem Vorgang für eine Zeile erhaltener F Wert als Inhalt der nichttransparenten Zeilenmarkierung definiert. D.h. wenn F nur einmal während des ein - Zeilenvorgangs auf "1" gesetzt wird, wird die Markierung auf "1" gesetzt. Das zeigt an, daß ein nichttransparenter Abschnitt in mindestens einem Teil dieser Zeile vorhanden ist.
In den Schritten S41 und S42 wird die obige Bearbeitung für die Anzahl der Zeilen (64 Zeilen) zur Vervollständigung einer Bearbeitung zum Setzen nichttransparenter Markierungen wiederholt. Fig.18A und 18B zeigen die Ergebnisse nichttransparenter Markierungssetzungen.
Das SVGA 1 bezieht sich auf die nach der vorigen Beschreibung erhaltenen transparenten Zeilenmarkierungen und erzeugt die obigen Cursorneuschreib-Zeilenadresse und setzt dadurch, auf der Grundlage der resultierenden Cursorneuschreib-Zeilenadresse, die Markierung des Cursormarkierungsregisters 508.
Als weiteres Beispiel können zwei teilweise Neuschreibvorgänge kombiniert werden. D.h. es kann nur die Markierung der Erstzeilenadresse des Cursormusters gesetzt werden und der Zeilenadressgenerator 7 kann, mit Bezug auf die nichttransparente Zeilenmarkierung auf der Grundlage der gesetzten Markierung, eine Neuschreibanforderungsadressse erzeugen.

Zweites Ausführungsbeispiel

Ein weiteres Ausführungsbeispiel für die vorzugsweise Durchführung eines teilweisen Neuschreibvorgangs für eine Cursorbewegung wird im folgenden beschrieben.
Fig.19 ist ein detailliertes Blockdiagramm eines Neuschreiberfassers/ Markierungsgenerators 5 (Fig.4A) dieses Ausführungsbeispiels.
Eine Adresse, auf die für ein VRAM 3 durch ein SVGA 1 (Fig.4A) zugegriffen wird, um einen Neuschreibvorgang durchzuführen, wird durch einen Speicher zur Zeilenadresswandlung 514 in ein Puffermarkierungsregister 512 gespeichert. Eine Cursoradresse von einer CPU 9 wird durch einen Cursor zur Zeilenadresswandlung 515 in ein Puffermarkierungsregister 515 gespeichert. Die Teile der Markierungsinformation, die in den Puffermarkierungsregistern 511 und 512 gespeichert sind, werden in Form von seriellen Signalen (die später beschrieben werden) neugeschrieben und die seriellen Signale werden zu Neuschreibmarkierungsregistern 510 übertragen.
Fig.20 ist ein Blockdiagramm, das die detaillierte Anordnung der Neuschreibmarkierungsregister 510 zeigt.
Die Neuschreibmarkierungsregister 510 enthalten ein Neuschreibmarkierungsregister 521, verbunden mit einem teilweisen Neuschreibvorgang zur Cursoranzeige, ein Neuschreibmarkierungsregister 522 verbunden mit einem teilweisen Neuschreibvorgang für den Zugriff auf das VRAM und einen Auffrischadressgenerator 523. Die Markierungsinformation des Puffermarkierungsregisters 511 wird in das Neuschreibmarkierungsregister 521 gesetzt und die Markierungsinformation des Puffermarkierungsregisters 512 wird in das Neuschreibmarkierungsregister 522 gesetzt. Ein Selektor 524 sortiert passend die Teile seriell übertragener Markierungsinformation und speichert sie in den entsprechenden Registern.
Fig.21 ist ein Flußdiagramm, das eine Anzeigensteuerungsabfolge dieses Ausführungsbeispiels zeigt.
Bei Schritt S201 wird, wenn der Cursor oder normale teilweise Schreibvorgang im VRAM 3 erfaßt wird, die Markierung in Übereinstimmung mit dem erfaßten Cursor oder Schreibvorgang im entsprechenden Bit des Puffermarkierungsregisters 511 (Cursor) oder 512 (VRAM) gesetzt. Wird bei Schritt S203 ein Bereitschaftssignal von einem FLCD 20 ausgelöst, wird das Cursoranzeigeneuschreibmarkierungsregister 521 bei Schritt S204 abgetastet um zu bestimmen, ob ein Bit mit der Markierung "1" vorhanden ist.
Wenn JA bei Schritt S204 werden, um vor allem diese Zeilenadresse anzuzeigen, die Markierungen der Neuschreibmarkierungsregister 521 und 522, die mit dieser Zeile verbunden sind, gelöscht. Gleichzeitig werden die Anzeigedaten dieser Zeilenadresse übertragen um das FLCD 20 zu veranlassen, bei Schritt S206 die Anzeige durchzuführen.
Ist im Neuschreibmarkierungsregister 521 keine gesetzte Markierung vorhanden, wird bestimmt, ob im Neuschreibmarkierungsregister 522 eine Markierungssetzung vorhanden ist. Wird die im Neuschreibmarkierungsregister 522 gesetzte Markierung erfaßt, wird bei den Schritten S208 und S209 ein Anzeigevorgang durchgeführt. Andernfalls wird bei den Schritten S210 und S211 ein Auffrischungsanzeigevorgang durchgeführt.
Ist einer der im vorigen beschriebenen drei Modi vollständig, werden die Stücke der Markierungsinformation in den Puffermarkierungsregistern 511 und 512 bei Schritt S212 zu den Neuschreibmarkierungsregistern 521 und 522 übertragen.
Fig.22 ist ein Zeitdiagramm, das zum Neuschreiberfasser/Markierungsgenerator 5 übertragene VRAM-und Cursoradressen, das Setzen von Markierungen in den Puffermarkierungsregistern 512 und 511 in Übereinstimmung mit diesen Adressen und die Übertragung von Markierungsinformation der Register 512 und 511 zeigt.
Wie in Fig.22 gezeigt, werden als Reaktion auf das Setzen von Markierungen der VRAM Adressen zum Zeitpunkt 1A, Zeitpunkt 2A und Zeitpunkt 3A die entsprechenden Markierungen des Puffermarkierungsregisters 512 zum Zeitpunkt 1C, Zeitpunkt 2C und Zeitpunkt 3C gesetzt. Genauso wird die zum Zeitpunkt 1B übertragene Adresse im Puffermarkierungsregister 511 zum Zeitpunkt 1D gesetzt.
Die in den Puffermarkierungsregistern 511 und 512 gesetzten Teile der Markierungsinformation werden zu den jeweiligen Neuschreibmarkierungsregistern 521 und 522 in Form von in Fig.22 gezeigten Transferdaten übertragen. D.h. die Daten in den jeweiligen Puffermarkierungsregistern werden seriell übertragen, während sie um 1/2 Wellenlänge verschoben werden.
Als Ergebnis daraus werden die Inhalte der Neuschreibmarkierungsregister 521 und 522, vor der Übertragung der Puffermarkierungsinformation in Fig.23 gezeigt, mit der Übertragung zu den in Fig. 24 gezeigten Inhalten geändert.
Wie aus der vorigen Beschreibung ersichtlich, kann nach der vorliegenden Erfindung vor allem der teilweise Neuschreibvorgang eines spezifischen Musters, wie einer Cursorbewegung durchgeführt werden.
Der Umfang der Neuschreibinformation des spezifischen Musters kann verringert und der Neuschreibvorgang mit hoher Geschwindigkeit durchgeführt werden.
Als Ergebnis kann ein teilweiser Neuschreibvorgang (d.h. eine Cursorbewegung) mit relativ hoher Geschwindigkeit korrekt durchgeführt werden.

Drittes Ausführungsbeispiel

Fig.25 ist ein Blockdiagramm, das ein Informationsverarbeitungssystem mit einem Verfahren und einer Einrichtung zur Steuerung einer Anzeige nach dem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Unter Bezug auf Fig.25 steuert eine CPU 101 das gesamte Informationsverarbeitungssystem.
Ein Arbeitsprozessor 102 unterstützt die Vorgänge der CPU 101 bei hoher Geschwindigkeit.
Ein ROM 103 speichert Programme zur Verwirklichung der grundlegenden Steuerfunktionen der CPU 101.
Ein Hauptspeicher 104 speichert von der CPU 101 ausgeführte Programme und wird während der Ausführung der Programme als Arbeitsbereich verwendet. Der Hauptspeicher 104 wird auch als Speicher zur Durchführung einer Bilddatenverarbeitung verwendet und dient als virtueller Anzeigenbildschirmspeicher.
Ein DMA Regler (Direct Memory Access Controller; im weiteren als DMAC bezeichnet) 105 überträgt, ohne durch die CPU 101 gesteuert zu werden, Daten zwischen dem Hauptspeicher 104 und einem VRAM (später beschrieben) und den jeweiligen Bestandteilen aus denen das System besteht und den Speichern, d.h. dem Hauptspeicher 104 und dem VRAM.
Ein Unterbrechungsregler 106 steuert eine Hardware-Unterbrechungsanforderung, die von jedem der Bestandteile, aus denen das System besteht, erzeugt wird.
Ein Echtzeittaktgeber 187 hat eine Kalenderfunktion und eine Zeitscheibenfunktion und beinhaltet ein C-MOS RAM zum speichern nichtflüchtiger Information.
Eine sichernde Lithiumbatterie 108 betreibt den Echtzeittaktgeber 107 bei ausgeschaltetem Zustand des Systems.
Eine Tastatur 109 wird zur Eingabe von Zeicheninformation verschiedener Zeichen und Steuerinformation verwendet.
Eine Tastatursteuerung 110 steuert die Tastatur 109.
Ein Festplattengerät 111 dient als externes Speichergerät.
Eine HDD (Festplattenantrieb) Steuerung 112 überträgt Daten zwischen dem Festplattengerät 111 und diesem System und führt jede andere Steuerung aus.
Ein Diskettenlaufwerk 113 dient als weiteres externes Speichergerät.
Eine FDD (Diskettenantrieb) Steuerung 114 überträgt Daten zwischen dem Diskettenlaufwerk 113 und diesem System und führt jede andere Steuerung aus.
Eine Maus 115 dient als Zeigegerät.
Eine Maussteuerung 116 verbindet die Signale zwischen der Maus 115 und diesem System.
Ein RS232C I/F 117 bindet ein externes Ein/Ausgabegerät mit einem RS232C I/F an.
Ein Drucker I/F verbindet einen externen Drucker oder jedes andere externe Gerät.
Eine Anzeigeeinheit (im weiteren FLCD genannt) 200 hat eine Signalverarbeitungsschaltung, die als eine Schnittstelle zwischen einer FLCD Steuerung, die später beschrieben wird und dem Anzeigenbildschirm dient, der ein ferroelektrisches Flüssigkristall als Anzeigemedium hat.
Eine FLCD Steuerung 240 hat eine Schnittstelle mit dem FLCD 200 dieses Ausführungsbeispiels.
Ein Anzeige I/F 280 dient als Schnittstelle zwischen der FLCD 200 und der FLCD Steuerung 240.
Ein Systembus 119 enthält einen Datenbus, einen Steuerungsbus und einen Adressbus zur Verbindung von Signalen zwischen den jeweiligen Bestandteilen des Systems.
Fig.26 ist ein detailliertes Blockdiagramm der FLCD Steuerung 240.
Ein Bus I/F 241 beinhaltet einen Puffer, einen Antrieb, einen Adressdekoder und andere Schaltungen zur Verbindung der internen Schaltung der FLCD Steuerung 240 mit Daten-, Steuerungs- und Adressbussen des Systembusses 119.
Ein Anzeigeprozessor 242 analysiert, verarbeitet und bewirkt Befehle und Daten, die von der CPU 101 und von mit dem Systembus 119 verbundenen Geräten geschickt werden und schickt ein Steuersignal zu einer Anzeigesteuerung die später beschrieben wird). Der Anzeigeprozessor 242 analysiert, verarbeitet und bewirkt Befehle und Daten aus einem später zu beschreibenden Videospeicher und speichert die erzeugten Anzeigedaten in dem Videospeicher.
Eine Anzeigesteuerung 243 erzeugt verschiedene Zeitsignale unter der Steuerung des Anzeigeprozessors 242 oder der CPU 101, speichert Anzeigedaten vom Systembus 119 oder dem Anzeigeprozessor 242 im Videospeicher und frischt ein DRAM Element im Videospeicher auf.
Die Anzeigesteuerung 243 liest zusammen mit dem Steuersignal Anzeigedaten aus dem Videospeicher oder verarbeitet direkt und gibt die Anzeigedaten aus.
Von dem Anzeigeprozessor 242, der Anzeigesteuerung 243, der CPU 101 und verschiedenen mit dem Systembus 119 verbundenen Geräten kann ein Lese/Schreibzugriff auf einen Videospeicher 244 erfolgen.
Ein Symbol I/F 245 führt Symbolinformation von der Maus 115 zum Anzeigeprozessor 242, der Anzeigesteuerung 243, der CPU 101 oder zu jedem mit dem Systembus 119 verbundenen Gerät. Das Symbol I/F 245 wandelt die Eingabeinformation in ein für ein FLCD I/F (das später beschrieben wird) benötigtes Format.
Ein FLCD I/F 246 führt eine Wandlung in das vom FLCD 200 benötigte Format auf der Grundlage der Anzeigedaten und des Steuersignals von der Anzeigesteuerung 243 und der Symbolinformation vom Symbol I/F 245 durch.
Fig.27 ist ein detailliertes Blockdiagramm des FLCD 200.
In Fig.27 tauscht ein FLCD Steuerungs I/F 201 Signale mit der FLCD Steuerung 240 aus.
Ein Signaltrenner 202 empfängt Daten aus der FLCD Steuerung 240 und Daten über das FLCD Steuerungs I/F 201, trennt die eingegebenen Daten nach ihren Funktionen und überträgt vom FLCD 200 erzeugte Daten und sendet sie über die FLCD Steuerungsschnittstelle 201 zur FLCD Steuerung 240.
Von den durch den Signaltrenner 202 getrennten Daten, werden mit der Steuerung verbundene Daten von einer Steuerung 203 empfangen. Die Steuerung 203 steuert alle Funktionen im FLCD 200.
Ein Binärprozessor 204 führt eine Binärverarbeitung wie Fehlerverteilung oder Zitterverfahren der Anzeigedaten unter den vom Signaltrenner 202 getrennten Daten durch. Gesteuert von der Steuerung 203 führt der Binärprozessor 204 eine Binärverarbeitung durch oder nicht. Wird die Binärverarbeitung nicht durchgeführt, hat der Binärprozessor 204 die Funktion, Eingabedaten in Daten zu wandeln, die zur Anzahl der Anzeigefarben eines Anzeigebildschirms (wird später beschrieben) passen.
Ein Symbolprozessor 205 empfängt aus den vom Signaltrenner 202 getrennten Daten Symboldaten, speichert das Symbolmuster in einen Symbolspeicher (wird später beschrieben), muster in einen Symbolspeicher (wird später beschrieben), liest wenn nötig ein Symbolmuster aus dem Symbolspeicher und schickt die gelesenen Daten an einen Synthesizer (wird später beschrieben). Der Symbolprozessor 205 nimmt seinen Lese/Schreibzugriff auf den Symbolspeicher, gesteuert von der Steuerung 203, vor. Ist eine Vielzahl von Symbolmustern vorhanden, wählt der Symbolprozessor 205 ein Symbolmuster.
Gesteuert vom Symbolprozessor 205 wird auf einen Symbolspeicher 206 ein Lese/Schreibzugriff vorgenommen. Der Symbolspeicher 206 kann ein oder eine Vielzahl von Symbolmustern speichern. Zusätzlich kann der Symbolspeicher 206 andere nötige Steuerdaten speichern.
Ein Synthesizer 207 führt die Anzeigedaten aus dem Binärprozessor 204 und die Symboldaten aus dem Symbolprozessor 205 zu einer gewünschten Zeit in Übereinstimmung mit einer gewünschten Logik zusammen und schickt die zusammengeführten Daten zu einem Anzeigebildschirm (wird später beschrieben). Die Zusammenführungszeit, die Logik und jede weitere Steuerung werden von der Steuerung 203 bestimmt.
Ein Anzeigebildschirm 208 ist eine visuelle Ausgabeeinrichtung und besteht aus einem Anzeigegerät und einem Anzeigeantrieb. Die Anzeigedaten werden vom Synthesizer 207 und die Steuersignale, wie das Zeitsignal, von der Steuerung 203 zugeführt.
Fig.28 ist eine Ansicht, die das Konzept der Steuerstruktur des Anzeigegeräts zeigt.
Ein Anwendungsprogramm (APL) 40 wird im Informationsverarbeitungssystem betrieben.
Ein graphisches Anzeigen I/F (GDI) ist wie z.B. WINDOWS, erhältlich von MICROSOFT.
Ein Gerätetreiber 403 ist zwischen dem APL 401 und dem GDI 402 gruppiert.
Die Hardware 404 beinhaltet kein FLCD, das im weiteren beschrieben wird.
Eine Anzeige (DISP) 405 stellt einen Teil oder den gesamten Anzeigenbildschirm des FLCD 200 dar.
In einem allgemeinen Informationsverarbeitungssystem wird das APL 401 im Hinblick auf Kosten und Aufwand unabhängig von der Hardware 404 programmiert. In diesem Fall können vom Gerätetreiber 403 Unterschiede in der Hardware 404 aufgehoben (oder über Schnittstellen angeschlossen) werden. Unter Steuerung des graphischen Bildschirms wird das APL 401 in einer maximalen Programmdarstellung ausgedrückt, damit die Anzahl der Farben nicht von der Hardware 404 abhängig wird.
Das ist ein allgemeines Verfahren in Hinblick auf Kompatibilität und weiterer Ausbau der Hardware 404.
Angenommen, die maximale Anzahl von im APL 401 verwendeten Farben beträgt ungefähr 16,7 Millionen. Diese Anzahl von Farben kann durch eine Gesamtheit von 24 Bits ausgedrückt werden, d.h. 8 Bit für jeweils Rot (im weiteren R),Grün (im weiteren G) und Blau (im weiteren B).
In diesem Fall muß, wenn die Farbenanzeigekapazität der Anzeige 405 bei einer 16-Farbendarstellung liegt, die 16,7M- Farbendarstellung in die 16-Farbendarstellung gewandelt werden. Im Gerätetreiber 403 oder der Hardware 404 ist ein allgemeines Verfahren das Verfahren, einfach eine 16,7M-Farbendarstellung 411 in eine 16-Farbendarstellung 413 (Fig.29) zu wandeln (zu runden) oder ein Verfahren der Durchführung einer Binärverarbeitung 414 wie dem Fehlerverteilungsverfahren oder ein ED Verfahren, oder einem Zitterverfahren um eine binäre 16-Farbendarstellung 415 (Fig.30) zu erhalten.
Das erste Verfahren ist vorteilhaft für Zeichen und das zweite vorteilhaft bei Abstufungsmaterial wie einer Fotographie und einem Bild im Hinblick auf die endgültige Bildqualität.
Werden das erste, das zweite oder ein aus beiden kombiniertes Verfahren wahlweise angewendet, gibt es verschiedene Verfahren zur Unterscheidung, Trennung und Schalten von Bildinformation, deren detaillierte Beschreibung unterbleibt.
Bezüglich Fig.28 wird angenommen, daß das APL 401 als die 16,7M-Farbendarstellung ausgedrückt wird, daß die Anzeige 405 eine 16-Farbendarstellungskapazität hat und daß das APL 401 vielfarbige Objekte, wie eine Fotographie oder ein Bild verarbeitet, daß eine Binärverarbeitung von sowohl dem APL 401, dem GDI 402, dem Gerätetreiber 403, der Hardware 404 als auch der Anzeige 405 durchgeführt werden kann.
Wird diese Binärverarbeitung von der Anzeige 405 durchgeführt, wird Information, die darstellt, ob ein Objekt der Binärverarbeitung unterworfen werden kann, von der Hardware 404 als Bereichstrenninformation zugeführt, oder in Übereinstimmung mit dem Inhalt der Bilddaten in der Anzeige 405 bestimmt.
Im ersten Fall kann Information von einer höheren Stufe wie dem Gerätetreiber 403 empfangen werden, was leicht durchzuführen ist.
Der zweite Fall ist relativ schwierig, weil Hochgeschwindigkeitsbilddaten in Echtzeit verarbeitet werden müssen.
Bei jedem Verfahren wird der Rand eines Symbols wie einem pfeilähnlichen Cursor, der als Einrichtung zur Bezeichnung einer visuellen Position auf dem Anzeigeschirm verwendet wird, nicht hervorgehoben und kann wegen der Hochgeschwindigkeitsbewegung auf dem Bildschirm nicht leicht erkannt werden, wenn die Symbolinformation ohne Trennung von jeder anderen Information binär gemacht wird. Wenn bei der Bewegung des Symbols das Symbolmuster und sein Nachbarbereich verschieden vom wie erwartet erreichten Bild binär gemacht werden, wird die Qualität eines Bildes oder dergl. herabgesetzt.
Der Inhalt des Symbolmusters wird direkt in den Videospeicher 244 geschrieben und es gibt zwei Verfahren zur Anzeige des Symbolmusters. Beim ersten wird das Symbol durch Abtasten des gesamten Anzeigeschirms dargestellt. Beim zweiten wird ein Speicher in einem getrennten Bereich zur Verfügung gestellt, ein Symbolmuster wird im Voraus in den Speicher geschrieben und eine bestimmte Bildschirmposition, an der das Symbolmuster angezeigt wird, wird unter Verwendung der Anzeigensteuerung 243 oder dergl. gesetzt. Das Symbolmuster wird als eine Art Hardware zu einer gewünschten Zeit aus dem Speicher gelesen. Der aus dem Videospeicher gelesene Anzeigeinhalt wird mit dem Symbolmuster überlagert und die Überlagerungsausgabe wird unter Steuerung durch die Anzeigensteuerung 240 zum Anzeigegerät 200 geschickt.
Dieses letztere Verfahren ist populärer als das erstere, weil ein Symbolmuster mit hoher Geschwindigkeit bewegt werden kann.
Bezüglich Fig.26 ist es nicht die Funktion des Symbol I/F 245, einen Speicher für das obige Symbolmuster zu haben, sondern Information in einem benötigten Format zum Anzeige I/F 246 zu schicken, wenn das Symbol I/F 245 das Symbolmuster, seine Anzeigeposition und die Logik der Zusammenführung mit der Videoausgabe empfängt, die vom Anzeigenprozessor 242, der Anzeigensteuerung 243, der CPU 101 und jedem mit dem Systembus 119 verbundenen Gerät gesetzt werden.
Das FLCD I/F 246 multiplext Bliddaten aus der Anzeigensteuerung oder moduliert diese Information im ursprünglichen Format auf derselben Signalleitung und gibt die resultierenden Daten zum FLCD 200 aus.
Das Anzeigensteuerungs I/F 201 trennt verschiedene Daten in Übereinstimmung mit den obigen Formen oder den im vorigen beschriebenen Modi. Die mit den Anzeigedaten verbundenen Daten werden dann zum Binärprozessor 204 geschickt. Steuerungsdaten werden in Übereinstimmung mit der Symbolanzeige verbundener Information zur Steuerung 203 übertragen. Zusätzlich werden mit der Symbolanzeige verbundene Daten zum Symbolprozessor 205 übertragen.
Der Symbolprozessor 205 speichert im Symbolspeicher 206 ein in den verbunden mit der Symbolanzeige erhaltenen Daten enthaltenes Symbolmuster.
Z.B. ist, wie in Fig.31 gezeigt, eine Vielzahl von Symbolmustern 420, 421 und 422 vorhanden. Auch wenn diese Symbolmuster wahlweise verwendet werden, können all diese Symbolmuster, oder die am häufigsten verwendeten Symbolmuster wahlweise gespeichert werden.
Fig.32 ist eine Ansicht, die das Konzept der Speicherung von Inhalten des Symbolspeichers 206 zeigt. Bei Fig. 32, kann ein Bereich der eine Vielzahl von Symbolmustern speichern kann, im Symbolspeicher 206 gesichert werden.
Symbolmuster verschiedener Größen können im Symbolspeicher 206 gespeichert werden. Z.B. sind bei der Größe eines Symbolmusters von 64 x 64 Bits die Symboldaten 512-Byte Daten; und bei 128 x 128 Bits 2-Kbyte Daten. Dem Symbolspeicher 206 sind verschiedene Kapazitäten zugeordnet. Jedenfalls können die obigen Daten als jeweilige Daten 450 und 451 gespeichert werden.
In diesem Fall werden Anzahl und Größe der Symbolmuster von der Steuerung 203 verwaltet.
Wenn für diesen Vorgang ein Arbeitsspeicher verlangt wird, wird ein Teil des Symbolspeichers 206 als Steuerungsbereich unter der Steuerung der Steuerung 203 verwendet. So kann der Symbolspeicher 206 auch für einen anderen Zweck als die Speicherung der Symbolmuster verwendet werden.
Soll ein Symbolmuster angezeigt werden, liest der Symbolprozessor 205 das gewünschte Symbolmuster zu einem gewünschten Zeitpunkt unter Steuerung der Steuerung 203 im normalen Vorgang aus dem Symbolspeicher 206 und schickt das herausgelesene Symbolmuster zum Synthesizer 207.
Der Synthesizer 207 führt dieses Symbolmuster und die vom Binärprozessor 204 geschickten Daten zusammen.
In diesem Fall wird die Zusammenführungslogik von der Steuerung 203 direkt oder durch den Symbolprozessor 205 zugeführt.
Die zusammengeführten Daten werden als endgültige Anzeigedaten zum Anzeigebildschirm 208 geschickt.
Fig.33 ist ein Flußdiagramm, das eine Folge verbunden mit Symbolinformation aller von der Anzeigesteuerung 240 zum FLCD 200 geführten Signale zeigt.
Bezüglich Fig.33 wird ein Symbolmuster im Symbolspeicher 206 im Einschalt- oder Zurücksetz-Vorgang (S100) gespeichert (S101). Eine Symbolanzeige wird verlangt (S102), folgende Vorgänge werden durchgeführt. Das Symbolmuster wird gewählt (S103). Das Symbolmuster wird gelesen (S104). Der Befehl für die Zusammenführungslogik wird gegeben (S105). Die Anzeigefarbe für das Symbolmuster wird bestimmt (S106). Die X und Y Koordinaten für das Symbolmuster werden bestimmt (S107). Ein Symbolmusterbefehl (S108) wird vom Signaltrenner 202 herausgetrennt. Um die Steuerung zur Steuerung 203 zu verschieben, wird ein Befehl zur Steuerung 203 geschickt.
Wenn Befehlsdekodierung und Ausführungsgeschwindigkeiten in der Steuerung 203 sehr viel geringer sind als die Übertragungsgeschwindigkeit im Anzeige I/F 280, oder das Anzeige I/F 280 die Funktion hat beim Empfang jeden Befehls ein ACK Signal (oder ein Fertig Signal) zur Anzeigesteuerung 240 zurückzugeben, wird ein FIFO 209 mit dem Eingang der Steuerung 203 verbunden, um wie in Fig.34 gezeigt, Übertragung und Ausführung glatt durchzuführen.

Viertes Ausführungsbeispiel

Im weiteren wird das vierte Ausführungsbeispiel der vorliegenden Erfindung beschrieben.
Fig.35 ist ein detailliertes Blockdiagramm einer FLCD Steuerung 240. Bei Fig.35 speichert ein VRAM 302 Bildinformation. Ein Neuschreibformatgenerator 303 gibt eine teilweise Neuschreibadresse und teilweise Neuschreibdaten zu einemFLCD 200 aus und befiehlt einer Schnittstelle einen Neuschreib- oder teilweisen Neuschreibvorgang. Eine Informationssignalleitung 310 schickt die Informationsausgabe vom Neuschreibformatgenerator 303 zum FLCD 200. Ein Positionsregister 305 stellt die Position eines Hardwarecursors auf einem Anzeigenbildschirm dar. Ein Form RAM 306 speichert eine Hardwarecursorform. Ein teilweise Neuschreibdetektor 304 erfasst, daß durch einen Computerbus 119 Daten in das VRAM 302, das Positionsregister 305 oder andere Register 307 geschrieben werden. Signalleitungen 308 und 309 verbinden den teilweise Neuschreibdetektor 304 und den Neuschreibformatgenerator 303.
Wenn durch den Computerbus 119 Information in das VRAM 302, das Positionsregister 305, das Form RAM 306 und andere Register 307 geschrieben wird, wird dies vom teilweise Neuschreibdetektor 304 erfasst und dieser teilt sie dem Neuschreibformatgenerator 303 durch die Signalleitung 308 mit. Als Reaktion auf diese Information gibt der Neuschreibformatgenerator 303 Daten in Übereinstimmung mit den neugeschriebenen Daten an das FLCD 200 durch eine Signalleitung 310 aus.
Fig.36 ist ein Flußdiagramm, das eine Abfolge für die Bewegung eines Hardwarecursors in der FLCD Steuerung 240 zeigt. In diesem Flußdiagramm wird die Cursorbewegung durch das Neuschreiben des Positionsregisters 305 erfasst. Die Datenausgabe zum FLCD 200 wird vom Neuschreibformatgenerator 304 durchgeführt. D.h. Bewegung/Halt des Cursors kann zur Bestimmung dafür erfasst werden, ob das Positionsregister 305 neu geschrieben wird (S200).
Wird der Cursor bewegt, wird er durch Überlagerung, betrieben auf der Grundlage der Information, im Positionsregister 305 (S201) angezeigt. Dann wird bestimmt, ob die Cursorbewegung angehalten wird (S202). Bei JA in Schritt S202 wird die ganze Form des Cursors angezeigt (S203).
Fig.37 ist eine Ansicht, die die Bewegung des Cursors auf einem Anzeigebildschirm 501 zeigt. Der Cursor vor der Bewegung wird von einem Cursor 510 dargestellt, die Cursor während der Bewegung werden durch die Cursor 511 und 512 und ein Cursor nach der Bewegung durch einen Cursor 513 dargestellt.
Fig.38 ist eine Ansicht, die Punktanordnungen 520, 521, 522 und 523 zeigt, die den Cursorn 510, 511, 512 und 513 in Fig.37 entsprechen. Diese Anordnungen erhält man, wenn an jedem zweiten Punkt eine Überlagerungsanzeige durchgeführt wird.

Fünftes Ausführungsbeispiel

Im weiteren wird das fünfte Ausführungsbeispiel der vorliegenden Erfindung beschrieben.
Im vierten Ausführungsbeispiel wird die Überlagerungssanzeige während der Bewegung des Hardwarecursors durchgeführt. Aber als Zeichnungsabfolge während der Bewegung kann, wenn ein Teil der Cursorform geschrieben und bei jedem gegebenen Punkt in Cursorbewegungsrichtung verschoben wird, derselbe Effekt wie in der Überlagerungssanzeige erreicht werden.
Wie in Fig.39 gezeigt, wird eine Anzeigeform während der Bewegung in Übereinstimmung mit Form und Bewegungsrichtung eines Hardwarecursors bestimmt. Die bestimmte Form wird während der Bewegung des Hardwarecursors angezeigt. In Fig.39 wird die anfängliche Cursorform von einer Form 550 dargestellt. Wird dieser Cursor nach oben rechts oder unten links bewegt, wird der Cursor unter Verwendung einer Form 551 angezeigt. Wird der Cursor nach oben links oder unten rechts bewegt, wird der Cursor unter Verwendung einer Form 552 angezeigt. Dabei ist zu beachten, daß die Bewegungsrichtung in Übereinstimmung mit Werten eines Positionsregisters 305 vor und nach der bewegung leicht zu erfassen ist.
Die Form des Hardwarecursors ist nicht auf eine spezifische Form begrenzt und die Überlagerung kann an jedem zweiten Punkt oder alle n Punkte durchgeführt werden.
Wird die Überlagerung alle n Punkte während der Bewegung des Cursors durchgeführt, kann die Anzahl der Punkte die überlagert werden sollen, in Übereinstimmung mit der Cursorbewegungsgeschwindigkeit variabel in einen Bereich von 1 bis n fallen.
Fig.40 ist ein Flußdiagramm, das den Ablauf des fünften Ausführungsbeispiels zeigt.
Bei Fig.40 wird Bewegung/Halt des Cursors in Übereinstimmung damit bestimmt, ob das Positionsregister 305 neu geschrieben wird (S300). Wird der Cursor bewegt, wird die Cursorbewegungsgeschwindigkeit auf der Grundlage der Information des Positionsregisters 305 errechnet (S301). Die Punkte werden alle n Punkte in Übereinstimmung mit der Bewegungsgeschwindigkeit überlagert (S302). Dann wird bestimmt, ob die Cursorbewegung angehalten wird (S303). Bei JA in Schritt S303 wird die ganze Form des Cursors angezeigt (S304).
Wie im vorangegangenen beschrieben, wird der Cursor während der Bewegung des Hardwarecursors durch Überlagerung dargestellt. Deshalb kann die Bewegen/Zeichnen Ausführung des Hardwarecursors verbessert und während der Bewegung des Hardwarecursors eine Reaktion in hoher Geschwindigkeit erreicht werden.

Sechstes Ausführungsbeispiel

Im weiteren wird das sechste Ausführungsbeispiel der vorliegenden Erfindung beschrieben.
Fig.41 ist ein detailliertes Blockdiagramm eines FLCD I/F 240.
Bei Fig.41 kann auf ein VRAM 601 sowohl von einer externen CPU 101 als auch von einer teilweise Neuschreibsteuerung 607 zugegriffen werden. Die externe CPU 101 schreibt durch einen Systembus 119 Anzeigedaten als Bitkarte in das VRAM 601. Gleichzeitig werden Adressdaten zu einem teilweise Neuschreibzeilenadresspuffer 605 oder zu einem teilweise Neuschreibzeilenadresspuffer 606 für eine vorzuziehende Anzeige geschickt. Wenn ein Mausereignisdetektor 602 einen Zeichnungsvorgang der Maus erfasst, leitet der Detektor 602 ein Mausereignissignal zu einem Adresspufferselektor 603. Der Adresspufferselektor 603 empfängt das Mausereignissignal und ein Mauscursorsignal für eine vorzuziehende Anzeige von der System CPU 101 und betätigt als Reaktion auf diese Signale einen Schalter 604. Das Flußdiagramm eines detaillierten Ablaufs des Adresspufferselektors 603 wird später beschrieben. Der Schalter 604 wählt den teilweise Neuschreibzeilenadresspuffer 605 oder den teilweise Neuschreibzeilenadresspuffer 606 für eine vorzuziehende Anzeige als teilweise Neuschreibadressdatenziel. Der Puffer 605 speichert eine teilweise Neuschreibzeilenadresse. Absolute Adressdaten, die die CPU 101 veranlassen auf das VRAM 601 zur Durchführung eines Neuschreibvorgangs eines Anzeigeninhalts oder dergl. zuzugreifen, werden in eine Anzeigenzeilenadresse gewandelt und diese gewandelte Anzeigenzeilenadressse wird im teilweise Neuschreibzeilenadresspuffer 605 gespeichert. Der Adresspuffer 605 ist ein Doppelpuffer, in dem die beiden Puffer abwechselnd Eingabe-und Ausgabevorgänge in jeder vorbestimmten Zeitdauer durchführen. Der Puffer 606 speichert eine teilweise Neuschreibzeilenadresse für eine vorzuziehende Anzeige und hat dieselbe Funktion wie der teilweise Neuschreibzeilenadresspuffer 605. Nachträglicher Lesezugriff der Zeilenadresse aus dem teilweise Neuschreibzeilenadresspuffer 606 für eine vorzuziehende Anzeige wird vor dem Lesezugriff der Zeilenadresse aus dem teilweise Neuschreibzeilenadresspuffer 605 durchgeführt. Die Anzeigedaten im VRAM 601, die der im teilweise Neuschreibzeilenadresspuffer 606 für eine vorzuziehende Anzeige gespeicherten Zeilenadresse entsprechen, werden vorzugsweise angezeigt. Die teilweise Neuschreibsteuerung 607 liest die im teilweise Neuschreibzeilenadresspuffer 605 und im teilweise Neuschreibzeilenadresspuffer 606 für eine vorzuziehende Anzeige gespeicherten Zeilenadressen und liest auch die entsprechenden, im VRAM 601 gespeicherten Anzeigedaten. Die teilweise Neuschreibsteuerung 607 multiplext die Anzeigedaten und die Adressdaten und gibt die Adressanzeigedaten an ein FLCD 200 aus. Der detaillierte Ablauf der teilweise Neuschreibsteuerung 607 wird später beschrieben. Das FLCD 200 zeigt die von einem FLCD I/F übertragenen adressierten Anzeigedaten an einer adressierten Zeile an.
Der Ablauf des Adresspufferselektors 603 wird unter Bezug auf ein Flußdiagramm in Fig.42 beschrieben.
Der Mausereignisdetektor 601 bestimmt in Schritt S401, ob ein gegenwärtiger Zugriff auf das VRAM 601 von einem Mausereignis verursacht ist. Der Mausereignisdetektor 601 informiert den Adresspufferselektor 603 über das Ergebnis der Bestimmung. Diese Bestimmung wird durch Überwachung einer Adresse durchgeführt, auf die bei der Erzeugung des Mausereignisses zugegriffen werden soll. Bei NEIN in Schritt S401 wird die Adresse im Puffer 605 gespeichert. In Schritt S402 wird bestimmt, ob sich etwas synchron mit der Maus bewegt. Diese Bestimmung wird durchgeführt durch Software wie einen Gerätetreiber oder einen Fensterverwalter, die unter der Steuerung der externen CPU 101 betrieben werden. Das Bestimmungsergebnis wird dem Adresspufferselektor 603 zugeleitet. Es kann bestimmt werden, ob sich etwas synchron mit dem Mauscursor in Übereinstimmung mit einer Hardwareeinrichtung bewegt. Bei NEIN in Schritt S402 wird die Adresse im Puffer 606 für eine vorzuziehende Anzeige gespeichert. Bei JA in Schritt S402 wird die Adresse im Puffer 605 gespeichert.
Der Ablauf der teilweise Neuschreibsteuerung 607 wird unter Bezug auf ein Flußdiagramm in Fig.43 beschrieben.
In Schritt S501 wird eine Zeilenadresse aus dem teilweise Neuschreibzeilenadresspuffer 606 für eine vorzuziehende Anzeige gelesen. In Schritt S502 werden Anzeigedaten, die dieser Zeilenadresse entsprechen, aus dem VRAM 601 gelesen. In Schritt S503 wird die Adresse mit den Anzeigedaten multiplext und die multiplexten Daten werden zum FLCD 200 ausgegeben. Eine Verarbeitung in den Schritten S501 bis S503 wird für alle Adressdaten im Puffer 606 wiederholt. In den Schritten S505 bis S508 werden dieselben Vorgänge wie vorher beschrieben für den Neuschreibzeilenadresspuffer 605 durchgeführt. Eine Verarbeitung für den teilweise Neuschreibzeilenadresspuffer 606 für eine vorzuziehende Anzeige wird vor den Vorgängen im Neuschreibzeilenadresspuffer 605 durchgeführt.
In der obigen Verarbeitung wird, wenn ein Bereich, der sich synchron mit dem Mauscursor bewegt, nicht vorhanden ist, der Mauscursor vorzugweise angezeigt. Sonst wird der Mauscursor nicht vorzugsweise angezeigt.

Siebtes Ausführungsbeispiel

Das siebte Ausführungsbeispiel der vorliegenden Erfindung wird im weiteren beschrieben. Die Anwesenheit/ Abwesenheit einer vorzugsweisen Anzeige eines Mauscursors wird in Übereinstimmung mit der Größe eines Bereichs, der sich synchron mit dem Mauscursor bewegt, bestimmt.
Fig.44 ist ein detailliertes Blockdiagramm einer FLCD Schnittstelle 240 nach dem siebten Ausführungsbeispiel.
In Fig.44 kann ein VRAM 601 sowohl von einer externen CPU 101 als auch von einer teilweise Neuschreibsteuerung 607 angesprochen werden. Die externe CPU 101 schreibt durch einen Systembus 119 Anzeigedaten als Bitkarte in das VRAM 601. Gleichzeitig werden Adressdaten zu einem teilweise Neuschreibzeilenadresspuffer 605 oder zu einem teilweise Neuschreibzeilenadresspuffer 606 für eine vorzuziehende Anzeige geschickt. Wenn ein Mausereignisdetektor 602 einen Zeichnungsvorgang der Maus erfasst, schaltet der Detektor 602 einen Schalter 604 zum Adresspuffer 606. Der Schalter 604 wählt den teilweise Neuschreibzeilenadresspuffer 605 oder den teilweise Neuschreibzeilenadresspuffer 606 für eine vorzuziehende Anzeige als teilweise Neuschreibadressdatenziel. Der Puffer 605 speichert eine teilweise Neuschreibzeilenadresse. Absolute Adressdaten, die die CPU 101 veranlassen, auf das VRAM 601 zur Durchführung eines Neuschreibvorgangs eines Anzeigeninhalt oder dergl. zuzugreifen, werden in eine Anzeigenzeilenadresse gewandelt und diese gewandelte Anzeigenzeilenadressse wird im teilweise Neuschreibzeilenadresspuffer 605 gespeichert. Der Adresspuffer 605 ist ein Doppelpuffer in dem die beiden Puffer abwechselnd Eingabe- und Ausgabevorgänge in jeder vorbestimmten Zeitdauer durchführen. Der Puffer 606 speichert eine teilweise Neuschreibzellenadresse für eine vorzuziehende Anzeige und hat dieselbe Funktion wie der teilweise Neuschreibzeilenadresspuffer 605. Eine teilweise Neuschreibsteuerung 607 liest die im teilweise Neuschreibzeilenadresspuffer 605 und im teilweise Neuschreibzeilenadresspuffer 606 für eine vorzuziehende Anzeige gespeicherten Zeilenadressen und liest auch die entsprechenden, im VRAM 601 gespeicherten Anzeigedaten. Die teilweise Neuschreibsteuerung 607 multiplext die Anzeigedaten und die Adressdaten und gibt die Adressanzeigedaten an ein FLCD 200 aus. Der detaillierte Vorgang der teilweise Neuschreibsteuerung 607 wird später beschrieben. Das FLCD 200 zeigt die von einem FLCD I/F übertragenen adressierten Anzeigedaten an einer adressierten Zeile an.
Der Ablauf der teilweise Neuschreibsteuerung 607 wird unter Bezug auf ein in Fig.45 gezeigtes Flußdiagramm beschrieben.
In Schritt S601 wird die Anzahl der im teilweise Neuschreibzeilenadresspuffer 605 gespeicherten Zeilen gelesen. In Schritt 3602 wird bestimmt, ob die Anzahl der Zeilen einen vorbestimmten Wert übersteigt. Dieser Wert wird ungefähr in Übereinstimmung mit der Systemausführung, der Anzeigegeschwindigkeit des FLCD 200 und dergl. bestimmt. Übersteigt die Anzahl der Zeilen den vorbestimmten Wert, wird Schritt S603 ausgeführt, um die vorzugsweise Anzeige des Mauscursors zu verhindern. Sonst werden, um die vorzugsweise Anzeige des Mauscursors durchzuführen, die Schritte S604 und S605 durchgeführt. In Schritt S603 werden abwechselnd Daten, die der Zeilenadresse im Neuschreibzeilenadresspuffer 606 für eine vorzuziehende Anzeige und der Zeilenadresse im Neuschreibzeilenadresspuffer 605 entsprechen, angezeigt. In Schritt S604 werden Daten, die der Zeilenadresse im Neuschreibzeilenadresspuffer 606 für eine vorzuziehende Anzeige entsprechen, angezeigt. Im Schritt S605 werden Daten, die der Zeilenadresse im Neuschreibzeilenadresspuffer 605 entsprechen, angezeigt.
Durch die obige Verarbeitung wird, wenn die Größe eines Bereichs, der synchron mit dem Mauscursor bewegt wird, einen vorbestimmten Wert oder weniger hat, der Mauscursor vorzugsweise angezeigt. Ist aber die Größe des Bereichs, der synchron mit dem Mauscursor bewegt wird, größer als der vorbestimmte Wert, wird der Mauscursor nicht vorzugsweise angezeigt.
Gemäß der vorliegenden Erfindung wird die Aufmerksamkeit auf einen Cusor zur Anzeige von Anzeigedaten gerichtet, so daß eine natürliche Anzeige durchgeführt werden kann.

Claims

1. Einrichtung zur Steuerung einer Anzeige (10) für ein Anzeigegerät (20) mit der Fähigkeit zur Aktualisierung eines Anzeigezustandes für ein Anzeigeelement, das einem Wechsel in der Anzeige unterworfen ist mit:

Anzeigedaten - Speichereinrichtung (3) zum Speichern von Anzeigedaten;

Anzeigesteuereinrichtung (111) zum Lesen der in der Anzeigedaten - Speichereinrichtung (3) gespeicherten Anzeigedaten und zur Übertragung der gelesenen Anzeigedaten zum Anzeigegerät (20) und zur Durchführung eines teilweisen Neuschreibvorgangs der in der Anzeigedaten - Speichereinrichtung (3) gespeicherten Anzeigedaten; und

Neuschreiberfassungseinrichtung (5, 501, 504) zum Erfassen einer Adresse für den Zugriff auf die Anzeigedaten - Speichereinrichtung (3) um die Anzeigesteuereinrichtung (111) zu veranlassen, den teilweise Neuschreibvorgang durchzuführen;

gekennzeichnet durch

- die Anzeigedaten - Speichereinrichtung (3), die die Anzeigedaten und ein spezifisches Muster in verschiedenen Speicherbereichen speichert;

- Spezifische Muster - Neuschreiberfassungseinrichtung (5, 505, 508) zum Erfassen einer Adresse von Anzeigedaten, die einem Neuschreibvorgang des spezifischen Musters unterworfen und in der Anzeigedaten - Speichereinrichtung (3) gespeichert sind; und

- Neuschreibadress - Erzeugungseinrichtung (7) zur bevorzugten Übertragung der von der spezifischen Muster - Neuschreiberfassungseinrichtung (5, 505, 508) erfassten Adresse über die von der Neuschreiberfassungseinrichtung (5, 501, 504) erfassten Adresse, zum Lesen der Anzeigedaten aus der Anzeigedaten - Speichereinrichtung (3) an der übertragenen Adresse und zum Übertragen der gelesenen Daten zum Anzeigegerät (20).

2. Einrichtung nach Anspruch 1, gekennzeichnet durch Einrichtung zur Verhinderung von Lesen (18) zur Verhinderung eines Lesevorgangs der Anzeigesteuereinrichtung (111) für auf dem Anzeigegerät (20) in transparenter Weise angezeigte Anzeigedaten aus Daten, deren Adressen von der spezifischen Muster - Neuschreiberfassungseinrichtung (5, 505, 508) erfasst werden.

3. Einrichtung nach Anspruch 1 oder 2, gekennzeichnet dadurch, daß das spezifische Muster ein Cursormuster beinhaltet.

4. Verfahren zu Steuerung eines Anzeigegeräts (20) mit der Fähigkeit zur Aktualisierung eines Anzeigezustandes für ein Anzeigeelement, das einem Wechsel in der Anzeige unterworfen ist mit:

einem Speicherschritt zum Steichern von Anzeigedaten in einer Anzeigedaten - Speichereinrichtung (3);

einem Leseschritt zum Lesen der in der Anzeigedaten - Speichereinrichtung (3) gespeicherten Anzeigedaten und zur Übertragung der gelesenen Anzeigedaten zum Anzeigegerät (20) und zur Durchführung eines teilweisen Neuschreibvorgangs der in der Anzeigedaten - Speichereinrichtung (3) gespeicherten Anzeigedaten; und

einem Neuschreiberfassungsschritt zum Erfassen einer Adresse für den Zugriff auf die Anzeigedaten - Speichereinrichtung (3) zur Durchführung des teilweisen Neuschreibvorgangs;

gekennzeichnet durch

- die Anzeigedaten und ein spezifisches Muster, die in verschiedenen Speicherbereichen gespeichert werden;

- Spezifischen Muster - Neuschreiberfassungsschritt zum Erfassen einer Adresse von Anzeigedaten, die einem Neuschreibvorgang des spezifischen Musters unterworfen und in der Anzeigedaten - Speichereinrichtung (3) gespeichert sind; und

- Neuschreibadress - Erzeugungsschritt zur bevorzugten Übertragung der vom spezifischen Muster - Neuschreiberfassungsschritt erfassten Adresse über die vom Neuschreiberfassungsschritt erfassten Adresse, zum Lesen der Anzeigedaten aus der Anzeigedaten - Speichereinrichtung (3) an der übertragenen Adresse und zum Übertragen der gelesenen Daten zum Anzeigegerät (20).

5. Verfahren nach Anspruch 4, gekennzeichnet durch Schritt zur Verhinderung von Lesen zur Verhinderung eines Lesevorgangs während des Leseschritts für auf dem Anzeigegerät (20) in transparenter Weise angezeigte Anzeigedaten aus Daten, deren Adressen vom spezifischen Muster - Neuschreiberfassungsschritt erfasst werden.

6. Verfahren nach Anspruch 4 oder 5, gekennzeichnet dadurch, daß das spezifische Muster ein Cursormuster beinhaltet.