DE69315343T2

DE69315343T2 - Verfahren fur eingangssignalauflosung von aktiven redundanten prozesssteuerrechnern

Info

Publication number: DE69315343T2
Application number: DE69315343T
Authority: DE
Inventors: Eloy Baca; Wayne Dupree; Donald Grinwis; Johannes Kanse; Douglas Pelletier; Oscar Schulze
Original assignee: Dow Chemical Co
Current assignee: Dow Chemical Co
Priority date: 1992-08-04
Filing date: 1993-06-16
Publication date: 1998-06-10
Anticipated expiration: 2013-06-17
Also published as: ES2109507T3; MX9304694A; HK1005213A1; KR950703170A; AU4637593A; KR100302218B1; JPH08500686A; CA2139563A1; US5583757A; EP0654154A1; EP0654154B1; WO1994003846A1; DE69315343D1

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung bezieht sich allgemein auf die Operation von Prozeßsteuercomputern und insbesondere auf ein Verfahren zum Auflösen der Auswahl entsprechender Eingangssignale, die von jeden von mehreren aktiv redundanten Prozeßsteuercomputern empfangen werden.
In Chemikalienherstellungsanlagen und anderen relativ großen Verarbeitungsanlagen kann ein Netz von Steuercomputern und Operator-Arbeitsplatzrechnern erforderlich sein, um eine automatische Steuerung eines laufenden physikalischen Prozesses in der Anlage zu erreichen. Zum Beispiel zeigt das US-Patent Nr. 4.663.704 von Jones u. a., veröffentlicht am 5. Mai 1987, ein verteiltes Verarbeitungssystem für eine Anlage, in welchem eine einzelne Datenautobahn alle verschiedenen Eingangs/Ausgangs- Endgeräte, Datenaufnahmestationen, Steuervorrichtungen, Aufzeichnungsvorrichtungen und dergleichen verbindet. In ähnlicher Weise zeigt das US-Patent Nr. 4.607.256 von Henzel, veröffentlicht am 19. August 1986, ein Anlagenmanagementsystem, das einen Anlagensteuerbus zum Senden von Daten zu physikalischen Computermodulen am Netz verwendet.
Bei einigen dieser Prozeßsteuercomputernetze werden redundante Prozeßsteuercomputer verwendet, um die Zuverlässigkeit der Anlagensteuerung und des Überwachungssystems zu verbessern. Zum Beispiel zeigt das US-Patent 5.008.805 von Fiebig u. a., veröffentlicht am 16. April 1991, ein netzbetriebenes Steuersystem, das einen redundanten "Sofortbereitschaft"-Prozessor enthält, der gleichzeitig eine Steuerungseinteilungstabelle für einen Vergleich mit den auf dem Netz gesendeten Steuernachrichten von einem Senderprozessor verarbeitet. Der redundante Zuhörerprozessor hält eine Duplikatkonfiguration in seinem Speicher bereit, um im Fall eines Ausfalls des Senderprozessors die Steuerung des Systems zu übernehmen. Als ein weiteres Beispiel zeigt das US-Patent Nr. 4.958.270 von Mclaughlin u. a., veröffentlicht am 18. September 1990, ein netzbetriebenes Steuersystem, das eine primäre Steuervorrichtung und eine sekundäre Steuervorrichtung verwendet. Um die Konsistenz zwischen der Primärdatenbank und dem sekundären Abbild der Datenbank aufrechtzuerhalten, werden als ein Weg zur Steigerung der Effizienz der Aktualisierungsfunktion nur vorgegebene, geänderte Bereiche aktualisiert. In ähnlicher Weise zeigt das US-Patent Nr. 4.872.106 von Slater, veröffentlicht am 3. Oktober 1989, ein netzbetriebenes Steuersystem, das einen Primärdatenprozessor und einen Hintergrunddatenprozessor verwendet. Normalerweise befindet sich der Hintergrundprozessor in einer Hintergrundbetriebsart und übt keine Kontrolle über die Eingangs/Ausgangs-Vorrichtungen aus und empfängt keine Daten, die die Zustände der Eingangs/Ausgangs-Vorrichtungen betreffen. Dementsprechend wird die Kontrolle über die Eingangs/Ausgangs-Vorrichtungen ausschließlich vom Primärprozessor ausgeführt. Der Primärprozessor überträgt jedoch periodisch Statusdaten, die sich auf seine Operation bei der Steuerung der Eingangs/Ausgangs-Vorrichtungen beziehen, über einen Dual- Port-Speicher, der zwischen den zwei Prozessoren angeschlossen ist, zum Hintergrunddatenprozessor.
Im Gegensatz zu den obenerwähnten netzbetriebenen Steuersystemen gibt es eine weitere Steuertechnik für redundante Prozeßsteuercomputer, bei der beide Prozeßsteuercomputer die Eingangsdaten verarbeiten und Steueranweisungen an die gleichen Ausgangsvorrichtungen ausgeben.
Dieser Typ von Steuertechnik kann als aktive Redundanz bezeichnet werden, da alle redundanten Prozeßsteuercomputer unabhängig und gleichzeitig mit den gemeinsamen Eingangsdaten operieren. Eine Beschreibung dieses Typs von Steuertechnik ist zu finden in der US-Patentanmeldung mit der laufenden Nr. 07/864.931 von Glaser u. a., veröffentlicht am 31. März 1991, mit dem Titel "Process Control Interface System Having Triply Redundant Remote Field Units". Diese Anmeldung ist hiermit durch Literaturhinweis eingefügt.
Die Verwendung der aktiven Redundanz als Steuertechnik stellt ein Abfrageproblem dar, wenn gewünscht ist, einige oder alle der Eingangswerte für die Prozeßsteuercomputer zu arbitrieren oder aufzulösen, sofern Unterschiede in den entsprechenden Eingangswerten festgestellt werden.
Obwohl jeder der aktiv redundanten Prozeßsteuercomputer unabhängig Prozeßsteuerentscheidungen trifft und seine eigenen Ausgangswerte erzeugt, kann es trotzdem wünschenswert sein, die Eingangssignale, die von diesen aktiv redundanten Prozeßsteuercomputern empfangen werden, zu koordinieren, so daß die Prozeßsteuercomputer mit denselben Eingangsdaten arbeiten. Hierbei ist es möglich, daß die aktiv redundanten Prozeßsteuercomputer entsprechende oder gemeinsame Eingangssignale mit unterschiedlichen Werten empfangen.
Diese Unterschiede in den Eingangssignalwerten können verschiedene Ursachen haben, wie z. B. eine Differenz der Toleranz zwischen den Eingangsschaltungen, die verwendet werden, um, ein Eingangssignal eines einzelnen Sensors zu verarbeiten. Außerdem kann eine zusätzliche Differenz aus einer Übergangsbedingung resultieren, die der Übertragung der Eingangssignale über separate Übertragungswege zugeordnet ist. Ferner kann ein Fehler in der Aufnahme, Anfangsverarbeitung oder Übertragung eines Eingangssignals ebenfalls einen Unterschied zwischen den entsprechenden Eingangssignalen verursachen, die von den aktiv redundanten Prozeßsteuercomputern empfangen werden. In jedem Fall wird angenommen, daß es angebracht ist, daß sich jeder der aktiv redundanten Prozeßsteuercomputer dieser Situationen bewußt ist und daß eine kollektive Antwort auf diese Situation unangemessen sein kann.
Außerdem ist zu beachten, daß die Koordination der Eingangssignale die Komplexität sowohl bei der Fähigkeit der relativ unabhängigen Prozeßsteuercomputer für eine Zusammenarbeit als auch bei der Menge der Verarbeitungszeit und dem Aufwand, der erforderlich ist um die Verwirklichung dieser Koordination zu ermöglichen, ansteigen läßt.
Das Journal A, Bd. 31, Nr. 4, Dezember 1990, S. 33-40, behandelt die Fehlertoleranz in der Prozeßsteuerung. Um eine Differenz zwischen Analogeingängen aufgrund unterschiedlicher Orte von Sensoren und dergleichen aufzulösen, arbeiten zwei Prozessoren parallel und führen einen Anpassungsprozeß durch, um aus zwei empfangenen Eingangssignalen einen einzelnen gemeinsamen Wert zu erzeugen. Zu diesem Zweck vergleichen die Prozessoren ihre Werte, um Fehler zu detektieren. Durch Erzeugen des einzelnen gemeinsamen Werts wird sichergestellt, daß beide Programme der zwei Prozessoren die gleichen Daten für die Prozeßsteuerung verwenden.
Das Patent US-4.593.396 offenbart einen Prozeß für ein fehlertolerantes Datenverarbeitungssystem mit Fehlererfassung und Beständigkeit gegenüber Fehlerausbreitung. Der Prozeß überträgt Daten zwischen den jeweiligen Berechnungselementen über eine Schaltung, die Sender und Empfänger verwendet, und bewerkstelligt eine Überprüfung der Genauigkeit einer jeden solchen Übertragung, was dazu führt, daß in jedem Berechnungselement entweder die gleiche Vielfalt von Daten wie in jedem anderen Berechnungselement vorhanden ist, oder angezeigt wird, daß eine Übertragung fehlerhaft war. Durch den Prozeß wird sichergestellt, daß die einzelnen Berechnungselemente eines fehlertoleranten Computersystems die gleiche Sicht auf die externe Welt haben, wenn sie in Anwendungen angewendet werden, in denen Eingangsdatendarstellungen der gleichen Größe leichte Schwankungen aufweisen, ohne falsch zu sein. Die Differenz zwischen den einzelnen Werten kann z. B. durch Auswählen des Zwischenwerts aufgelöst werden. Es werden ferner andere Verfahren offenbart, wie z. B. die gewichtete Mittelwertbildung, um die Differenzen in den Datensätzen in einem bestimmten Prozeßsteuerzyklus aufzulösen.
Es ist daher eine Hauptaufgabe der vorliegenden Erfindung, ein Verfahren zum individuellen und schnellen Auflösen der Auswahl der zugehörigen Eingangssignale durch jeden von mehreren aktiv redundanten Prozeßsteuercomputern zu schaffen.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zur Eingangssignalauflösung zu schaffen, daß ermöglicht, daß eine Vorfeldermittlung durchgeführt wird, welches Eingangssignal von jedem der aktiv redundanten Prozeßsteuercomputer ausgewählt worden ist.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zur Eingangssignalauflösung für mehrere aktiv redundante Prozeßsteuercomputer zu schaffen, daß eine fehlertolerante Antwort auf Größendifferenzen zwischen zugehörigen analogen Eingangssignalen enthält.
Es ist eine zusätzliche Aufgabe der vorliegenden Erfindung, ein Verfahren zur Eingangssignalauflösung für mehrere aktiv redundante Prozeßsteuercomputer zu schaffen, das die Fähigkeit besitzt, die Gültigkeit eines ausgetauschten Satzes von Eingangssignalen zu prüfen.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zur Eingangssignalauflösung zu schaffen, das ermöglicht, daß die Eingangssignale ohne Unterbrechung der Zentraleinheiten der aktiv redundanten Prozeßsteuercomputer ausgetauscht werden können.
Es ist ferner eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Eingangssignalauflösung für mehrere aktiv redundante Prozeßsteuercomputer zu schaffen, das mehrere Diagnosesignale während des Arbitrierungsprozesses aufzeichnet.

ZUSAMMENFASSUNG DER ERFINDUNG

Die vorliegende Erfindung ist in Anspruch 1 definiert. Die Ansprüche 2 bis 20 definieren besondere Ausführungsformen derselben.
Es wird ein Verfahren zur Eingangssignalauflösung in einem Prozeßsteuersystem geschaffen, bei dem jeder der aktiv redundanten Prozeßsteuercomputer einen gemeinsamen Arbitrierungsprozeß mit entsprechenden Eingangssignalen durchführt. Jeder der aktiv redundanten Prozeßsteuercomputer empfängt individuell einen entsprechenden Satz von Eingangssignalen, die die analogen und digitalen Werte des gesteuerten physikalischen Prozesses darstellen. In einer Ausführungsform der vorliegenden Erfindung werden Blöcke von entsprechenden Eingangssignalen durch die aktiv redundanten Prozeßsteuercomputer wechselweise ausgetauscht, so daß jeder der aktiv redundanten Prozeßsteuercomputer individuell den Arbitrierungsprozeß mit dem gleichen Satz von Eingangsdaten ausführen kann. Anschließend wird eine Anfangsprüfung durchgeführt, um zu ermitteln, ob diese Eingangssignale gültig sind.
Für Eingangssignale, die gültige Analogwerte darstellen, wird ermittelt, ob im aktuellen Prozeßsteuerzyklus eine vorgegebene Toleranz zwischen den entsprechenden Eingangssignalen überschritten wird. Wenn die vorgegebene Toleranz nicht überschritten wird, wählt jeder der aktiv redundanten Prozeßsteuercomputer eines der gültigen Analogeingangssignale auf der Grundlage eines vorgegebenen Auswahlkriteriums aus. Wenn jedoch die vorgegebene Toleranz überschritten wird, wird geprüft, ob die vorgegebene Toleranz auch im letzten Prozeßsteuerzyklus überschritten wurde. Wenn die vorgegebene Toleranz im letzten Prozeßsteuerzyklus nicht überschritten wurde, wird im aktuellen Prozeßsteuerzyklus der Analogeingangswert verwendet, der während des letzten Prozeßsteuerzyklus ausgewählt wurde. Wenn die vorgegebene Toleranz sowohl im vorliegenden als auch im letzten Prozeßsteuerzyklus überschritten wurde, wird ein vorgegebenes Größenkriterium verwendet, um den analogen Eingangswert für die Verwendung bei der Erstellung der Prozeßsteuerentscheidungen auszuwählen.
Außerdem kann in jedem der aktiv redundanten Prozeßsteuercomputer ein Indikator erzeugt werden, um zu identifizieren, welche der entsprechenden Eingangssignale von diesem Prozeßsteuercomputer ausgewählt wurden. Dieser Indikator des Ergebnisses des Arbitrierungsprozesses ermöglicht einem Operator, geeignete Einstellungen vorzunehmen, falls gewünscht ist, einen der aktiv redundanten Prozeßsteuercomputer zur Wartung vom Netz zu nehmen.
Die vorliegende Erfindung schafft in einer ihrer Ausführungsformen ferner ein Eingangssignalauflösungsverfahren für ein Prozeßsteuersystem, bei dem einer oder mehrere dreifach redundante Feldcomputereinheiten verwendet werden, um Eingangsdaten aufzunehmen und einen Anfangsarbitrierungsprozeß durchzuführen. In diesem Fall werden ein oder mehrere Blöcke von vorarbitrierten Eingangssignalen separat von einzelnen Computern in der dreifach redundanten Feldcomputereinheit zu verschiedenen aktiv redundanten Prozeßsteuercomputern übertragen. Mit anderen Worten, jeder der aktiv redundanten Prozeßsteuercomputer empfängt einen entsprechenden Satz von vorarbitrierten Eingangsignalen von einem anderen Computer in der dreifach redundanten Computereinheit. Anschließend wird in jedem der aktiv redundanten Prozeßsteuercomputer ermittelt, ob zwischen den Analogwerten der übertragenen Signale eine vorgegebene Toleranz überschritten wurde.
Weitere Merkmale und Vorteile der vorliegenden Erfindung werden deutlich beim Lesen der genauen Beschreibung der bevorzugten Ausführungsform und der zugehörigen Zeichnungen, in welchen:

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ein Blockschaltbild eines aktiv redundanten Prozeßsteuercomputersystems im Kontext der vorliegenden Erfindung ist;
Fig. 2 ein Blockschaltbild der in Fig. 1 gezeigten Verbindungsschaltung ist;
Fig. 3 ein Flußdiagramm ist, das den Ablauf der Programm- Tasks im Hz1-Zeitbereich zeigt;
Fig. 4A-4B und 5A-5B Flußdiagramme sind, die den wechselseitigen Austausch entsprechender Eingangssignale durch die aktiv redundanten Prozeßsteuercomputer zeigen;
Fig. 6A-6C einen Satz von Flußdiagrammen zeigen, die das Analogeinganssignal-Auflösungsverfahren gemäß der vorliegenden Erfindung zeigen, wenn eine Anfangsarbitrierung in einer dreifach redundanten Ferncomputereinheit durchgeführt worden ist;
Fig. 7A-7C einen Satz von Flußdiagrammen zeigen, die das Digitaleingangssignalauflösungsverfahren gemäß der vorliegenden Erfindung zeigen, wenn eine Anfangsarbitrierung in einer dreifach redundanten Ferncomputereinheit durchgeführt worden ist;
Fig. 8A-8H einen Satz von Flußdiagrammen zeigen, die das Analogeingangssignalauflösungsverfahren gemäß der vorliegenden Erfindung zeigen, wenn die Anfangsarbitrierung noch nicht durchgeführt worden ist;
Fig. 9A-9E einen Satz von Flußdiagrammen zeigen, die das Digitaleingangssignalauflösungsverfahren gemäß der vorliegenden Erfindung zeigen, wenn die Anfangsarbitrierung noch nicht durchgeführt worden ist;
Fig. 10 ein Flußdiagramm ist, das die in Fig. 3 gezeigte AI/DI-Kopie-Routine zeigt; und
Fig. 11 ein Flußdiagramm der in Fig. 10 gezeigten DICOPY- Routine ist;

GENAUE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN

In Fig. 1 ist ein Blockschaltbild eines aktiv redundanten Prozeßsteuercomputersystems 10 gemäß der vorliegenden Erfindung gezeigt. Das System 10 enthält zwei aktiv redundante Prozeßsteuercomputer 12a-12b. Jeder der Prozeßsteuercomputer 12a-12b empfängt gemeinsame Eingangsdaten von einer oder mehreren Feldcomputereinheiten, wie z. B. den Feldcomputereinheiten 14a-14b. Diese Feldcomputereinheiten können entfernt von den aktiv redundanten Prozeßsteuercomputern 12a-12b angeordnet sein, wie mittels der Glasfaserkabel 16a-16d gezeigt ist. Hierzu beschreibt die obenerwähnte US-Patentanmeldung mit der laufenden Nr. 07/864.931, von Glaser u. a., die Kommunikation und die Steuerverbindungen zwischen zwei aktiv redundanten Prozeßsteuercomputern, wie z. B. den Prozeßsteuercomputern 12a-12b, sowie die Eingangs/Ausgangs-Vorrichtungen genauer, die direkt dem gesteuerten physikalischen Prozeß zugeordnet sind. Alternativ kann eine Lokalfeldinstrumentierung verwendet werden, um die Prozeßsteuercomputer 12a-12b direkter mit den Eingangssensoren wie z. B. dem Strömungsratensensor 18 und dem Temperatursensor 20 zu verbinden.
Obwohl die Redundanz der zwei aktiv operierenden Prozeßsteuercomputer gewisse Fehlertoleranzvorteile gegenüber einem einzelnen entscheidungsfällenden Prozeßsteuercomputer aufweist, ist zu beachten, daß die Prinzipien der vorliegenden Erfindung nicht auf eine Konfiguration mit zwei aktiv redundanten Prozeßsteuercomputern beschränkt ist. Es kann somit z. B. unter gewissen Umständen erwünscht sein, statt der in Fig. 1 gezeigten zwei Prozeßsteuercomputer 12a-12b drei Prozeßsteuercomputer zu verwenden.
In der vorliegenden Ausführungsform operieren die Prozeßsteuercomputer 12a-12b vorzugsweise gleichzeitig mit allen Signalen, die von einer oder mehreren Feldcomputereinheiten gesendet werden. Mit anderen Worten, jeder dieser Prozeßsteuercomputer 12a-12b kann auf der Grundlage der von diesen redundanten Computern vom Feld empfangenen Daten unabhängig Entscheidungen fällen. Die von den Prozeßsteuercomputern 12a-12b gefällten Entscheidungen bestimmen die Ausgangssignalwerte, die schließlich an spezielle Ausgangsvorrichtungen (z. B. Ventile, Pumpenmotoren und Reaktorheizvorrichtungen) von den zugehörigen Feldcomputereinheiten ausgegeben werden. Hierzu ist in Fig. 1 eine Pumpe 22 gezeigt, um einen Typ von Ausgangsvorrichtung zu zeigen, der vom System 10 gesteuert werden kann.
Obwohl die Ausgangssignalwerte zwischen den zwei aktiv redundanten Prozeßsteuercomputern 12a-12b vereinbart werden können, ist klar, daß andernfalls zwei unabhängige Sätze von Ausgangssignalwerten an die Feldcomputereinheiten 14a-14b übermittelt werden können. Hierbei können die von einer Feldcomputereinheit empfangenen Eingangswerte arbitriert werden, wodurch es unnötig wird, die Ausgangswerte zu vereinbaren oder zu arbitrieren. Dies liegt daran, daß dann beide Prozeßsteuercomputer 12a-12b mit dem gleichen Prozeßsteuerprogramm und mit dem gleichen Satz arbitrierter Eingangswerte arbeiten.
Um den Eingangssignalarbitrierungs- oder Vereinbarungsprozeß zu erleichtern, ist zwischen den Prozeßsteuercomputern 12a-12b eine Parallelkommunikationsverbindung 24 vorgesehen. Die Parallelkommunikationsverbindung 24 wird als "Haupt"-Verbindung bezeichnet, da sie eine direkte Übertragung von Daten und Zeitsteuersignalen zwischen den Prozeßsteuercomputern ermöglicht. Es ist ferner zu beachten, daß der linke Prozeßsteuercomputer 12a als "Hund" bezeichnet wird, während der rechte Prozeßsteuercomputer 12b als "Fuchs" bezeichnet wird. Es gibt logische Zuweisungen für alternative Betriebsmodi der Prozeßsteuercomputer 12a-12b.
Obwohl jeder der Prozeßsteuercomputer 12a-12b unabhängige Entscheidungen fällt, die der Arbitrierung unterworfen werden können, hat der Prozeßsteuercomputer, der sich momentan im Fuchsmodus befindet, die Fähigkeit, den im Hundmodus befindlichen Prozeßsteuercomputer zu einem nachfolgenden Schritt in einer Sequenz von Schritten zu bewegen, die der Operation eines Herstellungsprozesses zugeordnet sind, um die kooperativen Bemühungen der zwei Prozeßsteuercomputer zueinander synchron zu halten. Außerdem sendet der Prozeßsteuercomputer im Fuchsmodus zu Beginn seines Prozeßsteuerprogrammzyklus (z. B. eine Ein- Sekunden-Periode) ein Zeitgebersignal zum Prozeßsteuercomputer im Hundmodus, so daß der Prozeßsteuercomputer im Hundmodus erkennt, daß er ebenfalls einen neuen Prozeßsteuerprogrammzyklus beginnen soll. Da die Prozeßsteuercomputer 12a-12b unter ihren eigenen Taktoszillatoren operieren, trägt die Erfassung und Interpretation dieses Programmzykluszeitgebersignals durch den Prozeßsteuercomputer im Hundmodus dazu bei, periodisch diese Prozeßsteuercomputer zueinander synchron zu halten. Es ist jedoch zu beachten, daß der Programmzyklus des Prozeßsteuercomputers im Hundmodus typischerweise dem Programmzyklus des Prozeßsteuercomputers im Fuchsmodus um die Zeitperiode verzögert folgt, die erforderlich ist, um das Programmzykluszeitgebersignal zu senden und anschließend zu erfassen (z. B. 20 Mikrosekunden bis 1-2 Millisekunden).
Für den Fall, daß die Prozeßsteuercomputer 12a-12b vorübergehend nicht fähig sind, über die Hauptverbindung 24 zu kommunizieren, setzt jeder dieser Prozeßsteuercomputer seine Operationen in einem Modus fort, der annimmt, daß sie alleine operieren. Wie in Verbindung mit Fig. 2 genauer beschrieben wird, enthält jeder der Prozeßsteuercomputer 12a-12b eine Verbindungsschaltung zum Steuern der bidirektionalen Signalkommunikation zwischen diesen Prozeßsteuercomputern. Entsprechend zeigt Fig. 1 eine Verbindungsschaltung 24a, die im Prozeßsteuercomputer 12a enthalten ist oder anderweitig mit diesem verbunden ist, sowie eine Verbindungsschaltung 24b, die im Prozeßsteuercomputer 12b enthalten ist. Da diese Verbindungsschaltungen vorzugsweise identisch konstruiert sind, werden die Verbindungsschaltungen 24a-24b hier manchmal allgemein als Verbindungsschaltung 24 bezeichnet. Dieselbe Bezeichnungsweise wird hier im allgemeinen auch verwendet, um andere vorzugsweise identische Komponenten im aktiv redundanten Prozeßsteuersystem 10 zu bezeichnen.
Fig. 1 zeigt ferner, daß jeder der Prozeßsteuercomputer 12a-12b eine Zentraleinheit 26 enthält. In der vorliegenden Ausführungsform liegt der Zentraleinheit 26 vorzugsweise eine Harvard-Architektur zugrunde, da diese Architektur ermöglicht, sowohl einen Opcode-Befehl als auch die Operandendaten für diesen Befehl im gleichen Taktzyklus zu holen. Dies liegt daran, daß ein Computer auf der Grundlage der Harvard-Architektur physikalisch getrennte Befehls- und Datenspeicher besitzt und jeder dieser Speicher seine eigenen Adreß- und Datenleitungen zur Zentraleinheit besitzt. Im Gegensatz dazu sind bei Computern auf der Grundlage der von-Neumann-Architektur typischerweise mehrere Computertaktzyklen erforderlich, um einen Befehl zu holen, zu decodieren und auszuführen.
Jeder der Prozeßsteuercomputer 12a-12b enthält eine Netzsteuervorrichtung 28, um die Kommunikation mit den Feldcomputereinheiten 14a-14b zu erleichtern. Jede Netzsteuervorrichtung 28 ist ihrerseits über Glasfaserkabel 32-34 mit einer oder mehreren Aufschlüsselungsschaltungen 30 verbunden. Die Aufschlüsselungsschaltungen 30 leiten Eingangssignale von den Feldcomputereinheiten 14a-14b zur Netzsteuervorrichtung 28 weiter. In ähnlicher Weise leiten die Aufschlüsselungsschaltungen 30 Ausgangssignale von der Netzsteuervorrichtung 28 zu den geeigneten Feldcomputereinheiten 14a-14b weiter. Im Fall eines großen Prozeßsteuersystems 10, das viele Feldcomputereinheiten 14 besitzt, ist zu beachten, daß mehrere Aufschlüsselungsschaltungen 30 in Serie geschaltet sein können, um einen Kommunikationsring um die Netzsteuervorrichtung 28 zu bilden. Außerdem kann ferner eine zweite Ebene von Aufschlüsselungsschaltungen 30 mit den den Kommunikationsring bildenden Aufschlüsselungsschaltungen verbunden sein, um ferner eine bidirektionale Signalkommunikation zwischen den Prozeßsteuercomputern 12a-12b und allen Feldcomputereinheiten 14, die im System 10 benötigt werden, weiter zu verteilen. Ferner ist zu beachten, daß die Netzsteuervorrichtung 28 vorzugsweise fähig ist, eines der Glasfaserkabel 32-34 zu verwenden, um die bidirektionale Kommunikation mit den Aufschlüsselungsschaltungen 30 auf der Kommunikationsringebene zu führen.
Wie in Fig. 1 gezeigt, ist die Aufschlüsselungsschaltung 30a vorzugsweise sowohl mit der linken Computerschaltung 36a der Feldcomputereinheit 14a als auch mit der linken Computerschaltung 36b der Feldcomputereinheit 14b verbunden. In ähnlicher Weise ist die Aufschlüsselungsschaltung 30b vorzugsweise sowohl mit der rechten Computerschaltung 40a der Feldcomputereinheit 14a als auch mit der rechten Computerschaltung 40b der Feldcomputereinheit 14b verbunden. Auf diese Weise empfängt der linke Prozeßsteuercomputer 12a die Eingangssignale von allen linken Computerschaltungen 36 in den Feldcomputereinheiten 14, während der rechte Prozeßsteuercomputer 12b die Eingangssignale von allen rechten Computerschaltungen 40 in den Feldcomputereinheiten empfängt.
Dementsprechend ist zu beachten, daß zwei separate Kommunikationsnetze auf Glasfaserbasis zwischen den Prozeßsteuercomputern 12a-12b und den Feldcomputereinheiten 14 vorgesehen sind, obwohl jeder der Prozeßsteuercomputer mit allen Feldcomputereinheiten verbunden ist.
Während die mittleren Computerschaltungen 38a-38b der Feldcomputereinheiten 14 nicht direkt mit einem der Prozeßsteuercomputer 12a-12b kommunizieren, kommunizieren die mittleren Computerschaltungen 38 direkt mit den linken und rechten Computerschaltungen in ihren entsprechenden Feldcomputereinheiten. Außerdem ist für den Fall, daß drei Prozeßsteuercomputer 12 verwendet werden sollen, zu beachten, daß die mittleren Computerschaltungen 38 direkt mit diesem dritten Prozeßsteuercomputer kommunizieren können. Wie in Fig. 1 gezeigt, empfangen die mittleren Computerschaltungen 38 alle entsprechenden Eingangssignale, die die linken und rechten Computerschaltungen von den verschiedenen Sensoren wie z. B. dem Strömungsratensensor 18 und dem Temperatursensor 20 empfangen. In ähnlicher Weise sind die mittleren Computerschaltungen ferner mit allen Ausgangsvorrichtungen verbunden, mit denen die linken und rechten Computerschaltungen verbunden sind, wie z. B. der Pumpe 22.
Diese Eingangs- und Ausgangsverbindung wird über eine oder mehrere Eingangsschaltungen, wie z. B. die Eingangsschaltung 42a, und eine oder mehrere Ausgangsschaltungen, wie z. B. die Ausgangsschaltung 43a, bewerkstelligt. Hierbei enthält jede der linken, rechten und mittleren Computerschaltungen entsprechende Eingangs- und Ausgangsschaltungen. Auf diese Weise kann jede der linken, rechten und mittleren Computerschaltungen in der Feldcomputereinheit 14 die Anfangseingangssignalarbitrierung und die endgültige Ausgangsarbitrierung durchführen. Zum Beispiel wird das Eingangssignal vom Strömungsratensensor 18 von jeder der entsprechenden Eingangsschaltungen, wie z. B. der Eingangsschaltung 42a, verarbeitet. Anschließend tauschen die linken, rechten und mittleren Computerschaltungen die entsprechenden Strömungsrateneingangssignale ihrerseits über serielle Kommunikationsleitungen aus. Jede der linken, rechten und mittleren Computerschaltungen fällt anschließend unabhängige Entscheidungen über den Wert des Strömungsrateneingangssignals. Schließlich sendet die linke Computerschaltung 36a ihren Strömungsratenwert zum linken Prozeßsteuercomputer 12a, während die rechte Computerschaltung 40a ihren Strömungsratenwert zum rechten Prozeßsteuercomputer 12b sendet.
Obwohl die linken und rechten Computerschaltungen vorzugsweise einen Anfangsarbitrierungsprozeß durchführen, ist zu beachten, daß diese Computerschaltungen möglicherweise zu unterschiedlichen Ergebnissen kommen können. Solche Differenzen können entstehen durch die Operation der entsprechenden Eingangsschaltungen oder durch eine vorübergehende Unfähigkeit der Computerschaltungen in der Feldcomputereinheit 14, miteinander zu kommunizieren. Außerdem kann ein Fehler auch durch die Operation einer oder mehrerer in der Feldcomputereinheit 14 enthaltenen Computerschaltungen entstehen. Obwohl vorzugsweise alle linken, rechten und mittleren Computerschaltungen Daten von jedem Eingangssensor empfangen, ist es ferner möglich, das separate, jedoch entsprechende Sensoren für jede dieser Computerschaltungen vorgesehen sind, um einen beliebigen gegebenen Eingangsparameter zu messen. In einem solchen Fall können die Sensoren selbst unterschiedliche Eingangswerte erzeugen, obwohl sie die gleichen physikalischen Phänomene beobachten sollen. Dementsprechend ist zu beachten, daß der linke Prozeßsteuercomputer 12a und der rechte Prozeßsteuercomputer 12b unterschiedliche Werte für entsprechende Eingangssignale empfangen können, wie z. B. die Werte für die entsprechenden Strömungsratensignale.
Obwohl die Prozeßsteuercomputer 12a-12b alle ihre Eingangssignale von einer oder mehreren Feldcomputereinheiten empfangen können, können sie ferner Eingangssignale von direkt angeschlossenen Eingangsschaltungsplatinen empfangen, entweder als Alternative zu den Feldcomputereinheiten 14 oder zusätzlich zu den von den Feldcomputereinheiten empfangenen Eingangssignalen. Daher ist z. B. der Prozeßsteuercomputer 12a so dargestellt, daß er eine Eingangsschaltungsplatine 44a und eine Ausgangsschaltungsplatine 45a enthält. Obwohl die Eingangsschaltungsplatine 42a in der Feldcomputereinheit 14a verwendet werden kann, um analog Eingangssignale zu empfangen, kann die Eingangsschaltungsplatine 44a verwendet werden, um Digitaleingangssignale zu empfangen. Es ist jedoch zu beachten, daß die Feldcomputereinheiten 14a-14b und die Prozeßsteuercomputer 12a-12b sowohl mit analogen als auch digitalen Eingangsschaltungsplatinen sowie mit analogen und digitalen Ausgangsschaltungsplatinen versehen sein können.
Jeder der Prozeßsteuercomputer 12a-12b enthält ferner eine IFS-Schaltung 46, um die Kommunikation mit einem intelligenten Vorfeldkommunikationssystem 48 zu erleichtern. Das Vorfeldkommunikationssystem 48 schafft eine intelligente Schnittstelle zwischen den Prozeßsteuercomputern 12a-12b und einem anlageweiten oder lokalen Netz 50. Mit anderen Worten, das Vorfeldkommunikationssystem 48 bietet einen Weg zur schnellen Übertragung von Eingangs- und/oder Ausgangsdaten von den Prozeßsteuercomputern 12a-12b zu einem oder mehreren Netzobjekten, wie z. B. dem Operator-Arbeitsplatzrechner 52. In ähnlicher Weise ermöglicht das Vorfeldkommunikationssystem 48 einem Operator, Befehlssignale zu einem oder zu beiden Prozeßsteuercomputern 12a-12b zu senden.
Das Vorfeldkommunikationssystem 48 enthält die IFS-Schaltungen 46a-46b, eine IFQ-Schaltung 54 sowie einen Vorfeldcomputer 56. Die IFS-Schaltung 46 schafft eine Schnittstelle zum "Tarn"-Anschluß eines im Prozeßsteuercomputer 12 enthaltenen Dual-Port-Datenspeichers, während die IFQ-Schaltung 54 eine Schnittstelle zum Q-Bus des Vorfeldcomputers 56 schafft. In der hier offenbarten Ausführungsform ist der Vorfeldcomputer 56 vorzugsweise ein Computer MICROVAX 3400, der das Echtzeit-ELN-Betriebssystem der Digital Equipment Corporation verwendet. Das Vorfeldkommunikationssystem 48 bietet ferner eine Glasfaserkommunikationsverbindung zwischen den IFS-Schaltungen 46a-46b und der IFQ-Schaltung 54. Hierbei wird wenigstens eine Glasfaser 58a verwendet, um eine Signalkommunikation von der IFS-Schaltung 46a zur IFQ-Schaltung 54 zu ermöglichen, während eine weitere Glasfaser 60a verwendet wird, um die Signalkommunikation von der IFQ-Schaltung zu dieser IFS-Schaltung zu ermöglichen. Es ist ferner zu beachten, daß im Vorfeldkommunikationssystem 48 Redundanz vorgesehen sein kann, indem eine zusätzliche Kombination aus IFQ-Schaltung 54 und Vorfeldcomputer 56 vorgesehen wird. Eine genauere Beschreibung des Vorfeldkommunikationssystems 48 ist zu finden in der US-Patentanmeldung mit der laufenden Nr. 07/898.923 von de Bruijn, eingereicht am 12. Juni 1992, mit dem Titel "Secure Front End Communication System an Method for Process Control Computers". Diese Patentanmeldung ist hiermit durch Literaturhinweis eingefügt.
In Fig. 2 ist ein Blockschaltbild der Verbindungsschaltung 24 gezeigt. Die Verbindungsschaltung 24 ist an einem Ende mit der Busstruktur 62 des Prozeßsteuercomputers 12 verbunden, während sie am anderen Ende mit einem Bandverbinder 64 verbunden ist. An dieser Stelle ist zu beachten, daß an jedem der Prozeßsteuercomputer 12a-12b zwei identische Verbindungsschaltungen 24 vorgesehen sein können, um die Hauptverbindung zwischen den Prozeßsteuercomputern mit Redundanz auszustatten.
Die Verbindungsschaltung 24 enthält einen Block 66 mit der Bezeichnung "bidirektionale Puffer", der mit einem 16-Bit-Datenbus 68 des Prozeßsteuercomputers 12 verbunden ist. In einer Ausführungsform gemäß der vorliegenden Erfindung können die bidirektionalen Puffer 66 zwei 8-Bit- Puffer (74ALS640) enthalten, die Daten vom Datenbus 68 empfangen und auf diesen senden können. Die Verbindungsschaltung 24 enthält ferner eine Steuerschaltung 70, die mit einem Satz von Steuerleitungen 72 vom Prozeßsteuercomputer 12 verbunden ist. Hierbei kann die Steuerschaltung 70 eine programmierbare Logikmatrix "PAL" enthalten (22V10). Die Steuerschaltung 70 wird verwendet, um die auf den Steuerleitungen 72 übertragenen Signale zu decodieren, um selektiv auf eine oder mehrere der anderen in der Verbindungsschaltung 24 enthaltenen Schaltungen zuzugreifen. Zum Beispiel sendet die Steuerschaltung 70 ein Freigabesignal und ein Eingangs/Ausgangs-Signal zu den bidirektionalen Puffern 66, wenn Daten über den Datenbus 68 gesendet oder empfangen werden sollen.
Die Verbindungsschaltung 24 enthält ferner einen Satz von Ausgangspuffern 74 und einen Satz von Eingangspuffern 76. Die Ausgangspuffer 74 können drei Achtfach- Zwischenspeicher (74ALS576) enthalten, während die Eingangspuffer drei Achtfach-Dreizustands-Puffer (74HC540) enthalten können. Zwei der Zwischenspeicher der Ausgangspuffer 74 werden verwendet, um einen Satz von 16-Bit-Ausgangsdatenleitungen zum Bandverbinder 64 zur Verfügung zu stellen, während der restliche Zwischenspeicher verwendet wird, um einen Satz von 8-Bit-Code-Leitungen zum Bandverbinder zur Verfügung zu stellen. In ähnlicher Weise werden zwei der Eingangspuffer 76 verwendet, um einen Satz von 16-Bit- Eingangsdatenleitungen vom Bandverbinder 64 zur Verfügung zu stellen, während der restliche Puffer verwendet wird, um einen Satz von 8-Bit-Code-Leitungen vom Bandverbinder zur Verfügung zu stellen. Die Verbindungsschaltung 24 kann ferner eine Rückkopplungsschaltung 78 enthalten, die zwischen den Eingangs-Daten/Code-Leitungen 80 und den Ausgangs-Daten/Code-Leitungen 82 angeschlossen ist. Die Rückkopplungsschaltung schafft einen Pfad zum Testen der Funktionalität der Verbindungsschaltung 24. Die Rückkopplungsschaltung 78 kann einen Satz von drei Achtfach-Dreizustands-Puffern (74HC541) enthalten.
Obwohl die Rückkopplungsschaltung 78 ferner eine zusätzliche Leitung zum Senden eines Unterbrechungssignals zur Zentraleinheit 26 des Prozeßsteuercomputers 12 enthält, ist die Verwendung von Unterbrechungssignalen über die Hauptverbindung gemäß dem Verfahren der vorliegenden Erfindung nicht erforderlich. Hierbei enthält jeder der Prozeßsteuercomputer 12a-12b vorzugsweise einen präzisen, thermostabilisierten, gesteuerten Oszillator als Quelle der genauen Taktfrequenzsignale für mehrere unterschiedliche Zeitbereiche. Zum Beispiel wird der Oszillator verwendet, um einen 12-Bit-Aufwärtszähler zu inkrementieren, der einen Echtzeittakt "RTC" erzeugt. Wenn der RTC ausläuft, wird ein Unterbrechungssignal erzeugt, um einen HZ1200-Zeitbereich zu erzeugen (d. h. eine Unterbrechung nach jeweils 0,83 Millisekunden). Ferner ist eine HZ1200- Routine vorgesehen, um den RTC auf die Anzahl von Befehlszyklen einzustellen, die zum Erzeugen der nächsten Hz1200-Unterbrechung erforderlich sind. Genauer wird der als INTCYC bezeichnete Wert eines Zählers zum aktuellen Wert des RTC-Zählers addiert, um die Unterbrechungslatenzzeit einzustellen. Als nächstes prüft die HZz1200-Routine den Wert eines mit CC300 bezeichneten Zählers, um zu ermitteln, ob der Zeitpunkt zum Ausführen einer Hz300-Unterbrechungsroutine gekommen ist.
Um eine Phasenverriegelung im Hz300-Zeitbereich zu schaffen, wird von einem Präzisionskristall ein 60Hz-Rechtecksignal erzeugt. Ein Übergang wird erfaßt durch Lesen eines Spannungskomparators, um eine 60Hz-Phasenverriegelung zu schaffen. Da ein 60Hz-Übergang bei jeder fünften Hz300-Unterbrechung erfaßt werden sollte, wird ein mit CYCLE bezeichneter Zähler gesetzt, um die Hz300-Unterbrechungsschleifen zu zählen. Eine mit LAST bezeichnete Speicherstelle wird verwendet, um den Bitwert des zuletzt erfaßten Hz300 der 60 Hz des Komparators zu halten. Immer wenn ein 60Hz-Übergang von Niedrigpegel zum Hochpegel erfaßt wird, wird der folgende Test durchgeführt. Wenn der 60Hz-Übergang erfaßt wird, während CYCLE gleich vier ist, wird der Wert von INTCYC um eins inkrementiert, da eine frühe Erfassung durchgeführt wurde. Wenn der 60Hz-Übergang detektiert wird, während CYCLE gleich fünf ist, stellt dies die Idealbedingung dar, wobei keine Taktsignalkorrektur durchgeführt wird. Wenn der 60Hz-Übergang erfaßt wird, wenn CYCLE gleich sechs ist, wird INTCYC um eins dekrementiert, da eine späte Erfassung stattgefunden hat. Nachdem irgendeine dieser drei Bedingungen erfüllt ist, wird CYCLE auf 0 gesetzt. Wenn ein 60Hz-Übergang erfaßt wird, während CYCLE irgendeinen anderen Wert aufweist, oder wenn der Übergang nicht erfaßt wird, wird keine Phasenverriegelung durchgeführt, bis die obenbeschriebene Prüfung zu einer Erfassung der zwei Idealbedingungen in einer Reihe führt.
Es ist jedoch zu beachten, daß die 60Hz-Phasenverriegelung in einem Prozeßsteuercomputer 12, der sich im Hundmodus befindet, nicht durchgeführt wird. Viel mehr wird für den INTCYC-Zähler ein fester Wert verwendet. Außerdem wird sowohl im Fuchs- als auch im Hund-Prozeßsteuercomputer durch Kippen eines mit PHZ bezeichneten Bits ein Pseudo-Hz150-Zeitbereich erzeugt. Wenn PHZ auf Niedrigpegel ist, oder Hz150, kippen beide Prozeßsteuercomputer 12a-12b eine SSTART-Leitung der Hauptverbindungscodeleitungen. Der Hund-Prozeßsteuercomputer (z. B. der Prozeßsteuercomputer 12a) liest sofort die SSTART-Leitung und führt Phasenkorrekturen am Hz150 durch, um auf die Frequenz des Fuchs-Prozeßsteuercomputers (z. B. des Prozeßsteuercomputers 12b) einzurasten. Diese Phasenkorrektur wird bewerkstelligt durch Ändern des aktuellen Werts im RTC-Zähler mit einem Zählerwert von ±64. Diese schnelle Einstellung wird bei jedem Hz150 entweder in positiver oder negativer Richtung durchgeführt, abhängig davon, ob der Hund dem Fuchs voreilt oder nacheilt.
Wenn ein Prozeßsteuercomputer zuerst gestartet wird, läuft er vorzugsweise im Hundmodus hoch und wartet auf ein Sekundenanfang-"BOS"-Signal, indem er ein FBOS-Bit auf den Hauptverbindungscodeleitungen überwacht. Dieses Bit wird zu Beginn einer Sekunde (d. h. eines neuen Prozeßsteuerzyklus) von beiden Prozeßsteuercomputern 12a-12b gekippt. Sobald das FBOS-Signal erfaßt wird, beginnt der Hund-Prozeßsteuercomputer mit dem Treiben seiner normalen Ein-Sekunden-Prozeßsteuerzeitleitung, um sich selbst auf den Fuchs-Prozeßsteuercomputer auszurichten. Wenn kein Fuchs-Prozeßsteuercomputer detektiert wird, wird nach einer geeigneten Zeitspanne (von z. B. 5 Sekunden) der Hund-Prozeßsteuercomputer in einen Betriebsmodus angehoben, indem angenommen wird, daß er momentan der einzige in Betrieb befindliche Prozeßsteuercomputer ist.
In Fig. 3 ist ein Flußdiagramm des Ablaufs der Programm- Tasks gezeigt, die im Hz1-Zeitbereich ausgeführt werden. Hierbei ist zu beachten, daß dieses Flußdiagramm nicht alle möglichen Tasks zeigt, die im Hz1-Zeitbereich ausgeführt werden können (z. B. Fahrdaten anzeigen). Vielmehr dient dieses Flußdiagramm dazu, einen allgemeinen überblick über den Ablauf der Tasks zu schaffen, die in den Prozeßsteuercomputern 12 programmiert sind. Zu Beginn eines Ein-Sekunden-Prozeßsteuerzyklus führt der Prozeßsteuercomputer 12 eine bidirektionale Kdmmunikation mit den Feldcomputereinheiten 14 über die Netzsteuervorrichtung 28 durch (Block 100). Genauer sendet der Prozeßsteuercomputer die geeigneten Ausgangssignale zu den Feldcomputereinheiten 14, die während des letzten Prozeßsteuerzyklus ermittelt worden sind (d. h. in der vorangehenden Sekunde). Anschließend fordert der Prozeßsteuercomputer die Feldcomputereinheiten 14 auf, ihre arbitrierten Eingangssignale für den aktuellen Prozeßsteuerzyklus zu senden.
Wie mit dem Block 102 allgemein gezeigt, können die Netzsteuervorrichtungen 28a-28b anschließend über eine serielle Glasfaserkommunikationsverbindung 35 (in Fig. 1 gezeigt) miteinander kommunizieren. Eine weitere serielle Kommunikationsverbindung kann verwendet werden, um z. B. Prozeßstatusdaten zu anderen Prozeßsteuercomputern zu übertragen. Obwohl diese Daten im allgemeinen genauso wie berechnete Werte behandelt werden, ist zu beachten, daß diese Daten auch als eine weitere Form von Eingangsdaten behandelt werden können, die einer Auflösung unterworfen werden, wie im folgenden ausgeführt wird.
Als nächstes liest der Prozeßsteuercomputer 12 die Eingangssignale von irgendwelchen Eingangsschaltungen, die direkt mit dem Prozeßsteuercomputer verbunden sind (Block 104). Unabhängig vom Ursprung der Eingangssignale ist zu beachten, daß die Eingangssignale im allgemeinen aus einem Satz analoger Eingangssignale "AIF", einem Satz digitaler Eingangssignale "DIF", einem Satz analoger Ausgangsverfolgungssignale "AOT" und einem Satz digitaler Ausgangsverfolgungssignale "DOT" bestehen. Die AIF- und DIF-Signale stellen die von den Feldinstrumenten empfangenen Eingangssignalwerte dar, wobei die AIF-Werte technische Einheiten sind. Die AOT- und DOT-Signale stellen Rückkopplungssignale dar, die verwendet werden, um die Ausgangssignale zu überprüfen, die zu den Ausgangsvorrichtungen (z. B. Pumpen, Ventile und Schalter) gesendet werden, die die Chemikalienproduktion oder den Herstellungsprozeß physikalisch steuern.
Unter der Annahme, daß der Prozeßsteuercomputer 12 eine oder mehrere Eingangs/Ausgangs-"E/A"-Schaltungsplatinen besitzt, die mit ihm verbunden sind (z. B. die Eingangsschaltung 44a), wird anschließend ein Test durchgeführt, um zu ermitteln, ob der Prozeßsteuercomputer mit diesen E/A-Schaltungen geeignet kommunizieren kann (Block 106). Anschließend werden die empfangenen Eingangssignale den programmierten Verarbeitungsschritten unterworfen, wie z. B. einer Linearisierung und einer Skalierung (Block 108). Als nächstes bereitet der Prozeßsteuercomputer 12 geeignete Gesundheits- und Wohlfahrtsberichte für die Eingangssignale auf (Block 110). Hierbei werden verschiedene Problembits geliefert, wie z. B. das Bit "BAIXL", um anzuzeigen, daß die Analogeingangsschaltungsplatine für den linken Prozeßsteuercomputer 12a außer Betrieb ist.
Der Prozeßsteuercomputer 12 führt anschließend einen Austausch der verarbeiteten Eingangssignale vom Feld über die Hauptverbindung durch, wobei die ausgetauschten Signale arbitriert/aufgelöst werden (Block 112). Dieses Verfahren des Signalaustauschs über die Hauptverbindung wird in Verbindung mit den Flußdiagrammen der Fig. 4A-4B beschrieben. Das Verfahren der Arbitrierung/Auflösung dieser Eingangssignale wird in Verbindung mit den Flußdiagrammen der Fig. 6A-9E beschrieben. Anschließend wird eine AI/DI-Kopie-Routine 114 ausgeführt, die in Verbindung mit den Fig. 10 und 11 beschrieben wird.
Sobald alle diese Prozeduren ausgeführt worden sind, durchläuft der Prozeßsteuercomputer 12 anschließend programmierte Sequenzen, die die erforderlichen Ausgangswerte aus den ausgetauschten und arbitrierten/aufgelösten Eingangswerten ermitteln (Block 116). Schließlich sendet der Prozeßsteuercomputer 12 die analogen Ausgangssignale "AO" und "DO", die für irgendwelche E/A-Schaltungen benötigt werden, welche direkt mit dem Prozeßsteuercomputer verbunden sind (z. B. die Ausgangsschaltung 45a). Zu diesem Zeitpunkt kann der Prozeßsteuercomputer irgendwelche restlichen Hz1-Tasks ausführen, die ansonsten nicht unbedingt innerhalb des Prozeßsteuerzyklus (z. B. eine Sekunde) ausgeführt oder abgeschlossen werden müssen. Zum Beispiel kann ein Prozeßsteuerprogramm von einem der Prozeßsteuercomputer 12a-12b aufgrund einer Anfrage zum anderen Prozeßsteuercomputer während der Zeitspanne übertragen werden, die eventuell im Prozeßsteuerzyklus übrigbleibt, um ein Laden eines Programms zu bewerkstelligen. Wie mit der Rückführungslinie 120 gezeigt, kehrt der Prozeßsteuercomputer anschließend zur Startposition zurück, um auf den Beginn des nächsten Prozeßsteuerzyklus zu warten.
In den Fig. 4A-4B und 5A-5B ist ein Satz von Flußdiagrammen gezeigt, die den wechselweisen Austausch entsprechender Eingangssignale durch die aktiv redundanten Prozeßsteuercomputer 12a-12b zeigen. Die Fig. 4A-4B stellen das Hauptverbindungsverfahren 122 dar, das vom Prozeßsteuercomputer verwendet wird, der sich derzeit im Hundmodus befindet (z. B. der Prozeßsteuercomputer 12a). In ähnlicher Weise stellen die Fig. 5A-5B das Hauptverbindungsverfahren 124 dar, das vom Prozeßsteuercomputer verwendet wird, der sich derzeit im Fuchsmodus befindet (z. B. der Prozeßsteuercomputer 12b). Dementsprechend sind die Fig. 4A-4B und 5A-5B allgemein Seite an Seite dargestellt, da diese Verfahren zeitlich und funktional zueinander in Beziehung stehen.
Der Hund-Prozeßsteuercomputer 12a beginnt den Hauptverbindungsaustausch durch Senden einer Verbindungsjobnummer auf den Datenleitungen der Ausgangs-Daten/Code-Leitungen 82 der Verbindungsschaltung 24 (Block 126). In einer Ausführungsform gemäß der vorliegenden Erfindung kann die Jobnummer verwendet werden, um die Startadresse eines Satzes von auszutauschenden Datenwörtern darzustellen. Auf diese Weise kann jeder der Prozeßsteuercomputer 12a-12b mit einer Verbindungsliste von zugehörigen Speicheradreßstellen in einer Datentabelle programmiert werden, die wechselweise ausgetauscht werden sollen.
Als nächstes setzt der Hund-Prozeßsteuercomputer 12a ein Startbit auf seiner "Sende"-Code-Leitung in den Ausgangs- Daten/Code-Leitungen 82, um den Fuchs-Prozeßsteuercomputer 12b wissen zu lassen, daß er bereit ist (Block 128). Aufgrund der engen Zeitbeziehung zwischen den Prozeßsteuercomputern 12a-12b, wie oben beschrieben, weiß der Fuchs-Prozeßsteuercomputer 12b, wann er beginnen soll, nach der Verbindungsjobnummer und nach dem Startbit vom Hund-Prozeßsteuercomputer 12a zu suchen (Raute 130). Sobald dieses Startbit empfangen worden ist, setzt der Fuchs-Prozeßsteuercomputer ebenfalls sein Startbit (Block 132). Der Hund-Prozeßsteuercomputer 12a sucht nach dem Startbit des Fuchses (Raute 134) und antwortet durch Löschen seines Startbits und wartet darauf, daß das Startbit des Fuchses gelöscht wird (Block 136).
Aufgrund der streng gesteuerten Zeitbeziehung des Hauptverbindungsverfahrens sendet der Fuchs-Prozeßsteuercomputer 12b inzwischen seine Verbindungsjobnummer zum Hund- Prozeßsteuercomputer (Block 138) und löscht sein Startbit (Block 140). Sobald diese zwei Schritte ausgeführt sind, beginnt der Fuchs-Prozeßsteuercomputer 12b den ersten Block bzw. das erste Bündel an Daten zum Hund-Prozeßsteuercomputer 12a zu senden (Block 142). In einer Ausführungsform gemäß der vorliegenden Erfindung kann dieses Datenbündel bis zu zehn 16-Bit-Datenwörter, ein Gültigkeitswort, das die Gültigkeit der zehn Datenwörter anzeigt, sowie eine Prüfsumme dieses gesendeten Datenbündels umfassen.
Der Hund-Prozeßsteuercomputer 12a erfaßt das Löschen des Startbit des Fuchses und beginnt sofort mit dem Empfangen der Verbindungsjobnummer des Fuchses und des oben dargestellten Datenbündels (Block 144). Der Hund-Prozeßsteuercomputer 12a berechnet anschließend seine eigene Prüfsumme für die vom Fuchs-Prozeßsteuercomputer 12b empfangenen Daten (Block 146). Anschließend sendet der Hund- Prozeßsteuercomputer 12a sein Datenbündel sofort zum Fuchs-Prozeßsteuercomputer 12b (der in Fig. 4B gezeigte Block 148). Dieses Datenbündel enthält bis zu zehn 16- Bit-Datenwörter, das Gültigkeitswort für die Gültigkeit dieser Daten, eine Prüfsumme für dieses Bündel an Hund- Daten sowie die Prüfsumme, die der Hund für das Datenbündel des Fuchses berechnet hat.
Der Fuchs-Prozeßsteuercomputer 12b empfängt das Datenbündel des Hundes (Block 150) und berechnet seine eigene Prüfsumme für die empfangenen Daten (Block 152). Der Fuchs-Prozeßsteuercomputer 12b sendet anschließend diese berechnete Prüfsumme zum Hund-Prozeßsteuercomputer 12a (Block 154). Nachdem der Hund-Prozeßsteuercomputer 12a sein Datenbündel gesendet hat, wartet er anschließend eine vorgegebene Zeitspanne, um die Prüfsumme zu empfangen, die der Fuchs für das Datenbündel des Hundes berechnet hat (Block 156). Hierbei ist zu beachten, daß diese Zeitspanne sowie andere geeignete Wartezeiten im Hauptverbindungsverfahren sich auf die Anzahl von Zentraleinheitsbefehlen beziehen können, die zum Durchführen dieser Schritte erforderlich sind.
Wie in den Fig. 4B und 5B gezeigt, führen beide Prozeßsteuercomputer 12a-12b anschließend eine Serie von Vergleichen für den resultierenden Datenaustausch durch (Blöcke 158-160). Diese Vergleiche umfassen (a) einen Vergleich der Verbindungsjobnummern, (b) einen Vergleich der mit dem Datenbündel des Fuchses gesendeten Prüfsumme mit der Prüfsumme, die der Hund für diese Daten berechnet hat, sowie (c) einen Vergleich der mit dem Datenbündel des Hundes gesendeten Prüfsumme mit der Prüfsumme, die der Fuchs für diese Daten berechnet hat. Unter der Annahme, daß alle diese Vergleiche positiv ausfallen, wird der wechselseitige Austausch als erfolgreich bewertet (Raute 162), woraufhin der Hund-Prozeßsteuercomputer 12a einen weiteren Hauptverbindungsaustausch mit der nächsten Verbindungsjobnummer beginnt (Block 164). Wenn der Austausch als nicht erfolgreich bewertet wird, beginnt der Hund-Prozeßsteuercomputer anschließend einen weiteren Hauptverbindungsaustausch mit derselben Verbindungsjobnummer, die im nicht erfolgreichen Austausch verwendet worden ist (Block 166). Auf diese Weise versucht der Hund-Prozeßsteuercomputer 12a denselben Hauptverbindungsaustausch zu wiederholen, bis er erfolgreich ist, eine vorgegebene Anzahl von Versuchen fehlgeschlagen ist oder die für den Hauptverbindungsaustausch veranschlagte Zeitspanne abgelaufen ist, je nachdem was zuerst eintritt. Eine ähnliche Prozedur wird auch vom Fuchs-Prozeßsteuercomputer 12b verwendet.
Aus dem obenerwähnten wird deutlich, daß die Möglichkeit besteht, daß der Hund-Prozeßsteuercomputer 12a feststellt, daß die Verbindung erfolgreich war, jedoch der Fuchs-Prozeßsteuercomputer 12b feststellt, daß die Verbindung nicht erfolgreich war. In einem solchen Fall sendet der Hund die nächste Verbindungsjobnummer, während der Fuchs die letzte Verbindungsjobnummer sendet. Aufgrund der Geschwindigkeit, mit der der Hauptverbindungsaustausch durchgeführt wird, werden die Vergleiche zwischen den Verbindungsjobnummern vorzugsweise durchgeführt, nachdem die Daten ausgetauscht worden sind. Dementsprechend detektiert der Hund-Prozeßsteuercomputer 12a nicht, daß der Fuchs ein Datenbündel vom vorangehenden Austausch gesendet hat, bis er das nächste Datenbündel sendet. Als Antwort auf die Fehlanpassung der Verbindungsjobnummern kann der Hund-Prozeßsteuercomputer 12a den Hauptverbindungsaustausch mit der vorangehenden Verbindungsjobnummer wiederholen, so daß der Fuchs-Prozeßsteuercomputer 12b die Gelegenheit hat, dieses Datenbündel erfolgreich zu empfangen. Ansonsten dauert die Fehlanpassung für den Rest dieses bestimmten Prozeßsteuerzyklus an.
In den Fig. 6A-6C in ein Satz von Flußdiagrammen gezeigt, die das Analogeingangssignalauflösungsverfahren 200 gemäß der vorliegenden Erfindung zeigen, wenn eine Anfangsarbitrierung in einer dreifach redundanten Ferncomputereinheit 14 ausgeführt worden ist. Es ist zu beachten, daß das Auflösungsverfahren 200 (sowie alle anderen hier beschriebenen Auflösungsverfahren) von beiden Prozeßsteuercomputern 12a-12b unabhängig ausgeführt werden. Wie mit der Raute 202 gezeigt, ermittelt der Prozeßsteuercomputer 12 zuerst, ob irgendwelche Analogeingänge in einer Ferncomputereinheit 14 vorhanden sind. Hierbei ist zu beachten, daß viele der in diesen Flußdiagrammen verwendeten Akronyme oder Abkürzungen wie z. B. "AIRE", sich auf ein Bit beziehen, das bei Bedarf gesetzt oder gelöscht werden kann. Im Fall des AIRE-Bits wird es gesetzt ("Wahr"- Wert), wenn in einer Fern- oder Feldcomputereinheit 14 Analogeingänge vorhanden sind. Dementsprechend springt das Auflösungsverfahren dann, wenn das AIRE-Bit "falsch" ist, zum lokalen "AI"-Arbitrierungsverfahren, das in Verbindung mit den Fig. 8A-8H beschrieben wird.
Unter der Annahme, daß eine Ferncomputereinheit 14 so konfiguriert ist, daß sie Anfangsarbitrierungsanalogeingänge empfängt, fährt das Verfahren 200 anschließend fort, um zu ermitteln, ob ein Netzkommunikationsproblem für diese Ferncomputereinheit besteht, indem der Status des Bits "BPAI" geprüft wird (Raute 204). An dieser Verbindung wird ein Netzkommunikationsproblem wie das Äquivalent eines Platinenebenenproblems behandelt. Hierbei ist zu beachten, daß eine einzelne AI-Schaltungsplatine in einer Ferncomputereinheit 14 mehrere unterschiedliche Eingangssignale empfangen kann. Unter der Annahme, daß eine AI-Schaltungsplatine zehn AI-Signale empfängt, muß z. B. anschließend das Verfahren 200 zehnmal ausgeführt werden, einmal für jedes dieser Eingangssignale. Außerdem benachrichtigt die Ferncomputereinheit 14 vorzugsweise den Prozeßsteuercomputer 12, ob irgendwelche Probleme mit dieser bestimmten AI-Schaltungsplatine entdeckt wurden, wenn die Ferncomputereinheit ihre Eingangsdaten zum Prozeßsteuercomputer sendet. Das BPAI-Bit stellt einen solchen Gesundheits- und Wohlfahrts- oder Gültigkeitsindikator dar. Andere Indikatorbits zur Ermittlung der Datengültigkeit werden im folgenden beschrieben.
Unter der Annahme, daß das BPAI-Bit falsch war, wird anschließend das Vorhandensein eines Platinenebenenproblems (d. h. eines Netzkommunikationsproblems) für den benachbarten Prozeßsteuercomputer geprüft (Raute 206). Hierbei ist zu beachten, daß die Prozeßsteuercomputer 12a-12b als Folge des wechselseitigen Austauschs der Daten über die Hauptverbindung auf die Datengültigkeitsindikatoren der jeweils anderen zugreifen können. Unter der Annahme, daß ein Platinenebenenproblem im benachbarten Prozeßsteuercomputer nicht festgestellt wurde, wird geprüft, ob die zugehörigen Analogeingangsfeldwerte "AIF" dieselben sind (Raute 208). Da die Anfangsarbitrierung bereits in der Ferncomputereinheit durchgeführt worden sein sollte, sollte anschließend der vom Prozeßsteuercomputer 12a empfangene AIF-Wert mit dem vom Prozeßsteuercomputer 12b empfangenen AIF-Wert identisch sein.
Unter der Annahme, daß die AIF-Werte identisch sind, löscht anschließend der Prozeßsteuercomputer (der das Auflösungsverfahren 200 ausführt) das Analog-Hochpegel/Niedrigpegel-Auswahlbit "AIHLS" und das Analogeingang-Rechtsauswahlbit "AIRS" (Block 210). Wie aus der folgenden Beschreibung deutlich wird, wird das AIHLS-Bit verwendet, um den Prozeßsteuercomputer zu veranlassen, entweder den hohen oder den niedrigen AIF-Wert (oder einen positiven/negativen Vollausschlagwert "unter bestimmten Bedingungen" auszuwählen. Das AIRS-Bit wird verwendet, um anzuzeigen, daß der Prozeßsteuercomputer den AIF-Wert von entweder dem linken Prozeßsteuercomputer 12a oder vom rechten Prozeßsteuercomputer 12b ausgewählt wurde, wie es das Verfahren anweist.
Als nächstes wird der Status des Analogeingangsvergleichsbits "AIC" für dieses Eingangssignal geprüft (Raute 212). Das AIC-Bit wird in der Ferncomputereinheit 14 während deren Arbitrierungsprozeß gesetzt, wenn die Differenzen zwischen den entsprechenden Eingangssignalen eine vorgegebene Schwelle überschreiten. Wie im folgenden in Verbindung mit der Beschreibung der Fig. 8E deutlich wird, kann das AIC-Bit ferner im Prozeßsteuercomputer 12 für eine direkt angeschlossene AI-Schaltungsplatine gesetzt werden. Wenn das AIC-Bit gesetzt worden ist, setzt der Prozeßsteuercomputer 12 anschließend das Analogeingangsproblembit "AIP" (Block 214). Das AIP-Bit wird als Diagnosehilfe verwendet, um aufzuzeichnen, daß ein allgemeines Problem mit diesem bestimmten Analogeingangssignal, das vom Auflösungsverfahren 200 verarbeitet wird, aufgetreten ist. Das AIP-Bit kann ferner unter anderen Bedingungen gesetzt werden, wie im folgenden genauer beschrieben wird. Wenn das AIC-Bit gleich falsch ist, wird anschließend das AIP-Bit gelöscht (Block 216).
Als nächstes wird der Status des Analogeingang-Manuell- Bit "AIM" geprüft (Raute 218). Das AIM-Bit ist gleich wahr, wenn ein Operator des Systems 10 veranlaßt, daß ein bestimmter Wert für dieses Eingangssignal manuell gesetzt wird. Die Möglichkeit für einen Operator, einen bestimmten Wert für ein AI-Signal zu erzwingen, ist nützlich, wenn zum Beispiel gewünscht wird, einen der Prozeßsteuercomputer 12A-12B vorübergehend vom Netz zu nehmen. Wie im folgenden beschrieben wird, ermöglicht das Auflösungsverfahren 200, daß ermittelt wird, ob der ausgewählte AI- Wert vom linken oder rechten Prozeßsteuercomputer abgeleitet worden ist. Wenn der rechte Prozeßsteuercomputer 12b vom Netz genommen werden soll und einer oder mehrere AI-Werte von diesem Computer ausgewählt worden sind, kann somit ein Operator anschließend manuell veranlassen, daß der linke Prozeßsteuercomputer 12a diese bekannten Werte verwendet. Wenn das AIM-Bit nicht von einem Operator gesetzt worden ist (z. B. am Operator-Arbeitsplatzrechner 52 oder an einer Steuertafel am Prozeßsteuercomputer), dann ist der zuletzt für dieses Eingangssignal ausgewählte AI-Wert der AIF-Wert dieses Prozeßsteuercomputers (Block 220). Andernfalls wird das Auflösungsverfahren für dieses Eingangssignal beendet, da ein bestimmter AI-Wert manuell von einem Operator gesetzt worden ist.
Für den Fall, daß ein Platinenebenenproblem für diesen Prozeßsteuercomputer in der Raute 204 detektiert worden ist, wird anschließend das AIHLS-Bit gelöscht (Block 222). Trotzdem kann das AIHLS-Bit bei Bedarf später gesetzt werden. Anschließend springt das Verfahren 200 zur "Mein-Netzproblem-Routine" 224, wie in Fig. 6B gezeigt ist. In ähnlicher Weise wird dann, wenn ein Platinenebenenproblem im Nachbarprozeßsteuercomputer detektiert worden ist, anschließend das AIHLS-Bit gelöscht (Block 226), woraufhin das Verfahren zu einer anderen Stelle in der Routine 224 springt. Wenn keine Platinenebenenprobleme festgestellt wurden, jedoch die entsprechenden AIF-Werte nicht übereinstimmen (Raute 208), springt das Verfahren 200 anschließend zur "Differenz der AI's, jedoch keine Netzprobleme"-Routine 228, wie in Fig. 6C gezeigt ist.
Wie in Fig. 6B gezeigt, beginnt die Netzproblemroutine 224 mit der Überprüfung, ob der Nachbarprozeßsteuercomputer sich im "Task B"-Modus befindet (Raute 230). Task B ist ein Modus, in dem ein Prozeßsteuercomputer alle seine Normalfunktionen ausführt, mit der Ausnahme, daß seine Entscheidungen nicht verwendet werden. Dieser Modus wird z. B. verwendet, um ein neues Prozeßsteuerprogramm zu bewerten, bevor der Nachbarprozeßsteuercomputer erneut an das Netz genommen wird (d. h. aktiv den physikalischen Prozeß steuert). Mit anderen Worten, der Nachbarprozeßsteuercomputer führt das darin enthaltene Eingangssignalarbitrierungsverfahren durch und fällt Ausgangssignalentscheidungen, wobei jedoch diese Entscheidungen nicht verwendet werden. Wenn sich somit der Nachbarprozeßsteuercomputer im Modus Task B befindet, kann der vorliegende Prozeßsteuercomputer nicht den entsprechenden AI-Wert seines Nachbarn benutzen.
Unter der Annahme, daß sich der Nachbarprozeßsteuercomputer im Modus Task B befindet, wird überprüft, ob das AIP- Bit für dieses Eingangssignal im letzten Prozeßsteuerzyklus gesetzt worden ist (Raute 232). Wenn dieses AIP-Bit nicht gesetzt wurde, weiß der Prozeßsteuercomputer anschließend, daß im letzten Prozeßsteuerzyklus (z. B. in der letzten Sekunde) kein Problem detektiert wurde. Dementsprechend verwendet der Prozeßsteuercomputer 12 die folgende Fehlertoleranzantwort. Das AIP-Bit wird zuerst gesetzt, so daß ein Indikator eines Problems im aktuellen Prozeßsteuerzyklus für den nächsten Prozeßsteuerzyklus zur Verfügung steht (Block 234). Anschließend wird geprüft, ob ein AI-Wert manuell für dieses Eingangssignal ausgewählt worden ist (Raute 236). Wenn ein manuell ausgewählter Wert verwendet worden ist, wird anschließend die Routine 224 beendet, woraufhin der Prozeßsteuercomputer mit dem Auflösen des nächsten Analogeingangssignals fortfährt. Andernfalls wird der AI-Wert, der vom letzten Prozeßsteuerzyklus "AI(ALT)" ausgewählt (und gespeichert) worden ist, für diesen Prozeßsteuerzyklus verwendet (Block 238). Es ist somit zu beachten, daß das Verfahren gemäß der vorliegenden Erfindung für eine fehlertolerante Antwort sorgt, die auf den letzten gültigen AI-Wert für eine begrenzte Zeitperiode (z. B. einen Prozeßsteuerzyklus) zurückgreift.
Wenn das AIP-Bit vom letzten Prozeßsteuerzyklus gesetzt wurde (Raute 232), weiß der Prozeßsteuercomputer anschließend, daß ein Problem bezüglich dieses Eingangssignals während des letzten Prozeßsteuerzyklus detektiert wurde. In dieser Situation wird kein AIF-Wert verwendet, um den endgültigen AI-Wert auszuwählen. Dies gilt ebenfalls, wenn der Nachbarprozeßsteuercomputer sich nicht im Modus Task B befindet, sondern für diesen Nachbarn ein Platinenebenenproblem detektiert wurde (Raute 240). Es ist ferner zu beachten, daß das AIP-Bit gesetzt ist, wenn sich der Nachbarprozeßsteuercomputer nicht im Modus Task B befindet (Block 242), um zu ermöglichen, daß sich der Prozeßsteuercomputer für die Verwendung im nächsten Prozeßsteuerzyklus daran erinnert, daß bezüglich dieses Eingangssignals ein Problem detektiert wurde.
Wenn die Antwort entweder in der Raute 232 oder in der Raute 240 gleich ja ist, wird anschließend das AIHLS-Bit gesetzt (Block 244). Wenn das AIHLS-Bit gesetzt ist (d. h. gleich wahr ist), wird anschließend die Hoch/Niedrig-Auswahlprozedur aktiviert, unter der Annahme, daß das AIM-Bit nicht ebenfalls gesetzt worden ist (Raute 246). Hierbei wird der Status des Analogeingangauswahl-Hochpegelbits "AISH" geprüft (Raute 248). Wenn das AISH-Bit gleich wahr ist, wird anschließend der positive Vollausschlagwert "BFS" des Eingangssignals als endgültiger AI-Wert ausgewählt (Block 250). Ansonsten wird der negative Vollausschlagwert "NFS" dieses Eingangssignals als endgültiger AI-Wert ausgewählt (Block 252). Hierbei ist zu beachten, daß der NFS-Wert für einige Eingangssignale gleich 0 ist, während der NFS-Wert für andere Eingangssignale einen vorgegebenen negativen Wert besitzt.
Für den Fall, daß das BPAI-Bit gleich falsch war (Raute 240), wird anschließend ermittelt, ob dieser Prozeßsteuercomputer der linke Prozeßsteuercomputer 12a oder der rechte Prozeßsteuercomputer 12b ist (Raute 254). Wenn dieser Prozeßsteuercomputer der linke Prozeßsteuercomputer 12a ist, wird anschließend das Analogeingangs-Rechtsauswahl-Bit "AIRS" gesetzt (Block 256). Der Status dieses Bits zeigt dem System 10 und/oder dem Operator an, ob der endgültige AI-Wert für dieses Eingangssignal vom linken oder vom rechten Prozeßsteuercomputer abgeleitet wurde. In diesen besonderen Fall zeigt der "Wahr"-Zustand des AIRS-Bits an, daß der endgültige AI-Wert vom benachbarten/rechten Prozeßsteuercomputer 12b ausgewählt wurde (Block 258). Mit dieser aufgezeichneten Information kann der Operator eine informierte Entscheidung darüber fällen, auf welchen Wert der AI-Wert manuell gesetzt werden soll, wenn der rechte Prozeßsteuercomputer 12b vom Netz genommen werden soll. Wenn die Antwort in der Raute 254 ergibt, daß dieser Prozeßsteuercomputer der rechte Prozeßsteuercomputer 12b war, wird anschließend das AIRS-Bit gelöscht (Block 260), um anzuzeigen, daß der endgültige AI-Wert vom linken Prozeßsteuercomputer 12a ausgewählt wurde.
Wie mit dem Einsprungpunkt "2" gezeigt, wird das AIP-Bit gesetzt (Block 262), wenn der Nachbarprozeßsteuercomputer ein Platinenebenenproblem festgestellt hat. In einer solchen Situation wird die oben dargestellte Prozedur verwendet, um zu ermitteln, ob dies der linke oder der rechte Prozeßsteuercomputer ist, woraufhin der endgültige AI-Wert aus diesem Prozeßsteuercomputer ausgewählt wird (Block 264).
Wie in Fig. 6C gezeigt, wird die Routine 228 implementiert, wenn keine Platinenebenenprobleme entdeckt wurden, die AIF-Werte jedoch unterschiedlich sind. In diesem Fall ist unklar, welcher der AIF-Werte richtig sein kann. Dementsprechend werden die Bits AIC, AIP und AIHLS für dieses Eingangssignal gesetzt (Block 266). Das AIC-Bit wird am Prozeßsteuercomputer gesetzt, da eine Vergleichsdifferenz detektiert worden ist. Außerdem wird das AIP- Bit gesetzt, um das Vorhandensein eines Problems in diesem Prozeßsteuerzyklus aufzuzeichnen. Das AIHLS-Bit wird ebenfalls gesetzt, um ein Hoch/Niedrig-Auswahlkriterium zwischen den zwei AIF-Werten zur Verfügung zu stellen.
Als nächstes wird der Status des AISH-Bits geprüft (Raute 268). Unter der Annahme, daß das AISH-Bit gleich wahr ist, wird anschießend ermittelt, ob der AIF-Wert dieses Prozeßsteuercomputers höher oder niedriger ist als der AIF-Wert des benachbarten Prozeßsteuercomputers (Raute 270). Wenn die Antwort gleich ja ist, wird anschließend der endgültige AI-Wert der Mein-AIF-Wert sein (Block 272), wobei das AIRS-Bit nach Bedarf gesetzt oder gelöscht wird (Raute 274 und Blöcke 276-278). Wenn das AISH-Bit gleich falsch ist, wird anschließend ermittelt, ob der Nachbarprozeßsteuercomputer sich im Modus Task B befindet (Raute 280). Wenn sich der Nachbarprozeßsteuercomputer im Modus Task B befindet, wird anschließend der Mein-AIF-Wert ausgewählt, auch wenn dieser nicht der höhere der beiden AIF-Werte ist. Wenn sich der Nachbarprozeßsteuercomputer nicht im Modus Task B befindet, wird anschließend sein AIF-Wert ausgewählt (Block 282), wobei das AIRS-Bit nach Bedarf gesetzt oder gelöscht wird (Raute 284 und Blöcke 286-288).
Für den Fall, daß das AISH-Bit gleich falsch war (Raute 268), wird anschließend ein Vergleich durchgeführt, um zu ermitteln, welcher der zwei AIF-Werte der niedrigere ist (Raute 290). Anschließend antwortet der Prozeßsteuercomputer entsprechend, wie oben beschrieben worden ist. Es ist zu beachten, daß auch die geeigneten Überprüfungen durchgeführt werden, um zu ermitteln, ob der endgültige AI-Wert manuell ausgewählt worden ist (Rauten 292-296).
In den Fig. 7A-7C ist ein Satz von Flußdiagrammen gezeigt, die das Digitaleingangssignalauflösungsverfahren gemäß der vorliegenden Erfindung zeigen, wenn eine Anfangsarbitrierung in einer dreifach redundanten Ferncomputereinheit 14 durchgeführt worden ist. Hierbei ist zu beachten, daß das in Fig. 7A dargestellte Verfahren für digitale Eingangssignale im allgemeinen demjenigen folgt, das in Fig. 6A für analoge Eingangssignale dargestellt ist. In ähnlicher Weise folgt das in Fig. 7B dargestellte Verfahren im allgemeinen demjenigen, das in Fig. 6B dargestellt ist, während das in Fig. 7C gezeigte Verfahren im allgemeinen demjenigen folgt, das in Fig. 6C dargestellt ist. Der Buchstabe "A" ist jedoch durch den Buchstaben "D" ersetzt worden. Somit wird z. B. das Bit "DIE" verwendet, um zu ermitteln, ob ein Digitaleingangssignal vorhanden ist (Raute 298). In ähnlicher Weise wird das BPDI-Bit verwendet, um zu ermitteln, ob in der Digitaleingangsschaltungsplatine ein Platinenebenenproblem vorliegt (Raute 300), während das Bit DIP verwendet wird, um das Vorhandensein eines allgemeinen Digitaleingangsproblems für dieses Digitaleingangssignal zu ermitteln (Block 302) und der Ausdruck DIF sich auf den Digtialeingangsfeldwert bezieht (Block 304). Während jedoch ein AIF-Wert irgendwo zwischen seinen positiven und negativen Vollausschlagwerten schwanken kann, ist klar, daß der DIF-Wert entweder hoch/eins/wahr oder niedrig/null/falsch ist. Obwohl in Fig. 7A nicht gezeigt, ist ferner zu beachten, daß nach der Raute 298 geprüft wird, ob irgendeiner der vorhandenen Digitaleingänge von einer Ferncomputereinheit 14 abgeleitet wird. Wenn die Antwort gleich ja ist, fährt das Verfahren anschließend mit der Raute fort. Wenn jedoch die Antwort gleich nein ist, springt das Verfahren anschließend zu dem in den Fig. 9A-9E gezeigten lokalen Digitaleingangsauflösungsverfahren.
In den Fig. 8A-8H ist ein Satz von Flußdiagrammen gezeigt, die das Analogeingangssignalauflösungsverfahren 400 gemäß der vorliegenden Erfindung zeigen, wenn eine Anfangsarbitrierung noch nicht durchgeführt worden ist. Hierbei kann das Verfahren 400 als "lokales" Auflösungsverfahren bezeichnet werden, da dieses Verfahren verwendet wird, wenn das Analogeingangssignal von einer Analogeingangsschaltungsplatine stammt, die direkt mit dem Prozeßsteuercomputer 12 verbunden ist. Hierbei sollte daran erinnert werden, daß ein Prozeßsteuercomputer 12 sein Eingangssignal aus direkt angeschlossenen Eingangsschaltungsplatinen sowie aus einer Ferncomputereinheit 14 ableiten kann. Wenn Analogeingangssignale von beiden Quellen empfangen werden, ist zu beachten, daß beide Auflösungsverfahren 200 und 400 für ihre zugehörigen Eingangssignale implementiert sind.
Wenn das BPAI-Bit gleich falsch ist (Raute 402), springt das Verfahren zu der in Fig. 8F dargestellten Prozedur. Unter der Annahme, daß vom Nachbarprozeßsteuercomputer kein Platinenebenenproblem (d. h. kein Netzkommunikationsproblem) detektiert wird (Raute 404), werden anschließend die Größen der zwei AIF-Werte verglichen, um zu ermitteln, ob die Differenz zwischen diesen einen vorgegebenen Schwellenwert oder eine Toleranz überschreitet (Raute 406). In dieser bestimmten Ausführungsform wird ein Schwellenwert von 1,5 % des Wertebereichs verwendet. Es ist jedoch zu beachten, daß in der geeigneten Anwendung andere geeignete Schwellenwerte verwendet werden können. Wenn diese Schwelle nicht überschritten worden ist, springt das Verfahren 400 anschließend zu der in Fig. 8C dargestellten Prozedur.
Wie in Fig. 8C gezeigt, werden die Bits AIC und AIP gelöscht (Block 408), da für dieses Eingangssignal keine Probleme detektiert wurden. Anschließend wird jedoch das BAIXL-Bit geprüft (Raute 410). Das BAIXL-Bit ist gesetzt, wenn angezeigt wird, daß die linke Analogeingangsplatine außer Betrieb ist. Während die linke Analogeingangsschaltungsplatine in Betrieb sein kann, kann das Setzen des BAIXL-Bits verwendet werden, um anzuzeigen, daß eine Wartung erforderlich ist. Unter der Annahme, daß die linke Analogeingangsschaltungsplatine derzeit im Dienst ist, wird trotzdem ein Auswahlkriterium zwischen den zwei AIF-Werten verwendet, selbst wenn sie sich um weniger als 1,5 % des Wertebereichs unterscheiden. In dieser Ausführungsform verwendet das Auswahlkriterium den linken AIF- Wert (Raute 411). Wenn dieser Prozeßsteuercomputer der linke Prozeßsteuercomputer 12a ist, wird dementsprechend das AIRS-Bit gelöscht (Block 412) und dessen AIF-Wert für den endgültigen AI-Wert ausgewählt (Block 414), sofern nicht ein manuelles überschreiben verwendet worden ist (Raute 416). Wenn dieser Prozeßsteuercomputer der rechte Prozeßsteuercomputer 128 ist, wird in ähnlicher Weise der AIF-Wert vom benachbarten (d. h. linken) Prozeßsteuercomputer verwendet (Block 414), sofern sich dieser nicht im Modus Task B befindet (Raute 418).
Wenn der Nachbarprozeßsteuercomputer sich im Modus Task B befindet, wird anschließend der Status des BAIXR-Bits geprüft, um zu ermitteln, ob die benachbarte/rechte Analogeingangsschaltung außer Betrieb ist (Raute 420). Wenn das BAIXR-Bit gleich falsch ist, wird anschließend das AIRS-Bit gesetzt, um anzuzeigen, daß der rechte AIF- Wert ausgewählt wird (Block 422). Wie mit dem Block 424 gezeigt, ist jedoch der endgültige AI-Wert die arithmetische Summe des rechten AIF-Werts und des (±) AID-Werts. Hierbei ist der AID-Wert eine Funktion der Differenz zwischen dem linken AIF-Wert und dem rechten AIF-Wert während der letzten Prozeßsteuerzyklen. Dieses Summieren des ausgewählten Werts und des Differenzwerts wird verwendet, um einen Prozeßsprung zu vermeiden für den Fall, daß im letzten Prozeßsteuerzyklus der linke AIF-Wert verwendet wurde und für den aktuellen Prozeßsteuerzyklus der rechte AIF-Wert ausgewählt wurde. Dieselbe Prozedur wird ferner verwendet, wenn die linke Analogeingangsschaltungsplatine außer Betrieb ist (Raute 410) und dieser Prozeßsteuercomputer der linke Prozeßsteuercomputer 12a ist (Raute 426). Unter der Annahme, daß sich der benachbarte/rechte Prozeßsteuercomputer 12b nicht im Modus Task B befindet (Raute 428), ist der endgültige AI- Wert die Summe des benachbarten, rechten AIF-Werts und des AID-Werts (Block 430).
Wenn die Antwort auf irgendeine der Rauten 420, 428 und 432 positiv ist, fährt das Verfahren anschließend mit dem Punkt "8" in Fig. 8G fort. Dies liegt daran, daß einer der linken/rechten AIF-Werte als ausreichend zuverlässig betrachtet werden kann. Dementsprechend wird das AIHLS- Bit gesetzt (Block 434) und entweder der positive oder der negative Vollausschlagwert verwendet, in Abhängigkeit vom Status des AISH-Bits (Raute 436). Anschließend fährt das Auflösungsverfahren 400 mit dem Punkt "9" in Fig. 8H fort. Es ist ferner zu beachten, daß das Auflösungsverfahren ferner zum Punkt "9" der Fig. 8H springt, nachdem irgendeiner der in Fig. 8C gezeigten Blöcke 414, 416, 424 oder 430 ausgeführt worden ist.
Die in Fig. 8H dargestellte Prozedur wird verwendet, um den im nächsten Prozeßsteuerzyklus zu verwendenden AID- Wert zu ermitteln. Wenn eines der Bits BAIXL oder BAIXR gleich wahr ist (Rauten 438 und 440), wird anschließend der AID-Wert mit einer vorgegebenen Rate auf 0 heruntergeführt (Block 442). Es ergibt sich jedoch keine Änderung von AID, wenn beide linken/rechten Analogeingangsschaltungen in Betrieb sind und keine der Rauten 444/448 positiv beantwortet wird. Wenn die zwischen den beiden AIF-Werten vorhandene Differenz die vorgegebene Toleranz überschreitet (Raute 450), bleibt in ähnlicher Weise der AID-Wert derselbe. Wenn jedoch die zwischen den zwei AIF- Werten vorhandene Differenz unterhalb der vorgegebenen Toleranz liegt, wird anschließend eine geeignete Anpassung vorgenommen (Raute 452 und Blöcke 454-456). Wenn z. B. dieser Prozeßsteuercomputer der linke Prozeßsteuercomputer 12a ist, wird AID gleich Mein-AIF minus dem benachbarten AIF, was durch einen geeigneten Filter geschickt wird, um z. B. diese Differenzwerte über die letzten acht Sekunden zu mitteln.
In Fig. 8F wird das Auflösungsverfahren 400 ab dem Punkt weiter beschrieben, an dem beide BPAI-Bits falsch waren (Rauten 202-204), jedoch festgestellt wurde, daß der aktuelle AID-Wert die vorgegebene Toleranz überschreitet (Raute 406). Hierbei wird zuerst geprüft, ob dieser Analogeingangswert eine Ausnahme der normalen Analogeingangswerte ist. Mit anderen Worten, das Auflösungsverfahren 400 berücksichtigt eine Situation, in der bestimmte Typen von Eingangssensoren (z. B. Mündungsplattenströmungsmesser) empfindlicher sein können als andere Eingangssensoren. Wenn dieser Analogeingang eine Ausnahme ist, ist das AIX-Bit anschließend gleich wahr (Raute 458). Wie mit der Raute 460 gezeigt, kann dementsprechend ein Wert von 22 % des Wertebereichs als Grundlage verwendet werden, um zu ermitteln, ob das AIC-Bit gesetzt oder gelöscht werden soll. Wenn keiner der AIF-Werte diesen Ausnahmepegel überschritten hat (Rauten 460-462), wird anschließend das AIC-Bit gelöscht (Block 466), wobei das Auflösungsverfahren 400 zum Punkt "15" in Fig. 8B springt. Andernfalls springt das Auflösungsverfahren 400 zum Punkt "10" in Fig. 8B.
Für den Fall, daß dieser Prozeßsteuercomputer kein Platinenebenenproblem aufweist, jedoch der Nachbarprozeßsteuercomputer ein Platinenebenenproblem anzeigt (Raute 404 in Fig. 8F), wird anschließend der Status des AIP-Bits geprüft (Raute 466). Wenn das AIP-Bit gleich falsch ist, wird dieses AIP-Bit anschließend gesetzt (Block 468) und der endgültige AI-Wert vom letzten Prozeßsteuerzyklus verwendet (Block 470). Wenn jedoch das AIP-Bit gleich wahr ist, werden anschließend geprüft, ob dieser Prozeßsteuercomputer der linke Prozeßsteuercomputer 12a ist (Raute 472), und ob seine AI-Schaltungsplatine in Betrieb ist (Rauten 474-476). Unter der Annahme, daß seine AI- Schaltungsplatine in Betrieb ist, wird anschließend der AIF-Wert dieses Prozeßsteuercomputers ausgewählt, wenn er der linke Prozeßsteuercomputer ist (Block 478), oder sein AIF-Wert wird zum AID-Wert summiert, wenn er der rechte Prozeßsteuercomputer ist (Block 480).
Wie in Fig. 8B gezeigt, stellen die Einsprungpunkte "10" und "5" eine Situation dar, in der keiner der Prozeßsteuercomputer 12a-12b das Vorhandensein eines Platinenebenenproblems anzeigt, sich jedoch die zwei AIF-Werte ausreichend unterscheiden, so daß die Genauigkeit ihrer Werte fraglich sein kann. Wie aus einer Untersuchung der Fig. 8A und 8E deutlich wird, stellt außerdem der Einsprungpunkt "14" eine Situation dar, in der beide Prozeßsteuercomputer 12a-12b ein Platinenebenenproblem detektiert haben, jedoch sich die zwei entsprechenden AIF- Werte innerhalb der vorgegebenen Toleranz befinden. Wie mit der Raute 482 und den Blöcken 484-486 gezeigt, wird der endgültige AI-Wert vom letzten Prozeßsteuerzyklus verwendet, wenn AIP anzeigt, daß während dieses Prozeßsteuerzyklus kein Problem detektiert wurde. Wenn das AIP- Bit bereits gesetzt war, wird anschließend das Hoch/Niedrig-Auswahlkriterium verwendet (Block 488). Diese Prozedur folgt im allgemeinen derjenigen, die bereits in Verbindung mit Fig. 8C beschrieben worden ist. Es ist jedoch zu beachten, daß diese Figur in Fig. 8D unter den Bedingungen, die durch die Einsprungpunkte "12" und "13" dargestellt sind, fortgesetzt wird.
In Fig. 8A wird deutlich, daß die benachbarte AI-Schaltungsplatine sofort auf ein Platinenebenenproblem geprüft wird (Raute 490), wenn dieser Prozeßsteuercomputer ein Platinenebenenproblem für seine eigene AI-Schaltungsplatine detektiert hat (Raute 402). Unter der Annahme, daß für die benachbarte AI-Schaltungsplatine kein Platinenebenenproblem angezeigt wird, folgt die Antwort im allgemeinen derjenigen, die in Verbindung mit Fig. 8F beschrieben worden ist, wenn die Antwort auf die Raute 404 positiv ist. Für den Fall, daß beide entsprechenden AI- Schaltungsplatinen ein Platinenebenenproblem haben, fährt das Auflösungsverfahren anschließend mit dem Einsprungpunkt "6" in Fig. 8E fort.
Wie mit der in Fig. 6E dargestellten Prozedur gezeigt, hängt die Antwort auf diese Fehlerbedingung von der Größe der Differenz zwischen den entsprechenden AIF-Werten ab (Raute 492). Wenn die vorliegende Differenz innerhalb der vorgegebenen Toleranz liegt, wird anschließend das Hoch/Niedrig-Auswahlkriterium verwendet (Punkt "14"), falls im vorangehenden Prozeßsteuerzyklus ein Problem detektiert wurde. Wenn jedoch diese Toleranz überschritten wurde, wird anschließend die Positiv/Negativ-Vollausschlagauswahlprozedur verwendet (Punkt "8"), sofern für diesen Analogeingang im vorangehenden Prozeßsteuerzyklus kein Problem detektiert wurde (Raute 494).
In den Fig. 9A-9E ist ein Satz von Flußdiagrammen gezeigt, die das Digitaleingangssignalauflösungsverfahren 500 gemäß der vorliegenden Erfindung zeigen, wenn eine Anfangsarbitrierung bereits durchgeführt worden ist. Hinsichtlich der dargestellten genauen Beschreibung ist jedoch eine solche Beschreibung in Verbindung mit diesen Flußdiagrammen nicht erforderlich. Wenn z. B. eine oder beide der direkt angeschlossenen digitalen Eingangsschaltungsplatinen "DI" ein Platinenebenenproblem aufweisen (Rauten 502-504), wird somit der endgültige DI-Wert aus dem vorangehenden Prozeßsteuerzyklus ausgewählt, falls das DIP-Bit für dieses Eingangssignal gleich falsch ist (Raute 506 und Blöcke 508-510). Wie in den vorangehenden Fällen wird jedoch diese Auswahl überschrieben, wenn eine manuelle Auswahl verwendet wurde (Raute 512).
In Fig. 10 ist ein Flußdiagramm gezeigt, das die in Fig. 3 gezeigte AI/DI-Kopie-Routine 114 darstellt. Diese Routine dient zum Schaffen eines Auflösungsverfahrens, wenn die Hauptverbindung nicht verfügbar ist oder das Hauptverbindungsverfahren nicht erfolgreich abgeschlossen worden ist. Die AI/DI-Kopie-Routine 114 wird wiederholt ausgeführt, bis alle vorhandenen AI- und DI-Werte verarbeitet worden sind. Dementsprechend wird zuerst ermittelt, ob ein nicht aufgelöster Analogeingang vorhanden ist (Raute 602). Wenn die Antwort gleich nein ist, fährt das Verfahren anschließend direkt mit der in Fig. 11 gezeigten DICOPY-Routine 604 fort. Andernfalls wird der bestehende AI-Wert aufgelöst, bevor mit dem Auflösen eines bestehenden DI-Werts fortgefahren wird.
Wenn kein Platinenebenenproblem detektiert worden ist (Raute 606), wird anschließend das AIHLS-Bit gelöscht (Block 608) und das AIC-Bit geprüft (Raute 610). Wenn dieses Vergleichsbit in einer Ferncomputereinheit 14 gesetzt war, wird anschließend AIP gesetzt (Block 612). Andernfalls wird das AIP-Bit gelöscht (Block 614). Danach wird ermittelt, ob dieser Prozeßsteuercomputer der linke Prozeßsteuercomputer 12a ist (Raute 616). Wenn dieser Prozeßsteuercomputer der linke Prozeßsteuercomputer 12a ist, wird das AIRS-Bit gelöscht (Block 618) und geprüft, ob ein manueller Wert ausgewählt worden ist (Raute 620). Unter der Annahme, daß keine manuelle Überschreibung verwendet wird, wird anschließend geprüft, ob die Hauptverbindung besteht (Raute 622). Hierbei ist zu beachten, daß dieser Test auf der Grundlage der erfolgreichen Übertragung dieses Blocks von AI-Signalen durchgeführt werden kann, oder daß dieser Test erfordern kann, daß das Hauptverbindungsverfahren für alle Eingangssignale erfolgreich abgeschlossen wird. Unter der Annahme, daß die Hauptverbindung nicht verfügbar ist, wird anschließend der endgültige AI-Wert der AIF-Wert für den linken Prozeßsteuercomputer 12a.
Wenn dieser Prozeßsteuercomputer der rechte Prozeßsteuercomputer 12b ist, wird das AIRS-Bit gesetzt (Block 626), das Vorhandensein einer manuellen Überschreibung geprüft (Raute 628) und die Verfügbarkeit der Hauptverbindung ebenfalls geprüft (Raute 630). Unter der Annahme, daß die Hauptverbindung nicht verfügbar war, wird anschließend ermittelt, ob dieses Analogeingangssignal von einer Ferncomputereinheit 14 empfangen wurde (Raute 632). Wenn das AIRE-Bit gleich wahr ist, wird der endgültige AI-Wert gleich dem AIF-Wert, der durch den rechten Prozeßsteuercomputer 12b von dessen Ferncomputereinheit 14 empfangen worden ist (Block 634). Wenn jedoch dieses Analogeingangssignal von einer direkt angeschlossenen Analogeingangsschaltungsplatine abgeleitet wurde, wird der endgültige AI-Wert gleich der Summe dieses AIF-Werts und des AID-Werts (Block 636). Diese Summe wird verwendet, da noch keine Anfangsarbitrierung durchgeführt worden ist und es möglich ist, daß im letzten Prozeßsteuerzyklus der AIF-Wert vom linken Prozeßsteuercomputer 12a ausgewählt worden ist.
Für den Fall, daß ein Platinenebenenproblem detektiert wurde (Raute 606), wird anschließend das AIP-Bit geprüft, um zu ermitteln, ob im letzten Prozeßsteuerzyklus ein Problem festgestellt wurde (Raute 638). Wenn im letzten Prozeßsteuerzyklus kein Problem detektiert wurde, wird das AIP-Bit gesetzt (Block 640) und das manuelle Überschreiben und die Verbindungsverfügbarkeit geprüft (Rauten 642-644). Unter der Annahme, daß die Hauptverbindung nicht verfügbar war, wird der endgültige AI-Wert gleich dem vom letzten Prozeßsteuerzyklus ausgewählten endgültigen AI-Wert (Block 646). Wenn das AIP-Bit bereits gesetzt war, wird anschließend das AIHLS-Bit gesetzt (Block 648) und das Positiv/Negativ-Vollausschlagauswahlkriterium verwendet (Blöcke 650-652).
In Fig. 11 ist ein Flußdiagramm der DICOPY-Routine 604 gezeigt. Hierbei ist zu beachten, daß diese Routine im allgemeinen derjenigen folgt, die für die AI/DI-Kopie- Routine 114 der Fig. 10 genauer beschrieben worden ist. Es ist jedoch zu beachten, daß das Prüfen der AIM/DIM- Bits und das Prüfen der Verfügbarkeit der Hauptverbindung in diesen Routinen an anderen Stellen durchgeführt werden kann. In ähnlicher Weise kann das Prüfen solcher Indikatoren in den anderen vorangegangenen Flußdiagrammen in der geeigneten Anwendung ebenfalls geeignet modifiziert werden.

Claims

1. Verfahren zur Eingangssignalauflösung in einem Prozeßsteuersystem mit mehreren aktiv redundanten Prozeßsteuercomputern (12a, 12b), wovon jeder entsprechende Eingangssignale empfängt, die analoge Werte von dem physikalischen Prozeß repräsentieren, der in jedem Prozeßsteuerzyklus gesteuert wird, mit dem folgenden Schritt:

gegenseitiges Austauschen wenigstens eines Blocks der entsprechenden Eingangssignale zwischen jedem der aktiv redundanten Prozeßsteuercomputer (12a, 12b), gekennzeichnet durch die folgenden Schritte:

Bestimmen, ob unter den analogen Werten wenigstens einiger der entsprechenden Eingangssignale eine im voraus definierte Toleranz überschritten worden ist, und, wenn die im voraus definierte Toleranz während des momentanen Prozeßsteuerzyklus überschritten wurde, Bestimmen, ob die im voraus definierte Toleranz auch wenigstens im letzten Prozeßsteuerzyklus überschritten wurde;

individuelles Auswählen eines analogen Eingangswerts für jeden der aktiv redundanten Prozeßsteuercomputer, der als der einzige Eingangswert für die mehreren aktiv redundanten Prozeßsteuercomputer (12a, 12b) verwendet werden soll, für jedes der ausgetauschten Eingangssignale, für die die im voraus definierte Toleranz im momentanen Prozeßsteuerzyklus nicht überschritten wurde; und

Verwenden des im letzten Prozeßsteuerzyklus ausgewählten analogen Eingangswerts, um Prozeßsteuerausgänge im momentanen Prozeßsteuerzyklus zu bestimmen, wenn die im voraus definierte Toleranz während des momentanen Prozeßsteuerzyklus, jedoch nicht im letzten Prozeßsteuerzyklus, überschritten wurde.

2. Verfahren nach Anspruch 1, mit dem Schritt des Verwendens eines vorgegebenen Größenkriteriums, um einen analogen Eingangswert für jeden der aktiv redundanten Prozeßsteuercomputer (12a, 12b) individuell auszuwählen, wenn festgestellt worden ist, daß die im voraus definierte Toleranz für den momentanen Prozeßsteuerzyklus und wenigstens für den letzten Prozeßsteuerzyklus überschritten wurde.

3. Verfahren nach Anspruch 2, bei dem jedes der entsprechenden Eingangssignale mit seinem eigenen vorgegebenen Größenkriterium versehen ist.

4. Verfahren nach Anspruch 3, bei dem das vorgegebene Größenkriterium wenigstens ein Bit enthält, um alternativ eine Hochpegelauswahlbasis und eine Niedrigpegelauswahlbasis für die Auswahl des analogen Eingangswerts darzustellen.

5. Verfahren nach Anspruch 1, mit dem Schritt des Setzens eines individuellen Vergleichsbits, wenn für die entsprechenden Eingangssignale festgestellt worden ist, daß sie die im voraus definierte Toleranz im momentanen Prozeßsteuerzyklus überschreiten.

6. Verfahren nach Anspruch 1, mit dem Schritt des Setzens eines allgemeinen Problembits, wenn irgendwelche der entsprechenden Eingangssignale in dem Block entsprechender Eingangssignale die im voraus definierte Toleranz im momentanen Prozeßsteuerzyklus überschritten haben.

7. Verfahren nach Anspruch 6, bei dem der im letzten Prozeßsteuerzyklus ausgewählte analoge Eingangswert verwendet wird, wenn die im voraus definierte Toleranz während des momentanen Prozeßsteuerzyklus überschritten wurde und das allgemeine Problembit im letzten Prozeßsteuerzyklus gesetzt wurde.

8. Verfahren nach Anspruch 1, bei dem für jedes der entsprechenden Eingangssignale die gleiche im voraus definierte Toleranz vorgesehen ist.

9. Verfahren nach Anspruch 8, bei dem die im voraus definierte Toleranz ein Prozentsatz des Vollausschlags ist.

10. Verfahren nach Anspruch 9, bei dem der Prozentsatz des Vollausschlags sowohl einen positiven als auch einen negativen Prozentsatz des Vollausschlags für wenigstens einen der entsprechenden Eingangswerte umfaßt.

11. Verfahren nach Anspruch 1, ferner mit dem Schritt des Aufzeichnens eines Indikators in jedem der aktiv redundanten Prozeßsteuercomputer, um das entsprechende der Eingangssignale zu identifizieren, das durch diesen aktiv redundanten Prozeßsteuercomputer gewählt wurde.

12. Verfahren nach Anspruch 1, bei dem mehrere Blöcke der entsprechenden Eingangssignale zwischen jedem der aktiv redundanten Prozeßsteuercomputer gegenseitig ausgetauscht werden und jeder der Blöcke entsprechender Eingangssignale wenigstens ein Wort enthält, das die Gültigkeit der in diesem Block enthaltenen Eingangssignale repräsentiert.

13. Verfahren nach Anspruch 12, bei dem der Schritt des gegenseitigen Austauschens die Schritte des Bestimmens eines Gültigkeitsindikators aus dem Block entsprechender empfangener Eingangssignale sowie des Vergleichens des bestimmten Gültigkeitsindikators mit dem Gültigkeitsindikator, der zusammen mit einem Block entsprechender Eingangssignale empfangen wurde, enthält, um die Gültigkeit des Schrittes des gegenseitigen Austauschens festzustellen.

14. Verfahren nach Anspruch 11, bei dem der Schritt des Aufzeichnens eines Indikators wenigstens ein Indikatorbit für jedes der entsprechenden Eingangssignale enthält, dessen Wert angibt, welches entsprechende Eingangssignal gewählt wurde.

15. Verfahren nach Anspruch 11, bei dem zwischen jedem der aktiv redundanten Prozeßsteuercomputer mehrere Blöcke des entsprechenden Eingangssignals gegenseitig ausgetauscht werden.

16. Verfahren nach Anspruch 15, bei dem der Schritt des individuellen Auswählens eines Eingangswerts für jedes der Eingangssignale in einem ausgetauschten Block ausgeführt wird, bevor ein weiterer Block der entsprechenden Eingangssignale ausgetauscht wird.

17. Verfahren nach Anspruch 15, bei dem jeder der Blöcke der entsprechenden Eingangssignale wenigstens ein Wort enthält, das die Gültigkeit der in dem Block enthaltenen Eingangssignale repräsentiert.

18. Verfahren nach Anspruch 11, ferner mit dem Schritt des periodischen Übertragens eines Taktsignals von einem der aktiv redundanten Prozeßsteuercomputer an den anderen der aktiv redundanten Prozeßsteuercomputer, um jeden der aktiv redundanten Prozeßsteuercomputer durch Ausführen von periodischen Phasenkorrekturen zu koordinieren.

19. Verfahren nach Anspruch 18, bei dem das Taktsignal während jedes Prozeßsteuerzyklus der aktiv redundanten Prozeßsteuercomputer mit einer vorgegebenen Zeitbereichsrate übertragen wird.

20. Verfahren zur Eingangssignalauflösung nach Anspruch 1 in einem Prozeßsteuersystem mit mehreren aktiv redundanten Prozeßsteuercomputern, wobei das System ferner wenigstens eine dreifach redundante Computereinheit (14) enthält, die aus wenigstens einem Satz der entsprechenden analogen Eingangssignale durch wenigstens zwei von drei in der dreifach redundanten Computereinheit enthaltenen Computern einen analogen Eingangswert auswählt, wobei das Verfahren ferner den folgenden Schritt enthält:

Übertragen des Eingangswerts, der von jedem der zwei in der dreifach redundanten Computereinheit (14) enthaltenen Computer ausgewählt wird, an wenigstens einen der aktiv redundanten Prozeßsteuercomputer.