[go: up one dir, main page]

DE69223786T2 - Strommessanordnung zum Testen von integrierten Schaltungen - Google Patents

Strommessanordnung zum Testen von integrierten Schaltungen

Info

Publication number
DE69223786T2
DE69223786T2 DE69223786T DE69223786T DE69223786T2 DE 69223786 T2 DE69223786 T2 DE 69223786T2 DE 69223786 T DE69223786 T DE 69223786T DE 69223786 T DE69223786 T DE 69223786T DE 69223786 T2 DE69223786 T2 DE 69223786T2
Authority
DE
Germany
Prior art keywords
current
resistance
terminal
arrangement according
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69223786T
Other languages
English (en)
Other versions
DE69223786D1 (de
Inventor
Franco Pellegrini
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of DE69223786D1 publication Critical patent/DE69223786D1/de
Application granted granted Critical
Publication of DE69223786T2 publication Critical patent/DE69223786T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/36Overload-protection arrangements or circuits for electric measuring instruments

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Strommeßanordnung zum Testen integrierter Schaltungen.
  • Integrierte Schaltungen werden in verschiedenen Stufen im Lauf der Fertigung getestet, wobei die Tests ein Wafer-Testen (oft als EWS - elektrisches Wafer-Sortieren bezeichnet) umfassen, bei dem der gesamte Wafer (Halbleiterscheibe, in die verschiedene Vorrichtungen integriert sind) getestet wird, bevor die Chips separiert werden; sowie ein Endtesten der separierten Chips, die in jeweiligen Verpackungen montiert sind.
  • Im Fall von integrierten Leistungsschaltungen umfaßt der Wafer-Test u.a. das Messen verschiedener hoher Ströme, welche anschließend auf ähnliche Ströme bezogen werden, die in der Endteststufe gemessen werden. Ein typisches Beispiel ist die Messung des Stromwertes, der die Strombegrenzungsschaltung triggert, mit der die Leistungsstufen normalerweise versehen sind.
  • Die obige Messung ist kritisch, und zwar sowohl hinsichtlich des Einprägens des Stroms als auch hinsichtlich der Aufnahme der Meßdaten, aufgrund der hochenergetischen Spannungsspitzen ("Spikes"), welche durch hohe Ströme in Gegenwart einer parasitischen Induktivität erzeugt werden, welche durch die Meßvorrichtungen verursacht wird. Weiterhin unterliegen die Anschlußfleck-Sensoren bei den beteiligten hohen Strompegeln einem drastischen Verschleiß, was in einem schrittweisen Altern der Messung mit der Zeit resultiert; und schließlich begegnet man Problemen beim Inbezugsetzen der Wafer- und Endtestmessungen aufgrund unterschiedlicher Leistungsdissipationsbedingungen.
  • Zur Reduzierung des kritischen Verhaltens der Messung und damit zur Überwindung der vorhererwähnten Nachteile besteht eine bekannte Praxis beim Wafer-Testen in der Messung eines Stroms, der geringer als der normale Betriebsstrom ist, aber mit diesen in Zusammenhang steht. Zur Demonstration dieses Ansatzes zeigt Figur 1 eine bekannte Lösung bezüglich einer Leistungsstufe mit einer Gleichstrom-Begrenzungsschaltung (die folgende Betrachtung gilt ebenfalls für andere Lösungen mit Schalter-betriebenen Begrenzungsschaltungen, da beide Typen auf einer Strom-/Spannungs-Wandlung durch einen kalibrierten Widerstand zum Erzeugen einer Spannung proportional zum Strom durch die Leistungsstufe basieren).
  • In Figur 1 sind sowohl die Leistungsstufe als auch die Begrenzungsschaltung schematisch dargestellt. Insbesondere ist die Leistungsstufe, die insgesamt mit 1 bezeichnet ist und einen Teil der integrierten Schaltung 1a bildet, durch einen Leistungs-MOS-Transistor 2 dargestellt, welcher am Drain-Anschluß durch eine Stromquelle 3 versorgt wird; und die Begrenzungsstufe, die mit 4 bezeichnet ist, umfaßt einen Operationsverstärker 5, dessen Ausgang mit dem Drain-Anschluß des Transistors 2 verbunden ist (zum Begrenzen des dem Transistor 2 zugeführten Stroms), und dessen zwei Eingänge mit den zwei Anschlüssen eines Erfassungswiderstands 6 verbunden sind, der in Reihe zum Source-Anschluß des Transistors 2 geschaltet ist. Insbesondere ist der negative Eingang des Verstärkers 5 mit dem gemeinsamen Knoten zwischen dem Drain-Anschluß des Transistors 2 und einem ersten Anschluß des Widerstands 6 angeschlossen; und der positive Eingang des Verstärkers 5 ist mit dem anderen Anschluß des Widerstands 6 über eine Spannungsquelle 7 zum Zuführen einer Spannung VR verbunden.
  • Der Widerstand 6 der Begrenzungsschaltung 4 besteht normalerweise aus einem Metallstreifen geeigneter Größe und weist einen genau bekannten Widerstandswert RS auf, der normalerweise zwischen einigen zehn und einigen hundert mΩ liegt, zum Reduzieren von sowohl der Leistungsdissipation als auch dem Spannungsabfall in Reihe mit der Leistungsstufe, so daß der Spannungsabfall V&sub1; an den Anschlüssen des Widerstands 6 im allgemeinen höchstens von der Größenordnung einiger hundert mV ist.
  • In der Schaltung von Figur 1 wird die Begrenzungsstufe 4 betrieben, wenn V&sub1; VR, d.h. wenn der Strom ¹L durch den Transistor 2 (und dementsprechend durch den Widerstand 6) die Gleichung erfüllt:
  • IL = VR/RS (1)
  • Eine Technik zum Bestimmen des Betriebs der Begrenzungsschaltung bei weniger als dem Nominalstrom (während des Normalbetriebs der integrierten Schaltung) besteht im Reduzieren der Spannung VR, die durch die Quelle 7 an der Wafer-Teststufe zugeführt wird, wie es z.B. aus der US-A-3,772,595 bekannt ist. Solch eine Reduzierung, welche auf verschiedene Arten und Weisen erzielt werden kann (nicht hier beschrieben, da dies keinen Teil der vorliegenden Erfindung darstellt), bietet einige grundlegende Nachteile, denn sie beeinflußt eine korrekte Korrelation der Wafer- und Endtestmessungen und resultiert somit in Problemen hinsichtlich der elektrischen Ausbeute.
  • Das Hauptproblem, das durch den obigen Ansatz auferlegt wird, betrifft den Spannungsversatz des Operationsverstärkers 5. Tatsächlich muß zum Erhalten eines Grenzstroms zum Wafer-Testen, der um beispielsweise einen Skalierungsfaktor 10 in Bezug auf den Nominalwert reduziert ist, VR entsprechend (1) ebenfalls um denselben Skalierungsfaktor reduziert werden, um Werte in der Größenordnung von etwa 10 mV zu erhalten. Da die Operationsverstärker, die normalerweise für solche Anwendungen verwendet werden, einen Versatz von 1-2 mV aufweisen, resultiert daraus eine übermäßig große Meßstreuung von 10 bis 20 % , so daß der obige bekannte Ansatz nur im Fall sehr geringer Skalierungsfaktoren durchführbar ist, was die zu erlangenden Vorteile reduziert.
  • Darüberhinaus nimmt die Messungs-Wiederholbarkeit ab, wenn der VR-Reduzierungsfaktor ansteigt, weil eine Reduzierung von VR eine Ungenauigkeit aufgrund von Rauschen hervorhebt.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Strommeßanordnung zum Testen integrierter Schaltungen zu schaffen, die dermaßen gestaltet ist, daß sie die vorher erwähnten Nachteile überwindet, die typischerweise mit bekannten Lösungen verbunden sind, und die ein hinreichend zuverlässiges, genaues Testen und Korrelieren zur Bestimmung der Wirksamkeit der integrierten Schaltung ermöglicht.
  • Erfindungsgemäß ist eine Strommeßanordnung zum Testen integrierter Schaltungen, wie in Anspruch 1 bzw. Anspruch 10 definiert, geschaffen.
  • Daher wird anstelle der Reduzierung des Spannungsabfalls, bei der die Begrenzungsschaltung aktiviert wird, der Strom-/Spannungs-Umwandlungswiderstand mittels eines resistiven Elements erhöht, das in der integrierten Schaltung ausgebildet ist und mit dem Strom-/Spannungs-Widerstand in Reihe verbunden ist und welches während des Testens aktiviert wird.
  • Eine bevorzugte, nicht beschränkende Ausführungsform der vorliegenden Erfindung wird beispielshalber mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • Es zeigen:
  • Figur 1 einen vereinfachten Stromlaufplan einer Leistungsstufe mit einer bekannten Strombegrenzungsschaltung;
  • Figur 2 einen äquivalenten Stromlaufplan der strukturgemäß der vorliegenden Erfindung, angewendet auf die bekannte Begrenzungsschaltung; und
  • Figur 3 eine ebene Oberansicht der Struktur von Figur 2 in implementierter Form.
  • Wie in Figur 2 gezeigt, in der jegliche Teile, die ähnlich wie die in Figur 1 sind, unter Benutzung desselben Nummerierungssystems angezeigt sind, ist der positive Eingang eines Operationsverstärkers 5 wiederum mit einem Anschluß 6a eines Erfassungswiderstands 6 verbunden, während der negative Eingang mit dem anderen Anschluß 6b des Widerstands 6 über einen zweiten Widerstand 10 verbunden ist, der ebenfalls als Erfassungswiderstand zum Wafer-Testen bezeichnet wird und einen Widerstandswert RS1 aufweist. Der Anschluß 6a des Erfassungswiderstands 6 ist ebenfalls mit dem Drain-Anschluß des Transistors 2 verbunden, während der Anschluß 6b mit dem Eingangsanschluß 12 der integrierten Schaltung verbunden ist. Der negative Eingang des Operationsverstärkers 5, der mit dem Anschluß 10a des Widerstands 10 verbunden ist, ist ebenfalls mit einem zweiten Eingangsanschluß 13 der integrierten Schaltung verbunden.
  • Gemäß der vorliegenden Erfindung sind die Widerstände 6 und 10 in derselben integrierten Schaltung 1a integriert und zusammenhängend unter Benutzung dergleichen Technologie gebildet, wie detailliert in Figur 3 gezeigt ist, welche einen Metallstreifen 15 auf dem Substrat 16 zeigt, in dem die Schaltung 1a, und insbesondere der Transistor 2 und der Operationsverstärker 5 (nur schematisch gezeigt), integriert sind. Ein Abschnitt des Streifens 15 bildet den Erfassungswiderstand 6 der Begrenzungsschaltung 4; und der Streifen 15 ist an einem Ende mit dem Drain-Anschluß des Transistors 2 (wie schematisch dargestellt) und am anderen Ende mit einem Anschlußfleck 17 verbunden, welcher einen Eingangsanschluß 12 definiert und auf dem eine Sonde (nicht gezeigt) zum Messen des Stroms IL2 durch den Transistor 2 in der Endteststufe angebracht wird.
  • Vom Ende des Metallstreifens 16, das mit dem Anschlußfleck 17 (Anschluß 6b) verbunden ist, erstreckt sich ein weiterer Metallstreifen 18 geeigneter Größe, von dem ein Abschnitt einen Erfassungswiderstand 10 zum Wafer-Testen definiert. Der Metallstreifen 18 endet an einem zweiten Anschlußfleck 19, der kleiner als der Anschlußfleck 17 ist und einen Eingangsanschluß 13 definiert, an den eine Sonde zum Messen des Strom IL1 durch den Transistor 2 in der Wafer-Teststufe angebracht wird. Der Wafer-Test-Anschlußfleck 19 ist ebenfalls durch eine Metallverbindungsleitung 20 mit dem negativen Eingang des Operationsverstärkers 5 (nur schematisch gezeigt) verbunden, dessen positiver Eingang mit dem Metallstreifen 18 durch die Metallverbindungsleitung 21 und über die Spannungsquelle 7 (nur schematisch gezeigt) verbunden ist.
  • In der integrierten Schaltung bietet der Widerstand 10 drei Funktionen: Beim Wafer-Testen dient er als Erfassungswiderstand zum Erfassen des Stroms durch den Transistor 2; in anderen Situationen dient er zum Modulieren des Stroms durch den Anschluß 12; und in allen weiteren Situationen dient er einfach zur Verbindung des negativen Eingangs des Operationsverstärkers 5 mit dem Widerstand 6. Im ersten Fall (beim Wafer- Testen) ist der Anschlußfleck 19 mit einer Meßprobe verbunden; im zweiten Fall ist der Anschlußfleck 19 mit geeigneten Schaltungselementen verbunden (zum Zuführen eines variablen Stroms), um den Wert des Stroms durch den Widerstand 6 zu beeinflussen; und im dritten Fall bleibt der Anschlußfleck 19 schwebend. Beim Wafer-Testen fließt deshalb der Strom IL1 durch den Transistor 2 und den Anschluß 13 durch beide Widerstände 6 und 10, und die Eingriffsbedingung der Begrenzungsschleife entspricht einem Stromwert IL1 von:
  • IL1 = VR/RS+RS1) (2)
  • wie in Figur 2 gezeigt. Beim Endtesten andererseits wird der Anschluß 13 schwebend gelassen; kein anderer Strom als der vernachlässigbare Eingangsstrom des Operationsverstärkers 5 fließt durch den Widerstand 10; die für das Testen erforderliche Strom-/Spannungs-Umwandlung wird allein durch den Widerstand 6 durchgeführt; und die Eingriffsbedingung der Begrenzungsschleife wird erreicht, wenn der Strom durch den Transistor 2 der am Anschluß 12 gemessen wird, folgenden Wert aufweist:
  • IL2 = VR/RS (3)
  • Als solches ist das Verhältnis zwischen den nominellen Eingriffsströmen, die jeweils in der End- und Waferteststufe gemessen werden, durch folgenden Skalierungsfaktor K bestimmt:
  • K = IL2/IL1 = (RS+RS1)/RS
  • der durch Vorsehen von RS1 in geeigneter Größe leicht zu Erzielung von Skalierungsfaktoren mit einer Größe von 10 bis 15 beiträgt.
  • Die Vorteile der Struktur gemäß der vorliegenden Erfindung erscheinen aus der vorhergehenden Beschreibung klar. Insbesondere sorgt sie für ein Erreichen eines Skalierungsfaktors, der für den speziellen, in Frage stehenden Zweck ausreicht, und eliminiert somit jegliche Nachteile, die durch vergleichbare Strommessungen in der Wafer-Endteststufe auferlegt werden, und reduziert somit das kritische Verhalten der Messung und den Verschleiß der Sonden und bietet eine verbesserte Korrelation. Was die Korrelation betrifft, ist sie insbesondere deshalb extrem gut, da sie nur vom Typ und der Wiederholbarkeit des Herstellungsverfahrens abhängt und insbesondere von der Anpassung der Widerstände 6 und 10. Die Bildung der Widerstände in zusammenhängender Weise und in dergleichen Herstellungsstufe bietet deshalb eine exzellente Anpassung, ohne daß besondere elektrische oder Layout- betreffende Vorkehrungen erforderlich sind. In der tatsächlichen Praxis wurde sogar für hohe Skalierungsfaktoren (10 bis 15) eine Fehlanpassung zu etwa einigen wenigen Prozent abgeschätzt, und zwar hauptsächlich auf phototechnischen Gründen.
  • Die Herstellung der Struktur und der betreffenden Schaltungen ist deshalb einfach und ökonomisch, da sie keine spezielle Maschinerie oder Technologie mit sich bringt.
  • Letztlich kann die Struktur gemäß der vorliegenden Erfindung für zusätzliche Funktionen während des Normalbetriebs der Schaltung verwendet werden, in der sie integriert ist, z.B. zum Modulieren der Stromversorgung an den Anschluß 12, wie bereits erwähnt.
  • Die Fachleute werden verstehen, daß Änderungen an der beschriebenen und hier veranschaulichten Struktur durchgeführt werden können, ohne vom Schutzumfang der Patentansprüche abzuweichen.

Claims (11)

1. Strommeßanordnung zum Testen integrierter Schaltungen, wobei die Anordnung einen Stromsensor mit einem elektrischen Widerstand, durch den der zu messende Strom zugeführt wird, sowie eine Strommeßeinrichtung (5), die mit dem Sensor verbunden ist und ein elektrisches Signal bezüglich des Stroms erzeugt, aufweist; gekennzeichnet durch eine Einrichtung (10, 12, 13) zum Verändern des elektrischen Widerstandes des Sensors, welche in diesem integriert ist.
2. Struktur nach Anspruch 1, dadurch gekennzeichnet, daß der elektrische Widerstand des Sensors ein erstes Widerstandselement (6) aufweist; und daß die Veränderungseinrichtung ein zweites Widerstandselement (10) aufweist, das in Reihe mit dem ersten Widerstandselement (6) geschaltet ist; und daß eine Einrichtung (12) zum Umgehen des zweiten Widerstandselements (10) unter vorbestimmten Betriebsbedingungen vorgesehen ist.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß das erste und zweite Widerstandselement (6, 10) jeweils einen ersten und einen zweiten Anschluß (6a, 6b, 10a) aufweisen, wobei die ersten Anschlüsse (6b) des ersten und zweiten Widerstandselements miteinander verbunden sind; und daß die Umgehungseinrichtung ein erstes Kontaktelement (12, 17) aufweist, das mit den ersten Anschlüssen (6b) des ersten und zweiten Widerstandselements verbunden ist; sowie ein zweites Kontaktelement (13, 19), das mit dem zweiten Anschluß (6b) des zweiten Widerstandselements verbunden ist.
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß das erste und zweite Widerstandselement (6, 10) jeweils aus einem jeweiligen Streifen von Widerstandsmaterial (15, 18) mit einem ersten und einem zweiten Ende entsprechend dem ersten und zweiten Anschluß (6b, 10a) gebildet sind; wobei die ersten Enden der Streifen des Widerstandsmaterials (15, 18) zusammenhängen.
5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Streifen aus Widerstandsmaterial Metallstreifen (15, 18) auf einem Substrat (16) aus Halbleitermaterial aufweisen, und daß die ersten und zweiten Kontaktelemente jeweils einen jeweiligen Anschlußfleck (17, 19) aufweisen.
6. Struktur nach Anspruch 5, dadurch gekennzeichnet, daß die Metallstreifen (15, 18) auf einer einzelnen Schicht aus Metallmaterial gebildet sind.
7. Anordnung nach einem der vorangehenden Ansprüche 3 bis 6, dadurch gekennzeichnet, daß die Meßeinrichtung (5) einen ersten und einen zweiten Eingang aufweist, die mit einem jeweiligen zweiten Anschluß (6a, 10a) der Widerstandselemente (6, 10) verbunden sind.
8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Meßeinrichtung einen Operationsverstärker (5) aufweist.
9. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Veränderungseinrichtung einen Eingangsanschluß (13) zum Empfangen eines elektrischen Steuersignals zum Modulieren des zu messenden Stroms aufweist.
10. Integrierte Schaltung (1a) mit einer Komponente (2), die mit einem zu messenden Strom versorgt wird; einem Stromsensor (6) einschließlich eines ersten Widerstandselements, das mit dem zu messenden Strom versorgt wird; und einem Operationsverstärkerelement (5), das mit dem Stromsensor verbunden ist und ein Ausgangssignal bezüglich des Stroms erzeugt; dadurch gekennzeichnet, daß ein zweites Widerstandselement (10) vorgesehen ist, das mit dem Restwiderstandselement (6) in Reihe geschaltet ist; wobei das erste und zweite Widerstandselement (6, 10) einen ersten gemeinsamen Anschluß (6b) und einen zweiten und dritten Anschluß (6a, 10a) aufweisen; wobei der zweite Anschluß (6b) mit der Komponente (2) verbunden ist; und wobei der zweite und dritte Anschluß (6a, 10a) mit jeweiligen Eingängen des Operationsverstärkerelements (5) verbunden sind; und daß sie einen ersten und zweiten Stromeinprägeanschluß (12, 13) aufweist, die jeweils mit dem gemeinsamen Anschluß (6b) und mit dem dritten Anschluß (10a) verbunden sind.
11. Verwendung der Strommeßanordnung nach Anspruch 1 zum Modulieren des zu messenden Stroms
DE69223786T 1992-09-30 1992-09-30 Strommessanordnung zum Testen von integrierten Schaltungen Expired - Fee Related DE69223786T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP92830543A EP0590221B1 (de) 1992-09-30 1992-09-30 Strommessanordnung zum Testen von integrierten Schaltungen

Publications (2)

Publication Number Publication Date
DE69223786D1 DE69223786D1 (de) 1998-02-05
DE69223786T2 true DE69223786T2 (de) 1998-05-07

Family

ID=8212183

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69223786T Expired - Fee Related DE69223786T2 (de) 1992-09-30 1992-09-30 Strommessanordnung zum Testen von integrierten Schaltungen

Country Status (4)

Country Link
US (1) US5483173A (de)
EP (1) EP0590221B1 (de)
JP (1) JPH06258384A (de)
DE (1) DE69223786T2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726505A (en) * 1995-01-13 1998-03-10 Omron Corporation Device to prevent reverse current flow, rectifier device and solar generator system
US6239604B1 (en) * 1996-10-04 2001-05-29 U.S. Philips Corporation Method for inspecting an integrated circuit by measuring a voltage drop in a supply line of sub-circuit thereof
GB9813982D0 (en) * 1998-06-30 1998-08-26 Mem Limited Residual current detection device
US6441637B1 (en) * 2000-09-26 2002-08-27 Intel Corporation Apparatus and method for power continuity testing in a parallel testing system
US6630685B1 (en) * 2002-06-24 2003-10-07 Micron Technology, Inc. Probe look ahead: testing parts not currently under a probehead
US6894477B1 (en) * 2003-03-04 2005-05-17 Fazaki North America, Inc. Electrical current monitor
AT500263B1 (de) * 2004-03-15 2007-04-15 T I P S Messtechnik Gmbh Verfahren und schaltung zum schutz von prüfkontakten bei der hochstrom-messung von halbleiter-bauelementen
US7511527B1 (en) 2008-01-29 2009-03-31 Texas Instruments Incorporated Methods and apparatus to test power transistors
US8558553B2 (en) 2008-12-16 2013-10-15 Infineon Technologies Austria Ag Methods and apparatus for selecting settings for circuits
JP2010223690A (ja) * 2009-03-23 2010-10-07 Seiko Epson Corp フレキシブル基板、並びに電気光学装置及び電子機器
CN104865515B (zh) * 2015-05-12 2017-10-03 北京航空航天大学 一种多通道集成运算放大器性能参数在线测试系统
DE102017103246B4 (de) 2016-04-08 2020-11-19 Infineon Technologies Ag Vor Überspannungsbedingungen geschützte Stromverteilungsvorrichtung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2874354A (en) * 1954-10-15 1959-02-17 Panellit Inc Calibrating circuit for current measuring systems
US3772595A (en) * 1971-03-19 1973-11-13 Teradyne Inc Method and apparatus for testing a digital logic fet by monitoring currents the device develops in response to input signals
JPS57123424A (en) * 1981-01-26 1982-07-31 Toko Inc Dc power supply device
IT1212808B (it) * 1983-01-31 1989-11-30 Ates Componenti Elettron Dispositivo di protezione per un elemento di potenza di un circuito integrato.

Also Published As

Publication number Publication date
DE69223786D1 (de) 1998-02-05
JPH06258384A (ja) 1994-09-16
US5483173A (en) 1996-01-09
EP0590221A1 (de) 1994-04-06
EP0590221B1 (de) 1997-12-29

Similar Documents

Publication Publication Date Title
DE69738435T2 (de) Magnetischer stromsensor
DE68912016T2 (de) Kompensierte Strommessungsschaltung.
DE2522437C2 (de)
DE2917237C2 (de)
DE69223786T2 (de) Strommessanordnung zum Testen von integrierten Schaltungen
DE3634051C2 (de)
EP0583250A1 (de) Integrierbare leitfähigkeitsmessvorrichtung.
DE3644458C2 (de) Verfahren zum Auswerten der Prozeßparameter bei der Herstellung von Halbleiteranordnungen sowie Anordnungen dafür
DE3238302C2 (de) Signal-Gleichrichterschaltung
DE3033730C2 (de) Vorrichtung zum Feststellen chemischer Substanzen
DE2427327C2 (de) Meßvorrichtung zum Erzeugen eines sich mit der Amplitude eines Wechselstromsignals ändernden Gleichstroms
DE10133736A1 (de) Anordnung zum Messen der Temperatur einer elektronischen Schaltung
DE2701857C2 (de)
EP2174146B1 (de) Anordnung und verfahren zur messung eines in einem elektrischen leiter fliessenden stroms
DE102022108692B4 (de) Magnetfeldsensor mit Überstromdetektion
DE69006162T2 (de) Anordnung für elektronische schaltung.
EP0438637A1 (de) Verfahren und Anordnung zur Ermittlung eines Effektivwertes Ieff eines mit Hilfe eines Hallelementes und einer Verstärkeranordnung zu messenden Stromes
DE19531386C2 (de) Auswerteschaltung für einen Dickfilm-Drucksensor
DE2702815B2 (de) Temperaturmeßvorrichtung
DE2420120A1 (de) Messvorrichtung
DE2322002A1 (de) Anordnung zur fehlerarmen messung von stroemen bei kleinen spannungen
DE3831086C1 (en) Method for determining the alignment of two regions formed in an integrated monolithic (semiconductor) circuit
DE4304448C2 (de) Guard-Testvorrichtung
DE102018216131B4 (de) Verfahren und Vorrichtung zur gleichzeitigen Bestimmung der Temperatur- und Widerstandsänderung von Sensorwiderständen einer als Viertel- oder Halbbrücke ausgebildeten Brückenschaltung
DE3105256A1 (de) "verfahren und vorrichtung zur bestimmung der eintauchtiefe von corestaeben"

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee