DE69210328T2 - Lateraler, bipolarer Halbleitertransistor mit isolierter Steuerelektrode - Google Patents
Lateraler, bipolarer Halbleitertransistor mit isolierter SteuerelektrodeInfo
- Publication number
- DE69210328T2 DE69210328T2 DE69210328T DE69210328T DE69210328T2 DE 69210328 T2 DE69210328 T2 DE 69210328T2 DE 69210328 T DE69210328 T DE 69210328T DE 69210328 T DE69210328 T DE 69210328T DE 69210328 T2 DE69210328 T2 DE 69210328T2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- adjacent
- conductivity type
- trench
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
- H10D12/491—Vertical IGBTs having both emitter contacts and collector contacts in the same substrate side
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
- Thin Film Transistor (AREA)
Description
- Die Erfindung bezieht sich auf einen lateralen, bipolaren Halbleitertransistor mit isolierter Steuerelektrode, präziser gesagt, auf eine laterale, bipolare Trench-Gate-Transistoranordnung (LTGBT), welche für integrierte Leistungsschaltungen geeignet ist.
- Auf dem Gebiete integrierter Leistungsschaltungen sind Designer bestrebt, Anordnungen mit geringem Widerstand im eingeschalteten Zustand, schnellen Schaltzeiten und hoher Durchschlagspannung zu konzipieren. Bei einer, auf diesem Gebiet äußerst vielversprechenden Art Anordnungen handelt es sich um den bipolaren Transistor mit isolierter Steuerelektrode (IGBT), eine Art Anordnungen, welche die Struktur einer isolierten Steuerelektrode einer konventionellen Majoritätsladungsträger-MOS- Anordnung und zudem eine Minoritätsladungsträgerleitung zur Leitahigkeitsmodulation aufweist. Typische, bereits bekannte IGBT-Anordnungen sind in EP 0 111 803, EP 0 372 391, EP 0 371 785 und DE 3820677 dargestellt. Beispiele weiterer Strukturarten mit verschiedenen Grabenkonfigurationen sind in U.S. Patent Nr.4 546 367 sowie EP 0 047 392 dargestellt.
- Obgleich Minoritätsladungsträger aufweisenden IGBT-Anordnungen bei Hochleistungseinsatz wegen ihrer vorteilhaften Leistungsmerkmale große Beachtung geschenkt worden ist, haben sich diese bisher als äußerst nachteilig erwiesen. Vor allem tendieren leitfähigkeitsmodulierte Leistungsanordnungen bei hohen Stromdichten dazu, "unerwünscht zu sperren", ein Problem, welches bei ebenfalls vorhandenen, hohen Spannungen noch zunimmt. Da in Leistungsanordnungen stets Hochstrom- und/oder Hochspannungsbedingungen herrschen, geht es darum, einen Weg zu fmden, um leitfähigkeitsmodulierte Leistungsanordnungen mit hohem Widerstand gegen eine unerwünschte Sperrung vorzusehen. Bei Fehlen einer solchen Verbesserung tendieren die Anordnungen dazu, in einer ähnlichen Weise wie der durch Thyristoren dargestellten "unerwünscht zu sperren", so daß ein Ausschalten derselben nicht möglich ist. Dieses kann einen zeitweiligen oder sogar permanenten Schaden der Anordnungen zur Folge haben.
- Eine Hauptursache der unerwünschten Sperrung kann in dem Defektelektronenstrom in der Kanalzone unterhalb der Source liegen, was aus der Tatsache resultiert, daß der Source-/Kanalkontakt sich seitlich, von dem Drain/derAnode entfernt, wie z.B. in EP 0 371 785 gezeigt, befindet.
- Eine Lösung dieses Problems nach dem Stande der Technik ist es, die Dotierung der Kanalzone in IGBT-Anordnungen zu erhöhen. Dieses verringert den Kanalwiderstand und dadurch den Spannungsabfall über dem Kanal während der Leitung, wodurch die Anordnung mit einem höheren Widerstand gegen unerwünschte Sperrung versehen wird. Ein Hauptnachteil dieser Technik ist jedoch, daß die Schwellenspannung der Anordnung dadurch ansteigt, typischerweise bis zu einer Höhe, auf welcher es schwierig ist, eine ausreichende Einschaltsteuerspannung vorzusehen. Diese Behelfslösung vermindert lediglich das Problem, eliminiert es jedoch nicht.
- Folglich besteht bei einer Anordnung eine wesentliche Notwendigkeit darin, daß diese die inhärenten Vorteile der konventionellen IGBT-Anordnungen aufweist, während sie gleichzeitig einen wesentlich verbesserten Widerstand gegen eine unerwünschte Sperrung vorsieht.
- Es ist deshalb Aufgabe der vorliegenden Erfindung, eine IGBT-Anordnung vorzusehen, welche einen geringen Widerstand im eingeschalteten Zustand, schnelle Schaltmerkmale sowie eine hohe Durchschlagspannung aufweist, während sie gleichzeitig einen wesentlich verbesserten Widerstand gegen unerwünschtes Sperren bei Hochleistungs- und/oder Hochspannungsschaltungen besitzt.
- Es ist ferner Aufgabe der Erfindung, eine IGBT-Anordnung rnit den zuvor erwähnten Vorteilen vorzusehen, welche ebenfalls einen einfachen und kompakten Aufbau aufweist und in SOI-Technik hergestellt werden kann.
- Gemäß einem ersten Aspekt der Erfindung werden diese Aufgaben durch eine neue Konfiguration einer Halbleiteranordnung, im nachfolgenden als "Lateral Trench-Gate Bipolar Transistor" (LTGBT) bezeichnet, erzielt mit: einem Halbleitersubstrat eines ersten Leitfähigkeitstypes, welches eine Hauptoberfläche aufweist,
- einer Halbleiteroberflächenschicht eines zweiten Leitfähigkeitstypes, das Gegenteil der des ersten Leitfähigkeitstypes, welche auf der Hauptoberfläche vorgesehen ist,
- einem sich durch die Oberflächenschicht erstreckenden Graben, welcher einen Teil der Oberflächenschicht umschließt und dadurch eine Insel in der Oberflächenschicht definiert, sowie eine Innenseitenwand, eine Außenseitenwand und eine Bodenfläche aufweist, wobei die Innenseitenwand die Insel begrenzt,
- einer die Seitenwände und die Bodenfläche des Grabens bedeckenden, dielektrischen Schicht,
- einer Gatezone, welche in dem Graben auf der dielektrischen Schicht angeordnet ist und ein leitfähiges Material aufweist, einer an die Oberfläche angrenzenden Kanalzone des ersten Leitfähigkeitstypes, welche in der Insel der Oberflächenschicht und in Angrenzung an die Innenseitenwand des Grabens vorgesehen ist,
- einer an die Oberfläche angrenzenden, ersten Bauelementzone, welche in einem mittleren Teil der Insel der Oberflächenschicht und von der Kanalzone beabstandet angeordnet ist,
- einer an die Oberfläche angrenzenden, zweiten Bauelementzone, welche in der Kanalzone angeordnet ist und in Angrenzung an die Innenseitenwand des Grabens zumindest eine stark dotierte, an die Oberfläche angrenzende Zone des zweiten Leitfähigkeitstypes aufweist,
- einer Elektrode (A), welche eine elektrische Verbindung mit der ersten Bauelementzone vorsieht, sowie
- einer Elektrode (K), welche eine elektrische Verbindung mit der zweiten Bauelementzone vorsieht,
- wobei sich die Gatezone in im wesentlichen vertikaler Richtung in Angrenzung an die zweite Bauelementzone und die Kanalzone erstreckt, wobei bei Betrieb ein im wesentlichen vertikaler Leitungskanal in der Kanalzone induziert wird. Nach einem zweiten Aspekt der Erfindung sieht der laterale, bipolare Halbleitertransistror mit isolierter Steuerelektrode vor:
- ein Halbleitersubstrat eines ersten Leitfähigkeitstypes, welches eine Hauptoberfläche aufweist,
- eine Isolierschicht, welche auf der Hauptoberfläche angeordnet ist,
- eine Halbleiteroberflächenschicht eines zweiten Leitfähigkeitstypes, das Gegenteil der des ersten Leitfähigkeitstypes, welche auf der Isolierschicht angeordnet ist, wobei es sich bei der Isolierschicht um eine vergrabene Isolierschicht handelt,
- einen, sich durch die gesamte Oberflächenschicht erstreckenden Graben, welcher einen Teil der Oberflächenschicht umschließt und dadurch eine Insel in der Oberflächenschicht definiert sowie eine Innenseitenwand, eine Außenseitenwand und eine Bodenfläche aufweist, wobei die Innenseitenwand die Insel begrenzt, sowie eine dielektrische Schicht, welche die Seitenwände und die Bodenfläche des Grabens bedeckt,
- eine Gatezone, welche in dem Graben auf der dielektrischen Schicht vorgesehen ist und ein leitfähiges Material aufweist, eine an die Oberfläche angrenzende Kanalzone des ersten Leitfähigkeitstypes, welche in der Insel der Oberflächenschicht und in Angrenzung an die Innenseitenwand des Grabens vorgesehen ist,
- eine an die Oberfläche angrenzende, erste Bauelementzone, welche in einem mittleren Teil der Insel der Oberflächenschicht und von der Kanalzone beabstandet angeordnet ist, eine an die Oberfläche angrenzende, zweite Bauelementzone, welche in der Kanalzone angeordnet ist und in Angrenzung an die Innenseitenwand des Grabens zumindest eine stark dotierte, an die Oberfläche angrenzende Zone des zweiten Leitfähigkeitstypes aufweist,
- eine Elektrode (A), welche eine elektrische Verbindung mit der ersten Bauelementzone vorsieht, sowie
- eine Elektrode (K), welche eine elektrische Verbindung mit der zweiten Bauelementzone vorsieht,
- wobei sich die Gatezone in im wesentlichen vertialer Richtung in Angrenzung an die zweite Bauelementzone und die Kanalzone erstreckt, wobei bei Betrieb ein im wesentlichen vertikaler Leitungskanal in der Kanalzone induziert wird.
- Essentiell resültieren diese Konfigurationen in lateralen Bauelementstrukturen, wobei sowohl die erste als auch die zweite Bauelementzone an die gleiche Oberfläche angrenzen, während sie gleichzeitig einen vertikalen Leitungskanal vorsehen, welcher von einer isolierten Gatezone gesteuert wird, die sich in einem Graben durch die gesamte Oberflächenschicht in im wesentlichen vetikaler Richtung in Angrenzung an die Kanalzone erstreckt.
- Diese einzigartige Konfiguration sieht eine laterale, an die Oberfläche grenzende Bahn von der Anode zur Kathode für Defektelektronen sowie eine zweite Bahn vor, welche sich von der Kathode eine kurze Strecke nach unten durch den vertikalen Leitungskanal und sodann quer in lateraler Richtung zu der Anode erstreckt. Da Minoritätsträger (Defektelektronen) in lateraler Richtung direkt zu der Kathode fließen können, ohne zuerst den vertikalen Leitungskanal zu durchffießen, wird die Durchlaßspannung des Kathoden-Kanalüberganges niinimiert. Dadurch wird selbst bei hohen Stromdichten ein Einschalten des parasitären NPN-Transistors in der Struktur und damit ein unerwünschtes Sperren verhindert. Ferner können nun, da der Elektronenfluß sich anfänglich in Abwärtsrichtung bewegt, Elektron-Defektelektron-Rekombinationsströme vielmehr in dem Körper der Anordnung als, wie im Falle der bekannten lateralen, bipolaren Transistoren mit isolierter Steuerelektrode, auf der Oberfläche fließen. Ein weiterer Vorteil der vorgeschlagenen Strukturen ist, daß, da die gategesteuerte, leitende Kanalzone im wesentlichen vertikal verläuft, die Dimensionen dieser Zone optimiert werden können, während gleichzeitig die Dimension der Kanalzone vergrößert werden kann, um eine Felddimensionierung vorzusehen, welche in verbesserten Hochspannungsdurchbruchverhaltensmerkmalen resultiert.
- Darüberhinaus kann, da die LTGBT-Anordnung auf einer vergrabenen Isolierschicht gebildet werden kann, die gesamte Anordnung auf einfache Weise und effektiv isoliert werden, damit sich diese dadurch besonders für einen Einsatz, wie z.B. Source-Folger "High side"- Schalter, welche eine Hochspannungsisolation der gesamten Anordnung erfordern, eignet.
- Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
- Fig. 1 - einen Querriß einer lateralen, bipolaren Trench-Gate- Transistoranordnung (LTGBT) gemäß einem ersten Ausführungsbeispiel der Erfindung; sowie
- Fig. 2 - einen Querriß einer, auf einer Isolierschicht hergestellten LTGBT-Anordnung gemäß einem zweiten Ausführungsbeispiel der Erfindung.
- Es ist zu beachten, daß die Figuren nicht maßstabsgetreu und im besonderen die Vertikalabmessungen zum Zwecke einer deutlicheren Darstellung übertrieben gezeigt sind. Zudem sind Halbleiterzonen des gleichen Leitfähigkeitstypes im allgemeinen in gleicher Richtung schraffiert dargestellt und entsprechende Zonen in den verschiedenen Figuren im allgemeinen mit den gleichen Bezugsziffern versehen.
- Fig. 1 der Zeichnung zeigt eine laterale, bipolare Trench-Gate- Transistoranordnung (LTGBT) gemäß einem ersten Ausführungsbeispiel der Erfindung. In Fig. 1 weist die LTGBT-Anordnung 1 ein Halbleitersubstrat 10 eines ersten Leitfähigkeitstypes, in diesem Falle eines P-Types, auf. Das Substrat ist bei einer typischen Dotierungskonzentration von etwa 10¹&sup4; Atomen/cm³ relativ schwach dotiert. Eine epitaktische Halbleiteroberflächenschicht 14 eines zweiten Leitfähigkeitstypes, das Gegenteil der des ersten Leitfähigkeitstypes, in diesem Falle eines N-Types, ist auf einer ersten Hauptoberfläche 12 des Substrats vorgesehen und bildet mit dieser einen PN-Übergang. Die epitaktische Schicht 14 kann typischerweise eine Stärke von etwa 2,5 Mikrometer und eine Ladung von 1 bis 2 x 10¹² Atomen/cm² pro Flächeneinheit aufweisen. In der epitaktischen Oberflächenschicht 14 ist ein Graben 16 vorgesehen, welcher sich durch die gesamte epitaktische Schicht erstreckt. Dieser Graben, welcher durch eine konventionelle Technik, wie zum Beispiel Ätzung, gebildet werden kann, kann typischerweise eine Breite von etwa 2 Mikrometer aufweisen und umschließt den aktiven Teil der Anordnung.
- Eine dielektrische Schicht 18, bei welcher es sich typischerweise um einen Siliciumoxidfilm handelt, welcher eine Stärke von etwa 0,05 Mikrometer aufweist, bedeckt die Seitenwände und die Bodenfläche des Grabens. Der mit einer dielektrischen Schicht versehene Graben weist eine Gatezone 20 auf, welche aus einem leitfähigen Material, wie zum Beispiel Polysilicium, besteht und in einem Standardverfahren, wie zum Beispiel Polyauffüllung, hergestellt werden kann. Es ist eine Gateelektrode G vorgesehen, um einen elektrischen Kontakt mit der Gatezone 20 herzustellen.
- In der epitaktischen Schicht 14 ist in Angrenzung an die Innenseitenwand des Grabens 16 eine an die Oberfläche angrenzende Kanalzone 22 des P-Leitfähigkeitstypes vorgesehen. Die Kanalzone 22 erstreckt sich vertikal durch einen Teil der epitaktischen Oberflächenschicht und verläuft von der Innenseitenwand des Grabens zu einem mittleren Teil der LTGBT-Anordnung lateral nach innen. Obgleich die Konfiguration dieser Kanalzone infolge von Konstruktionsvorschriften in hohem Maße variieren kann, kann diese Zone typischerweise eine Stärke von etwa 1,5 Mikrometer, eine Dotierungskonzentration von etwa 10¹&sup7; Atomen/cm³ sowie eine Länge von etwa 20 bis 25 Mikrometer in lateraler Richtung aufweisen.
- Die LTGBT-Anordnung gemäß Fig. 1 weist ferner eine an die Oberfläche angrenzende, zweite Bauelementzone 24, als Kathodenzone bezeichnet, auf, welche in Angrenzung an die Innenseitenwand des Grabens 16 eine stark dotierte, an die Oberfläche angrenzende N-Zone 24a vorsieht und sich nach unten durch einen Teil der Kanalzone 22 erstreckt. Bei diesem Ausführungsbeispiel weist die Kathodenzone außerdem eine zweite, stark dotierte, an die Oberfläche angrenzende Zone 24b des P- Leitfähigkeitstypes auf, welche an die Zone 24a grenzt und dazu dient, die Verbindung mit der Kanalzone 22 zu verstärken. Die Zonen 24a und 24b der Kathodenzone 24 können beide eine Stärke von typischerweise etwa 0,5 Mikrometer und eine relativ hohe Dotierungskonzentration von etwa 10²&sup0; Atomen/cm³ aufweisen. Die Breite der Zonen 24a und 24b kann typischerweise jeweils etwa 5 Mikrometer betragen, wobei durch die Kathodenelektrode K, welche sowohl die Zone 24a als auch die Zone 24b kontaktiert, eine elektrische Verbindung mit der Kathodenzone vorgesehen wird.
- Der Aufbau der LTGBT-Anordnung wird durch eine, an die Oberfläche angrenzende, erste Bauelementzone 26, als Anodenzone bezeichnet, welche mit der epitaktischen Schicht 14 einen P-N-Übergang bildet, vervollständigt. Die Anodenzone 26 ist in dem mittleren Teil der epitaktischen Schicht und von der Kanalzone 22 beabstandet angeordnet. Eine Anodenelektrode A sieht eine elektrische Verbindung mit der Anodenzone 26 vor. Bei dem in Fig. 1 dargestellten Ausführungsbeispiel sieht die an die Oberfläche angrenzende Anodenzone eine stark dotierte, an die Oberfläche grenzende P-Zone 26 vor, welche typischerweise eine Stärke von etwa 0,5 Mikrometer und eine Dotierungskonzentration von etwa 10²&sup0; Atomen/cm³ aufweist, obgleich alternative Konfigurationen definitiv in dem Schutzumfang der Erfindung liegen. Somit kann zum Beispiel die Anodenzone als eine segmentierte P+/N+Anode, eine segmentierte P+/Schottky-Anode oder als eine reine Schottky-Diode vorgesehen werden, um die Schaltgeschwindigkeit zu verbessern. Diese alternativen Anodenstrukturen gelten als bekannt und sind in EP-A-0 361 589, mit dem Titel SEGMENTED-ANODE LATERAL INSULATED-GATE BIPOLAR TRANSISTOR DEVICES, von MUKHERJEE et al, Literaturhinweis summarisch eingefügt, beschrieben. Folglich werden diese Merkmale der Kürze wegen hier nicht dargestellt oder näher erläutert.
- Die einzigartige Konfiguration der Kanalzone 22, welche einen im wesentlichen vertikalen Leitungskanal 22a zwischen der Kathodenzone und dem darunterliegenden Teil der epitaktischen Schicht vorsieht, wenn auch die Kanalzone als Ganzes lateral orientiert ist, erlaubt die gleichzeitige Optimierung verschiedener Parameter, welche in konventionellen Anordnungen in einer in einem Kompromiß resultierenden Weise auszuwählen sind. Somit kann zum Beispiel der im wesentlichen vertikale Leitungskanal 22a so kurz wie gewünscht gehalten werden, während die Kanalwne selbst nach innen zu der Anodenzone hin ausgedehnt werden kann, um die Hochspannungsdurchbruchverhaltensmerkmale zu verbessern. In einer besonders vorteilhaften Konfiguration erstreckt sich die Kanalzone 22 jenseits der Kathodenzone 24b über eine Distanz, welche etwa halb so groß wie die Entfernung zwischen Kathodenzone 24b und Anodenzone 26 ist, lateral nach innen.
- Ein zweites Ausführungsbeispiel einer LTGBT-Anordnung gemaß der Erfindung ist in Fig. 2 dargestellt. Dieses Ausführungsbeispiel gleicht im allgemeinen der in Fig. 1 gezeigten Konfiguration, weist jedoch einen bedeutenden Unterschied auf. Das Substrat 10 und die epitaktische Schicht 14 treffen nicht, wie in Fig. 1 dargestellt, an einem P-N-Übergang auf der Oberfläche 12 zusammen, um eine Sperrschichtisolation vorzusehen, sondern die epitaktische Oberflächenschicht und das Substrat können durch eine, auf dem Substrat 10 vorgesehene, vergrabene Isolierschicht 13 voneinander getrennt angeordnet sein, wobei die epitaktische Oberflächenschicht 14 auf der vergrabenen Isolierschicht vorgesehen ist. Bei der vergrabenen Isolierschicht 13 kann es sich typischerweise um eine Schicht von etwa 0,5 Mikrometer aus, auf konventionelle Weise hergestelltem, thermischem Siliciumoxid handeln. Somit wird eine SOI(Silicium- auf-Isolator)-LTGBT-Anordnung gebildet, wobei die Anordnung von sämtlichen umgebenen Halbleiterzonen komplett oxidisoliert ist. Folglich eignet sich die in Fig. 2 dargestellte Struktur besonders für den Hochspannungseinsatz, wie zum Beispiel Source- Folger "High-side"-Schalter, für welchen die gesamte Anordnung effektiv isoliert sein muß, um hohen Spannungen zu widerstehen, ohne das Risiko eines Spannungsdurchschlages einzugehen.
- Zusammenfassend bieten die Anordnungen gemäß der vorliegenden Erfindung sämtliche Vorteile der bekannten LTGBT-Anordnungen, während sie gleichzeitig die signifikantesten Nachteile der bekannten Strukturen überbrückt, nämlich deren Anfälligkeit für potentielles, schädigendes, unerwünschtes Sperren bei Hochstrom- und/oder Hochspannungspegeln. Darüberhinaus eignen sich die hier offenbarten Anordnungen besonders für die SOI-Technik und erlauben somit umfangreiche Einsatzmöglichkeiten bei Hochspannungsstromkreisen.
- Während die Erfindung unter Bezugnahme auf verschiedene, bevorzugte Ausführungsformen dargestellt und beschrieben worden ist, ist es für Fachkundige naheliegend, diverse Änderungen in Form und Detail vorzunehmen, ohne dabei von dem Schutzumfang der Erfindung, wie durch die beigefügten Patentansprüche definiert, abzuweichen.
Claims (6)
1. Lateraler, bipolarer Halbleitertransistor (1) mit isolierter Steuerelektrode
mit:
einem Halbleitersubstrat (10) eines ersten Leitfähigkeitstypes, welches
eine Hauptoberfläche (12) aufweist,
einer Halbleiteroberflächenschicht (14) eines zweiten Leitfähigkeitstypes,
das Gegenteil der des ersten Leitfähigkeitstypes, welche auf der Hauptoberfläche (12)
vorgesehen ist,
einem sich durch die Oberflächenschicht (14) erstreckenden Graben (16),
welcher einen Teil der Oberflächenschicht (14) umschließt und dadurch eine Insel in der
Oberflächenschicht (14) definiert, sowie eine Innenseitenwand, eine Außenseitenwand
und eine Bodenfläche aufweist, wobei die Innenseitenwand die Insel begrenzt,
einer die Seitenwände und die Bodenfläche des Grabens (16) bedeckenden,
dielektrischen Schicht (18),
einer Gatezone (20), welche in dem Graben auf der dielektrischen Schicht
(18) angeordnet ist und ein leitfähiges Material aufweist, einer an die Oberfläche
angrenzenden Kanalzone (22) des ersten Leitfähigkeitstypes, welche in der Insel der
Oberflächenschicht (14) und in Angrenzung an die Innenseitenwand des Grabens (16)
vorgesehen ist,
einer an die Oberfläche angrenzenden, ersten Bauelementzone (26),
welche in einem mittleren Teil der Insel der Oberflächenschicht (14) und von der
Kanalzone (22) beabstandet angeordnet ist,
einer an die Oberfläche angrenzenden, zweiten Bauelementzone (24a,
24b), welche in der Kanalzone (22) angeordnet ist und in Angrenzung an die
Innenseitenwand des Grabens (16) zumindest eine stark dotierte, an die Oberfläche
angrenzende Zone (24a) des zweiten Leitfähigkeitstypes aufweist,
einer Elektrode (A), welche eine elektrische Verbindung mit der ersten
Bauelementzone (26) vorsieht, sowie
einer Elektrode (K), welche eine elektrische Verbindung mit der zweiten
Bauelementzone (24a, 24b) vorsieht,
wobei sich die Gatezone (20) in im wesentlichen vertikaler Richtung in
Angrenzung an die zweite Bauelementzone (24a, 24b) und die Kanalzone (22) erstreckt,
wobei bei Betrieb ein im wesentlichen vertikaler Leitungskanal in der Kanalzone (22)
induziert wird.
2. Lateraler, bipolarer Halbleitertransistor mit isolierter Steuerelektrode mit:
einem Halbleitersubstrat (10) eines ersten Leitfähigkeitstypes, welches
eine Hauptoberfläche (12) aufweist,
einer Isolierschicht (13), welche auf der Hauptoberfläche (12) angeordnet
ist,
einer Halbleiteroberflächenschicht (14) eines zweiten Leitfähigkeitstypes,
das Gegenteil der des ersten Leitfähigkeitstypes, welche auf der Isolierschicht (13)
angeordnet ist, wobei es sich bei der Isolierschicht (13) um eine vergrabene
Isolierschicht handelt,
einem, sich durch die gesamte Oberflächenschicht (14) erstreckenden
Graben (16), welcher einen Teil der Oberflächenschicht (14) umschließt und dadurch
eine Insel in der Oberflächenschicht (14) definiert sowie eine Innenseitenwand, eine
Außenseitenwand und eine Bodenfläche aufweist, wobei die Innenseitenwand die Insel
begrenzt, sowie einer dielektrischen Schicht (18), welche die Seitenwände und die
Bodenfläche des Grabens (16) bedeckt,
einer Gatezone (20), welche in dem Graben auf der dielektrischen Schicht
(18) vorgesehen ist und ein leitfähiges Material aufweist, einer an die Oberfläche
angrenzenden Kanalzone (22) des ersten Leitfähigkeitstypes, welche in der Insel der
Oberflächenschicht (14) und in Angrenzung an die Innenseitenwand des Grabens (16)
vorgesehen ist,
einer an die Oberfläche angrenzenden, ersten Bauelementzone (26),
welche in einem mittleren Teil der Insel der Oberflächenschicht (14) und von der
Kanalzone (22) beabstandet angeordnet ist, einer an die Oberfläche angrenzenden,
zweiten Bauelementzone (24a, 24b), welche in der Kanalzone (22) angeordnet ist und in
Angrenzung an die Innenseitenwand des Grabens (16) zumindest eine stark dotierte, an
die Oberfläche angrenzende Zone (24a) des zweiten Leitfähigkeitstypes aufweist,
einer Elektrode (A), welche eine elektrische Verbindung rnit der ersten
Bauelementzone (26) vorsieht, sowie
einer Elektrode (K), welche eine elektrische Verbindung mit der zweiten
Bauelementzone (24a, 24b) vorsieht,
wobei sich die Gatezone (20) in im wesentlichen vertikaler Richtung in
Angrenzung an die zweite Bauelementzone (24a, 24b) und die Kanalzone (22) erstreckt,
wobei bei Betrieb ein im wesentlichen vertikaler Leitungskanal in der Kanalzone (22)
induziert wird.
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die an die Oberfläche angrenzende, zweite Bauelementzone (24a, 24b) ferner eine
stark dotierte, an die Oberfläche angrenzende Zone (24b) des ersten Leitfähigkeitstypes
in Angrenzung an die stark dotierte, an die Oberfläche angrenzende Zone (24a) des
zweiten Leitfähigkeitstypes aufweist, welche durch die an die Oberfläche angrenzende
Zone (24a) des zweiten Leitfähigkeitstypes von der Innenseitenwand des Grabens (16)
beabstandet ist und sich nach unten durch einen Teil der Kanalzone (22) erstreckt.
4. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß sich die an die Oberfläche angrenzende Zone (22) jenseits der zweiten
Bauelementzone (24a, 24b) über eine Distanz, welche etwa halb so groß wie die Entfernung
zwischen der zweiten Bauelementzone (24a, 24b) und der ersten Bauelementzone (26)
ist, lateral nach innen erstreckt.
5. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die an die Oberfläche angrenzende, erste Bauelementzone (26) eine stark dotierte
Zone des ersten Leitfähigkeitstypes aufweist.
6. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die an die Oberfläche angrenzende, erste Bauelementzone (26) eine Schottky-Diode
aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/741,288 US5227653A (en) | 1991-08-07 | 1991-08-07 | Lateral trench-gate bipolar transistors |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69210328D1 DE69210328D1 (de) | 1996-06-05 |
DE69210328T2 true DE69210328T2 (de) | 1996-11-07 |
Family
ID=24980123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69210328T Expired - Fee Related DE69210328T2 (de) | 1991-08-07 | 1992-07-28 | Lateraler, bipolarer Halbleitertransistor mit isolierter Steuerelektrode |
Country Status (5)
Country | Link |
---|---|
US (1) | US5227653A (de) |
EP (1) | EP0526939B1 (de) |
JP (1) | JP2633145B2 (de) |
KR (1) | KR100278526B1 (de) |
DE (1) | DE69210328T2 (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2272572B (en) * | 1992-11-09 | 1996-07-10 | Fuji Electric Co Ltd | Insulated-gate bipolar transistor and process of producing the same |
WO1996029741A2 (en) * | 1995-03-23 | 1996-09-26 | Philips Electronics N.V. | Semiconductor device provided with an ligbt element |
EP1179853A1 (de) * | 1994-09-16 | 2002-02-13 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit hoher Durchbruchsspannung |
US5776813A (en) * | 1997-10-06 | 1998-07-07 | Industrial Technology Research Institute | Process to manufacture a vertical gate-enhanced bipolar transistor |
DE19750413A1 (de) * | 1997-11-14 | 1999-05-20 | Asea Brown Boveri | Bipolartransistor mit isolierter Steuerelektrode (IGBT) |
DE19800647C1 (de) | 1998-01-09 | 1999-05-27 | Siemens Ag | SOI-Hochspannungsschalter |
JP3641547B2 (ja) * | 1998-03-25 | 2005-04-20 | 株式会社豊田中央研究所 | 横型mos素子を含む半導体装置 |
WO1999056323A1 (en) * | 1998-04-27 | 1999-11-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and process for manufacturing the same |
KR100370129B1 (ko) | 2000-08-01 | 2003-01-30 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
JP4290378B2 (ja) * | 2002-03-28 | 2009-07-01 | Necエレクトロニクス株式会社 | 横型パワーmosトランジスタおよびその製造方法 |
US7759731B2 (en) * | 2006-08-28 | 2010-07-20 | Advanced Analogic Technologies, Inc. | Lateral trench MOSFET with direct trench polysilicon contact and method of forming the same |
CN101840935B (zh) * | 2010-05-17 | 2012-02-29 | 电子科技大学 | Soi横向mosfet器件 |
CN105990408A (zh) | 2015-02-02 | 2016-10-05 | 无锡华润上华半导体有限公司 | 横向绝缘栅双极型晶体管 |
CN110459606B (zh) * | 2019-08-29 | 2023-03-24 | 电子科技大学 | 一种具有自偏置pmos的横向沟槽型igbt及其制备方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4199774A (en) * | 1978-09-18 | 1980-04-22 | The Board Of Trustees Of The Leland Stanford Junior University | Monolithic semiconductor switching device |
US4546367A (en) * | 1982-06-21 | 1985-10-08 | Eaton Corporation | Lateral bidirectional notch FET with extended gate insulator |
DE3379302D1 (en) * | 1982-12-13 | 1989-04-06 | Gen Electric | Lateral insulated-gate rectifier structures |
US4963951A (en) * | 1985-11-29 | 1990-10-16 | General Electric Company | Lateral insulated gate bipolar transistors with improved latch-up immunity |
US4767722A (en) * | 1986-03-24 | 1988-08-30 | Siliconix Incorporated | Method for making planar vertical channel DMOS structures |
EP0280536B1 (de) * | 1987-02-26 | 1997-05-28 | Kabushiki Kaisha Toshiba | An-Steuertechnik für Thyristor mit isolierter Steuerelektrode |
DE3820677A1 (de) * | 1987-07-13 | 1989-01-26 | Bbc Brown Boveri & Cie | Feldeffektgesteuertes, bipolares leistungshalbleiter-bauelement und verfahren zu dessen herstellung |
US4914058A (en) * | 1987-12-29 | 1990-04-03 | Siliconix Incorporated | Grooved DMOS process with varying gate dielectric thickness |
US5049968A (en) * | 1988-02-08 | 1991-09-17 | Kabushiki Kaisha Toshiba | Dielectrically isolated substrate and semiconductor device using the same |
JP2788269B2 (ja) * | 1988-02-08 | 1998-08-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
US5016067A (en) * | 1988-04-11 | 1991-05-14 | Texas Instruments Incorporated | Vertical MOS transistor |
JPH0783118B2 (ja) * | 1988-06-08 | 1995-09-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US4951102A (en) * | 1988-08-24 | 1990-08-21 | Harris Corporation | Trench gate VCMOS |
ATE211306T1 (de) * | 1988-09-22 | 2002-01-15 | Koninkl Philips Electronics Nv | Laterale bipolare transistoranordnungen mit isolierter steuerelektrode mit geteilter anode |
EP0371785B1 (de) * | 1988-11-29 | 1996-05-01 | Kabushiki Kaisha Toshiba | Lateraler Leitfähigkeitsmodulations-MOSFET |
JPH0716009B2 (ja) * | 1988-12-02 | 1995-02-22 | 株式会社日立製作所 | 横型絶縁ゲートバイポーラトランジスタ |
JP2536137B2 (ja) * | 1989-03-28 | 1996-09-18 | 富士電機株式会社 | 伝導度変調型mosfetを備えた半導体装置 |
-
1991
- 1991-08-07 US US07/741,288 patent/US5227653A/en not_active Expired - Fee Related
-
1992
- 1992-07-28 EP EP92202313A patent/EP0526939B1/de not_active Expired - Lifetime
- 1992-07-28 DE DE69210328T patent/DE69210328T2/de not_active Expired - Fee Related
- 1992-08-04 JP JP4208104A patent/JP2633145B2/ja not_active Expired - Fee Related
- 1992-08-07 KR KR1019920014158A patent/KR100278526B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100278526B1 (ko) | 2001-02-01 |
DE69210328D1 (de) | 1996-06-05 |
EP0526939B1 (de) | 1996-05-01 |
JP2633145B2 (ja) | 1997-07-23 |
EP0526939A1 (de) | 1993-02-10 |
KR930005238A (ko) | 1993-03-23 |
US5227653A (en) | 1993-07-13 |
JPH05206159A (ja) | 1993-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69331915T2 (de) | MIS-Feldeffekttransistor mit hoher Spannungsfestigkeit und integrierte Halbleiterschaltung | |
DE3856480T2 (de) | MOS-Feldeffekt-Transistor mit Leitfähigkeitsmodulation | |
EP0566639B1 (de) | Integrierte leistungsschalterstruktur | |
DE69821105T2 (de) | Bipolar mos-leistungstransistor ohne latch-up | |
DE19649686B4 (de) | Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET) | |
DE69414311T2 (de) | Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate | |
DE102004022455B4 (de) | Bipolartransistor mit isolierter Steuerelektrode | |
DE69210328T2 (de) | Lateraler, bipolarer Halbleitertransistor mit isolierter Steuerelektrode | |
DE3689931T2 (de) | Schnell schaltende laterale Transistoren mit isoliertem Gate. | |
EP0748520B1 (de) | Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit | |
DE102011082290A1 (de) | Lateraler bipolartransistor mit isolierter gate-elektrode | |
DE19526537A1 (de) | Thyristor | |
DE19720215B4 (de) | Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation | |
DE10225860A1 (de) | Halbleiterbauteil | |
DE69418638T2 (de) | Halbleiterbauelement vom MIS-Typ | |
EP1097482B1 (de) | J-fet-halbleiteranordnung | |
DE68904343T2 (de) | Bipolarer transistor mit isolierter steuerelektrode. | |
DE4039012C2 (de) | Mos-Halbleiterbauelement | |
DE69930715T2 (de) | Elektronische Halbleiterleistung mit integrierter Diode | |
DE19528998A1 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
DE69624305T2 (de) | Halbleiteranordnung mit einem ligbt element | |
DE4026121A1 (de) | Leitfaehigkeitsmodulations-mosfet | |
DE19630341A1 (de) | Halbleitereinrichtung | |
DE19932959A1 (de) | Halbleitervorrichtung und diese verwendende Halbleiterschaltung | |
DE4310606C2 (de) | GTO-Thyristoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N |
|
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |