DE69112235T2

DE69112235T2 - Optisches Gate-Array.

Info

Publication number: DE69112235T2
Application number: DE69112235T
Authority: DE
Inventors: Chikara Amano; Hideki Hukano; Takashi Kurokawa; Shinji Matsuo; Takeshi Yamada
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1990-01-23
Filing date: 1991-01-22
Publication date: 1996-06-13
Anticipated expiration: 2011-01-23
Also published as: US5451767A; EP0443332B1; DE69112235D1; EP0443332A1

Description

Die vorliegende Erfindung bezieht sich auf ein optisches Element mit drei Anschlüssen zum Steuern der Intensität von Licht mit Hilfe der Intensität von anderem Licht.
Außerdem bezieht sich die vorliegende Erfindung auf ein optisches Gate-Array zum Steuern zweidimensionaler Daten von zweitem Licht mit Hilfe zweidimensionaler Daten eines ersten Lichts unter Verwendung eines solchen optischen Elements mit drei Klemmen bzw. Anschlüssen.
Eine große Nachfrage nach einer Entwicklung eines optischen Gate-Arrays, das ein optisches Element mit drei Klemmen verwendet, als eine Schlüsseleinrichtung zum Durchführen einer optischen Datenverarbeitung und optischen Signalverarbeitung kam auf.
Zum Beispiel offenbart US-E-32 893 eine nichtlineare oder bistabile optische Einrichtung, die eine Photodiode oder einen Phototransistor zum Erzeugen eines Photostroms, einen Aufbau mit einem Halbleiter-Quantum-Well-Bereich und eine Einrichtung aufweist, die zum elektrischen Steuern einer optischen Absorption des Halbleiter-Quantum-Well-Bereichs auf den Photostrom anspricht. Die optische Absorption des Halbleiter-Quantum-Well-Bereichs ändert sich in Erwiderung auf Änderungen beim Photostrom. Die Photodiode oder der Phototransistor können einstückig bzw. integral mit dem Aufbau hergestellt sein, der den Halbleiter-Quantum-Well- Bereich aufweist. Ein Array aus optischen Einrichtungen kann auf einem einzelnen Chip für eine parallele Logikverarbeitung hergestellt werden.
Ferner wurde als ein optisches Element mit drei Klemmen von dem vorstehend genannten Typ ein Element vorgeschlagen, das als "symmetrische selbst-elektrooptisch-wirkende Einrichtung (S-SEED)" bezeichnet wird, wie dies in "Applied Physics Letters", Band 52, Seite 1.419 beschrieben ist. Bei diesem Element sind zwei optische Multiquantum-Well-(MQW-) Modulatoren vom PIN-Typ, die auf dem gleichen Halbleitersubstrat ausgebildet sind, miteinander über eine externe Elektrode in Reihe geschaltet und ein Konstantspannungs- Versorgungsteil ist mit beiden Enden der Reihenschaltung der Modulatoren verbunden. Bei dieser Anordnung wird eine übertragene Lichtkomponente von Licht, das auf den zweiten optischen PIN-Modulator gestrahlt wird, durch die Intensität von Lichteinfall auf den ersten optischen PIN-Modulator geändert. Dieses Element kann eine übertragene Lichtkomponente von Licht, das mit einer vorbestimmten Intensität gesteuert bzw. vorgespannt wird, mit Hilfe von Eingangslicht, das die gleiche Wellenlänge aufweist, gesteuert werden. Eine Anordnung und Kennwerte des Elements werden nachfolgend unter Bezug auf Fig. 37(a) und 37(b) beschrieben.
Die Fig. 37(a) und 37(b) zeigen die Anordnung bzw. die Kennwerte eines konventionellen Elements (S-SEED). Fig. 37(a) ist eine Schnittansicht des Elements. Fig. 37(b) ist eine graphische Darstellung, die die Lichteingangs-/-ausgangskennwerte des Elements darstellt. Nimmt man auf Fig. 37(a) Bezug, bezeichnet eine Bezugszeichenzahl 100 einen PIN-Aufbau; 101 eine p-AlGaAs-Kaschierungsschicht; 102 eine i-AlGaAs/GaAs-MQW-Schicht; 103 eine n-AlGaAs-Kaschierungsschicht; 104 eine Isolierschicht, die aus i-AlGaAs und p- AlGaAs besteht; 105 ein GaAs-Substrat; 106 eine Isolierschicht; 107 eine Elektrode; und 108 ein Konstantspannungs- Versorgungsteil. Das Bezugszeichen Pin bezeichnet Eingangslicht; Pbias Vorspannungs- bzw. Steuerlicht; und Pout Ausgangslicht.
Bei einer solchen Anordnung ist der PIN-Aufbau 100, der aus der p-AlGaAs-Kaschierungsschicht 101, der i-AlGaAs-GaAs- MQW-Schicht 102 und der n-AlGaAs-Kaschierungsschicht 103 besteht, auf dem GaAs-Substrat 105 über der Isolierschicht aufeinandergeschichtet, die aus i-AlGaAs und p-AlGaAs besteht. Eine Seitenfläche des PIN-Aufbaus 100 ist mit der Isolierschicht 106 beschichtet. Die n-AlGaAs-Kaschierungsschicht 103 des ersten PIN-Aufbaus 100 und eine p-AlGaAs- Kaschierungsschicht 101 eines zweiten PIN-Aufbaus 1001 stehen über die Elektrode 107 miteinander in Verbindung. Falls das Einfalls- bzw. Eingangslicht Pin und das Steuerlicht Pbias auf den ersten bzw. zweiten PIN-Aufbau 100 bzw. 1001 einfallen, um übertragenes Licht als das Ausfalls- bzw. Ausgangslicht Pout zu erhalten, zeigen die Pin-Pout-Kennwerte bzw. -Charakteristika positive, bistabile logische Kennwerte bzw. Charakteristika, die in Fig. 37(b) dargestellt sind. Eine Lichtintensitätsmodulation wird unter Verwendung eines quantumbegrenzten Starkeffekts (QCSE) durchgeführt, d. h., einer Modulation des Transmissionsfaktors der i- AlGaAs/GaAs-MQW-Schicht 102 bei ihrer Excitonen-Absorptionswellenlänge durch Ändern einer Sperrvorspannung, die an den PIN-Aufbau 100 angelegt wird.
Die drei nachfolgenden Probleme stellen sich jedoch bei dem konventionellen optischen Gate-Array.
Erstens ist das Kontrastverhältnis von jedem PIN-Aufbau, d. h., das Intensitätsverhältnis des Ausgangslichts Pout vor und nach dem Schalten so niedrig wie 2 : 1 bis 3 : 1. Aus diesem Grund müssen, um eine Vielzahl solcher Elemente in Reihe zu schalten, um kaskadenartig betrieben zu werden, zwei PIN-Strukturen mit den gleichen Kennwerten parallel angeordnet werden, um unterschiedlich geschaltet zu werden, was eine komplizierte Anordnung erforderlich macht.
Zweitens muß Eingangslicht und Steuerlicht unabhängig aus der gleichen Richtung auf zwei benachbarte PIN-Strukturen gestrahlt werden und daher ist ein Betrieb eines Elements sehr schwierig. Falls z. B. eine logische Operation bzw. ein logischer Betrieb zwischen zwei zweidimensionalen optischen Strukturen bzw. Mustern durchzuführen ist, müssen Bilder auf die flache Oberfläche des Arrays projiziert werden, während sie getrennt gehalten werden und voneinander um einen Betrag verschoben werden, der dem Abstand der beiden Strukturen entspricht. Dies macht ein kompliziertes optisches Hochpräzisionssystem erforderlich.
Drittens sind die Lichteingangs-/-ausgangskennwerte auf positive logische Gate-Kennwerte begrenzt und es wird nur ein Verstärkungsfaktor von etwa 1 erhalten, da der photo- bzw. lichtempfindliche PIN-Aufbau und der modulierende PIN-Aufbau den gleichen Aufbau aufweisen.

Darstellung der Erfindung

Daher besteht eine Aufgabe der vorliegenden Erfindung darin, die vorstehend beschriebenen Probleme zu lösen und ein optisches Element mit drei Anschlüssen und ein optisches Gate-Array vorzusehen, das ein großes Kontrastverhältnis aufweist und eine einfache Anordnung und einen leichten Betrieb des Elements ermöglicht und das den Freiheitsgrad beim Entwurt hinsichtlich logischer Typen, Verstärkungsfaktoren und dergleichen in hohem Maß erhöhen kann.
A Um die vorstehende Aufgabe zu lösen, wird gemäß der vorliegenden Erfindung ein optisches Gate-Array vorgesehen, das eine Vielzahl zweidimensional angeordneter optischer Gates aufweist, von denen jedes durch einen Photodetektor, einen optischen Modulator und einen dazwischen angeordneten Reflexionsaufbau ausgebildet wird, wobei der Photodetektor, der optische Modulator und der Reflexionsaufbau aus Halbleitermaterialien bestehen, wobei der optische Modulator ein MQW(Multiquantum-well) umfaßt, wobei der Reflexionsaufbau mit Hilfe eines verteilten Bragg-Reflektors ausgebildet ist, der durch abwechselnd aufeinandergeschichtete Halbleiterschichten mit unterschiedlichem spezifischen Lichtbrechungsvermögen ausgebildet ist, wobei der Photodetektor und der optische Modulator angeordnet sind, Licht aus unterschiedlichen Richtungen zu empfangen, wobei die Modulationskennwerte des optischen Modulators durch die Intensität des auf den Photodetektor gestrahlten Lichts steuerbar sind und wobei der Reflexionsaufbau den Modulator und den Photodetektor elektrisch verbindet und optisch trennt.
B Gemäß der vorliegenden Erfindung werden bei einem optischen Gate-Array zum Steuern zweidimensionaler Daten eines zweiten Lichts durch zweidimensionale Daten eines ersten Lichts die nachfolgenden Komponenten auf einem Halbleitersubstrat (204) vertikal aufeinander geschichtet und zweidimensional angeordnet: ein lichtempfindliches Teil (203) mit einem Photodioden- oder Phototransistoraufbau zum Ändern von dessen elektrischem Ausgangssignal gemäß der Intensität des ersten Lichts; und ein optisches Modulationsteil (201), das durch einen PIN-Aufbau ausgebildet wird, der einen Multiquantum-Well-Aufbau in einer Schicht und einen Mehrfachschicht-Reflexionsaufbau in einer p- oder n- Schicht zum Ändern der Reflektivität des zweiten Lichts unter Verwendung des elektrischen Ausgangssignals umfaßt.
Gemäß dem optischen Gate-Array der vorliegenden Erfindung weist das optische Modulationsteil mit dem MQW-PIN-Aufbau die nachfolgenden drei Anordnungen auf, um einen höheren Kontrast zu erzielen.
(1) Die Dicke der i-MQW-Schicht wird gleich oder größer als ein Wert gesetzt, der eine Verarmung bei einem Null-Vorspannungs-Zustand bei seiner Restladungsträgerkonzentration ermöglicht.
Da das Kontrastverhältnis in bezug auf die Dicke der i-MQW- Schicht exponentiell zunimmt, wird die Dicke der i-MQW- Schicht auf die zulässige Grenze erhöht, bei der ein QCSE- Effekt erhalten werden kann.
(2) Die Gesamtdicke der Sperrschicht der i-MQW-Schicht wird kleiner als 1/2 der der Well-Schicht gesetzt.
Da Licht nur in der Well-Schicht der i-MQW-Schicht einer Absorptionsmodulation unterzogen wird, wird die Dicke der Sperrschicht minimiert, um die Anzahl der Schichtausbildungszyklen, d. h., die Gesamtanzahl der Well-Schichten zu erhöhen.
(3) Die p- oder n-Schicht weist einen DBR-(verteilter Braggreflektor) Aufbau auf.
Da einfallendes Licht durch die DBR-Schicht vollständig reflektiert wird, wird die effektive Absorptionslänge erhöht, so daß sie zweimal so groß wie die der i-MQW-Schicht wird.
Da ein hohes Kontrastverhältnis erhalten werden kann, braucht bei diesem optischen Gate-Array, anders als beim konventionellen Element, kein differentieller Schaltbetrieb zwischen zwei PIN-Strukturen durchgeführt zu werden. Daher kann ein Kaskadenbetrieb unter einer Vielzahl optischer Gate-Arrays mit einer einfachen Anordnung unter Verwendung eines Einzel-PIN-Aufbaus durchgeführt werden.
Zudem können das Eingangslicht und das Vorspannungs-/ Ausgangslicht leicht getrennt werden, da Eingangslicht und Vorspannungs- bzw. Steuerlicht entsprechend aus entgegengesetzten Richtungen einfallen, wobei das Substrat als eine Grenze zu berücksichtigen ist, und Ausgangslicht als Reflexion von Steuerlicht erhalten wird. Insbesondere kann eine logische Operation bzw. ein logischer Betrieb zwischen zwei zweidimensionalen Mustern durch einfaches Projizieren der Muster auf die obere bzw. untere Fläche des optischen Gate- Arrays durchgeführt werden. Deshalb ist kein kompliziertes optisches Hochpräzisionssystem erforderlich.
Da das photo- bzw. lichtempfindliche Teil und das Modulationsteil vertikal geschichtet sind und deren Schichtanordnungen willkürlich gewählt werden können, können ferner Eingangs-/Ausgangskennwerte (z. B. Verstärkungsfaktoren, eine Schaltlichtintensität, logische Typen und dergleichen) willkürlich entworfen werden. Falls das lichtempfindliche Teil z. B. mittels eines Phototransistor-Aufbaus ausgebildet ist, kann eine EIN/AUS-Steuerung des Hochintensitäts- Vorspannungslichts durch Schalten mit einem Verstärkungsfaktor, d. h., schwachem Licht, durchgeführt werden.
C Gemäß der vorliegenden Erfindung werden bei einem optischen Gate Array zum Steuern zweidimensionaler Daten zweiten Lichts mittels zweidimensionaler Eingangsdaten ersten Lichts und Halten von dessen Ausgangszustand die nachfolgenden Komponenten auf einem Halbleitersubstrat (303) vertikal aufeinandergeschichtet und zweidimensional angeordnet: ein optischer pnpn-Thyristor (301) zum Ändern dessen elektrischen Ausgangssignals nach dem Bestrahlen des ersten Lichts auf diesen und zum Halten von dessen Zustand, selbst nachdem das Licht ausgeschaltet ist; und ein MQW-PIN-Modulator (302) der durch einen Aufbau, der einen Multiquantum- Well-Aufbau in einer i-Schicht und einen Mehrfachschicht- Reflexionsaufbau in einer p- oder n-Schicht zum Ändern der Intensität des reflektierten Lichts des zweiten Lichts gemäß einer daran angelegten Spannung umfaßt.
Zusätzlich zu den Kennwerten des vorstehend beschriebenen optischen Gate-Arrays B weist dieses Element der vorliegenden Erfindung vollständige Speicherkennwerte, d. h., eine Funktion des Haltens eines Lichtausgangszustands nach dem Schalten auf, selbst wenn das Eingangslicht abgeschaltet wird.
Da das Detektorteil bzw. Erfassungsteil durch einen optischen Thyristor ausgebildet wird, kann das Schalten mittels Eingangslichts mit einer Leistung von mehreren µW durchgeführt und eine Ansprechzeit von mehreren ns erhalten werden.
D Ferner werden bei einem ersten optischen Gate-Array die nachfolgenden Komponenten auf einem Halbleitersubstrat (401) vertikal aufeinandergeschichtet und zweidimensional angeordnet: ein Photodetektorteil (402) zum Ändern von dessen elektrischem Ausgangssignal nach dem Strahlen von erstem Licht auf dieses; und ein optisches Modulationsteil (403), das eine Funktion des Änderns der Intensität von reflektiertem Licht zweiten Lichts entsprechend dem elektrischen Ausgangssignal aufweist und das einen Multiquantum-Well-(MQW-)Aufbau in einer i-Schicht und einen Mehrfachschicht-Reflexionsaufbau in einer p- oder n-Schicht umfaßt, und wobei ein Paar Elektroden (405, 406) angeordnet ist, um das Photodetektorteil parallel mit dem optischen Modulationsteil elektrisch zu verbinden.
Ein zweites optisches Gate-Array ist so entworfen, daß ein Lastwiderstand (419) und ein Konstantspannungs-Versorgungsteil (420) zwischen einem Elektrodenpaar geschaltet ist, das zu den Elektroden in dem ersten optischen Gate-Array identisch ist, und wobei der Lastwiderstand durch eine widerstandsbehaftete dünne Schicht ausgebildet wird, die auf dem gleichen Halbleitersubstrat ausgebildet ist. Diese optischen Gate-Arrays weisen eine höhere Ansprechzeit als das optische Gate-Array B auf.
E Außerdem werden gemäß der vorliegenden Erfindung bei einem optischen Gate-Array die nachfolgenden Komponenten vertikal oder horizontal auf einem Halbleitersubstrat (CS) angeordnet und werden zweidimensional angeordnet: eine Vielzahl Photodetektorteile (5) zum Ändern von deren elektrischen Ausgangssignalen nach dem Strahlen von erstem Licht auf diese; und ein optisches Modulationsteil (M), das eine Funktion des Änderns der Intensität reflektierten Lichts von zweitem Licht gemäß diesen elektrischen Ausgangssignalen vorsieht und einen PIN-Aufbau aufweist, der einen Multiquantum-Well-(MQW)-Aufbau in einer i-Schicht sowie einen Mehrfachschicht-Reflexionsaufbau in einer p- oder n-Schicht umfaßt.
Zusätzlich zu den Kennwerten der optischen Gate-Arrays B bis D kann dieses optische Gate-Array eine logische Mehrwert-Operation unter Verwendung eines Gates durchführen, da es eine Vielzahl von Photodetektorteilen pro Gate umfaßt.

Kurze Beschreibung der Zeichnungen

Fig. 1(a) und 1(b) sind Ansichten zum Erläutern einer Anordnung eines optischen Gate-Arrays gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 2(a) bis 2(d) sind Ansichten zum Erläutern eines Betriebsprinzips eines MQW-PIN-Modulationsteils gemäß der vorliegenden Erfindung;
Fig. 3(a) bis 3(c) sind Ansichten zum Erläutern eines Betriebsprinzips eines optischen Gate-Arrays gemäß der vorliegenden Erfindung;
Fig. 4 ist eine Schnittansicht zum Erläutern eines Beispiels eines optischen Gate-Arrays gemäß der vorliegenden Erfindung, die ein GaAs-Element darstellt, bei dem ein Tunnelübergang verwendet wird, um ein lichtempfindliches Teil mit einem Modulationsteil zu verbinden;
Fig. 5 ist eine graphische Darstellung, die Lichteingangs-/Lichtausgangskennwerte des Elements der Fig. 4 darstellt;
Fig. 6 ist eine Schnittansicht zum Erläutern eines Bei spiels eines optischen Gate Arrays gemäß der vorliegenden Erfindung, die ein GaAs-Element darstellt, bei dem eine dazwischenliegende Elektrode verwendet wird, um ein lichtempfindliches Teil mit einem Modulationsteil zu verbinden;
Fig. 7 ist eine Schnittansicht zum Erläutern eines Beispiel eines optischen Gate-Arrays gemäß der vorliegenden Erfindung, die ein GaAs-Element darstellt, das ein AlGaAs-Epitaxialsubstrat umfaßt;
Fig. 8 bis 10 sind Schnittansichten, die jede ein GaAs- Element darstellen, bei dem ein Phototransistoraufbau für ein lichtempfindliches Teil eines optischen Gate-Array gemäß der vorliegenden Erfindung verwendet wird;
Fig. 11 ist eine graphische Darstellung, die Lichteingangs- / Lichtausgangskennwerte der in den Fig. 8 bis 10 dargestellten Elemente zeigt;
Fig. 12 ist eine Schnittansicht zum Erläutern einer Anordnung, bei der ein Thyristor für einen Photodetektor eines optischen Gate-Arrays gemäß der vorliegenden Erfindung verwendet wird;
Fig. 13 ist ein Ersatzschaltdiagramm eines Elements gemäß der vorliegenden Erfindung;
Fig. 14 ist eine graphische Darstellung zum Erläutern eines Betriebsprinzips des Elements;
Fig. 15(a) bis 15(d) sowie Fig. 16(a) bis 16(d) sind graphische Darstellungen und Zeitdiagramme zum Erläutern von Elementen der vorliegenden Erfindung, die Lichteingangs- /Lichtausgangskennwerte darstellen;
Fig. 17 ist eine Schnittansicht, die eine Schichtanordnung eines GaAs-AlGaAs-Reflexionselements darstellt;
Fig. 18(a) und 18(b) sind graphische Darstellungen, die Lichteingangs-/Lichtausgangskennwerte des Elements der Fig. 17 darstellen;
Fig. 19(a) bis 19(f) sind Schnittansichten, die jede ein Hauptteil einer Anordnung eines optischen Gate-Array- Elements gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung darstellen;
Fig. 20(a) bis 20(c) sind Ersatzschaltdiagramme;
Fig. 21 ist ein Ersatzschaltdiagramm;
Fig. 22(a) und 22(b) sind graphische Darstellungen zum Erläutern von Betriebsprinzipien eines PD-Elements (Photodiode) und eines HPT-Elements (Heteroübergangs-Phototransistor);
Fig. 23(a) und 23(b) sind graphische Darstellungen zum Erläutern eines Betriebsprinzips eines pnpn-Elements;
Fig. 24(a) und 24(b) sind graphische Darstellungen, die Lichteingangs-/Lichtausgangskennwerte darstellen;
Fig. 25(a) bis 25(d) sind Schnittansichten, die jede ein Hauptteil einer Elementanordnung eines optischen Gate- Arrays gemäß noch einem anderen Ausführungsbeispiel der vorliegenden Erfindung darstellen;
Fig. 26(a) bis 26(d) sind Blockdiagramme, die zu den Fig. 25(a) bis 25(d) gehören;
Fig. 27(a) bis 30(b) sind Ansichten, die Kennwerte eines Photodetektorteils darstellen;
Fig. 31(a) bis 31(d) sind Ersatzschaltdiagramme optischer Gate-Arrays;
Fig. 32 bis 34 sind Schnittansichten, die jede eine Anordnung eines optischen Gate-Arrays gemäß der vorliegenden Erfindung darstellen;
Fig. 35(a) und 35(b) sind Schnittansichten, die jede ein anderes Ausführungsbeispiel eines Photodetektorteils darstellen;
Fig. 36(a) bis 36(d) sind Schnittansichten, die jede ein anderes Ausführungsbeispiel eines optischen Modulationsteils darstellen;
Fig. 37(a) ist eine Schnittansicht, die eine Anordnung eines konventionellen optischen Gate-Arrays darstellt; und
Fig. 37(b) ist eine graphische Darstellung, die Lichteingangs-/Lichtausgangskennwerte des konventionellen optischen Gate-Arrays darstellt.

Beschreibung der bevorzugten Ausführungsbeispiele

Ein optisches Gate-Array unter Verwendung eines optischen Elements mit drei Klemmen bzw. Anschlüssen gemäß der vorliegenden Erfindung wird nachfolgend beschrieben.
Die Fig. 1(a) und 1(b) sind Ansichten zum Erläutern des optischen Gate-Arrays der vorliegenden Erfindung. Die Fig. 1(a) stellt eine Anordnung des optischen Gate-Arrays dar. Die Fig. 1(b) ist ein Ersatzschaltdiagramm der Fig. 1(a). Nimmt man Bezug auf die Fig. 1(a) und 1(b), werden die nachfolgenden Komponenten aufeinanderfolgend auf einem Halbleitersubstrat 204 aufeinandergeschichtet: ein optisches Modulationsteil 201 mit einem MQW-PIN-Aufbau zum Ändern der Intensität reflektierten Lichts Po hinsichtlich Vorspannungs- bzw. Steuerlichts Pb mittels einer daran angelegten Spannung; ein Tunnelübergangsteil 202 zum elektrischen Verbinden einer Photodiode (später zu beschreiben) 203 mit dem optischen Modulationsteil 201; und die Photodiode 203 zum Erzeugen eines Photostroms, der sich entsprechend einem Einfalls- bzw. Eingangslicht Pi ändert. Es ist festzustellen, daß das optische Modulationsteil 201 mit dem MQW-PIN-Aufbau einen DBR-Aufbau zum vollständigen Reflektieren des Vorspannlichts Pb umfaßt. Diese bildpunktausbildenden Elemente (jedes besteht aus dem optischen Modulationsteil 201 mit dem MQW-PIN-Aufbau, dem Tunnelüber gangsteil 202 und der Photodiode 203) sind auf der gleichen flachen Substratoberfläche in Form einer Matrix angeordnet, um ein zweidimensionales Array auszubilden. Erstes Licht wird als Eingangslicht auf die untere Oberfläche des Substrats gestrahlt und zweites Licht als Vorspannlicht wird gleichzeitig auf die obere Oberfläche des Elements gestrahlt, wodurch reflektiertes Licht als Ausfalls- bzw. Ausgangslicht gewonnen bzw. extrahiert wird. Die oberste und die unterste Schicht von jedem bildpunktausbildenden Element sind durch eine Elektrode 262 und das Halbleitersubstrat 204 mit jeder anderen verbunden. Ein Konstantspannungs-Versorgungsteil 209 ist mit Elektroden 260 und 261 verbunden, die an den beiden Enden dieser Elemente angeordnet sind. Wie dies in Fig. 1(b) dargestellt ist, sind bei dem optischen Gate-Array mit einer solchen Anordnung Rei henschaltungen, von denen jede aus dem optischen Modulationsteil 201 mit dem MQW-PIN-Aufbau und der Photodiode 203 besteht, die miteinander hinsichtlich der Polarität in der gleichen Vorspannrichtung in Reihe geschaltet sind, entsprechend der Zahl der Bildpunkte parallel miteinander geschaltet, und das Konstantspannungs-Versorgungsteil bzw. -Netzteil 209 ist mit beiden Enden von jeder Reihenschaltung verbunden. Es ist anzumerken, daß das Konstantspannungs-Versorgungsteil 209 geschaltet ist, das optische Modulationsteil 201 mit dem MQW-PIN-Aufbau und die Photodiode 203 zu sperren bzw. einen Stromfluß in Vorwärtsrichtung zu verhindern, während diese beide gesperrt sind. Die entsprechenden bildpunktausbildenden Elemente werden in Erwiderung auf das Eingangslicht Pi unabhängig betrieben.
Ein Betriebsprinzip des optischen Gate-Arrays der vorliegenden Erfindung wird nachfolgend unter Bezug auf die Fig. 2(a) bis 3(c) beschrieben.
Ein Betrieb des optischen Modulationsteils 201 mit dem MQW- PIN-Aufbau wird zuerst unter Bezug auf die Fig. 2(a) bis 2(d) beschrieben. Die Fig. 2(b) und 2(c) stellen entsprechend Änderungen im Absorptionsspektrum einer i-MQW-Schicht und Änderungen beim Reflexionsspektrum dar, wenn eine Umkehrspannung bzw. Sperrspannung an das optische Modulationsteil 201 mit dem MQW-PIN-Aufbau angelegt wird, das eine in Fig. 2(a) dargestellte Anordnung aufweist. Bei einer Erhöhung der Sperrspannung V wird ein Exciton-Absorptionsspitzenwert (1e-1hh) aufgrund des quantumbegrenzten Starkeffekts (QCSE) zur Seite der längeren Wellenlängen hin verschoben. Bei dieser Verschiebung wird ein Abfallen der Absorption, das bei dem Reflexionsspektrum des optischen Modulationsteils 201 mit dem MQW-PIN-Aufbau auftritt, zur Seite der langen Wellenlängen hin verschoben. Falls bei diesem Fall die Wellenlänge des Lichts, das auf das optische Modulationsteil 201 mit dem MQW-PIN-Aufbau gestrahlt wird, auf einen Exciton-Absorptionsspitzenwert (λ&sub1;) in einem Sperrspannungszustand (V = VB) abgestimmt wird, verringert sich die Intensität des reflektierten Lichts mit einer Zunahme der Vorspannung V. Andererseits erhöht sich die Intensität des reflektierten Lichts mit einer Zunahme der Vorspannung V, falls die Wellenlänge des Lichts, das auf das optische Modulationsteil 201 mit dem MQW-PIN-Aufbau gestrahlt wird, in einem Null-Vorspannungs-Zustand (V = 0) auf einen Excitonabsorptionsspitzenwert (λ&sub2;) abgestimmt wird. D. h., die Intensität des Ausgangslichts kann entsprechend einer Spannung moduliert werden, die an das optische Modulationsteil 201 mit den PIN-Aufbau anzulegen ist.
Ein Betrieb des optischen Gate-Arrays wird als nächstes unter Berücksichtigung einer Kombination des optischen Modulationsteils 201 mit dem MQW-PIN-Aufbau und der Photodiode 203 unter Bezug auf die Fig. 3(a) bis 3(c) beschrieben. Fig. 3(a) stellt einen Aufbau eines optischen Gates dar, das durch Kombinieren des optischen Modulationsteils 201 mit dem MQW-PIN-Aufbau und der Photodiode 203 erhalten wird. Fig. 3(b) stellt eine I-V-Kurve des optischen Modulationsteils 201 mit dem MQW-PIN-Aufbau und eine Lastkurve der Kombination der Photodiode 203 und des Konstantspannungs-Versorgungsteils 209 in einem Überlappungszustand dar. Nimmt man auf die Fig. 3(a) und 3(b) Bezug, bezeichnen Bezugszeichen V&sub1; und V&sub2; entsprechend Sperrspannungen, die an das optische Modulationsteil 201 mit dem MQW-PIN-Aufbau und die Photodiode 203 angelegt werden, d. h., die als Potentiale von n-Schichten hinsichtlich p-Schichten bestimmt sind; I einen Photostrom, der in einer positiven Richtung fließt, d. h., der von dem optischen Modulationsteil 201 mit dem MQW-PIN-Aufbau zur Photodiode 203 fließt; Vb1 eine Eigenspannung des optischen Modulationsteils 201 mit dem MQW-PIN-Aufbau; und Vb2 eine Eigenspannung der Photodiode 203. Falls die entsprechenden Spannungen in dieser Art und Weise festgelegt werden, ist V&sub1; + V&sub2; konstant und gleich einer Netzteil- bzw. Versorgungsteilspannung V des Konstantspannungs-Versorgungsteils 209. D. h., eine Summe der Umkehrvorspannungen bzw. Sperrspannungen des optischen Modulationsteils 201 mit dem MQW-PIN-Aufbau und der Photodiode 203 ist konstant und daher nimmt die Spannung des optischen Modulationsteils 201 mit dem MQW-PIN-Aufbau bei einer Zunahme bei der Spannung der Photodiode 203 ab.
Man nimmt nun an, daß die Intensität des Eingangslichts Pin, das auf die Photodiode 203 einfällt, von Null aus erhöht wird, während das Vorspannungslicht Pbias mit einer vorbestimmten Intensität auf das optische Modulationsteil 201 mit dem MQW-PIN-Aufbau gestrahlt wird. Es wurde herausgefunden, daß, falls die Reflexionsintensität des Vorspannlichts Pbias überwacht wird, in diesem Fall die I-V-Kurve der Photodiode 203 längs der I-Achse (Strom I) bei einer Zunahme beim Eingangslicht Pin aufwärts geschoben wird, wie folgt: L&sub0;, L&sub1;, L&sub2;,... L&sub7;, wie dies in Fig. 3(b) dargestellt ist. Als eine Folge wird der Betriebspunkt des optischen Modulationsteils 201 mit dem MQW-PIN-Aufbau bewegt, wie folgt: W&sub0;, W&sub1;, W&sub2;,...W&sub5;. In diesem Fall wird die Spannung V&sub1; des optischen Modulationsteils 201 mit dem PIN-Aufbau abrupt von dem Betriebspunkt W&sub2; auf den Betriebspunkt W&sub5; erhöht. Da das Ausgangslicht Pout von dem optischen Modulationsteil 201 mit dem PIN-Aufbau mit einer Zunahme der Vorspannung V, wie vorstehend beschrieben, verringert wird, treten Gate-Kennwerte mit negativer Logik bei den Pin-Pout- Kennwerten auf, wie dies in Fig. 3(c) dargestellt ist. Es ist anzumerken, daß dasselbe Operationsprinzip, außer für eine Zunahme beim Verhältnis eines Ausgangsstroms zu dem Eingangslicht, d. h., einer Zunahme beim optischen Verstärkungsfaktor, angewendet werden kann, selbst wenn ein Phototransistor mit dem optischen Modulationsteil 201 anstelle der Photodiode 203 verbunden wird.
Punkte, die zu verbessern sind, um einen hohen Kontrast bei dem optischen Modulationsteil 201 mit dem MQW-PIN-Aufbau des optischen Gate-Arrays der vorliegenden Erfindung zu erhalten, werden nachfolgend beschrieben, wobei AlGaAs-GaAs- Elemente als Beispiel dienen.
Als erstes wurde die Restladungsträgerkonzentration einer i-MQW-Schicht auf weniger als 10¹&sup4;cm&supmin;³, was etwa 100-fach niedriger als ein normaler Wert ist, verringert, um so die maximale Dicke einer i-Schicht, die nach einer Verarmung in einer Null-Vorspannungs-Zeitdauer erhalten wird, auf 4 µm, dem Vierfachen eines konventionellen Wertes zu erhöhen. Dieser Wert wurde bei einem optischen Gate-Array angewendet.
Zweitens wurde die Dicke einer AlGaAs-Sperrschicht auf 30 Å, 1/3 eines konventionellen Wertes, gesetzt, um so die Anzahl der Well-Schichten, die in der i-MQW-Schicht eingeschlossen sind, 1,5-fach oder mehr zu erhöhen. Falls die Dicke der i-MQW-Schicht auf 4 µm gesetzt wird, können, anderes als bei einem konventionellen MQW-Aufbau (Sperrschicht: 100 Å; Well-Schicht: 100 Å) 310 Aufeinanderschichtungszyklen bei einem Aufbau sichergestellt werden, der zu der vorliegenden Erfindung gehört (Sperrschicht: 30 Å; Well-Schicht: 100 Å).
Drittens wird eine n-Schicht ausgebildet, um einen DBR- Aufbau vorzusehen, bei dem n-AlAs-Schichten (715 Å) und n- Al0,3Ga0,7As-Schichten (629 Å) abwechselnd in 25 Aufeinanderschichtungszyklen aufeinander geschichtet werden, wodurch die wirksame Absorptionslänge verdoppelt wird.
Entsprechend einem solchen Aufbau kann ein Kontrastverhältnis (100 : 1) mit einem 30-fachen eines konventionellen Wertes oder mehr erhalten werden. Es ist festzustellen, daß diese zu verbessernden Punkte auf andere Materialien, beispielsweise InGaAs/InP, InGaAs/InAlAs sowie GaAs/InGaAs angewendet werden können.
Beispiele der vorliegenden Erfindung werden nachstehend in der nachfolgenden Reihenfolge unter Bezug auf die Fig. 4 bis 11 beschrieben:
(1) ein GaAs-Element, bei dem ein Tunnelübergang verwendet wird, um ein lichtempfindliches Teil mit einem Modulationsteil zu verbinden;
(2) ein GaAs-Element, bei dem eine dazwischenliegende Elektrode verwendet wird, um ein lichtempfindliches Teil mit einem Modulationsteil zu verbinden;
(3) ein GaAs-Element, bei dem ein AlGaAs-Epitaxial-Substrat verwendet wird;
(4) ein GaAs-Element, bei dem ein Phototransistoraufbau für ein lichtempfindliches Teil verwendet wird;
(5) ein InP-Element mit der gleichen Anordnung wie der des Elements (1); und
(6) ein InP-Element mit der gleichen Anordnung wie der des Elements (4).
(1) GaAs-Element, bei dem ein Tunnelübergang verwendet wird, um das lichtempfindliche Teil mit dem Modulationsteil zu verbinden.
Fig. 4 ist eine Schnittansicht eines Elements. Nimmt man auf Fig. 4 Bezug, wurden die nachfolgenden drei Komponenten auf einem Si-dotierten n-GaAs-Substrat 240 (Dicke: 350 µm) mittels Molekularstrahl-Epitaxialabscheidung aufeinandergeschichtet: ein optisches Reflexions-Betriebsart-Modulationsteil 201 mit MQW-PIN-Aufbau, das durch aufeinanderfolgendes Aufeinanderschichten einer p-GaAs-Deckschicht 210 (Dicke: 0,1 µm), einer p-Al0,3Ga0,7As-Kaschierungsschicht 211 (Dicke: 0,5 µm), einer i-MQW-Schicht 212, die durch abwechselndes Aufeinanderschichten undotierter GaAs-Well-Schichten (Dicke: 100 Å) und undotierter Al0,3Ga0,7As-Sperrschichten (Dicke: 30 Å) in 310 Aufeinanderschichtungszyklen ausgebildet wurde, und einer n-DBR-Schicht 213 erhalten wird, die durch abwechselndes Aufeinanderschichten von n-AlAs- Schichten (Dicke: 715 Å) und n-Al0,3Ga0,7As-Schichten (Dicke: 629 Å) in 25 Aufeinanderschichtungszyklen ausgebildet wird; eine Tunnelverdrahtungsschicht 202', die aus einer n&spplus;&spplus;- GaAs-Schicht 220 (Dicke: 0,1 µm) und einer p&spplus;&spplus;-GaAs-Schicht 221 (Dicke: 0,1 µm); und eine DH-(Doppelhetero-)Aufbau-PIN- Photodiode 203, die aus einer p-Al0,3Ga0,7As-Schicht 230 (Dicke: 0,5 µm), einer i-GaAs-Schicht 231 (Dicke: 5 µm) und einer n-Al0,3Ga0,7As-Schicht 232 (Dicke: 0,5 µm) besteht. Es ist anzumerken, daß Be und Si entsprechend als p- und n- Dotierstoffe verwendet wurden.
Ein 1,5-cm-Viereck-Chip wurde aus einer gewachsenen Halbleiterscheibe ausgeschnitten. 50 x 50 bildpunktausbildende Elemente, die jeweils einen Durchmesser von 100 µm aufweisen, wurden in einem 1 cm-Viereck-Mittelteil bzw. -Zentralteil des Chips in der Form einer Matrix mittels Mesaaufteilung ausgebildet. Eine ringförmige, ohmsche AuZnNi-Elektrode 260 (Dicke: 100 Å) mit einem Außendurchmesser von 80 µm und einem Innendurchmesser von 60 µm wurde auf der oberen Oberfläche der p-GaAs-Deckschicht ausgebildet. Eine ohmsche Elektrode 261 (Dicke: 1.000 Å) wurde auf einem Chipumfangsteil ausgebildet, wo ein Oberflächenteil des GaAs-Substrats durch Ätzen freigelegt wurde. Eine Seitenfläche des bildpunktausbildenden Elements wurde durch eine SiN-Schicht 270 geschützt. Eine Polyimidschicht 271 wurde in jedem Spalt zwischen benachbarten Elementen vergraben. Um die ohmschen AuZnNi-Elektroden 260 mit jeder anderen zu verbinden, wurde eine AuCr-Elektrode (Dicke: 2,000 Å) auf der gesamten oberen Fläche des Aufbaus ausgenommen von Lichteingangs-/-ausgangsteilen (dem inneren Teil jeder ringförmigen Elektrode) ausgebildet. Nachdem die p-GaAs- Schicht 210 des lichtempfindlichen Teils und das GaAs- Substrat 240 auf der unteren Oberflächenseite des Elements mittels selektiven Ätzens entfernt wurden, wurden Antireflexionsschichten 272 und 273 ausgebildet. Nachdem der Chip auf ein Glassubstrat mit Musterelektroden unter Verwendung eines transparenten Epoxydharzes gebondet wurden, wurden die AuCr-Elektrode 262 und die AuGeNi-Elektrode 261 entsprechend mittels Drahtbondens mit einem Musterelektrodenpaar an dem Glassubstrat verbunden. Zudem werden die positive und negative Klemme eines 30-V-Kostantspannungs- Versorgungsteils entsprechend mit dem Substrat und den Elementseiten verbunden.
Fig. 5 stellt Lichteingangs-/-ausgangskennwerte der bildpunktausbildenden Elemente dar. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 850 nm wurde zusammen mit Eingangslicht Pin und Vorspannungslicht Pbias verwendet. Das Eingangslicht Pin fiel auf die untere Fläche des Substrats ein, während seine Intensität in dem Bereich von 0 bis 15 mW geändert wurde. Ein Laserstrahl mit einer Intensität von mW wurde so fokussiert, daß er eine Punktgröße von 50 µm oder weniger aufwies, und wurde als das Vorspannungslicht Pbias auf das Lichteingangs-/-ausgangsteil auf der oberen Fläche des Elements gestrahlt und die Intensität des reflektierten Lichts Pout wurde mittels eines Leistungsmeters gemessen. Wie dies in Fig. 5 dargestellt ist, zeigen Pin- Pout-Kennwerte Schwellenwert-Kennwerte mit negativer Logik. Ein Kontrastverhältnis (PoH/PoL) betrug 30 : 1 und ein Verstärkungsfaktor (ΔPo/ΔPi) lag bei etwa 1. Wenn ein Halbleiter-Laser zum Strahlen von Eingangslicht mittels eines Impulsgenerators angesteuert wurde und die Antwort bzw. das Ansprechen des reflektierten Lichts mittels einer Photodiode gemessen wurde, wurde eine Ansprechzeit von 20 ns erhalten. Es ist anzumerken, daß das Kontrastverhältnis 3 : 1 betrug, wenn eine i-MQW-Schicht mit einem konventionellen Aufbau (AlGaAs-Schicht: 100 Å; GaAs-Schicht: 100 Å; 50 Zyklen) verwendet wurde. Deshalb wurde es bestätigt, daß das Kontrastverhältnis durch das Verbessern des MQW-Aufbaus zehnfach erhöht wurde.
(2) GaAs-Element, bei dem eine dazwischenliegende Elektrode verwendet wurde, um ein lichtempfindliches Teil mit einem Modulationsteil zu verbinden
Bei dem in Fig.4 dargestellten Element wurde der Innenwiderstand erhöht, um die Ansprechzeit zu verringern, da der Tunnelübergang verwendet wird, um das lichtempfindliche Teil mit dem Modulationsteil zu verbinden. Zudem ist die maximale Intensität des Vorspannungslichts, das verwendet werden kann, durch einen Tunnelspitzen-Stromwert begrenzt. Ferner müssen die Wachstumstemperatur und -dauer des MQW- PIN-Aufbaus, der daraufgeschichtet wird, genau gesteuert werden, da eine thermische Diffusion von Be als ein Dotierstoff für die p&spplus;&spplus;-GaAs-Schicht auffällt, die die Tunnel Verdrahtungsschicht 202' bildet.
Fig. 6 ist eine Schnittansicht eines Elements, bei dem eine Metallverdrahtungsschicht, d. h., eine dazwischenliegende Elektrode, anstelle der Tunnelverdrahtungsschicht 202' verwendet wird. Nimmt man Bezug auf Fig. 6, werden die nachfolgenden Komponenten aufeinanderfolgend auf einem Si-dotierten GaAs-Halbleitersubstrat 240 aufeinandergeschichtet: ein optisches Reflexionsbetriebsart-Modulationsteil 201 mit MQW-PIN-Aufbau, das den gleichen Aufbau wie das unter Bezug Fig. 4 beschriebene aufweist; eine Verdrahtungsschicht 204', die aus einer n&spplus;-GaAs-Schicht 242 (Dicke: 0,5 µm) und einer p&spplus;-GaAs-Schicht 243 (Dicke: 0,5 µm) besteht; und eine PIN-Diode 203, die den gleichen Aufbau wie die unter Bezug auf Fig. 4 beschriebene aufweist.
Ein Chip in Form eines 1,5 cm-Vierecks wurde aus einer gewachsenen Halbleiterscheibe geschnitten. Ein 20 x 20-Array wurde dann in einem 1-cm-Viereck-Mittelteil des Chips ausgebildet, und zwar unter dreimaligem Ausführen von Mesaätzen, wie folgt:
erster Schritt: Ätzen, um die n&spplus;-GaAs-Schicht 242 unter Verwendung eines Punktmatrixmusters (Durchmesser: 100 µm; Höhe: 500 µm) als einer Maske freizulegen
zweiter Schritt: Ätzen, um die p&spplus;-GaAs-Schicht 243 unter Verwendung eines Punktmatrixmusters (Durchmesser: 150 µm; Höhe: 500 µm) als einer Maske freizulegen
dritter Schritt: Ätzen, um das GaAs-Substrat 240 unter Verwendung eines Punktmatrixmusters (Durchmesser: 200 µm; Höhe: 500 µm) als einer Maske freizulegen.
Die Oberflächen der n&spplus;-GaAs-Schicht 242 und der p&spplus;-GaAs- Schicht 243, die durch das erste und zweite Mesaätzen freigelegt wurden, wurden mit jeder anderen durch eine ringförmige AuCr-Elektrode 263 (Außendurchmesser: 175 µm; Innendurchmesser: 125 µm) verbunden. Da der Widerstandsverlust bei dem Verbindungsteil zwischen dem lichtempfindlichen Teil und dem Modulationsteil verringert wurde, wurde die Ansprechzeit auf 10 ns erhöht. Das Kontrastverhältnis und der Verstärkungsfaktor waren die gleichen wie jene, die durch das Element (1) erhalten wurden.
(3) GaAs-Element, das ein AlGaAs-Epitaxialsubstrat aufweist
Ein anderes Problem, das sich bei dem in Fig. 4 dargestell ten Element stellt, besteht darin, daß ein Teil des GaAs- Substrats an dem lichtempfindlichen Teil auf der Substratseite vollständig entfernt werden muß, da das GaAs- Substrat bei einer Betriebswellenlänge von 850 nm Licht absorbiert. Fig. 7 ist eine Schnittansicht eines Elements zum Lösen dieses Problems. Nimmt man auf Fig. 7 Bezug, so ist der gleiche Elementaufbau, wie der, der in Fig. 4 dargestellt ist, auf einem AlGaAs-Epitaxialsubstrat 241 (Al- Zusammensetzung: 0,15; Dicke: 300 µm; Te-Konzentration 1 x 10¹&sup8; cm&supmin;³) ausgebildet, das durch das Flüssigphasen- Epitaxialaufwachsverfahren ausgebildet wurde. Der Bandabstand des AlGaAs-Epitaxialsubstrats betrug bezüglich der Wellenlänge 780 nm und der Transmissionsfaktor betrug bei 850 nm 60%. Das Kontrastverhältnis von diesem Element betrug 30 : 1 und der Verstärkungsfaktor lag bei etwa 1. Die Ansprechzeit wurde aufgrund des ohmschen Widerstands einer AuGeNi-Elektrode, die auf dem AlGaAs-Substrat ausgebildet wurde, auf 40 ns verringert.
(4) GaAs-Element mit einem Phototransistoraufbau, der für das lichtempfindliche Teil verwendet wurde
Bei den in den Fig. 4 bis 7 dargestellten optischen Gate- Arrays ist, da für ein lichtempfindliches Teil eine Photodiode verwendet wird, die keine Verstärkungswirkung auf weist, der Verstärkungsfaktor klein und eine EIN/AUS- Steuerung hochintensiven Lichts mittels schwachen Lichts ist schwer durchzuführen. Fig. 8 ist eine Schnittansicht eines Elements, bei dem ein Heteroübergangs-Phototransistor-(HPT) Aufbau für ein lichtempfindliches bzw. lichterfassendes Teil verwendet wird, um so einen Schaltbetrieb mit einem hohen Verstärkungsfaktor zu ermöglichen. Die nachfolgenden Komponenten wurden auf einem Si-dotierten GaAs-Substrat mittels Molekularstrahl-Epitaxialabscheidung ausgebildet: ein optisches Reflexionsbetriebsart-Modulationsteil 201 mit einem MQW-PIN Aufbau, das den gleichen Aufbau wie das in Fig. 4 dargestellte aufweist; und ein HPT-Aufbau 205, der aus einer n-Al0,3Ga0,7As-Emitterschicht 250 (Dicke: 2 µm), einer p-GaAs-Basisschicht 252 (Dicke: 0,25 µm) und einer n-GaAs-Kollektorschicht 252 (Dicke: 4 µm) besteht. Andere Aufbauformen waren die gleichen wie jene des in Fig. 4 dargestellten Elements und ein 50 x 50- Array wurde in einem 1-cm-Viereck-Teil ausgebildet. Die positive und negative Klemme eines 30-V-Konstantsspannungs- Versorgungsteils wurden entsprechend mit der Substrat- und der Elementseite verbunden.
Die Lichteingangs-/-ausgangskennwerte des vorstehend beschriebenen Elements sind in Fig. 11 mittels einer durchgezogenen Kurve 15 angezeigt. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 850 nm wurde zusammen mit Eingangslicht Pin und Vorspannungslicht Pblas verwendet. Das Eingangslicht Pin fiel auf die untere Oberfläche des Substrats ein, während seine Intensität in dem Bereich von 0 bis 200 µW geändert wurde. Ein Laserstrahl mit einer Intensität von 10 mW wurde fokussiert, so daß er eine Punktgröße von 50 µm aufwies und wurde als das Vorspannungslicht Pbias auf das Lichteingangs-/-ausgangsteil auf der oberen Fläche des Elements gestrahlt, während die Intensität des reflektierten Lichts Pout mittels eines Leistungsmeters gemessen wurde. Negative Gate-Kennwerte erschienen bei Pin = 50 µW. Das Kontrastverhältnis (PoH/PoL) betrug 30 : 1 und der Verstärkungsfaktor (ΔPo/ΔPi) hatte den Wert 60. Wenn ein Halbleiter-Laser zum Strahlen von Eingangslicht unter Verwendung eines Impulsgenerators getrieben wurde und das Ansprechen des reflektierten Lichts mittels einer Photodiode gemessen wurde, wurde eine Ansprechzeit von 10 ns erhalten.
Fig. 9 stellt eine Schichtanordnung eines Elements dar, bei dem die Schichtanordnung des HPT-Aufbaus umgekehrt ist, um einen größeren Verstärkungsfaktor als bei dem in Fig. 8 dargestellten Element zu erhalten. Im einzelnen sind bei einem HPT-Aufbau 205 eine n-Al0,3Ga0,7As-Emitterschicht 250 (Dicke: 2 µm), eine p-GaAs-Basisschicht 251 (Dicke: 0,25 um) und eine n-GaAs-Kollektorschicht 252 (Dicke: 4 µm) aufeinanderfolgend auf einem Substrat in der genannten Reihenfolge aufeinandergeschichtet. Da Eingangslicht Pin von der Emitterseite aus einfällt, ist eine hohe Empfindlichkeit sichergestellt, und der Verstärkungsfaktor des HPT-Aufbaus 205 ist erhöht.
Die Lichteingangs-/-ausgangskennwerte des vorstehend beschriebenen Elements werden in Fig. 11 mittels einer gepunkteten Kurve 16 angezeigt. Der Verstärkungsfaktor wurde auf 75 erhöht, was dem 1,25-fachen von dem des in Fig.8 dargestellten Elements entspricht, und die Ansprechzeit bzw. Erwiderungszeit betrug 20 ns.
Da der HPT-Aubau eine p&spplus;&spplus;-GaAs-Basisschicht aufweist, die mit Be bei einer hohen Konzentration dotiert ist, besteht die Neigung, daß aufgrund des Temperns eine thermische Alterung auftritt. Bei den in den Fig. 8 und 9 dargestellten Aufbauformen müssen, da das optische Modulationsteil 201 mit dem MQW-PIN-Aufbau auf dem HPT-Aufbau 205 aufgeschichtet ist, die Wachstumszeit und -temperatur genau gesteuert werden und das Tempern beim Herstellungsprozeß des Elements muß sorgfältig berücksichtigt werden.
Fig. 10 ist eine Schnittansicht eines Elements zum Beseitigen solcher Schwierigkeiten bei der Herstellung. Im einzelnen werden die folgenden Komponenten auf einem Te-dotierten n-Al0.15Ga0,85As-Substrat 241 (Dicke: 100 µm) aufeinandergeschichtet: ein HPT-Aufbau 205, der aus einer n-Al0,3Ga0,7As- Emitterschicht 250 (Dicke: 2 µm), einer p-GaAs-Basisschicht 251 (Dicke: 0,25 µm) und einer n-GaAs-Kollektorschicht 252 (Dicke: 4 µm) besteht; eine Tunnel-Verdrahtungsschicht 202', die aus einer n&spplus;&spplus;-GaAs-Schicht 220 (Dicke: 0,1 µm) und einer p&spplus;&spplus;-GaAs-Schicht 221 (Dicke: 0,1 µm) besteht; und ein optisches Reflexions-Betriebsart-Modulationsteil 201 mit MQW-PIN-Aufbau, das mittels aufeinanderfolgenden Aufschichtens einer p-DBR-Schicht 214, die durch abwechselndes Aufeinanderschichten von p-AlAs-Schichten (Dicke: 715 Å) und p-Al0,3Ga0,7As-Schichten (Dicke: 629 Å) in 25 Aufeinan derschichtungszyklen ausgebildet ist, einer i-MQW-Schicht 212, die durch abwechselndes Aufeinanderschichten undotierter GaAs-Well-Schichten (Dicke: 100 Å) und undotierter Al0,3Ga0,7As-Sperrschichten (Dicke: 30 Å) in 310 Aufeinanderschichtungszyklen und einer n-Al0,3Ga0,7As-Kaschierungschicht 215 (Dicke: 0,5 µm) ausgebildet ist. Eine ringförmige Elektrode 264 auf der oberen Oberfläche des Elements besteht aus AuGeNi.
Die Lichteingangs-/-ausgangskennwerte des vorstehend beschriebenen Elements werden in Fig. 11 mittels einer abwechselnd lang und kurz gestrichelten Kurve 17 angezeigt. Eingangslicht Pin fiel auf die obere Oberfläche des Elements ein, während seine Intensität in dem Bereich von bis 200 µW geändert wurde. Ein 10-mW-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 50 µm aufwies und wurde als Vorspannungslicht Pbias auf ein Lichteingangs-/-ausgangsteil auf der unteren Oberfläche des Substrats gestrahlt. Die Intensität des reflektierten Lichts Pout wurde mittels eines Leistungsmeßgerätes bzw. Leistungsmeters ge messen. Da das Vorspannungslicht Pbias und das reflektierte Licht Pout durch das AlGaAs-Substrat übertragen wurden, wurde die Intensität des Ausgangslichts Pout auf das 0,7- fache verringert. Jedoch waren das Kontrastverhältnis, der Verstärkungsfaktor und die Ansprechzeit dieses Elements die gleichen wie jene des in Fig. 8 dargestellten Elements.
(5) InP-Element, das den gleichen Aufbau wie den des Elements (1) aufweist
Elemente, die jedes die gleiche Anordnung wie die des in Fig. 7 dargestellten Elements aufweisen, wurden unter Verwendung der nachfolgenden beiden Materialien hergestellt. Da Licht mit einer Wellenlänge, die der Betriebswellenlänge (1,3 bis 1,5 µm) des optischen Gate-Arrays entspricht, durch ein InP-Substrat übertragen wurde, wurde ein Substratteil auf einem lichtempfindlichen Teil nicht entfernt.
[InGaAs/InP]
Ein optisches Reflexionsbetriebsart-Modulationsteil 201 mit MQW-PIN-Aufbau wurde ausgebildet durch: eine p&spplus;- In0,53Ga0,47As-Deckschicht 210 (Dicke: 0,1 µm); eine p-InP- Kaschierungsschicht 211 (Dicke: 0,5 µm); eine i-MQW-Schicht 212, die durch abwechselndes Aufeinanderschichten undotierter In0,53Ga0,47As-Well-Schichten (Dicke: 80 Å) und undotierter InP-Sperrschichten (Dicke: 30 Å) in 270 Aufeinanderschichtungszyklen ausgebildet wurde; und eine n-DBR-Schicht 213, die durch abwechselndes Aufeinanderschichten von n- InP-Schichten (Dicke: 1.222 Å) und n-In0,63Ga0,37As0,8P0,2 (Dicke: 1.130 Å) in 40 Aufeinanderschichtungszyklen ausgebildet wurde. Eine Tunnelverdrahtungsschicht 202' wurde mittels einer n&spplus;&spplus;-In0,53Ga0,47As-Schicht 220 (Dicke: 0,1 µm) und einer p&spplus;&spplus;-In0,53Ga0,47As-Schicht 221 (Dicke: 0,1 µm) ausgebildet. Eine Photodiode 203 wurde mittels einer p-InP- Schicht 230 (Dicke: 0,5 µm), einer i-In0,53Ga0,47As-Schicht 231 (Dicke: 2 µm) und einer n-InP-Schicht 232 (Dicke: 0,5 µm) ausgebildet. Ein n-InP-Substrat 240 (Dicke: 200 µm) wurde als ein Substrat verwendet. Epitaxiales Aufwachsen wurde mit Hilfe eines Gasquellen-MBE-Verfahrens durchgeführt. Die Größe des Arrays und das Herstellungsverfahren waren die gleichen wie jene, die für das Element (3) verwendet wurden. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 1.550 nm wurde sowohl als Eingangslicht Pin als auch als Vorspannungslicht Pbias verwendet. Das Eingangslicht Pin fiel auf die untere Oberfläche des Substrats ein, während seine Intensität in dem Bereich von 0 bis 20 mW geändert wurde. Ein 10 mW-Laserstrahl wurde fokussiert, um eine Punktgröße von 50 µm auszubilden, und wurde als das Vorspannungslicht Pbias auf ein Lichteingangs-/-ausgangsteil auf der oberen Fläche des Elements gestrahlt. Die Intensität des reflektierten Lichts Pout wurde mittels eines Leitungsmeters gemessen. Die positive und die negative Klemme eines 25V-Konstantspannungs-Versorgungsteils wurde entspre chend mit der Substrat- und der Elementseite verbunden. Negative Gate-Kennwerte traten bei Pin-Pout-Kennwerten bei Pin = 9,4 mW auf. Das Kontrastverhältnis (PoH/PoL) betrug 20 : 1 und die Ansprechzeit betrug 20 ns.
[InGaAs/InAlAs].
Ein optisches Reflexionsbetriebsart-Modulationsteil 201 mit einem MQW-PIN-Aufbau wurde ausgebildet durch: eine p&spplus;- In0,53Ga0,47As-Deckschicht 210 (Dicke: 0,1 µm); eine p- In0,52Al0,48As-Kaschierungsschicht 211 (Dicke: 0,5 µm); eine i-MQW-Schicht 212, die durch abwechselndes Aufeinanderschichten undotierter In0,53Ga0,47As-Well-Schichten (Dicke: 70 Å) und undotierter In0,52Al0,48As-Sperrschichten (Dicke: 30Å) in 300 Aufeinanderschichtungszyklen ausgebildet wurde; und eine n-DBR-Schicht 213, die durch abwechselndes Aufeinanderschichten von n-In0,52Al0,48As-Schichten (Dicke: 1.225 Å) und n-In0,52(Al0,25Ga0,75)0,48As-Schichten (Dicke: 1.120 Å) in 213 Aufeinanderschichtungszyklen ausgebildet wurde. Eine Tunnelverdrahtungsschicht 202' wurde mit Hilfe einer n&spplus;&spplus;- In0,53Ga0,47As-Schicht 220 (Dicke: 0,1 µm) und einer p&spplus;&spplus;- In0,53Ga0,47As-Schicht 221 (Dicke: 0,1 µm) ausgebildet. Eine Photodiode 203 wurde durch eine p-In0,52Al0,48As-Schicht 230 (Dicke: 0,5 µm), eine i-In0,53Ga0,47As-Schicht 231 (Dicke: 2 µm) und eine n-In0,52Al0,48As-Schicht 232 (Dicke: 0,5 µm) ausgebildet. Ein n-InP-Substrat 240 (Dicke: 200 µm) wurde als ein Substrat verwendet. Das epitaxiale Wachsen wurde mit Hilfe eines MBE-Verfahrens durchgeführt. Die Größe des Arrays und das Herstellungsverfahren waren die gleichen wie jene, die für das Element (3) verwendet wurden. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 1.550 nm wurde sowohl als Eingangslicht Pin als auch als vorspannungslicht Pbias verwendet. Das Eingangslicht Pin fiel auf die untere Oberfläche des Substrats ein, während seine Intensität in dem Bereich von 0 bis 15 mW geändert wurde. Ein 10-mW- Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 50 µm oder weniger aufwies, und wurde als das Vorspannungslicht Pbias auf ein Lichteingangs-/-ausgangsteil auf der unteren Oberfläche des Elements gestrahlt. Die positive und die negative Klemme einer 25-V-Konstantspannungs-Leistungszuführeinheit wurde entsprechend mit dem Substrat und Elementseiten verbunden. Schwellenwert-Kennwerte mit negativer Logik erschienen bei Pin-Pout-Kennwerten. Das Kontrastverhältnis (PoH/PoL) betrug 25 : 1 und die Ansprechzeit betrug 20 ns.
(6) InP-Element, das den gleichen Aufbau wie den des Elements (4) aufweist
Elemente, die jedes die gleiche Anordnung wie die in Fig. 8 dargestellte aufweisen, wurden unter Verwendung der beiden nachfolgenden Materialien hergestellt. Da Licht mit einer Wellenlänge, die der Betriebswellenlänge (1,3 - 1,5 um) des optischen Gate-Arrays entspricht, durch ein InP Substrat übertragen wurde, wurde ein Substratteil auf einem lichtempfindlichen Teil nicht entfernt.
[InGaAs/InP]
Ein optisches Reflexionsbetriebsart-Modulationsteil 201 mit einem MQW-PIN-Aufbau wurde ausgebildet durch: eine p&spplus;- In0,53Ga0,47As-Deckschicht 210 (Dicke: 0,1 µm); eine p-InP- Kaschierungsschicht 211 (Dicke: 0,5 µm); eine i-MQW- Schicht 212, die durch abwechselndes Aufeinanderschichten undotierter In0,53Ga0,47As-Well-Schichten (Dicke: 80 Å) und undotierte InP-Sperrschichten (Dicke: 30 Å) in 270 Aufeinanderschichtungszyklen ausgebildet wurde; und eine n-DBR- Schicht 213, die durch abwechselndes Aufeinanderschichten von n-InP-Schichten (Dicke: 1.222 Å) und n- In0.63Ga0.37As0.8P0.2 (Dicke: 1.130 A) in 40 Aufeinanderschichtungszyklen ausgebildet wurde. Ein HPT-Aufbau 205 wurde mittels einer n-InP-Emitterschicht 250 (Dicke: 2 µm), einer p-In0,53Ga0,47As-Basisschicht 251 (Dicke: 0,25 µm) und einer n-In0,53Ga0,47As-Kollektorschicht 252 (Dicke: 4 µm) ausgebildet. Ein n-InP-Substrat 240 (Dicke: 200 µm) wurde als ein Substrat verwendet. Das Epitaxialwachsen wurde mittels eines Gasquellen-MBE-Verfahrens durchgeführt. Die Größe des Arrays und das Herstellungsverfahren waren die gleichen wie jene, die für das Element (4) verwendet wurden. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 1.550 nm wurde sowohl als Eingangslicht Pin als auch als Vorspannungslicht Pbias verwendet. Das Eingangslicht Pin fiel auf die untere Oberfläche des Substrats ein, während seine Intensität in dem Bereich von 0 bis 300 µW geändert wurde. Ein 10-W-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 50 µm oder weniger aufwies, und wurde als das Vorspannungslicht Pbias auf ein Lichteingangs-/-ausgangsteil der oberen Oberfläche des Elements gestrahlt. Die Intensität des reflektierten Lichts Pout wurde mittels eines Leistungsmeters gemessen. Die positive und die negative Klemme eines 25-V-Konstantspannungs-Versorgungsteils wurde entsprechend mit der Substrat- und der Elementseite verbunden. Schwellenwert- Kennwerte mit negativer Logik traten bei Pin-Pout-Kennwerten bei Pin = 180 µW auf. Das Kontrastverhältnis (PoH/PoL) betrug 20 : 1 und die Ansprechzeit betrug 10 ns.
[InGaAs /InAlAs]
Ein optisches Reflexionsbetriebsart-Modulationsteil 201 mit MQW-PIN-Aufbau wurde ausgebildet durch: eine p&spplus;- In0,53Ga0,47As-Deckschicht 210 (Dicke: 0,1 µm); eine p- In0,52Al0,48As-Kaschierungsschicht 211 (Dicke: 0,5 µm); eine i-MQW-Schicht 212, die durch abwechselndes Aufeinanderschichten undotierter In0,53Ga0,47As-Well-Schichten (Dicke: 70 Å) und undotierter In0,52Al0,48As-Schichten (Dicke: 30 Å) in 300 Aufeinanderschichtungszyklen ausgebildet wurde; und eine n-DBR-Schicht 213, die durch abwechselndes Aufeinanderschichten von n-In0,52Al0,48As-Schichten (Dicke: 1.225 Å) und n-In0,52(Al0,25Ga0,75)0,48As-Schichten (Dicke: 1.120 Å) in 40 Aufeinanderschichtungszyklen ausgebildet wurde. Ein HPT-Aufbau 205 wurde mit Hilfe einer n-In0,52Al0,48As- Emitterschicht 250 (Dicke: 2 µm), einer p-In0,53Ga0,47As- Basisschicht 251 (Dicke: 0,25 µm) und einer n- In0,53Ga0,47As-Kollektorschicht 252 (Dicke: 4 µm) ausgebildet. Ein n-InP-Substrat 240 (Dicke: 200 µm) wurde als ein Substrat verwendet. Das Epitaxialaufwachsen wurde mit Hilfe eines MBE-Verfahrens ausgeführt. Die Größe des Arrays und das Herstellungsverfahren waren die gleichen wie jene, die für das Element (3) verwendet wurden. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 1.520 nm wurde sowohl als Eingangslicht Pin als auch als Vorspannungslicht Pbias verwendet. Das Eingangslicht Pin fiel auf die untere Oberfläche des Substrats ein, während seine Intensität in dem Bereich von 0 bis 300 µW geändert wurde. Ein 10-mW-Laserstrahl wurde fokussiert, so daß er einen Punktdurchmesser von 50 µm oder weniger aufwies, und wurde als das Vorspannungslicht Pbias auf ein Lichteingangs-/ausgangsteil auf der oberen Oberfläche des Elements gestrahlt. Die Intensität des reflektierten Lichts Pout wurde mittels eines Leistungsmeters gemessen. Die positive und die negative Klemme eines 25-V-Konstantspannungs- Versorgungsteils wurde entsprechend mit der Substrat und der Elementseite verbunden. Schwellenwert-Kennwerte mit negativer Logik traten bei Pin-Pout-Kennwerten bei Pin = 180 µW auf. Das Kontrastverhältnis (PoH/PoL) betrug 25 : 1 und die Ansprechzeit betrug 10 ns.
Die nachfolgenden Modifikationen können durch Ändern des Aufbaus der vorstehend beschriebenen Beispiele durchgeführt werden:
(1) ein Aufbau, der unter Verwendung eines p- Substrats anstelle eines n-Substrats und Invertieren der Leitfähigkeitstypen von allen Schichten erhalten wird;
(2) ein Aufbau, der durch Umkehren der Aufeinanderschichtungsreihenfolge eines optischen Modulationsteils mit dem MQW-PIN-Aufbau und einer Photodiode oder eines HPT-Aufbaus erhalten wird, wie dies zum Beispiel in Fig. 10 dargestellt ist;
(3) ein in einem 0,95-µm-Band zu treibendes optisches Gate-Array, bei dem eine i-MQW-Schicht mit Hilfe von GaAs/InGaAs oder AlGaAs/InGaAs ausgebildet wird, wobei eine DBR-Schicht mit Hilfe von AlAs/GaAs ausgebildet wird und ein lichtempfindliches Teil mit Hilfe einer InGaAs-PIN-Diode oder eines HPT-Aufbaus ausgebildet wird;
(4) ein Element mit einem lichtempfindlichen Teil, das mit Hilfe einer der nachfolgenden Komponenten gebildet wird, d. h., 1 einem Phototransistor mit einem pnp-Aufbau, 2 einem PIN-Phototransitor, der eine i-MQW-Schicht umfaßt, und 3 einem HPT-Aufbau, der eine i-MQW- Schicht zwischen einer Basis und einem Kollektor umfaßt; und
(5) ein Element, bei dem ein Si-Substrat als ein Substrat verwendet wird und ein GaAs- oder InP-Schichtaufbau mit Hilfe heteroepitaxialen Wachsens ausgebildet wird.
Fig. 12 ist eine Schnittansicht eines grundlegenden Aufbaus eines anderen Ausführungsbeispiels der vorliegenden Erfindung. Ein optischer pnpn-Thyristor 301 und ein MQW- PIN-Modulator 302 werden auf einem p-Halbleitersubstrat 303 aufeinandergeschichtet. Der optische pnpn-Thyristor 301 besteht aus einer p-Schicht 311, einer n-Schicht 312, einer p-Schicht 313 und einer n-Schicht 314. Der MQW-PIN- Modulator 302 besteht aus einem n-DBR-Aufbau 321, einer i- MQW-Schicht 322 und einer p-Kaschierungsschicht 323. Elektroden 304 und 305 werden entsprechend auf Oberflächen des Halbleitersubstrats 303 und des PIN-Modulationsteils 302 ausgebildet. Die positive und die negative Klemme eines Konstantspannungs-Versorgungsteils 308 werden entsprechend mit der Substrat- und der Elementseite verbunden. Eingangslicht Pin fällt auf das Substrat 303 ein und Ausgangslicht Pout wird als reflektiertes Licht des Vorspannungslichts Pbias erhalten, das auf den PIN-Modulator 302 gestrahlt wird.
Es ist anzumerken, daß andere Aufbauformen bzw. Strukturen unter Verwendung eines n-Halbleitersubstrats und Invertieren der Leitfähigkeitstypen aller der Schichten der in Fig. 12 dargestellten Aufbauformen erhalten werden können. Außerdem können ein MQW-PIN-Aufbau und ein optischer Thyristor auf einem Halbleiter in der genannten Reihenfolge aufeinandergeschichtet werden, so daß die Strahlungsrichtungen von Eingangs-/-ausgangslichtstrahlen umgekehrt werden können.
Fig. 13 ist ein Ersatzschaltdiagramm eines Elements der vorliegenden Erfindung.
Bei diesem Element sind, wie dies in Fig.13 dargestellt ist, ein optischer pnpn-Thyristor 301, ein MQW-PIN-Modulator 302 und ein Konstantspannungs-Versorgungsteil 308 (Spannung VB) miteinander in Reihe geschaltet. Nimmt man auf Fig. 13 Bezug, so bezeichnet ein Bezugszeichen V&sub1; eine Sperrspannung (das Potential einer n-Schicht hinsichtlich dessen einer p-Schicht), die an den MQW-PIN-Modulator 302 angelegt wird; V&sub2; eine Vorspannung in Vorwärtsrichtung (das Potential der p-Schicht hinsichtlich dessen der n- Schicht), die an den optischen Thyristor 301 angelegt wird; und 1 einen Strom, der von dem positiven Pol des Gleichspannungs-Versorgungsteils 308 durch den optischen Thyristor 301 und den MQW-PIN-Modulator 302 zu dem negativen Pol fließt. Eine Summe der Spannungen V&sub1; und V&sub2; ist stets als die Spannung VB zu halten. D. h., eine Spannung, die an den MQW-PIN-Modulator 302 anzulegen ist, wird bei einer Abnahme der Spannung, die an den optischen Thyristor 301 anzulegen ist, erhöht.
Änderungen bei der Spannung V&sub1;, die an den MQW-PIN-Modulator 302 angelegt wird, werden nachfolgend beschrieben, wobei die Intensität des Eingangslichts Pin, das auf den optischen Thyristor 301 einfällt, von 0 erhöht wird. Fig. 14 stellt I-V-Kurven des MQW-PIN-Modulators 302 und des optischen Thyristors 301 dar, die sich in einem V&sub1;-I-Koordinatensystem einander überlappen. Nimmt man auf Fig. 14 Bezug, so bezeichnet das Bezugszeichen 1 eine I-V-Kurve des MQW-PIN-Modulators, die durch Strahlen von Vorspan nungslicht Pbias erhalten wird; und 3 eine I-V-Kurve des optischen Thyristors 301, die erhalten wird, wenn kein Einfallslicht Pin eingestrahlt wird. Ein Betriebspunkt für Pin = 0 wird durch das Bezugszeichen A bezeichnet. Bei diesem Punkt ist der MQW-PIN-Modulator 2 im wesentlichen in einen Null-Vorspannungszustand gesetzt. Eine I-V-Kurve 4 ist eine Kurve des optischen Thyristors 1, die erhalten wird, wenn die Intensität des Einfallslichts Pin P&sub1; erreicht. Zu diesem Zeitpunkt wird die Spannung V&sub1; abrupt erhöht, da der Betriebspunkt von einem Punkt B zu einem Punkt C springt. D. h., der MQW-PIN-Modulator wird schnell von dem Null-Vorspannungszustand zu einem Vollvorspannungszustand schnell geschaltet. In diesem Fall verbleibt der Betriebspunkt bei dem Punkt C, selbst wenn die Intensität des Eingangslichts Pin P&sub1; (5) überschreitet oder auf 0 (3) verringert wird.
Um den Betriebspunkt von dem Punkt C zum Punkt A zurückkehren zu lassen, wird das Vorspannungslicht Pbias zeitweilig ausgeschaltet, wobei Pin = 0 ist. D. h., falls der MQW-PIN-Modulator in einen dunklen Zustand gesetzt wird, erscheint die I-V-Kurve 2, und der Betriebspunkt springt zu einem Punkt D. Wenn das Vorspannungslicht Pbias erneut eingeschaltet bzw. abgestimmt wird, kehrt der Betriebspunkt von dem Punkt D zum Punkt A zurück. Alternativ kann die Spannung VB ausgeschaltet werden, wobei Pin = 0 gilt.
Die Fig. 15(a) bis 16(d) stellen entsprechend Pin-Pout- Kennwerte dar, die erhalten werden, wenn Betriebszustände durch λ&sub1; und λ&sub2; in Fig. 2 festgelegt werden. Fig. 15(a) stellt Pin-Pout-Kennwerte für λ&sub1; dar. Die Fig. 15(b) bis 15(d) stellen entsprechend EIN-AUS-Zustände des Vorspannungslichts, des Eingangslichts und des Ausgangslichts bei den entsprechenden Betriebspunkten dar. Wenn das Eingangslicht Pin Null ist, befindet sich der MQW-PIN-Modulator in einem Null-Vorspannungszustand, d. h., einem Übertragungszustand (A). Da der MQW-PIN-Modulator in einen Absorptionszustand geschaltet wird, wenn P&sub1;fl = P&sub1; gilt, wird das Ausgangslicht Pout jedoch abrupt verringert (B T C). Selbst wenn Pin = 0 gilt, wird der Wert von Pout klein gehalten (C T E), da der MQW-PIN-Modulator in dem Absorptionszustand gehalten wird. Falls das Vorspannungslicht Pbias in diesem Fall während eines Impulses ausgeschaltet wird, wird der MQW-PIN-Modulator in einen Übertragungszustand zurückgesetzt (E T A). Auf diese Weise zeigen die Lichteingangs-/-ausgangskennwert negative bistabile Kennwerte, die ideale Speicher-Kennwerte umfassen.
Fig. 16(a) stellt Pin-Pout-Kennwerte für λ&sub2; dar. Die Kennwerte zeigen positive bistabile Kennwerte, wie dies in Fig. 16(a) dargestellt ist.
Es ist anzumerken, daß die Figuren 16(b) bis 16(d) entsprechend EIN-AUS-Zustände des Vorspannungslichts, des Eingangslichts und des Ausgangslichts bei den entsprechenden Betriebspunkten darstellen.
Beispiele der vorliegenden Erfindung werden nachfolgend beschrieben.

Beispiel 1: GaAs/AlGaAs-Reflexionselement

Wie dies in Fig. 17 dargestellt ist, werden die nachfolgenden Komponenten auf ein Zn-dotiertes GaAs-Substrat 331 mit Hilfe von Molekularstrahl-Epitaxialabscheidung aufeinandergeschichtet: ein optischer pnp-Thyristor 301, der aus einer p&spplus;-AlGaAs-Schicht 311&sub1; (Dicke: 1 µm), einer n-GaAs- Schicht 312&sub1; (Dicke: 2 µm), einer p-GaAs-Schicht 313&sub1; (Dicke: 0,2 µm) und einer n&spplus;-AlGaAs-Schicht 314&sub1; (Dicke: 0,5 µm) besteht; und eine p&spplus;-GaAs-Schicht 302, die aus einer n-DBR-Schicht 321&sub1;, die durch abwechselndes Aufein anderschichten von n-AlAs-Schichten (Dicke: 629 Å) und n- Al0,3Ga0,7As-Schichten (Dicke: 715 A) in 25 Aufeinanderschichtungszyklen ausgebildet wird, einer i-MQW-Schicht 322&sub1;, die durch abwechselndes Aufeinanderschichten undotierter GaAs-Schichten (Dicke: 100Å) und undotierter Al0,3Ga0,7As-Schichten (Dicke: 50 Å) in 270 Aufeinanderschichtungszyklen ausgebildet wird, einer p-Al0,3Ga0,7As- Schicht 323&sub1; (Dicke: 0,5µm) und einer p&spplus;-GaAs-Schicht 324 (Dicke: 0,1 µm) besteht. In diesem Fall werden Be und Si entsprechend als p- und n-Dotierstoffe verwendet.
Ein 1,5 cm-Viereck-Chip wurde aus einer gewachsenen Halbleiterscheibe ausgeschnitten. Eine 50 x 50-Matrix wurde in einem 1 cm-Viereck-Mittelteil des Chips durch Mesateilung (Durchmesser: 100 µm; Höhe: 200 µm) ausgebildet, wodurch ein Bitelement ausgebildet wurde. Eine ringförmige ohmsche AuZnNi-Elektrode 351 (Dicke: 1.000 Å) mit einem Außendurchmesser von 80 µm und einem Innendurchmesser von 60 µm wurde auf der oberen Oberfläche der p-GaAs-Deckschicht 324 ausgebildet. Eine ohmsche AuZnNi/Cr/Au-Elektrode 341 (Dicke: 1.000 Å) wurde auf der gesamten unteren Oberfläche des Substrats ausgebildet. Eine Seitentläche des bitausbildenden Elements wurde mittels einer SiN-Schicht 361 isoliert und ein Spalt zwischen benachbarten Elementen wurde mit einer Polyimidschicht 362 ausgefüllt. Um die ohmschen AuZnNi-Elektroden 351 auf der oberen Oberfläche mit jeder anderen zu verbinden, wurde eine AuCr-Elektrode 352 (Dicke: 2.000 Å) in einem Lichteinfalls/-ausfallsteil bzw. Lichteingangs-/-ausgangsteil (innerhalb der ringförmigen Elektrode) ausgebildet. Nachdem die p-GaAs-Schicht auf einem lichtempfindlichen Teil und das GaAs-Substrat 331 auf der unteren Oberfläche des Elements wahlweise geätzt wurden, wurde eine Antireflexionsschicht 371 ausgebildet. Nachdem der Chip auf ein Glassubstrat, das gemusterte bzw. strukturierte Elektroden aufweist, mit Hilfe eines transparenten Epoxidharzes gebondet wurde, wurden die Oberflächenelektrode und die Substratelektrode entsprechend mit einem Paar strukturierter Elektroden auf dem Glassubstrat mittels Drahtbondens verbunden. Die positive und die negative Klemme eines 30 V- Konstantspannungs Versorgungsteils 308 wurden entsprechend mit der Substratund der Oberflächenseite verbunden.
Die Fig. 18(a) und 18(b) zeigen Lichteingangs-/-ausgangskennwerte von den bildpunktausbildenden bzw. bitausbildenden Elementen, die in Fig. 17 dargestellt sind. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 850 bis 855 nm wurde sowohl als Eingangslicht als auch als Vorspannungslicht verwendet. Eingangslicht fiel auf die untere Oberfläche des Substrats ein, während seine Intensität im Bereich von 0 und 100 µW geändert wurde. Ein 1-mW-Laserstrahl wurde so fokussiert, daß er eine Punktgröße von 50 µm oder weniger hatte und wurde als Vorspannungslicht auf das Lichteingangs-/-ausgangsteil auf der Elementoberfläche gestrahlt. Die reflektierte Lichtintensität Pout wurde mittels eines Leistungsmeters gemessen. Wie dies in Fig. 18(a) dargestellt ist, zeigten die Pin-Pout-Kennwerte bistabile Kennwerte mit negativer Logik, wenn = 855 nm betrug. Das Kontrastverhältnis (PoutH/PoutL) betrug 30 : 1 und die Ansprechzeit betrug 50 ns. Es wurde bestätigt, daß ein Niedrigübertragungszustand selbst dann beibehalten wurde, wenn Pin zu Null zurückkehrte, und der Zustand wurde auf einen hohen Übertragungszustand zurückgesetzt, wenn Pbias ausgeschaltet wurde.
Wenn λ = 850 nm betrug, zeigten die Pin-Pout-Kennwerte bistabile Kennwerte mit positiver Logik, wie dies in Fig. 18(b) dargestellt ist. Das Kontrastverhältnis betrug 40 : 1 und die Ansprechzeit betrug 30 ns. In diesem Fall wurden die vorstehend genannten Speicher- und Rücksetzoperationen auch bestätigt.

Beispiel 2: GaAs/InGaAs-Reflexionstypelement

Ein optischer Thyristor 301 und ein MQW-PIN-Modulator 302 wurden auf einem Zn-dotierten GaAs-Substrat mittels Molekularstrahl-Epitaxialabscheidung aufeinandergeschichtet. Der optische Thyristor besteht aus einer p&spplus;-AlGaAs-Schicht (Dicke: 1 µm), einer n-GaAs-Schicht (Dicke: 2 µm), einer p-GaAs-Schicht (Dicke: 0,2 µm) und einer n&spplus;-AlGaAs-Schicht (Dicke: 0,5 µm). Der MQW-PIN-Modulator 302 besteht aus einer n-DBR-Schicht, die durch abwechselndes Aufeinanderschichten von n-AlAs-Schichten (Dicke: 758 Å) und n-GaAs- Schichten (Dicke: 629 Å) in 25 Aufeinanderschichtungszyklen ausgebildet wurde, einer i-MQW-Schicht, die durch abwechselndes Aufeinanderschichten undotierter In0,15Ga0,85As-Schichten (Dicke: 100 Å) und undotierter GaAs-Schichten (Dicke: 100 Å) in 100 Aufeinanderschichtungszyklen ausgebildet wurden, und einer p&spplus;-GaAs-Schicht (Dicke: 0,5 µm).
Dieses Element wurde durch das gleiche Verfahren, wie es unter Bezug auf das Übertragungstypelement beschrieben wurde, hergestellt, ausgenommen, daß das Ätzen der GaAs- Schicht auf der Substratseite weggelassen wurde.
Ein Festkörper-Laserstrahl mit einer Wellenlänge von 850 nm und 1.050 nm wurde entsprechend sowohl als Eingangslicht als auch Vorspannungslicht verwendet. Das Eingangslicht fiel auf die untere Oberfläche des Substrats ein, während seine Intensität Pin in dem Bereich von 0 bis 100 uW geändert wurde. Ein 1-mW-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 50 µm oder weniger hatte, und wurde als Vorspannungslicht auf ein Lichteingangs-/ausgangsteil auf der Elementoberfläche gestrahlt. Eine Intensität Pout reflektierten Lichts wurde mittels eines Leistungsmeters gemessen. Die Pin-Pout-Kennwerte zeigten negative bistabile Kennwerte. Das Kontrastverhältnis (PoutH/PoutL) betrug 10 : 1 und die Ansprechzeit betrug 80 ns.

Beispiel 3: InGaAs/InAlAs-Reflexionstypelement

Ein optischer Thyristor 301 und ein MQW-PIN-Modulator 302 wurden auf ein Zn-dotiertes InP-Substrat mit Hilfe der Molekularstrahl-Epitaxialabscheidung aufeinandergeschichtet. Der optische Thyristor 301 besteht aus einer p&spplus;- In0,52Al0,45As-Schicht (Dicke: 1 µm), einer n-In0,53Ga0,47As- Schicht (Dicke: 2 µm), einer p-In0,53Ga0,47As-Schicht (Dicke: 0,2 µm) und einer n&spplus;-In0,52Al0,45As-Schicht (Dicke: 0,5 µm). Der MQW-PIN-Modulator 302 besteht aus einer n- DBR-Schicht, die durch abwechselndes Aufeinanderschichten von n-In0,52Ga0,48As-Schichten (Dicke: 1.225 µm) und n- In0,52(Al0,25Ga0,75)0,48As-Schichten (Dicke: 1.120 Å) in 40 Aufeinanderschichtungszyklen ausgebildet wurde, einer i- MQW-Schicht, die durch abwechselndes Aufeinanderschichten undotierter In0,53Ga0,47As-Well-Schichten (Dicke: 70 Å) und undotierter In0,52Al0,48As-Schichten (Dicke: 50 Å) in 250 Aufeinanderschichtungszyklen ausgebildet wurde, einer p- In0,52In0,48As-Kaschierungsschicht (Dicke: 0,5 µm) und einer p&spplus;-In0,53Ga0,47As-Deckschicht (Dicke: 0,1 µm).
Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 1.520 nm wurde sowohl als Eingangslicht als auch als Vorspannungslicht verwendet. Das Eingangslicht fiel auf die untere Oberfläche des Substrats ein, während seine Intensität Pin in dem Bereich von 0 bis 10 µW geändert wurde. Ein 10-mW-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 50 µm oder weniger hatte, und wurde als Vorspannungslicht auf ein Lichteingangs-/-ausgangsteil auf der Elementoberfläche gestrahlt. Die Pin-Pout-Kennwerte zeigten bistabile Kennwerte mit negativer Logik. Das Kontrastverhältnis (PoutH/PoutL) betrug 25 : 1 und die Ansprechzeit betrug 100 ns.

Beispiel 4: InGaAs/InP-Reflexionselement

Einen optischer Thyristor 301 und einen MQW-PIN-Modulator 302 ließ man auf ein Zn-dotiertes InP-Substrat mit Hilfe eines Gasquellen-MBE-Verfahrens aufwachsen. Der optische Thyristor 301 besteht aus einer p&spplus;-In0,53Ga0,47As-Schicht (Dicke: 1 µm), einer n-In0,53Ga0,47As-Schicht (Dicke: 2 µm), einer p-In0,53Ga0,47As-Schicht (Dicke: 0,2 µm) sowie einer n&spplus;-In0,53Ga0,47As-Schicht (Dicke: 0,5 µm). Der MQW-PIN- Modulator 302 besteht aus einer n-DBR-Schicht, die durch abwechselndes Aufeinanderschichten von n-InP-Schichten (Dicke: 1.222 Å) und n-In0,63Ga0,37As0,80P0,20-Schichten (Dicke: 1.130 Å) in 40 Aufeinanderschichtungszyklen ausgebildet wurde, einer i-MQW-Schicht, die durch abwechselndes Aufeinanderschichten undotierter In0,53Ga0,47As-Well-Schichten (Dicke: 80 Å) und undotierter InP-Sperrschichten (Dicke: 50 Å) in 230 Aufeinanderschichtungszyklen ausgebildet wurde, einer p-InP-Kaschierungsschicht (Dicke: 0,5 um) und einer p&spplus;-In0,53Ga0,47As-Deckschicht (Dicke: 0,1 µm).
Ein Halbleiter-Laserstrahl mit einer Wellenlänge mit 1.550 nm wurde sowohl als Eingangslicht als auch als Vorspannungslicht verwendet. Das Eingangslicht fiel auf die untere Oberfläche des Substrats ein, während seine Inten sität Pin in dem Bereich von 0 bis 100 µW geändert wurde. Ein 1-mW-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 50 µm oder weniger hatte, und wurde als Vorspannungslicht auf ein Lichteingangs-/-ausgangsteil auf der Elementoberfläche gestrahlt. Die Pin-Pout-Kennwerte zeigten bistabile Kennwerte mit negativer Logik. Das Kontrastverhältnis (PoutH/PoutL) betrug 20 : 1 und die Ansprechzeit betrug 100 ns.
Die Fig. 19(a) bis 19(f) sind Schnittansichten, die ent sprechend Anordnungen optischer Gate-Arrays gemäß anderen Ausführungsbeispielen der vorliegenden Erfindungen darstellen. Nimmt man auf Fig. 19(a) Bezug, ist ein lichtempfindliches Teil bzw. Photodetektorteil durch eine PIN- Photodiode ausgebildet (nachfolgend als PD-Typ bezeich net). Fig. 19(a) stellt einen Aufbau mit einer Photodiode 402 und einem MQW-Modulator 403 dar, die auf einem p&spplus;- Halbleitersubstrat 401 aufeinandergeschichtet sind. Die Photodiode 402 besteht aus einer p-Schicht 402&sub1;, einer i- Schicht 402&sub2; und einer n-Schicht 402&sub3;. Der MQW-Modulator 403 besteht aus einer n-DBR-Schicht 403&sub1; die durch vielfaches abwechselndes Aufeinanderschichten zweier Typen dünner Halbleiterschichten mit unterschiedlichen Brechungsindizes bzw. unterschiedlichen scheinbaren Lichtbrechungsindizes ausgebildet wurde, einer i-MQW-Schicht 403&sub2;, die durch vielfaches, abwechselndes Aufeinanderschichten zweier Typen dünner Halbleiterschichten mit unterschiedlichen Bandabständen ausgebildet wurde, und einer p-Schicht 403&sub3;. Die p-Schicht 403&sub3; des MQW-Modulators 403 und das p&spplus;-Halbleitersubstrat 401 sind durch eine erste Elektrode 405, die auf einer isolierenden Schicht 404 ausgebildet wurde, miteinander verbunden. Eine zweite Elektrode 406 erstreckt sich von der n-Schicht 402&sub3; der Photodiode 402. Ein Konstantspannungs-Versorgungsteil und ein Lastwiderstand (beide sind nicht dargestellt) sind zwi schen die Elektroden 405 und 406 geschaltet.
Bei dieser Anordnung fällt Eingangslicht Pin auf die Photodiode 402 von der Seite des p&spplus;-Halbleiters 401 aus ein. Ausgangslicht Pout wird als reflektiertes Licht des Vorspannungslichts Pbias ausgestrahlt, das auf den MQW-Modulator 403 gestrahlt wurde. Wenn das Eingangslicht Pin durch das p&spplus;-Halbleitersubstrat 401 absorbiert wird, wird das Substrat 401 teilweise geätzt, um es zu ermöglichen, das Licht dahindurch übertragen werden kann.
Fig. 19(b) ist eine Schnittansicht, die eine Anordnung von noch einem anderen Ausführungsbeispiel der vorliegenden Erfindung darstellt. Fig. 19(b) stellt einen Fall dar, bei dem ein lichtempfindliches bzw. Photodetektorteil durch einen Hetero-Phototransistor ausgebildet wird (nachfolgend als ein HPT-Typ bezeichnet). Nimmt man auf Fig. 19(b) Bezug, so sind ein HPT 407 und ein MQW-Modulator 403 auf einem n&spplus;-Halbleitersubstrat 401 aufeinandergeschichtet. Der HPT 407 besteht aus einer n-Emitterschicht 407&sub1;, p- Basisschicht 407&sub2; und einer n-Kollektorschicht 407&sub3;. Der MQW-Modulator 403 weist den gleichen Aufbau wie der in Fig. 19(a) dargestellte auf. In diesem Fall ist, um den Verstärkungsfaktor des Photodetektorteils zu erhöhen, die n-Emitterschicht 407&sub1; aus einem Halbleiter mit einem Bandabstand größer als dem eines Halbleiters zusammengesetzt, der für die p-Basisschicht 407&sub2; verwendet wurde. Die p-Schicht 403&sub3; des MQW-Modulators 403 und das p&spplus;-Halbleitersubstrat 401 sind über eine erste Elektrode 405 miteinander verbunden. Eine zweite Elektrode 406 erstreckt sich von der n-Kollektorschicht 407&sub3; des HPT 407.
Bei dieser Anordnung fällt Eingangslicht Pin auf den HPT 407 von der Seite des p&spplus;-Halbleitersubstrats 401 aus ein. Ausgangslicht Pout wird als reflektiertes Licht des Vorspannungslichts Pbias auf den MQW-Modulator 403 emittiert.
Fig. 19(c) ist eine Schnittansicht, die eine Anordnung von einem anderen Ausführungsbeispiel der vorliegenden Erfindung darstellt. Fig. 19(c) stellt einen Fall dar, bei dem ein Photodetektorteil mittels eines optischen pnpn-Thyristors ausgebildet wird (nachfolgend als ein PNPN-Typ bezeichnet). Nimmt man auf Fig. 19(c) Bezug, sind ein Thyristor 408, ein Tunnelübergang 409 und ein MQW-Modulator 403 auf einem n&spplus;-Halbleitersubstrat 401 sequentiell aufeinandergeschichtet. Der Thyristor 408 besteht aus einer ersten n-Schicht 408&sub1;, einer ersten p-Schicht 408&sub2;, einer zweiten n-Schicht 408&sub3; und einer zweiten p-Schicht 408&sub4;. Der Tunnelübergang 409 besteht aus einer p&spplus;&spplus;-Schicht 409&sub1; und einer n&spplus;&spplus;-Schicht 409&sub2; und dient zum Kurzschließen der zweiten p-Schicht 4032 des Thyristors 408 und einer n- DBR-Schicht 403&sub1; des MQW-Modulators 403. Der MQW-Modulator 403 weist den gleichen Aufbau wie der in Fig. 19(a) dargestellte auf. Die p-Schicht 403&sub3; des MQW-Modulators 403 und das n-Halbleitersubstrat 401 sind miteinander über eine erste Elektrode 405 verbunden. Eine zweite Elektrode 406 erstreckt sich von der ersten p-Schicht 4084 des Thyristors 408.
Bei dieser Anordnung fällt Einfallslicht Pin auf den Thyristor 408 von der Seite des p&spplus;-Halbleitersubstrats 401 aus ein. Ausgangslicht Pout wird als reflektiertes Licht des Vorspannungslichts Pbias emittiert, das auf den MQW- Modulator 403 gestrahlt wird.
Fig. 19(d) ist eine Schnittansicht, die eine Anordnung noch eines anderen Ausführungsbeispieles darstellt. Fig. 19(d) stellt einen Fall dar, bei dem ein Thyristor 408 und ein MQW-Modulator 403 unter Verwendung einer Verbindungsbzw. Verdrahtungsschicht 410, die aus p&spplus;- und n&spplus;-Schichten 410&sub1; und 410&sub2; besteht, sowie Elektroden 405 und 406 anstelle des Tunnelübergangs 409 in Fig. 19(c) kurzgeschlossen wird.
Bei den in den Fig. 19(a) bis 19(d) dargestellten optischen Gate-Arrays werden, da keine Lastwiderstände eingebaut sind, externe Widerstände entsprechend mit den optischen Gate-Array-Elementen verbunden, und die Elemente werden nachfolgend mit einem Konstantspannungs-Versorgungsteil verbunden.
Die Fig. 19(e) und 19(f) stellen optische Gate-Arrays dar, bei denen Lastwiderstände als monolithische Komponenten ausgebildet sind und ein Paar Elektroden, die auf einem Modulator und einer Widerstandsschicht ausgebildet sind, gemeinsam mit all den Arrays ausbildenden Elementen verbunden sind. Fig. 19(e) stellt einen Fall dar, bei dem eine widerstandsbehaftete Epitaxialschicht 411, die aus einer n&supmin;-Schicht besteht, zwischen einem Halbleitersubstrat 401 und einem HPT 407 durch eine Kontaktschicht 4074 ausgebildet ist. Fig. 19(f) stellt einen Fall dar, bei dem eine widerstandsbehaftete Abscheidungsschicht 412 auf einem halbisolierenden Substrat 401A ausgebildet ist.
Nimmt man auf die Fig. 19(e) und 19(f) Bezug, so ist eine Elektrode 413 eine ohmsche Elektrode einer p-Schicht 4033 von einem MQW-Modulator 403; eine vierte Elektrode 414 eine ohmsche Elektrode der Kontaktschicht 4074, die mit einer n-Emitterschicht 407&sub1; des HPT 407 in Verbindung steht; eine fünfte Elektrode 415 eine Elektrode zum Ver binden der dritten und der vierten Elektrode 413 und 414 mit jeder anderen; eine sechste Elektrode 416 eine ohmsche Elektrode, die sich von einer n-Schicht 403&sub1; des MQW-Modulators 403 und von einer n-Kollektorschicht 4073 des HPT 407 erstreckt; eine siebte Elektrode 417 eine Elektrode zum Verbinden der sechsten Elektroden 416 von benachbarten array-ausbildenden Elementen mit jedem anderen; und eine achte Elektrode 418 eine Elektrode zum Verbinden von Elektroden, die sich von den widerstandsbehafteten Epitaxialschichten 411 der benachbarten array-ausbildenden Elemen ten erstrecken. Ein Konstantspannungs-Versorgungsteil ist zwischen die siebte und achte Elektrode 417 und 418 geschaltet. Es ist anzumerken, daß bei dem in Fig. 19(f) dargestellten Aufbau die widerstandsbehaftete Abscheidungsschicht 412, die auf dem halbisolierenden Substrat 401A ausgebildet ist, zwischen die fünfte und die achte Elektrode 415 und 418 geschaltet ist.
Die Leitfähigkeitstypen all der Schichten in den Anordnungen, die unter Bezug auf die Figuren 19(a) bis 19(f) be schrieben wurden, können invertiert werden, um andere Aufbauformen zu verwirklichen. Zudem können ein Modulator und ein Photodetektorteil auf einem Halbleitersubstrat in der genannten Reihenfolge aufeinandergeschichtet werden, um die Eingangs- und Ausgangsrichtungen des Lichts umzukehren.
Die Fig. 20(a) bis 20(c) sind Ersatzschaltdiagramme von optischen Gate-Arrays gemäß der vorliegenden Erfindung. Fig. 20(a) stellt einen PD-Typ dar, bei dem ein MQW- Modulator 403 und eine Photodiode 402 parallel miteinander hinsichtlich der Polarität in der gleichen Vorspannungsrichtung verbunden sind. Zudem sind ein Lastwiderstand 419, der aus der widerstandsbehafteten Epitaxialschicht 411 oder der widerstandsbehafteten Abscheidungsschicht 412 besteht, und ein Konstantspannungs-Versorgungsteil 420 mit beiden Enden der Parallelschaltung verbunden. In diesem Fall sind sowohl der MQW-Modulator 403 als auch die Photodiode 402 umgekehrt vorgespannt bzw. gesperrt vorgespannt. Fig. 20(b) stellt einen HPT-Typ dar, bei dem ein MQW- Modulator 403 und ein Hetero-Phototranistor 407 parallel miteinander verbunden sind. Zudem sind ein Lastwiderstand 419 und ein Konstantspannungs-Versorgungsteil 420 mit beiden Enden der Parallelschaltung verbunden. In diesem Fall ist der MQW-Modulator 403 umgekehrt vorgespannt, wohingegen der Hetero-Phototransistor 407 in Vorwärtsrichtung vorgespannt ist. Fig. 20(c) stellt einen PNPN-Typ dar, bei dem ein MQW-Modulator 403 und ein Thyristor 408 parallel miteinander verbunden sind. Zudem sind ein Lastwiderstand 419 und ein Konstantspannungs-Versorgungsteil 420 mit beiden Enden der Parallelschaltung verbunden. In diesem Fall ist der MQW-Modulator 403 umgekehrt vorgespannt, wohingegen der Thyristor 408 in Vorwärtsrichtung vorgespannt ist.
Ein Betriebsprinzip und Kennwerte von jedem optischen Gate-Array gemäß der vorliegenden Erfindung werden unten unter Bezug auf die Fig. 21 bis 24(b) beschrieben.
Fig. 21 ist ein Ersatzschaltdiagramm eines verallgemeinerten optischen Gate-Arrays. Nimmt man auf die Fig. 21 Bezug, so kann, falls eine an einen MQW-Modulator 403 anzulegende Spannung durch V dargestellt wird, die Beziehung zwischen der Spannung V und einem Photostrom IPD eines Photodetektors (z. B. eine Photodiode 402) durch die nachfolgende Gleichung dargestellt werden:
V = VB - R (IPD +IMOD)
= V&sub0; - R IPD
für V&sub0; = VB - R IMOD,
wobei VB die Spannung eines Vorspannungs-Versorgungsteils, R der Widerstandswert eines Lastwiderstands und IMOD der von dem Modulator gelieferte Photostrom ist.
Zudem ist die Spannung V&sub0; eine Spannung, die an den MQW- Modulator 403 anzulegen ist, wenn sich der Photodetektor in einem dunklen Zustand (IPD = 0) befindet. Aus dieser Gleichung ist es ersichtlich, daß die Spannung V im Verhältnis zum Strom IPD verringert wird.
Die Fig. 22(a) und 22(b) sind graphische Darstellungen zum Erläutern, wie ein Lichtausgangssignal Pout von dem MQW- Modulator 403 bei einer Zunahme beim Lichteingangssignal bzw. Lichteingang Pin geändert wird, wenn ein Photodetektor durch eine Photodiode oder einen Phototransistor ausgebildet wird. Nimmt man auf Fig. 22(a) Bezug, zeigt eine durchgezogene Linie I-V-Kennwerte der Photodiode (FD); und eine punktierte Linie I-V-Kennwerte des Phototransistors (HPT). Die Fig. 22 (b) stellt Pout-V-Kennwerte des MQW- Modulators dar. Wie dies in den Fig. 22(a) und 22(b) dargestellt ist, wird der Strom IPD im Verhältnis zum Lichteingang Pin erhöht, während der Lichteingang Pin von P&sub0; = 0 zu P&sub1;, P&sub2;, ...,P&sub5; erhöht wird. Mit diesem Anstieg beim Strom IPD wird der Betriebspunkt der Photodiode kontinuierlich auf einer Lastlinie L bewegt, die einem Lastwiderstand R entspricht, und zwar in einer Richtung, die durch Pfeile angezeigt ist, d. h., in einer Reihenfolge von W&sub0;, W&sub1;, W&sub2;, ..., W&sub5;. Deshalb wird die Spannung V in einer Reihenfolge von V&sub0;, V&sub1;, V&sub2;, ..., V&sub5; verringert bzw. herabgesetzt. Da die Photodiode und der MQW-Modulator parallel miteinander verbunden sind, ist eine Spannung, die an der Photodiode angelegt ist, äquivalent zu einer Spannung&sub1; die an den MQW-Modulator angelegt wird. Wie dies vorstehend beschrieben ist, wird der Lichtausgang bzw. Lichtausgangswert Pout mit einem Abfall bei der Spannung V, die an den MQW-Modulator 403 angelegt wird, erhöht.
Wie dies vorstehend beschrieben ist, zeigen die Lichteingangs-/-ausgangskennwerte des PD- und des HPT-Typs Gate- Kennwerte, die in Fig. 24(a) dargestellt sind. Die Intensität des Lichteinfalls Pin, bei der ein Schaltvorgang auftritt, entspricht einem Bereich, bei dem das Produkt eines Stroms, der durch den Photodetektor und einen Lastwiderstand erzeugt wird, in der gleichen Größenordnung wie der von der Spannung eines Konstantspannungs-Versorgungsteils ist. In diesem Fall wird ein logisches ODER-Produkt erhalten, wenn die Betriebswellenlänge (VB IPD R) einem Absorptionsende entspricht, und ein logisches NICHT-ODER- Produkt wird erhalten, wenn die Betriebswellenlänge einer Exciton- bzw. Anregungswellenlänge entspricht.
Die Fig. 23(a) und 23(b) sind graphische Darstellungen zum Erläutern, wie ein Lichtausgang bzw. ein Lichtausgangssignal Pout von einem MQW-Modulator mit einer Zunahme beim Lichteingang Pin geändert wird, wenn ein Photodetektor durch einen Photothyristor ausgebildet wird. Die Fig. 23(a) stellt I-V-Kennwerte des Photothyristors dar. Die Fig. 23(b) stellt Lichtausgangs-Pout-V-Kennwerte des Modulators dar. Während der Lichteingang Pin von P&sub0; = 0 auf P&sub1; und P&sub2; erhöht wird, wird die Durchbruchsspannung des Photothyristors herabgesetzt. Mit dieser Verringerung wird der Betriebspunkt des Thyristors diskontinuierlich auf einer Lastlinie L bewegt, die einem Lastwiderstand R in einer Richtung von W&sub2; zu W&sub3;, die durch einen Pfeil angezeigt ist, entspricht, und die Spannung wird abrupt von VH auf VL herabgesetzt. Da der Thyristor und der MQW-Modulator miteinander parallel verbunden sind, ist die Spannung, die an den Thyristor angelegt wird, gleich der Spannung, die an den MQW-Modulator angelegt wird. Wie dies vorstehend beschrieben ist, wird die Lichtausgangsleistung bzw. der Lichtausgang Pout abrupt erhöht, falls die Spannung des MQW-Modulators 403 abrupt verringert wird.
Da der Betriebspunkt bei dem Punkt W&sub3; bleibt, selbst wenn der Lichteingang Pin auf Null gesetzt wird, wird der Lichtausgang Pout in einem hohen Ausgangszustand gehalten. Um den anfänglichen Zustand wieder herzustellen, kann das Konstantspannungs-Versorgungsteil ausgeschaltet oder das Thyristorteil kurzgeschlossen werden.
Wie dies vorstehend beschrieben ist, zeigen die Lichteingangs-/-ausgangskennwerte des PNPN-Elements Gate-Kennwerte, die eine Speicherfunktion umfassen, wie dies in Fig. 24(b) dargestellt ist. Die Intensität des Lichteingangs Pin, bei dem ein Schaltvorgang auftritt, entspricht einem Punkt, bei dem das Schalten des Thyristor auftritt. Ein ODER-Produkt wird erhalten, wenn die Betriebswellenlänge einem Absorptionsende entspricht. Ein NICHT-ODER- Produkt wird erhalten, wenn es einer Exciton- bzw. Anregungswellenlänge entspricht.
Beispiele, bei denen PD-, HPT- und PNPN-Elemente mit Hilfe von GaAs-AlGaAs-Materialien verwirklicht werden, werden nachfolgend unter Bezug auf Punkte (1) bis (3) beschrieben. Beispiele bei denen insbesondere HPT-Elemente durch andere Materialien, d. h., GaAs/InGaAs-, InGaAs/InAlAs- und InGaAs/InP-Materialien realisiert werden, werden unter Bezug auf Punkte (4) bis (6) beschrieben. Beispiele, von GaAs/AlGaAs-HPT-Elementen, bei denen jede widerstandsbehaftete Schicht aufeinandergeschichtet ist, um eine monolithische Schicht auszubilden, werden unter Bezug auf Punkte (7) und (8) beschrieben.

(1) GaAs/AlGaAs-PD-Element

Wie dies in Fig. 19(a) dargestellt ist, wurden ein PIN- Photodiodenaufbau und ein MQW-PIN-Aufbau auf einem Zndotierten GaAs-Substrat mit Hilfe von Molekularstrahl- Epitaxialabscheidung aufeinandergeschichtet. Der PIN- Photodiodenaufbau wurde ausgebildet durch eine P Al0,3Ga0,7As-Schicht (Dicke: 0,5 µm), eine i-GaAs-Schicht (Dicke: 4 µm) und eine n-Al0,3Ga0,7As-Schicht (Dicke: 0,5 µm). Der MQW-PIN-Aufbau wurde ausgebildet durch eine n- DBR-Schicht, die durch abwechselndes Aufeinanderschichten von n-AlAs-Schichten (Dicke: 629 Å) und n-Al0,3Ga0,7As- Schichten (Dicke: 715 Å) in 25 Aufeinanderschichtungszyklen ausgebildet wurde, eine i-MQW-Schicht, die durch abwechselndes Aufeinanderschichten undotierter GaAs Schichten (Dicke: 100 A) und undotierter Al0,3Ga0,7As- Schichten (Dicke: 50 Å) in 270 Aufeinanderschichtungszyklen ausgebildet wurde, eine p-Al0,3Ga0,7As-Schicht (Dicke: 0,5 µm) und eine p&spplus;-GaAs-Schicht (Dicke: 0,1 µm). Be und Si wurden entsprechend als p- und n-Dotierstoffe verwendet.
Ein 1,5-cm-Viereck-Chip wurde aus einer gewachsenen Halbleiterscheibe ausgeschnitten. Eine 50 x 50-Matrix (Größe: 100µm-viereck; Höhe: 200 µm) wurde in einem 1cm-Viereck- Mittelteil des Chips durch Mesateilung ausgebildet, wodurch ein bitausbildendes Element ausgebildet wurde. Es ist anzumerken, daß ein n-Schichtteil der PIN-Photodiode, das einer Fläche von 100 µm x 40 µm entspricht, selektiv bzw. wahlweise geätzt wurde. Eine ohmsche AuZnNi-Elektrode (Dicke: 1.000 Å) mit einer Fläche von 80 µm x 20 µm wurde auf der oberen Oberfläche der p-GaAs-Deckschicht ausgebil det, eine AuGeNi-Elektrode (Dicke: 1.000 Å) mit einer Fläche von 80 µm x 40 µm wurde auf dem freigelegten Teil der n-Schicht ausgebildet und eine ohmsche AuZnNi-Elektrode (Dicke: 1.000 Å) wurde auf einem Substratoberflächenteil ausgebildet, das durch Mesaätzen freigelegt wurde. Eine Seitenfläche des bitausbildenden Elements wurde mittels einer SiN-Schicht isoliert. Eine erste Cr/Au-Elektrode wurde ausgebildet, um die ohmschen AuZnNi-Elektroden auf der p-GaAs-Decksicht und der Substratoberfläche miteinander zu verbinden. Eine zweite Cr/Au-Elektrode wurde auf der AuZnNi-Elektrode ausgebildet, die auf der n-Schicht ausgebildet ist. Nachdem die p-GaAs-Schicht des lichtempfindlichen Teils und das GaAs-Substrat auf der unteren Oberflächenseite des Elements mittels wahlweisem Ätzen entfernt wurden, wurde eine SiO&sub2;/TiO&sub2;-Antireflexions-Mehrfachschicht bzw. -Multischicht ausgebildet.
Ein Lastwiderstand (10kΩ) und ein Konstantspannungs-Versorgungsteil (30 V) wurden zwischen die erste und die zweite Cr/Au-Elektrode geschaltet. Ein Halbleiter-Laser mit einer Wellenlänge von 860 mm wurde sowohl als Eingangslicht als auch als Vorspannungslicht verwendet. Das Eingangslicht Pin fiel auf die untere Oberfläche des Substrats ein, während seine Intensität in dem Bereich von bis 5 mW geändert wurde. Ein 1-mW-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 20 µm oder weniger hatte und wurde als Vorspannungslicht auf ein Lichteingangs-/-ausgangsteil auf der oberen Oberfläche des Elements gestrahlt. Die Intensität des reflektierten Lichts Pout wurde mittels eines Leistungsmeters gemessen.
Wie dies in Fig. 24(a) dargestellt ist, zeigen die Pin- Pout-Kennwerte Gate-Kennwerte mit positiver Logik, wenn Pin = 1 mW gilt. Das Kontrastverhältnis (PoutH/PoutL) betrug 100 : 1 und die Ansprechzeit betrug 10 ns.

(2) GaAs/AlGaAs-HPT-Element

Wie dies in Fig. 19(b) dargestellt ist, wurden ein HPT- Aufbau und MQW-PIN-Aufbau auf einem Si-dotierten GaAs- Substrat mittels Molekularstrahl-Epitaxialabscheidung aufeinandergeschichtet. Der HPT-Aufbau wurde ausgebildet durch eine n-Al0,3Ga0,7As-Schicht (Dicke: 0,5 µm), eine p- GaAs-Schicht (Dicke: 0,2 µm) und eine n-Ga/As-Schicht (Dicke: 2 µm) . Der MQW-PIN-Aufbau wurde ausgebildet durch eine n-DBR-Schicht, die durch abwechselndes Aufeinanderschichten von n-AlAs-Schichten (Dicke: 629 Å) und von n- Al0,3Ga0,7As-Schichten (Dicke: 715 Å) in 25 Aufeinanderschichtungszyklen ausgebildet wurde, eine i-MQW-Schicht, die durch abwechselndes Aufeinanderschichten von undotier ten GaAs-Schichten (Dicke: 100 Å) und undotierten Al0,3Ga0,7As-Schichten (Dicke: 50 Å) in 270 Aufeinanderschichtungszyklen ausgebildet wurde, eine p-Al0,3Ga0,7As- Schicht (Dicke: 0,5 µm) und eine p&spplus;-GaAs-Schicht (Dicke: 0,1 µm). Andere Anordnungen dieses Elements waren iden tisch zu jenen des in Fig. 19(a) dargestellten Elements.
Ein Lastwiderstand (10kΩ) und ein Konstantspannungs-Versorgungsteil (30 V) wurden zwischen eine erste und eine zweite Cr/Au-Elektrode geschaltet. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 860 nm wurde sowohl als Eingangslicht als auch als Vorspannungslicht verwendet. Eingangslicht Pin fiel auf die untere Oberfläche des Substrats, während seine Intensität in dem Bereich von 0 bis 10 µW geändert wurde. Ein 1-mW-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 20 µm oder weniger aufwies, und wurde als Vorspannungslicht auf ein Lichteingangs-/-ausgangsteil auf der oberen Oberfläche des Elements gestrahlt. Die Intensität des reflektierten Lichts Pout wurde mittels eines Leistungsmeters gemessen. Wie dies in Fig. 24 (a) dargestellt ist, zeigen die Pin-Pout-Kennwerte Gate-Kennwerte mit positiver Logik, wenn Pin = 10 µW ist. Das Kontrastverhältnis (PoutH /PoutL) betrug 100 : 1 und die Ansprechzeit betrug 50 ns.

(3) GaAs/AlGaAs-PNPN-Element

Wie dies in Fig. 19(c) dargestellt ist, wurden ein PNPN- Aufbau und ein MQW-PIN-Aufbau auf einem Si-dotierten GaAs- Substrat mittels Molekularstrahl-Epitaxialabscheidung aufeinandergeschichtet. Der PNPN-Aufbau wurde ausgebildet mittels einer n-Ala0,3Ga0,7As-Schicht (Dicke: 0,5 µm), einer p-GaAs-Schicht (Dicke: 0,2 µm), einer n-GaAs-Schicht (Dicke: 2 µm) und einer p-Al0,3Ga0,7As-Schicht (Dicke: 1 µm). Der MQW-PIN-Aufbau wurde ausgebildet durch eine n- DBR-Schicht, die durch abwechselndes Aufeinanderschichten von n-AlAs-Schichten (Dicke: 629 Å) und von n-Al0,3Ga0,7As- Schichten (Dicke: 715 Å) in 25 Aufeinanderschichtungszyklen ausgebildet wurde, eine i-MQW-Schicht, die durch abwechselndes Aufeinanderschichten von undotierten GaAs- Schichten (Dicke: 100 Å) und von undotierten Al0,3Ga0,7As- Schichten (Dicke: 50 Å) in 270 Aufeinanderschichtungszyklen ausgebildet wurde, eine p-Al0,3Ga0,7As-Schicht (Dicke: 0,5 µm) und eine p&spplus;-GaAs-Schicht (Dicke: 0,1 µm). Andere Anordnungen dieses Elements waren identisch zu jenen des in Fig. 19(a) dargestellten Elements.
Ein Lastwiderstand (10 kΩ) und ein Konstantspannungs- Versorgungsteil (30V) wurden zwischen erste und zweite Cr/Au-Elektroden geschaltet. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 860 nm wurde sowohl als Eingangslicht als auch als Vorspannungslicht verwendet. Eingangslicht Pin fiel auf die untere Oberfläche des Substrats ein, während seine Intensität in den Bereich von 0 bis 100 µW geändert wurde. Ein 1-mW-Laserstrahl wurde fokussiert, um eine Punktgröße von 20 µm oder weniger zu erzielen, und wurde als Vorspannungslicht auf ein Lichteingangs-/-ausgangteil auf der oberen Oberfläche des Elements gestrahlt. Die Intensität des reflektierten Lichts Pout wurde mittels eines Leistungsmeters gemessen. Wie dies in Fig. 24(b) dargestellt ist, zeigten die Pin- Pout-Kennwerte Gate-Kennwerte mit positiver Logik, die eine Speicherfunktion aufweisen, wenn Pin = 10 µW ist. Das Kontrastverhältnis (PoutH/PoutL) betrug 100 : 1, und die Ansprechzeit betrug 10 ns.

(4) GaAs/InGaAs-HPT-Element

Ein HPT-Aufbau und ein MQW-PIN-Aufbau wurden auf einem Sidotierten GaAs-Substrat mittels Molekularstrahl-Epitaxialabscheidung aufeinandergeschichtet. Der HPT-Aufbau wurde mittels einer n-Al0,3Ga0,7As-Schicht (Dicke: 0.5 µm), einer p-GaAs-Schicht (Dicke: 0,2 µm) und einer n-GaAs-Schicht (Dicke: 2 µm) ausgebildet. Der MQW-PIN-Aufbau wurde ausgebildet durch eine n-DBR-Schicht, die durch abwechselndes Aufeinanderschichten von n-AlAs-Schichten (Dicke: 758 Å) und von n-GaAs-Schichten (Dicke: 629 Å) in 25 Aufeinanderschichtungszyklen ausgebildet wurde, eine i-MQW-Schicht, die durch abwechselndes Aufeinanderschichten von undotierten In0,15Ga0,85As-Schichten (Dicke: 100 Å) und undotierten GaAs-Schichten (Dicke: 100 Å) in 100 Aufeinanderschichtungszyklen ausgebildet wurde, und eine p&spplus;-GaAs-Schicht (Dicke: 0,5 µm). Die Elementanordnung war identisch zu der, die unter Bezug auf den Punkt (1) beschrieben wurde.
Ein Lastwiderstand (10 kΩ) und ein Konstantspannungs- Versorgungsteil (30 V) wurden zwischen die erste und die zweite Cr/Au-Elektrode geschaltet. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 850 nm wurde als Eingangslicht verwendet, wohingegen ein Strahl von einem titandotierten Saphirlaser mit einer Wellenlänge von 1.050 nm als Vorspannungslicht verwendet wurde. Das Eingangslicht Pin fiel auf die untere Oberfläche des Substrats ein, während seine Intensität in dem Bereich von 0 bis 100 µW geändert wurde. Ein 1-mW-Laserstahl wurde fokussiert, so daß er eine Punktgröße von 20 µm oder weniger aufwies, und wurde als Vorspannungslicht auf ein Lichteingangs-/ausgangsteil auf der oberen Oberfläche des Elements gestrahlt. Die Intensität des reflektierten Lichts Pout wurde mittels eines Leistungsmeters gemessen. Die Pin-Pout- Kennwerte zeigten Kennwerte mit positiver Logik. Das Kontrastverhältnis (PoutH/PoutL) betrug 10 : 1 und die Ansprechzeit betrug 50 ns.

(5) InGaAs/InAlAs-HPT-Element

Ein HPT-Aufbau und ein MQW-PIN-Aufbau wurden auf einem Si- dotierten InP-Substrat mittels MBE aufeinandergeschichtet. Der HPT-Aufbau wurde mittels einer n-In0,52Al0,48As-Schicht (Dicke: 0,5 µm), einer p-In0,53Ga0,47As-Schicht (Dicke: 0,2 µm) und einer n-In0,53Ga0,47As-Schicht (Dicke: 2 µm) ausgebildet. Der MQW-PIN-Aufbau wurde ausgebildet durch eine n- DBR-Schicht, die durch abwechselndes Aufeinanderschichten von n-In0,52Al0,48As-Schichten (Dicke: 1.225 Å) und von n-In0,52(Al0,25Ga0,75)0,48As-Schichten (Dicke: 1.120 Å) in 40 Aufeinanderschichtungszyklen ausgebildet wurde, eine i- MQW-Schicht, die durch abwechselndes Aufeinanderschichten von undotierten In0,53Ga0,47As-Well-Schichten (Dicke: 70 Å) und von undotierten In0,52Al0,48As-Sperrschichten (Dicke: 50 Å) in 250 Aufeinanderschichtungszyklen ausgebildet wurde, eine p-In0,52Al0,48As-Kaschierungsschicht (Dicke: 0,5 µm) und eine p&spplus;-In0,53Ga0,47As-Deckschicht (Dicke: 0,1 µm). Die Elementanordnung war die gleiche wie die, die unter Bezug auf den Punkt (1) beschrieben wurde, ausgenommen, daß das Atzen des InP-Substrats, das zu einem Lichteingangs-/ -ausgangsteil gehört, weggelassen wurde.
Ein Lastwiderstand (10 kΩ) und ein Konstantspannungs- Versorgungsteil (30 V) wurden zwischen die erste und die zweite Cr/Au-Elektrode geschaltet. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 1.520 nm wurde sowohl als Eingangslicht als auch als Vorspannungslicht verwendet. Das Eingangslicht Pin fiel auf die untere Oberfläche des Substrats, währenddessen Intensität in dem Bereich von bis 100 µW geändert wurde. Ein 1-mW-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 20 µm oder weniger hatte, und wurde als Vorspannungslicht auf das Lichteingangs-/-ausgangsteil auf der oberen Oberfläche des Elements gestrahlt. Die Intensität des reflektierten Lichts Pout wurde mittels eines Leistungsmeters gemessen. Die Pin-Pout-Kennwerte zeigen Gate-Kennwerte mit positiver Logik. Das Kontrastverhältnis (PoutH/PoutL) betrug 25 : 1 und die Ansprechzeit betrug 50 ns.

(6) InGaAs/InP-HPT-Element

Ein HPT-Aufbau und ein MQW-PIN-Aufbau wurden auf einem Sidotierten InP-Substrat mittels eines Gasquellen-MBE- Verfahrens aufeinandergeschichtet. Der HPT-Aufbau wurde mit Hilfe einer n-InP-Schicht (Dicke: 0,5 µm), einer p- In0,53Ga0,47As-Schicht (Dicke: 0,2 µm) und einer n- In0,53Ga0,47As-Schicht (Dicke: 2 µm) ausgebildet. Der MQW- PIN-Aufbau wurde ausgebildet mit Hilfe einer n-DBR- Schicht, die durch abwechselndes Aufeinanderschichten von n-InP-Schichten (Dicke: 1.222 Å) und von n- In0,63Ga0,37As0,80P0,20-Schichten (Dicke: 1.130 Å) in 40 Aufeinanderschichtungszyklen ausgebildet wurde, einer i- MQW-Schicht, die durch abwechselndes Aufeinanderschichten von undotierten In0,53Ga0,47As-Well-Schichten (Dicke: 80 Å) und von undotierten InP-Sperrschichten (Dicke: 50 Å) in 230 Aufeinanderschichtungszyklen ausgebildet wurden, einer p-InP-Kaschierungsschicht (Dicke: 0,5 µm) und einer p&spplus;- In0,53Ga0,47As-Deckschicht (Dicke: 0,1 µm). Die Elementanordnung war die gleiche wie die, die unter Bezug auf den Punkt (1) beschrieben wurde, außer, daß das Ätzen des InP- Substrats, das einem Lichteingangs-/-ausgangsteil entspricht, weggelassen wurde.
Ein Lastwiderstand (10 kΩ) und ein Konstantspannungs- Versorgungsteil (30 V) wurden zwischen die erste und die zweite Cr/Au-Elektrode geschaltet. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 1.550 nm wurde sowohl als Eingangslicht als auch als Vorspannungslicht verwendet. Eingangslicht Pin fiel auf die untere Oberfläche des Substrats, während dessen Intensität in dem Bereich von bis 100 µW geändert wurde. Ein 1-mW-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 20 µm oder weniger aufwies, und wurde als Vorspannungslicht auf ein Lichteingangs-/-ausgangsteil auf der oberen Oberfläche des Elements gestrahlt. Die Intensität des reflektierten Lichts Pout wurde mittels eines Leistungsmeters gemessen. Die Pin-Pout-Kennwerte zeigten Gate-Kennwerte mit positiver Logik bzw. positivem Ablauf. Das Kontrastverhältnis (PoutH/PoutL) betrug 20 : 1 und die Ansprechzeit betrug 50 ns.
(7) Ein Element mit der Anordnung, die in Fig. 19(e) dargestellt ist, wurde unter Verwendung von GaAs/AlGaAs- Materialien hergestellt. Dieses Element hatte die gleiche Anordnung wie das, das unter Bezug auf den Punkt (2) be schrieben wurde, außer, daß eine n&supmin;-AlGaAs-Schicht und eine n&spplus;-GaAs-Schicht zwischen das Substrat und die n- Emitterschicht des HPT-Aufbaus eingesetzt wurden. Bei dieser Anordnung wurden die gleichen Lichteingangs-/ -ausgangskennwerte wie jene erhalten, die unter Bezug auf den Punkt (2) beschrieben wurden.
(8) Ein Element mit der Anordnung, die in Fig. 19(f) dargestellt ist, wurde unter Verwendung von GaAs/AlGaAs- Materialien hergestellt. Dieses Element hatte die gleiche Anordnung wie das bei dem Punkt (2), außer, daß ein halbisolierendes Substrat verwendet wurde und eine n&spplus;-GaAs- Schicht zwischen dem Substrat und der n-Emitterschicht des HPT-Aufbaus eingesetzt wurden. Eine widerstandsbehaftete dünne Schicht wurde aus einem Polysiliziumfilm zusammenge setzt. Bei dieser Anordnung wurden die gleichen Lichteingangs-/-ausgangskennwerte wie jene bei dem Punkt (2) erhalten.
Die Fig. 25(a) und 25(d) sind Schnittansichten, die schematische Anordnungen von optischen Mehreingangs-Gate- Arrays gemäß anderen Ausführungsbeispielen der vorliegenden Erfindung darstellen. Die Fig. 26(a) bis 26(d) sind Ersatzschaltdiagramme, die zu den optischen Gate-Arrays gehören, die in den Fig. 25(a) bis 25(d) dargestellt sind. Der grundsätzliche Aufbau von jedem optischen Gate-Array besteht darin, daß eine Vielzahl von Photodetektorteilen 5 auf einem isolierenden Substrat IS oder einem leitenden Halbleitersubstrat IS ausgebildet ist, ein optisches Modulationsteil M und ein Paar Elektroden C auf einem der Photodetektorteile S ausgebildet ist und ein Konstantspannungs-Versorgungsteil (nicht dargestellt) zwischen die Elektroden geschaltet ist. Eine Vielzahl von Eingangslichtstrahlen Pin fallen auf die Photodetektorteile 5 von der Substratseite aus ein und Ausgangslicht Pout wird als reflektiertes Licht des Vorspannungslichts Pbias ausgegeben, das auf das optische Modulationsteil M gestrahlt wird. Die nachfolgenden vier Typen von Gates können abhängig von einem Verfahren des Verbindens des Photodetektorteils S mit dem optischen Modulationsteil M und einem Verfahren des Verbindens der Vielzahl von Photodetektorteilen zu jedem anderen verwirklicht werden. Der Leitfähigkeitstyp eines Substrats und Elektrodenextraktionsstellen bzw. Elektrodenherausziehungsstellen variieren abhängig von dem Typ eines Gates. Tabelle 1 faßt die vorstehende Beschreibung zusammen, wie folgt: Tabelle 1 Name Verbindung zwischen S und M Verbindung zwischen S und S Substrat Erste Elektrode Zweite Elektrode Reihe/Reihe (NAND bzw. NICHT-UND) Reihe/Parallel (NICHT-ODER) Parallel/Reihe (UND) Parallel/Parallel (ODER) isolierend leitend letztes S erstes S gemeinsam für alle S
Jedes Photodetektorteil S wird zum Beispiel durch eine Photodiode (PD), einen Hetero-Phototransistor (HPT) oder einen Thyristor (SI) ausgebildet. Das optische Modulationsteil M wird durch einen Reflexionstyp-MQW-Modulator ausgebildet, der aus einer DBR-Schicht, die durch abwechselndes Aufeinanderschichten von Paaren aus zwei Halbleiterschichten mit unterschiedlichen Brechungsindizes bzw. unterschiedlichen spezifischen Lichtbrechungsindizes ausgebildet ist, einer MQW-Schicht, die durch abwechselndes Aufeinanderschichten von Paaren aus Halbleiter-Dünnschichten mit unterschiedlichen Bandabständen ausgebildet ist, und einer Kaschierungsschicht besteht.
Ein Betriebsprinzip eines optischen Gate-Arrays wird nachfolgend unter Bezug auf die Fig. 27(a) bis 31(d) beschrieben.
Ein Betriebsprinzip, das auf einer Anordnung beruht, bei der ein MQW-Modulator mit einem einzelnen Photodetektor gekoppelt ist, wird zuerst beschrieben.
Fig. 27(a) stellt eine Anordnung dar, bei der der optische MQW-Modulator MD und die Photodiode PD miteinander in Reihe verbunden sind. Fig. 27(b) stellt eine Anordnung dar, bei der der optische MQW-Modulator MD und der Phototransistor HPT miteinander in Reihe geschaltet sind. Bei jeder Anordnung ist die Photodiode PD oder dergleichen in einen offenen Zustand gesetzt, falls der Lichteingang Pin = 0 ist. Aus diesem Grund ist der optische MQW-Modulator MD in einen Null-Vorspannungszustand gesetzt und daher in einen hohen Ausgangszustand (Pout = 1). Falls der Lichteingangs Pin = 1 ist, ist die Photodiode PD oder dergleichen kurzgeschlossen. Aus diesem Grund ist der optische MQW-Modulator MD in einen Sperrzustand bzw. umgekehrten Vorspannungszustand gesetzt und befindet sich daher in einem niedrigen Ausgangszustand (Pout = 0). D. h., die Pin- Pout-Kennwerte zeigen NICHT-ODER-Gate-Kennwerte, wie dies in Fig. 27(c) dargestellt ist.
Die Fig. 28(a) stellt eine Anordnung dar, bei der der optische MQW-Modulator MD und die Photodiode PD parallel zueinander geschaltet sind. Fig. 28(b) zeigt eine Anordnung, bei der der optische MQW-Modulator MD und der Photodetektor HPD parallel zueinander geschaltet sind. Bei jeder Anordnung ist ein Lastwiderstand R zwischen ein Konstantspannungs-Versorgungsteil und die Parallelschaltung geschaltet. Falls der Lichteingang Pin = 0 ist, ist die Photodiode PD oder dergleichen in einen offenen Zustand gesetzt. Aus diesem Grund ist der optische MQW- Modulator MD in einen Sperrzustand gesetzt und befindet sich daher in einem niedrigen Ausgangszustand (Pout = 0). Falls der Lichteingang Pin = 1 ist, ist die Photodiode PD oder dergleichen kurzgeschlossen. Aus diesem Grund ist der optische MQW-Modulator MD in einen Null-Vorspannungszustand gesetzt und befindet sich daher in einem hohen Ausgangszustand (Pout = 1). D. h., die Pin-Pout-Kennwerte zeigen ODER-Gate-Kennwerte, wie dies in Fig. 28(c) dargestellt ist.
Die Fig. 29(a) stellt eine Anordnung dar, bei der der optische MQW-Modulator MD und der Thyristor SI miteinander in Reihe geschaltet sind. Falls der Lichteingang bzw. das Eingangslicht Pin = 0 ist, befindet sich der Thyristor SI in einem AUS-Zustand. Aus diesem Grund ist der optische MQW-Modulator MD in einen Null-Vorspannungszustand gesetzt und befindet sich daher in einem hohen Ausgangszustand (Pout = 1). Wenn der Lichteingang Pin = 1 ist, ist der Thyristor SI in einen EIN-Zustand gesetzt. Aus diesem Grund ist der optische MQW-Modulator MD in einen Sperrzustand gesetzt und befindet sich daher in einem niedrigen Ausgangszustand (Pout = 0). Falls der Thyristor SI zeitweilig in einen EIN-Zustand gesetzt ist, wird das Ausgangslicht bzw. der Lichtausgang Pout gehalten, da dieser Zustand gehalten wird, selbst wenn der Lichteingang zu Pin = 0 wird. D. h., die Pin-Pout-Kennwerte zeigen NICHT-ODER-Gate-Kennwerte mit einer Speicherfunktion, wie dies in Fig. 29(b) dargestellt ist. Um den Lichtausgang auf Pout = 1 zurückzusetzen, kann Vorspannungslicht, das auf den optischen MQW- Modulator MD gestrahlt wird, abgeschnitten bzw. ausgeschaltet werden oder das Konstantspannungs-Versorgungsteil wird ausgeschaltet oder der Thyristor SI kann kurzgeschlossen werden.
Die Fig. 30(a) stellt eine Anordnung dar, bei der der optische MQW-Modulator MD und der Thyristor SI parallel miteinander geschaltet sind. Wenn der Lichteingang Pin = 0 ist, befindet sich der Thyristor SI in einem AUS-Zustand. Aus diesem Grund ist der optische MQW-Modulator MD in einen Sperrzustand gesetzt und befindet sich daher in einem niedrigen Ausgangszustand (Pout = 0). Falls der Lichteingang Pin = 1 ist, ist der Thyristor SI in einen EIN-Zustand gesetzt. Aus diesem Grund ist der optische MQW-Modulator in einen Null-Vorspannungszustand gesetzt und befindet sich daher in einem hohen Ausgangszustand (Pout = 1). Falls der Thyristor SI zeitweilig in einem EIN- Zustand gesetzt ist, wird der Lichtausgang auf Pout = 1 gehalten, da dieser Zustand gehalten wird, selbst wenn der Lichteingang auf Pin=0 gesetzt ist. D. h., die Pin-Pout- Kennwerte zeigen ODER-Gate-Kennwerte mit einer Speicherfunktion, wie dies in Fig. 30(b) dargestellt ist. Um den Lichtausgang auf Pout = 1 zurückzusetzen, kann Vorspan nungslicht, das auf den optischen MQW-Modulator MD gestrahlt wird, abgeschaltet oder das Konstantspannungs- Versorgungsteil ausgeschaltet oder der Thyristor SI kurzgeschlossen werden.
Ein Betrieb, der auf einer Anordnung beruht, bei der die Photodetektorteile 5 mit Hilfe einer Vielzahl von Photodioden PD gebildet werden, wird nachfolgend beschrieben. Die nachfolgende Beschreibung wird auf jeden Fall angewendet, bei dem die Photodetektorteile 5 mit Hilfe der Photodioden PD oder der Phototransistoren HPT oder der Thyristoren SI ausgebildet werden.
Die Fig. 31(a) stellt einen Reihe/Reihe-Typ dar, d. h., eine Anordnung bei der alle, der optische MQW-Modulator MD und n Photodioden PD miteinander in Reihe geschaltet sind.
Da der optische MQW-Modulator MD in einen niedrigen Ausgangszustand (Pout = 0) nur dann geschaltet ist, wenn Licht in alle der n Photodioden PD&sub1;,_PD&sub2;, ..., PDn (Pin1 = Pin2 =... = Pinn = 1) eingegeben wird, wird ein NAND-Gate erhalten (siehe die nachfolgende Wahrheitstabelle 2). Tabelle 2
Fig. 31(b) stellt einen Reihe/Parallel-Typ dar, d. h., eine Anordnung, bei der alle der n Photodioden PD parallel zueinander geschaltet sind und der optische MQW-Modulator MD damit in Reihe verbunden ist. Wenn Licht in eine der n Photodioden PD&sub1;, PD&sub2;, ..., PDn (Pin1 = 1, Pin2 = 1, ..., oder Pinn = 1) eingegeben wird, wird der optische MQW-Modulator MD in einen niedrigen Ausgangszustand (Pout = 0) geschaltet. Daher wird ein NICHT-ODER-Gate erhalten (siehe die nachfolgende Wahrheitstabelle 3). Tabelle 3
Fig. 31(c) stellt einen Parallel/Reihe-Typ dar, d. h., eine Anordnung, bei der die n Photodioden PD miteinander in Reihe geschaltet sind und der optische MQW-Modulator MD parallel dazu geschaltet ist. Da der optische MQW-Modulator MD auf einen hohen Ausgangszustand (Pout = 1) nur dann geschaltet wird, wenn Licht auf alle der n Photodioden PD&sub1;, PD&sub2;, ..., PDn (Pin1 = 1 = Pin2 = 1 ... Pinn = 1) eingegeben wird, wird ein UND-Gate erhalten (siehe die nachfolgende Wahrheitstabelle 4). Tabelle 4
Fig. 31(d) stellt einen Parallel/Parallel-Typ dar, d. h., eine Anordnung bei der alle, der optische MQW-Modulator MD und die n Photodioden PD parallel miteinander verbunden sind. Wenn Licht auf ein der n Photodioden PD&sub1;, PD&sub2;, ..., PDn (Pin1 = 1, Pin2 = 1, ..., oder Pinn = 1) eingegeben wird, wird der MQW-Modulator MD in einen hohen Ausgangszustand (Pout = 1) geschaltet. Deshalb wird ein ODER-Gate erhalten (siehe die nachfolgende Wahrheitstabelle 5). Tabelle 5
Wie dies vorstehend beschrieben ist, können NICHT-UND- bzw. NAND-, NICHT-ODER-, UND- und ODER-Gates abhängig von der Art und Weise der Verbindung der Photodioden PD und des optischen MQW-Modulators MD mit jedem anderen und der Verbindung der Photodioden PD mit jeder anderen verwirklicht werden.
Vier Typen von Gates, die mit Hilfe von GaAs/AlGaAs-Matenahen verwirklicht werden, bei denen die Photodiode PD mit Hilfe einer PIN-Photodiode ausgebildet wird, werden nachfolgend als Beispiele (1) bis (4) beschrieben. Insbesondere werden NICHT-UND-Gates (Reihe/Reihe-Typ), bei denen der Hetero-Phototranstor-HPT und der Thyristor SI anstelle der Photodiode PD verwendet werden, nachfolgend als Beispiele (5) und (6) beschrieben. Zudem werden HPT- NICHT-UND-Gates , die mit Hilfe anderer Materialien, d. h., GaAs/InGaAs-, InGaAs/InAlAs- und InGaAs/InP-Materialien, verwirklicht werden, nachfolgend als Beispiele (7) bis (9) beschrieben.

(1) GaAs/AlGaAs-PD-NICHT-UND-Gate

Wie dies in Fig. 32(a) dargestellt ist, wurden eine PIN- Photodiode 502, ein Tunnelübergang 503 und ein MQW-Modulator 504 auf einem halbisolierenden-GaAs-Substrat 501A mit Hilfe der Molekularstrahl-Epitaxialabscheidung aufeinandergeschichtet. Die PIN-Photodiode 502 wurde mit Hilfe einer n&spplus;-GaAs-Schicht 502&sub3; (Dicke: 2 µm) als eine Kontaktschicht, einer n-Al0,3Ga0,7As-Schicht 502&sub2; (Dicke: 0,5 µm), einer i-GaAs-Schicht 502&sub3; (Dicke: 4 µm) und einer p- Ala,&sub3;Gao,&sub7;As-Schicht 502&sub4; (Dicke: 0,5 µm) ausgebildet. Der Tunnelübergang 503 wurde durch eine p&spplus;&spplus;-GaAs-Schicht 5031 (Dicke: 0,1 µm) und eine n&spplus;&spplus;-GaAs-Schicht 503&sub2; (Dicke: 0,1 um) ausgebildet. Der MQW-Modulator 504 wurde ausgebildet durch eine n-DBR-Schicht 5041, die durch abwechselndes Aufeinanderschichten von n-AlAs-Schichten (Dicke: 629 A) von und n-Al0,3Ga0,7As-Schichten (Dicke: 715 Å) in 25 Aufeinanderschichtungszyklen ausgebildet wurde, eine i- MQW-Schicht 504&sub2;, die durch abwechselndes Aufeinanderschichten von undotierten GaAs-Schichten (Dicke: 100 Å) und von undotierten Al0,3Ga0,7As-Schichten (Dicke: 50 Å) in 270 Aufeinanderschichtungszyklen ausgebildet wurde, eine p-Al0,3Ga0,7As-Schicht (Dicke: 0,5 µm) 504&sub3; und eine p&spplus;- GaAs-Schicht (Dicke: 0,1 µm). Be und Si wurden entsprechend als p- und n-Dotierstoffe verwendet.
Ein 1,5-cm-Viereck-Chip wurde aus einer gewachsenen Halbleiterscheibe herausgeschnitten. Eine 50 x 50-Matrix (Größe: 100 µm-Viereck; Höhe: 200 µm) wurde in einem 1-cm- Viereck-Mittelteil von dem Chip durch Mesateilung ausgebildet, wodurch bitausbildende Elemente ausgebildet wurden. Wahlweises Ätzen wurde durchgeführt, so daß fünf Säulen der aufeinandergeschichteten Schichtteile der MQW- Modulatoren 504 und der PIN-Photodioden 502 belassen wurden, ohne geätzt zu sein (Intervall: 10 Säulen), wobei neun benachbarte Säulen (insgesamt: 45 Säulen) der MQW- Modulatoren und der Tunnelübergänge 503 entfernt wurden, um die p-Schichten 502&sub4; der entsprechenden PIN-Photodioden 502 freizulegen. Es ist anzumerken, daß ein Teil der n&spplus;- Schicht von jeder PIN-Photodiode 502, was einer Fläche von 100 µm x 40 µm entspricht, wahlweise geätzt wurde. Mit dem vorstehend beschriebenen Verfahren bzw. Prozeß wurde ein Gate durch zehn bitausbildende Elemente ausgebildet.
Eine erste ohmsche AuZnNi-Elektrode 505 (Dicke: 1.000 Å) mit einer Fläche von 80 µm x 20 µm wurde auf der oberen Oberfläche der p-GaAs-Schicht 504&sub3; des MQW-Modulators 504 ausgebildet. Eine zweite AuZnNi-Elektrode 506 (Dicke: 1.000 Å) mit einer Fläche von 80 µm x 40 µm wurde auf einem freigelegten Teil der p-Schicht 502&sub4; der PIN-Photodiode 502 ausgebildet. Eine erste AuGeNi-Elektrode 507 (Dicke: 1.000 Å) mit einer Fläche von 80 µm x 20 µm wurde auf einem freigelegten Teil der n&spplus;-Schicht 502&sub3; der PIN- Photodiode 502 ausgebildet. Eine Seitenfläche von jedem Mesa-Aufbau wurde durch eine SiN-Schicht 508 isoliert. Um die zehn PIN-Photodioden 502 mit jeder anderen in Reihe zu verbinden, wurde eine erste Cr/Au-Elektrode 509 ausgebildet, um die erste AuGeNi-Elektrode 507 mit der benachbarten zweiten AuZnNi-Elektrode 506 von jeder PIN-Photodiode 502 zu verbinden. Zweite Cr/Au-Elektroden 510 wurden ausgebildet, um die ersten AuZnNi-Elektroden 505 der entsprechenden gateausbildenden Elemente zu verbinden. Zudem wurde eine dritte Cr/Au-Elektrode 511 ausgebildet, um die ersten AuGeNi-Elektroden 507 der letzten PIN-Photodiode 502 mit jeder anderen zu verbinden. Nachdem die p- GaAs-Schicht 504&sub3; als ein lichtempfindliches Teil und das GaAs-Substrat 501A auf der unteren Oberfläche des Elements durch wahlweises Ätzen abgelöst wurden, wurde eine SiO&sub2;/TiO&sub2;-Antireflexions-Multischicht 512 ausgebildet.
Ein Konstantspannungs-Versorgungsteil (30V) wurde zwischen die zweite Cr/Au-Elektrode 510 und die dritte Cr/Au-Elektrode 511 geschaltet. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 860 nm wurde sowohl als Eingangslicht als auch als Vorspannungslicht verwendet. Zehn Eingangslichtstrahlen Pin fielen pro Gate auf die PIN-Photodioden 502 von der unteren Oberfläche des Substrats aus ein, während die Intensität von jedem Eingangslicht in dem Bereich von bis 1 mW geändert wurde. Ein 1-mW-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 20 µm oder weniger aufwies, und wurde als Vorspannungslicht auf ein Lichteingangs-/-ausgangsteil der oberen Oberfläche des Elements gestrahlt. Die Intensität des reflektierten Lichts Pout wurde mittels eines Leistungsmeters gemessen. Wie dies in Fig. 27(c) dargestellt ist, traten Negativ-Logik-Gate- Kennwerte nur auf, wenn die Intensitäten von allen der Eingangslichtstrahlen Pin 0,5 mW überschritten. Das Kontrastverhältnis (PoutH/PoutL) betrug 100 : 1 und die Ansprechzeit betrug 10 ns.

(2) GaAs /AlGaAs-PD-NICHT-ODER-Gate

Fig. 32(b) stellt eine Schichtanordnung von diesem Gate dar, die die gleiche wie jene in Fig. 32(a) dargestellte ist.
Ein 1,5 cm-Viereck-Chip wurde aus einer gewachsenen Halbleiterscheibe geschnitten. Eine 50 x 50 Matrix (Größe: 100 µm im Viereck; Höhe: 200 µm) wurde in einem 1cm-Viereck- Mittelteil des Chips mit Hilfe der Mesateilung ausgebildet, wodurch bitausbildende Elemente ausgebildet wurden. Wahlweises Ätzen wurde durchgeführt, so daß 5 Säulen von aufeinandergeschichteten Schichtteilen von MQW-Modulatoren 504 und PIN-Photodioden 502 belassen wurden, ohne geätzt worden zu sein (Intervall: 10 Säulen), wobei benachbarte 9 Säulen (insgesamt 45 Säulen) der MQW-Modulatoren 504 und Tunnelübergänge 503 entfernt wurden, um p-Schichten 502&sub4; der entsprechenden PIN-Photodioden 502 freizulegen. Es ist anzumerken, daß ein Teil der p-Schicht 502&sub4; der PIN-Photodiode 502, auf die der MQW-Modulator 504 aufeinandergeschichtet wurde, der einer Fläche von 1.000 µm x 40 µm entspricht, durch wahlweises Ätzen freigelegt wurde. Bei dem vorstehend beschriebenen Prozeß wurde ein Gate durch zehn bitausbildende Elemente ausgebildet.
Eine erste ohmsche AuZnNi-Elektrode 505 (Dicke: 1.000 Å) mit einer Fläche von 80 µm x 20 µm wurde auf der oberen Oberfläche einer p-GaAs-Schicht 504&sub3; des MQW-Modulators 504 ausgebildet. Eine zweite AuZnNi-Elektrode 506 (Dicke: 1.000 Å) mit einer Fläche von 80 µm x 20 µm wurde auf einem freigelegten Teil der p-Schicht 502&sub4; der PIN-Photo diode 502 ausgebildet, auf der der MQW-Modulator 504 aufgeschichtet wurde. Eine dritte AuZnNi-Elektrode 513 (Dicke: 1.000 Å) mit einer Fläche von 80 µm x 80 µm wurde auf der gesamten freigelegten Oberfläche einer p-Schicht 502&sub4; der PIN-Photodiode 502 ausgebildet. Eine erste AuGeNi/Cr/Au-Elektrode 514 (Dicke: 2.000 Å) wurde auf der unteren Oberfläche eines n-Halbleitersubstrats 1 ausgebildet. Eine Seitenfläche von jedem Mesa-Aufbau wurde mit Hilfe einer SiN-Schicht 508 isoliert. Um die zehn PIN- Photodioden 502 parallel miteinander zu verbinden, wurde eine erste Cr/Au-Elektrode 509 ausgebildet, um die zweite AuZnNi-Elektrode 506 mit der benachbarten dritten AuZnNi- Elektrode 513 jeder PIN-Photodiode 502 zu verbinden. Zudem wurden zweite Cr/Au-Elektroden 510 ausgebildet, um erste AUZNNI-Elektroden 505 der entsprechenden gateausbildenden Elemente zu verbinden. Nachdem die p-GaAs-Schicht 504&sub3; als ein lichtempfindliches Teil und das n-Halbleitersubstrat 501 auf der unteren Oberfläche des Elements mittels wahl-77weisem Ätzen abgelöst wurden, wurde eine SiO&sub2;/TiO&sub2;-Antireflexions-Multischicht bzw. -Mehrfachschicht 512 ausgebildet.
Ein Konstantspannungs-Versorgungsteil (30V) wurde zwischen die erste AuGeNi/Cr/Au-Elektrode 514 und die zweite Cr/Au- Elektrode 510 geschaltet. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 860 nm wurde sowohl als Eingangslicht als auch als Vorspannungslicht verwendet. Zehn Eingangslichtstrahlen Pin fielen pro Gate auf die PIN- Photodioden 502 von der unteren Oberfläche des Substrats aus ein, während die Intensität von jedem Eingangslicht in dem Bereich von 0 bis 1 mW geändert wurde. Ein 1-mW-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 20 um oder weniger aufwies, und wurde als Vorspannungslicht auf ein Lichteingangs-/-ausgangsteil auf der oberen Oberfläche des Elements gestrahlt. Die Intensität des reflek tierten Lichts Pout wurde mittels eines Leistungsmeters gemessen. Wie dies in Fig. 27(c) dargestellt ist, erschienen Negativlogik-Gate-Kennwerte nur, wenn die Intensitäten vom gesamten Eingangslicht Pin 0,5 mW überschritt. Das Kontrastverhältnis (PoutH/PoutL betrug 100 : 1 und die Ansprechzeit betrug 10 ns.

(3) GaAs/AlGaAs-PD-UND-Gate

Wie dies in Fig. 32(c) dargestellt ist, wurden eine PIN- Photodiode 502 und ein MQW-Modulator 504 auf einem halbisolierenden GaAs-Substrat 501A mit Hilfe der Molekularstrahl-Epitaxialabscheidung aufeinandergeschichtet. Die PIN-Photodiode 502 wurde ausgebildet durch eine p&spplus;-GaAs- Schicht 5025 (Dicke: 2 µm) als eine Kontaktschicht, eine p-Al0,3Ga0,7As-Schicht 502&sub4; (Dicke: 0,5 µm), eine i-GaAs- Schicht 502&sub3; (Dicke: 4 µm) und eine n-Al0,3Ga0,7As-Schicht 502&sub2; (Dicke: 0,5 µm). Der MQW-Modulator 504 wurde ausgebildet durch eine n-DBR-Schicht 504&sub1;, die durch abwechselndes Aufeinanderschichten von n-AlAs-Schichten (Dicke: 629 Å) und von n-Al0,3Ga0,7As-Schichten (Dicke: 715 Å) in 25 Aufeinanderschichtungszyklen ausgebildet wurde, eine i- MQW-Schicht 504&sub2;, die durch abwechselndes Aufeinanderschichten von undotierten GaAs-Schichten (Dicke: 100 Å) und von undotierten Al0,3Ga0,7As-Schichten (Dicke: 50 Å) in 270 Aufeinanderschichtungszyklen ausgebildet wurde, eine p-Al0,3Ga0,7As-Schicht 504&sub3; (Dicke: 0,5 µm) und eine p&spplus;- GaAs-Schicht (Dicke: 0,1 µm). Be und Si wurden entsprechend als p- und n-Dotierstoffe verwendet.
Ein 1,5 cm-Viereck-Chip wurde aus einer gewachsenen Halbleiterscheibe ausgeschnitten. Eine 50 x 50- Matrix (Größe: 100 µm x 140 µm; Höhe: 200 µm) wurde in einem 1 cm-Viereck-Mittelteil des Chips durch Mesateilung ausgebildet, wodurch bitausbildende Elemente ausgebildet wurden. Selektives Ätzen wurde durchgeführt, so daß fünf Säulen der aufeinandergeschichteten Schichtteile der MQW- Modulatoren 504 und der PIN-Photodioden 502 belassen wurden, ohne daß sie geätzt wurden (Intervall bzw. Abstand Säulen), wobei benachbarte neun Säulen (insgesamt 45 Säulen) der MQW-Modulatoren 504 und Tunnelübergänge entfernt wurden, um die p-Schichten 5022 der entsprechenden PIN-Photodioden 502 freizulegen. Ein Teil der n- Schichten der PIN-Photodiode 502, auf der der MQW-Modulator 504 aufeinande rgeschichtet wurde, was einer Fläche von 100 µm x 40 µm entspricht, wurde durch wahlweises Ätzen freigelegt. Es ist anzumerken, daß ein Teil der p&spplus;-Schicht der PIN-Photodiode 502, der einer Fläche von 100 µm x 40 µm entspricht, auch durch wahlweises Ätzen freigelegt wurde. Bei dem vorstehend beschriebenen Prozeß wurde ein Gate durch zehn bitausbildende Elemente ausgebildet.
Eine erste ohmsche AuZnNi-Elektrode 505 (Dicke: 1.000 Å) mit einer Fläche von 80 µm x 20 µm wurde auf der oberen Oberfläche der p-GaAs-Schicht 504&sub3; des MQW-Modulators 504 ausgebildet. Eine zweite AuZnNi-Elektrode 506 (Dicke: 1.000 Å) mit einer Fläche von 80 µm x 20 µm wurde auf einem freigelegten Teil der p-Schicht 502&sub4; der PIN-Photodiode 502 ausgebildet. Eine dritte AuGeNi-Elektrode 516 (Dicke: 1.000 Å) mit einer Fläche von 80 µm x 80 µm wurde auf der gesamten freigelegten Oberfläche der n-Schicht 502&sub2; der PIN-Photodiode 502 ausgebildet. Eine vierte AuZnNi-Elektrode 517 (Dicke: 1.000 Å) mit einer Fläche von 80 µm x 20 µm wurde auf einem freigelegten Teil der p+- Schicht 502&sub5; der PIN-Photodiode 502 ausgebildet. Eine Seitenfläche von jedem Mesa-Aufbau wurde mittels einer SiN-Schicht 508 isoliert. Um die zehn PIN-Photodioden 502 miteinander in Reihe zu verbinden, wurde eine erste Cr/Au- Elektrode 509 ausgebildet, um die vierte AuZnNi-Elektrode 517 mit der dritten AuGeNi-Elektrode 516 der benachbarten dritten AuGeNi-Elektrode 516 von jeder PIN-Photodiode 502 zu verbinden. Eine zweite Cr/Au-Elektrode 510 wurde auf der ersten AuZnNi-Elektrode 505 ausgebildet. Ferner wurden, un die erste AuZnNi-Elektrode 505 mit der vierten AuZnNi-Elektrode 517 der letzten PIN-Photodiode 502 zu verbinden, dritte und vierte Cr/Au-Elektroden 511 und 519 entsprechend auf der ersten und der vierten AuZnNi- Elektrode 505 und 517 ausgebildet und miteinander mittels Drahtbondens verbunden. Nachdem die p-GaAs-Schicht 5043 als ein lichtempfindliches Teil und das GaAs-Substrat 501A auf der unteren Oberfläche des Elements mittels wahlweisen Ätzens abgelöst wurden, wurde eine SiO2/TiO2-Antireflexions-Multischicht ausgebildet.
Ein Konstantspannungs-Versorgungsteil (30 V) wurde zwischen die dritte und vierte Cr/Au-Elektrode 511 und 519 geschaltet. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 860 nm wurde sowohl als Eingangslicht als auch als Vorspannungslicht verwendet. Zehn Eingangslichtstrahlen Pin fielen pro Gate auf die PIN-Photodioden 502 von der unteren Oberfläche des Substrats aus ein, während die Intensität von jedem Eingangslicht in dem Bereich von bis 1 mW geändert wurde. Ein 1-mW-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 20 µm oder weniger hatte, und wurde als ein Vorspannungslicht auf ein Lichteingangs-/-ausgangsteil der oberen Oberfläche des Elements gestrahlt. Die Intensität des reflektierten Lichts Pout wurde mit Hilfe eines Leistungsmeters gemessen. Wie dies in Fig. 29(b) dargestellt ist, traten Negativlogik-Gate- Kennwerte nur auf, wenn die Intensitäten von allen der Eingangslichtstrahlen Pin 0,5 mW überschritten. Das Kontrastverhältnis (PoutH/PoutL) betrug 100 : 1, und die Ansprechzeit betrug 10 ns.

(4) GaAs/AlGaAs-PD-ODER-Gate

Fig. 32(d) stellt eine Schichtanordnung dar. Diese Schichtanordnung ist die gleiche wie die in Fig. 32(c) dargestellte.
Ein 1,5-cm-Viereck-Chip wurde aus einer gewachsenen Halbleiterscheibe herausgeschnitten. Eine 50 x 50-Matrix (Größe: 100 µm x 100 µm; Höhe: 200 µm) wurde in einem 1-cm-Viereck-Mittelteil des Chips mittels Mesateilung ausgebildet, wodurch bitausbildende Elemente ausgebildet wurden. Wahlweises Ätzen wurde durchgeführt, so daß fünf Säulen der aufeinandergeschichteten Schichtteile der MQW- Modulatoren 504 und der PIN-Photodioden 502 belassen wurden, ohne daß sie geätzt wurden (Intervall: 10 Säulen), während benachbarte neun Säulen (insgesamt: 45 Säulen) der MQW-Modulatoren 504 und Tunnelübergänge entfernt wurden, um die p-Schichten 502&sub2; der entsprechenden PIN-Photodioden 502 freizulegen. Ein Teil der n-Schicht 5022 der PIN- Photodiode 502, auf der der MQW-Modulator 504 aufgeschichtet wurde, der einer Fläche von 100 µm x 40 µm entspricht, wurde durch wahlweises Ätzen freigelegt. Bei dem vorstehend beschriebenen Prozeß wurde ein Gate durch zehn bitausbildende Elemente ausgebildet.
Eine erste ohmsche AuZnNi-Elektrode 505 (Dicke: 1.000 Å) mit einer Fläche von 80 µm x 20 µm wurde auf der oberen Oberfläche der p-GaAs-Schicht 504&sub3; des MQW-Modulators 504 ausgebildet. Eine zweite AuZnNi-Elektrode 515 (Dicke: 1.000 Å) mit einer Fläche von 80 µm x 20 µm wurde auf einem freigelegten Teil der p-Schicht 502&sub4; der PIN-Photodiode 502 ausgebildet. Eine dritte AuGeNi-Elektrode 516 (Dicke: 1.000 Å) mit einer Fläche von 80 µm x 80 µm wurde auf der gesamten freigelegten Oberfläche der n-Schicht 502&sub2; der PIN- Photodiode 502 ausgebildet. Eine fünfte AuZnNi-Elektrode 518 (Dicke: 1.000 Å) mit einer Fläche von 80 µm x 20 µm wurde auf der oberen Oberfläche eines freigelegten Teils eines p-GaAs-Substrats 501 ausgebildet. Eine Seitenfläche von jedem Mesa-Aufbau wurde mittels einer SiN-Schicht 508 isoliert. Um die zehn PIN-Photodioden 502 parallel miteinander zu verbinden, wurde eine erste Cr/Au-Elektrode 509 ausgebildet, um die zweite AuZnNi-Elektrode 515 mit der dritten AuGeNi-Elektrode 516 zu verbinden. Zudem wurde eine zweite Cr/Au-Elektrode 510 ausgebildet, um die zweite AuZnNi-Elektrode 515 mit einer fünften AuZnNi-Elektrode 518 zu verbinden. Nachdem die p-GaAs-Schicht 504&sub3; als ein lichtempfindliches Teil und das GaAs-Substrat 501 auf der unteren Oberfläche des Elements mittels wahlweisen Ätzens abgelöst wurden, wurde eine SiO&sub2;/TiO&sub2;-Antireflexions- Multischicht ausgebildet.
Ein Konstantspannungs-Versorgungsteil (30 V) wurde zwischen die erste und die zweite Cr/Au-Elektrode 509 und 510 geschaltet. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 860 nm wurde sowohl als Eingangslicht als auch als Vorspannungslicht verwendet. Zehn Eingangslichtstrahlen Pin fielen pro Gate auf die PIN-Photodioden 502 von der unteren Oberfläche des Substrats aus ein, während die Intensität von jedem Eingangslicht in dem Bereich von 0 bis 1 mW geändert wurde. Ein 1-mW-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 20 µm oder weniger aufwies, und wurde als ein Vorspannungslicht auf ein Lichteingangs- /-ausgangsteil der unteren Oberfläche des Elements gestrahlt. Die Intensität des reflektierten Lichts Pout wurde mit Hilfe eines Leistungsmeters gemessen. Wie dies in Fig. 29(b) dargestellt ist, treten Positivlogik-Gate- Kennwerte nur auf, wenn die Intensitäten von all dem Eingangslicht Pin 0,5 mW überschritt. Das Kontrastverhältnis (PoutH/PoutL) betrug 100 : 1 und die Ansprechzeit betrug 10 ns.

(5) GaAs/AlGaAs-HPT-NICHT-UND-Gate

Wie dies in Fig. 33 dargestellt ist, wurden ein HPT 520 und ein MQW-Modulator 504 auf einem halbisolierenden GaAs- Substrat 501A mit Hilfe von Molekularstrahl-Epitaxialabscheidung aufeinandergeschichtet. Der HPT 520 wurde durch eine n&spplus;-GaAs-Schicht 520&sub1; (Dicke: 2µm) als eine Kontaktschicht, eine n-GaAs-Schicht 520&sub2; (Dicke: 2 µm), eine p- GaAs-Schicht 5203 (Dicke: 2 µm) und eine n-Al0,3Ga0,7As- Schicht 520&sub4; (Dicke: 0,5 µm) ausgebildet. Der MQW-Modulator 504 wurde ausgebildet durch eine n-DBR-Schicht 504&sub1;, die durch abwechselndes Aufeinanderschichten von n-AlAs-Schichten (Dicke: 629 Å) und von n-Al0,3Ga0,7As-Schichten (Dicke: 715 Å) in 25 Aufeinanderschichtungszyklen gebildet wurde, eine i-MQW-Schicht 504&sub2;, die durch abwechselndes Aufeinanderschichten von undotierten GaAs-Schichten (Dicke: 100 Å) und von undotierten Al0,3Ga0,7As-Schichten (Dicke: 50 Å) in 270 Aufeinanderschichtungszyklen ausgebildet wurde, eine p- Al0,3Ga0,7As-Schicht (Dicke: 0,5 µm) 504&sub3; und eine p&spplus;- GaAs- Schicht (Dicke: 0,1 µm). Be und Ei wurden entsprechend als p- und n-Dotierstoffe verwendet. Andere Anordnungen dieses Gates sind die gleichen wie jene in Fig. 32(a) dargestellten.
Ein Konstantspannungs-Versorgungsteil (30 V) wurde zwischen die zweite und die dritte Cr/Au-Elektrode 521 und 522 geschaltet. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 860 nm wurde sowohl als Eingangslicht als auch als Vorspannungslicht verwendet. Zehn Eingangslichtstrahlen Pin fielen pro Gate auf den HPT 520 von der unteren Oberfläche des Substrats aus ein, während die Intensität von jedem Eingangslicht im Bereich von 0 bis 1 mW geändert wurde. Ein 1-mW-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 20 µm oder weniger aufwies, und wurde als Vorspannungslicht auf ein Lichteingangs-/-ausgangsteil auf der oberen Fläche des Elements gestrahlt. Die Intensität des reflektierten Lichts Paut wurde mittels eines Leistungsmeters gemessen. Wie dies in Fig. 27(c) dargestellt ist, traten Negativlogik-Gate-Kennwerte nur auf, wenn die Inten sitäten von all dem Eingangslicht Pin 0,5 mW überschritt. Das Kontrastverhältnis (PoutH/PoutL) betrug 100 : 1 und die Ansprechzeit betrug 50 ns.

(6) GaAs/AlGaAs-HPT-NICHT-UND-Gate

Wie dies in Fig. 34 dargestellt ist, wurden ein Thyristor 530 und ein MQW-Modulator 504 auf ein halbisolierendes GaAs-Substrat 501A mittels Molekularstrahl-Epitaxialbeschichtung aufeinandergeschichtet. Der Thyristor 530 wurde durch eine p&spplus;-GaAs-Schicht 530&sub1; (Dicke: 2 µm) als eine Kontaktschicht, eine p-Al0,3Ga0,7As-Schicht 5302 (Dicke: 1 µm), eine n-GaAs-Schicht 530&sub3; (Dicke: 2 µm), eine p-GaAs- Schicht 5304 (Dicke: 0,2 µm) und eine n-Al0,3Ga0,7As-Schicht 530&sub5; (Dicke: 0,5 µm) ausgebildet. Der MQW-Modulator 504 wurde ausgebildet durch eine n-DBR-Schicht 504&sub1;, die durch abwechselndes Aufeinanderschichten von n-AlAs-Schichten (Dicke: 629 Å) und von n-Al0,3Ga0,7As-Schichten (Dicke: 715 Å) in 25 Aufeinanderschichtungszyklen ausgebildet wurde, eine i-MQW-Schicht 504&sub2;, die durch abwechselndes Aufeinanderschichten von undotierten GaAs-Schichten (Dicke: 100 Å) und von undotierten Al0,3Ga0,7As-Schichten (Dicke: 50 Å) in 270 Aufeinanderschichtungszyklen ausgebildet wurde, eine p- Al0,3Ga0,7As-Schicht (Dicke: 0,5 µm) 504&sub3; und eine p&spplus;-GaAs- Schicht (Dicke: 0,1 µm). Be und Si wurden entsprechend als p- und n-Dotierstoffe verwendet. Andere Anordnungen dieses Gates waren die gleichen, wie jene, die in Fig. 32(a) dargestellt sind.
Ein Konstantspannungs-Versorgungsteil (30 V) wurde zwischen die zweite und die dritte Cr/Au-Elektrode 521 und 522 geschaltet. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 860 nm wurde sowohl als Eingangslicht als auch als Vorspannungslicht verwendet. Zehn Eingangslichtstrahlen Pin fielen pro Gate auf den HPT 520 von der unteren Seite des Substrats aus ein, während die Intensität von jedem Eingangslicht in dem Bereich von 0 bis 100 µW geändert wurde. Ein 1-mW-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 20 µm oder weniger aufwies, und wurde als Vorspannungslicht auf ein Lichteingangs-/-ausgangsteil der oberen Oberfläche des Elements gestrahlt. Die Intensität des reflektierten Lichts Pollt wurde mit Hilfe eines Leistungsmeters gemessen. Wie dies in Fig. 29(b) dargestellt ist, traten Negativ-Logik-Gate-Kennwerte nur auf, wenn die Intensitäten von all dem Eingangslicht Pin 10 µW überschritt. Das Kontrastverhältnis (PoutH/PoutL) betrug 100 : 1 und die Ansprechzeit betrug 50 ns.

(7) GaAs/InGaAs-HPT-NICHT-UND-Gate

Wie dies in Fig. 33 dargestellt ist, wurden ein HPT 520 und ein MQW-Modulator 504 auf einem halbisolierenden GaAs- Substrat 501A mittels Molekularstrahl-Epitaxialabscheidung aufeinandergeschichtet. Der HPT 520 wurde ausgebildet durch eine n&spplus;-GaAs-Schicht 520&sub1; (Dicke: 0,5 µm) als einer Kontaktschicht, eine n-GaAs-Schicht 520&sub2; (Dicke: 2 µm), eine p-GaAs-Schicht 520&sub3; (Dicke: 0,2 µm) und eine n- Al0,3Ga0,7As-Schicht 520&sub4; (Dicke: 0,5 µm). Der MQW-Modulator 504 wurde ausgebildet durch eine n-DBR-Schicht 504&sub1;, die durch abwechselndes Aufeinanderschichten von n-AlAs- Schichten (Dicke: 758 Å) und von n-GaAs-Schichten (Dicke: 629 Å) in 25 Aufeinanderschichtungszyklen ausgebildet wurde, eine i-MQW-Schicht 504&sub2;, die durch abwechselndes Aufeinanderschichten von undotierten In0,15Ga0,85As-Schichten (Dicke: 100 Å) und von undotierten GaAs-Schichten (Dicke: 100 Å) in 100 Aufeinanderschichtungszyklen ausgebildet wurde, und ein p&spplus;-GaAs-Schicht 504&sub3; (Dicke: 0,5 µm). Be und Si wurden entsprechend als p- und n-Dotierstoffe verwendet. Die Elementanordnung von diesem Gate war die gleiche wie die in Fig. 32(a) dargestellte.
Ein Konstantspannungs-Versorgungsteil (30 V) wurde zwischen eine zweite Cr/Au-Elektrode 521 und eine dritte Cr/Au-Elektrode 522 geschaltet. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 850 nm wurde als Eingangslicht verwendet, während ein Strahl eines titandotierten Saphirlasers mit einer Wellenlänge von 1.050 nm als Vorspannungslicht verwendet wurde. Zehn Eingangslichtstrahlen Pin fielen pro Gate auf den HPT 520 von der unteren Oberfläche des Substrats aus ein, während die Intensität von jedem Eingangslicht in dem Bereich von 0 bis 100 µW geändert wurde. Ein 1-mw-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 20 um oder weniger hatte, und wurde als Vorspannungslicht auf die obere Oberfläche des MQW- Modulators 504 gestrahlt. Die Intensität des reflektierten Lichts Pout wurde mit Hilfe eines Leistungsmeters gemessen. Wie dies in Fig. 27(c) dargestellt ist, traten Negativ- Logik-Gate-Kennwerte nur auf, wenn die Intensitäten von all dem Eingangslicht Pin 10 µW überschritt. Das Kontrastverhältnis (PoutH/PoutL) betrug 10 : 1 und die Ansprechzeit betrug 50 ns.

(8) InGaAs/InAlAs-HPT-NICHT-UND-Gate

Ein HPT und ein MQW-PIN-Aufbau wurden auf einem halbisolierenden InP-Substrat mittels MBE aufeinandergeschichtet. Der HPT wurde ausgebildet durch eine n&spplus;-In0,53Ga0,47As- Schicht (Dicke: 2 µm), eine n-In0,53Al0,47As-Schicht (Dicke: 2 µm), eine p-In0,53Ga0,47As-Schicht (Dicke: 0,2 µm) und eine n&spplus;-In0,53Ga0,47As-Schicht (Dicke: 0,5 µm). Der MQW-PIN- Aufbau wurde ausgebildet durch eine n-DBR-Schicht, die durch abwechselndes Aufeinanderschichten von n- In0,52Al0,48As-Schichten (Dicke: 1.225 Å) und n- In0,52(Al0,25Ga0,75)0,48As-Schichten (Dicke: 1.120 Å) in 40 Aufeinanderschichtungszyklen ausgebildet wurde, eine i- MQW-Schicht, die durch abwechselndes Aufeinanderschichten von undotierten In0,53Ga0,47As-Well-Schichten (Dicke: 70 Å) und undotierten In0,52Al0,48As-Sperrschichten (Dicke: 50 Å) in 250 Aufeinanderschichtungszyklen ausgebildet wurde, eine p-In0,52Al0,48As-Kaschierungsschicht (Dicke: 0,5 µm) und eine p&spplus;-In0,53Ga0,47As-Deckschicht (Dicke: 0,1 µm). Die Elementanordnung dieses Gates war die gleiche wie die in Fig. 32(a) dargestellte, außer, daß das Ätzen eines Teils des InP-Substrats, das zu einem lichtempfindlichen Teil gehört, weggelassen wurde.
Ein Konstantspannungs-Versorgungsteil (30 V) wurde zwischen eine zweite Cr/Au-Elektrode 510 und eine dritte Cr/Au-Elektrode 511 geschaltet. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 1.520 nm wurde sowohl als Eingangslicht als auch als Vorspannungslicht verwendet. Zehn Eingangslichtstrahlen Pin fielen pro Gate auf PIN-Photodioden 502 von der unteren Oberfläche des Substrats aus ein, während die Intensität von jedem Eingangslicht in dem Bereich von 0 bis 100 µW geändert wurde. Ein 1-mW-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 20 um oder weniger aufwies, und wurde als Vorspannungslicht auf die obere Oberfläche eines MQW-Modulators 504 gestrahlt. Die Intensität des reflektierten Lichts Pout wurde mittels eines Leistungsmeters gemessen. Wie dies in Fig. 27 (c) dargestellt ist, treten Negativ-Logik-Gate-Kennwerte nur auf, wenn die Intensitäten von all dem Eingangslicht Pin 10 µW überschritt. Das Kontrastverhältnis (PoutH/PoutL) betrug 25 : 1 und die Ansprechzeit betrug 50 ns.

(9) InGaAs/InP-HPT-Element

Ein HPT und ein MQW-PIN-Aufbau wurden auf einem Si-dotierten InP-Substrat mittels eines Gasquellen-MBE-Verfahrens aufeinandergeschichtet. Der HPT wurde ausgebildet durch eine n&spplus;-In0,53Ga0,47As-Schicht (Dicke: 2 µm), eine n- In0,53Al0,47As-Schicht (Dicke: 2 µm), eine p-In0,53Ga0,47As- Schicht (Dicke: 0,2 µm) und eine n-InP-Schicht (Dicke: 0,5 µm). Der MQW-PIN-Aufbau wurde ausgebildet durch eine n- DBR-Schicht, die durch abwechselndes Aufeinanderschichten von n-InP-Schichten (Dicke: 1.222 Å) und von n- In0,63Ga0,37As0,80P0,20-Schichten (Dicke: 1.130 Å) in 40 Aufeinanderschichtungszyklen ausgebildet wurde, eine i-MQW- Schicht, die durch abwechselndes Aufeinanderschichten von undotierten In0,53Ga0,47As-Well-Schichten (Dicke: 80 Å) und von undotierten InP-Sperrschichten (Dicke: 50 Å) in 230 Aufeinanderschichtungszyklen ausgebildet wurde, eine p- InP-Kaschierungsschicht (Dicke: 0,5 µm) und eine p&spplus;- In0,53Ga0,47As-Deckschicht (Dicke: 0,1 µm). Die Elementanordnung von diesem Element war die gleiche, wie die des Elements (1), außer, daß das Ätzen von einem Teil des InP- Substrats, das zu einem lichtempfindlichen Teil gehört, weggelassen wurde.
Ein Konstantspannungs-Versorgungsteil (30 V) wurde zwischen zweite und dritte Cr/Au-Elektroden geschaltet. Ein Halbleiter-Laserstrahl mit einer Wellenlänge von 1.550 nm wurde sowohl als Eingangslicht als auch als Vorspannungslicht verwendet. Zehn Eingangslichtstrahlen Pin fielen pro Gate auf PIN-Photodioden von der unteren Oberfläche des Substrats aus ein, während die Intensität von jedem Eingangslicht in dem Bereich von 0 bis 100 µW geändert wurde. Ein 1-mW-Laserstrahl wurde fokussiert, so daß er eine Punktgröße von 20 µm oder weniger hatte, und wurde als Vorspannungslicht auf die obere Oberfläche eines MQW- Modulators gestrahlt. Die Intensität des reflektierten Lichts Pout wurde mittels eines Leistungsmeters gemessen. Wie dies in Fig. 28(c) dargestellt ist, traten Negativ- Logik-Gate-Kennwerte nur auf, wenn die Intensitäten von all dem Eingangslicht Pin 10 µW überschritt. Das Kontrastverhältnis (PoutH/PoutL) betrug 20 : 1, und die Ansprechzeit betrug 50 ns.
Zusätzlich zu der Photodiode, dem Phototransistor und dem Photothyristor, die vorstehend beschrieben sind, können eine Phototunneldiode, ein Photoleiter und dergleichen als Photodetektorteile verwendet werden.
Fig. 35(a) stellt eine Anordnung dar, bei der ein Photodetektorteil durch eine Phototunneldiode ausgebildet wird.
Bei dieser Anordnung werden bistabile Kennwerte mit negativer Logik erhalten und ein großer Verstärkungsfaktor wird erhalten. Fig. 35(b) stellt eine Anordnung dar, bei der ein Photodetektorteil durch einen Photoleiter gebildet wird. Bei dieser Anordnung wird ein großer Verstärkungsfaktor erzielt.
Zusätzlich zu dem P-I-N-Aufbau bei den vorstehenden Ausführungsbeispielen können ein N-I-N-Aufbau, ein Schottky- Aufbau, ein N-P-I-N-Aufbau, ein P-I-P-Aufbau, ein P-N-I-P- Aufbau, ein Etalon-P-I-N-Aufbau oder dergleichen als ein optisches Modulationsteil verwendet werden.
Fig. 36(a) stellt einen N-I-N-Aufbau dar. Fig. 36(b) stellt einen Schottky-Aufbau dar. Nimmt man auf Fig. 36(b) Bezug, bezeichnet ein Bezugszeichen 600 eine Metallschicht. In diesem Fall ist eine Mesateilung unter den Array-Elementen nicht erforderlich. Fig. 36(c) stellt einen N-P-I-N-Aufbau dar, bei dem eine Hochgeschwindigkeits-Antwort sichergestellt werden kann. Fig. 36(d) stellt einen Etalon-P-I-N-Aufbau dar, bei dem eine Hochgeschwindigkeits-Antwort und ein niedriger Leistungsverbrauch sichergestellt werden können.
Gemäß dem optischen Gate-Array der vorliegenden Erfindung kann, da ein Multiquantum-Well-(MQW)-PIN-Aufbau, der ein Kontrastverhältnis von 100 : 1 oder mehr aufweist, verwendet wird, eine Vielzahl von in Reihe geschalteter optischer Gates kaskadenartig betrieben werden, wobei eine einfache Anordnung, die einen Einfach-PIN-Aufbau verwendet, ohne daß ein Schaltbetrieb zwischen Zwei-PIN- Aufbauformen wie bei dem konventionellen Element erforderlich ist. Da Eingangslicht und Vorspannungslicht von gegenüberliegenden Seiten hinsichtlich eines Substrats eingestrahlt werden können, kann eine Absorption leicht durchgeführt werden. Da Eingangs- und Ausgangslichtstrahlen sicher voneinander getrennt werden können, kann zudem ein hohes S/N-Verhältnis (Signal/Rauschverhältnis) erhalten werden. Aus diesem Grund kann eine mehrstufige, mehrwertige Logikoperation zwischen zweidimensionalen Mustern aus zwei Lichtstrahlen durchgeführt werden. In diesem Fall ist es lediglich erforderlich, daß die entsprechenden Muster auf der oberen und der unteren Oberfläche des optischen Gate-Arrays einfallen, was kein kompliziertes, optisches Hochpräzisionssystem erforderlich macht. Ferner können bei dem optischen Gate-Array der vorliegenden Erfindung, da ein lichtempfindliches Teil und ein Modulationsteil vertikal aufeinandergeschichtet sind und deren Schichtanordnungen beliebig ausgewählt werden können, zum Beispiel sowohl positive als auch negative Logik-Gate- Operationen durchgeführt werden. Zudem kann ein lichtempfindliches Teil durch einen Phototransistoraufbau ausgebildet werden, um den Freiheitsgrad beim Entwurf hinsichtlich der Lichteingangs-/-ausgangskennwerte zu erhöhen, z. B. Ermöglichen eines EIN/AUS-Betriebs von hochintensivem Vorspannungslicht mit schwachem Licht. Deshalb können durch das Verwenden des optischen Gate- Arrays der vorliegenden Erfindung verschiedene Vorteile erzielt werden. Zum Beispiel können logische Operationen unter zweidimensionalen Daten von einer Vielzahl von Lichtstrahlen mit einer hohen Präzision bei einer hohen Geschwindigkeit mit einer einfachen Anordnung durchgeführt werden.
Falls ein Photothyristor für ein Detektorteil verwendet wird, kann zudem ein Hochgeschwindigkeitsbetrieb durchgeführt werden, während eine Speicherfunktion erzielt wird.
Da eine Vielzahl von Lichtstrahlen pro Gate eingegeben werden kann, kann ferner eine Mehrwert-Logikoperation mit einem einzelnen Gate durchgeführt werden. Durch das Verwenden eines MQW-PIN-Aufbaus mit einem Kontrastverhältnis von 20 dB oder mehr kann darüber hinaus ein optisches Gate durch einen Einzel-PIN-Aufbau ausgebildet werden.

Claims

1. Ein optisches Gate-Array, das eine Vielzahl zweidimensional angeordneter optischer Gates aufweist, von denen jedes durch einen Photodetektor (z. B. 203), einen optischen Modulator (201) und einen dazwischen angeordneten Reflexionsaufbau (z. B. 202) ausgebildet ist, wobei der Photodetektor, der optische Modulator und der Reflexionsaufbau aus Halbleitermaterialien bestehen und vorzugsweise vertikal aufeinandergeschichtet sind, wobei der optische Modulator (201) ein Multiquantum-Well (MQW) umfaßt, wobei der Reflexionsaufbau mit Hilfe eines verteilten Bragg-Reflektors ausgebildet ist, der durch abwechselnd aufeinandergeschichtete Halbleiterschichten mit unterschiedlichem spezifischen Lichtbrechungsvermögen ausgebildet ist, wobei der Photodetektor (203) und der optische Modulator (201) zum Empfangen von Licht aus unterschiedlichen Richtungen angeordnet sind, wobei die Modulationskennwerte des optischen Modulators (201) durch die Intensität des Lichtes steuerbar sind, das auf den Photodetektor (203) gestrahlt wird, und wobei der Reflexionsaufbau (202) den Modulator (201) und den Photodetektor (203) elektrisch verbindet und optisch trennt.

2. Ein Array nach Anspruch 1, wobei der Photodetektor eine Photodiode, ein Phototransistor, eine Tunneldiode, ein Photothyristor oder ein Photoleiter ist und wobei der optische Modulator vorzugsweise einen PIN-Aufbau aufweist.

3. Ein Array nach Anspruch 2, wobei das MQW in einer i- Schicht eingeschlossen ist, wobei der Reflexionsaufbau vorzugsweise in einer p- oder n-Schicht des PIN-Aufbaus eingeschlossen ist.

4. Ein Array nach Anspruch 3, wobei die i-Schicht eine Dicke aufweist, die eine Verarmung ermöglicht, so daß alle freien Ladungsträger der Haibleiterschichten aufgrund eines eingebauten Feldes eines PIN-übergangs bei einer Restladungsträgerkonzentration von dieser in einem Null- Vorspannungszustand ausgesperrt werden und die Dicke der gesamten Sperrschichten des MQW einen Wert darstellt, der nicht mehr als 1/2 der Dicke der i-Schicht entspricht.

20 5. Ein Array nach Anspruch 1, wobei der optische Modulator ein Schottky-Aufbau, ein n-i-n-Aufbau, ein p-i-p- Aufbau, ein n-p-i-n-Aufbau oder ein p-n-i-p-Aufbau ist.

6. Ein Array nach irgendeinem der Ansprüche 1 bis 5, wobei der Reflexionsaufbau ein Teil von ausbildenden Elementen des Modulators ist.

7. Ein Array nach irgendeinem der Ansprüche 1 bis 6, wobei der Reflexionsaufbau und der Photodetektor über einen Tunnelübergang miteinander verbunden sind, der durch stark dotierte p- und n-Schichten ausgebildet ist, oder über ein Metallmaterial elektrisch miteinander verbunden sind.

8. Ein Array nach Anspruch 1, wobei der Photodetektor oder der optische Modulator auf einem lichtdurchlässigen Halbleitersubstrat angeordnet ist.

9. Ein Array nach irgendeinem der Ansprüche 1 bis 8, das ferner eine Einrichtung zum Verbinden des Photodetektors und des optischen Modulators parallel zueinander aufweist, wobei ein Lastwiderstand vorzugsweise mit der Parallelschaltung des Photodetektors und des optischen Modulators in Verbindung steht.

10. Ein Array nach Anspruch 1, wobei der Photodetektor durch eine Vielzahl von Photodetektorteilen ausgebildet ist, so daß eine logische Operation unter zweidimensionalen Eingangsdaten einer Vielzahl von Lichtstrahlen durchgeführt wird.

11. Ein Array nach Anspruch 10, das ferner aufweist eine Einrichtung zum Verbinden aller der Vielzahl von Photodetektorteilen und des optischen Modulators in Reihe miteinander oder alternativ eine Einrichtung zum Verbinden der Vielzahl von Photodetektorteilen parallel miteinander und Verbinden der Photodetektorteile in Reihe mit dem optischen Modulator oder alternativ einer Einrichtung zum Verbinden der Vielzahl von Photodetektorteilen in Reihe miteinander und Verbinden der Photodetektorteile parallel mit dem optischen Modulator oder alternativ einer Einrichtung zum Verbinden aller der Vielzahl der Photodetektorteile und des optischen Modulators parallel miteinander.