DE69033641T2 - Stromversorgungssystem für Master slice integrierte Schaltung - Google Patents
Stromversorgungssystem für Master slice integrierte SchaltungInfo
- Publication number
- DE69033641T2 DE69033641T2 DE69033641T DE69033641T DE69033641T2 DE 69033641 T2 DE69033641 T2 DE 69033641T2 DE 69033641 T DE69033641 T DE 69033641T DE 69033641 T DE69033641 T DE 69033641T DE 69033641 T2 DE69033641 T2 DE 69033641T2
- Authority
- DE
- Germany
- Prior art keywords
- cells
- external
- region
- internal
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/90—Masterslice integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
- Diese Erfindung betrifft eine Master-Slice-IC-Vorrichtung wie beispielsweise ein Gate-Array, und insbesondere die Stromversorgungsschaltung zwischen einer Hauptstromversorgungsschaltung an der Peripherie des Chips und dem Bereich der internen Zellen des Chips einer derartigen Vorrichtung.
- Master-Slice-Gate-Arrays können auf einfache Weise so hergestellt werden, daß sie die vom Kunden gewünschte spezielle logische Schaltung aufweisen. Bei dieser Art von Gate-Array sind interne Zellen, von, denen jede einen oder mehrere Transistoren festgelegter Arten enthalten, in einer geordneten Anordnung auf einem Wafer gebildet, und externe Zellen (E/A-Puffer) sind in einem Peripheriebereich des Wafers gebildet. Die gewünschte logische Schaltung wird danach durch Auswählen des geeigneten Verdrahtungsprozesses (Verdrahtungsmuster) gewonnen. Bei Gate-Arrays dieser Art werden Stromleitungen, die von dem auf dem externen Zellenfeldbereich gebildeten Hauptstromzufuhrbereich abzweigen und in den Bereich des internen Zellenfelds laufen, im allgemeinen in vorbestimmten Intervallen bezüglich der regelmäßig angeordneten internen Zellen gebildet.
- Ein Master-Slice-IC ist in EP-A-0 073 641 offenbart.
- Wie in Fig. 5 zu sehen, die internen Stand der Technik darstellt, umfaßt das herkömmliche Gate- Array eine Mehrzahl von Zeiten von internen Zellen C (Cmn ... Cm+5 n+2) und externe Zellen 20 (20 m ... 20m+3), die im äußeren Bereich des Chips vertikal angeordnet sind. Jede interne Zelle C ist aus einem oder mehreren Transistoren gebildet, und es ist eine interne und externe Verschaltung über festgelegte Kontakte (nicht gezeigt) zum Verbinden der internen Zellen selbst vorgesehen. Als Folge hängt der vertikale Rasterabstand PIN der internen Zellen C von der Art der internen Zellen und der Anzahl an Transistoren in ihnen ab. Andererseits ist der Rasterabstand POUT der externen Zellen 20 gewöhnlich an den Rasterabstand von Anschlußflächen (nicht gezeigt) angepaßt, die außerhalb des Felds gebildet sind. Im Fall eines Master-Slice ist ein bestimmter Umfang an fester Verdrahtung zum Verbinden der Transistoren und ähnlichem zu festen Baueinheiten im voraus vorgesehen. Später werden die Schlußverdrahtungen (Signal- und Stromleitungen) zum Verbinden der im voraus gebildeten Vorrichtungen vorgesehen, um die vom Kunden gewünschte spezielle Logikverschaltung zu gewinnen. Diese Schlußverdrahtung wird ausgeführt, indem geeignete Verdrahtungsmuster (Musterversionen) gebildet werden, das Original fixiert wird und die Musterversion in eine Verdrahtungsverarbeitungsanordnung (einen Computer) eingegeben wird.
- Das in Fig. 5 gezeigte Gate-Array weist einen Hauptstromzufuhr 30 auf, die im Bereich der externen Zellen 20 gebildet ist, und Stromleitungen I (... Im, Im+1, Im+2 ...) sind so vorgesehen, daß sie von dem Stromzufuhrbereich 30 abzweigen und jeweils Strom an zwei Zeilen des internen Zellenfelds liefern. Wie aus der Figur ersichtlich, sind das aus den internen Zellen C gebildete Feld und das aus den externen Zellen 20 gebildete Feld hinsichtlich ihrer Wiederholungsperioden außer Phase. Genauer gesagt kann die Beziehung zwischen dem Rasterabstand POUT der externen Zellen und dem Rasterabstand PIN der internen Zellen ausgedrückt werden als
- jPOUT ≠ kPIN (1)
- k > j ≥ 1 (2)
- wobei j und k positive ganze Zahlen sind. Wenn der Rasterabstand der Positionen, an denen Leitungen I (... Im, Im+1, Im+2 ...) von dem Hauptstromzufuhrbereich 30 abzweigen, so eingestellt wird, daß er zum Rasterabstand POUT der externen Zellen 20 paßt (beispielsweise, wenn in Fig. 5 diese Leitungen an den Grenzpositionen ... Pm, Pm+1, Pm+2 ... zwischen benachbarten Zellen C angeordnet sind), sind die Wiederholungsperioden der internen Zellen C und der externen Zellen 20 in der Vertikalrichtung außer Phase. Daher weist, wie in Fig. 5 ersichtlich ist, jede der Stromleitungen I (... Im, Im+1, Im+2 ...) ein anderes Muster auf, so daß die Anzahl an Stromleitungsmusterversionen gleich der Anzahl an Stromleitungen ist.
- Zum Sicherstellen der Spannungsstabilität und ähnlichem des an die einzelnen internen Zellen gelieferten Stroms wird ein Verfahren zum Liefern von Strom an diese Zellen verwendet, bei dem die in Fig. 5 gezeigten Stromleitungen in geordneter Weise so angeordnet sind, daß jede auf den Grenzbereich zwischen zwei benachbarten Zeilen des internen Zellenfelds fällt. Andererseits sind die Abzweigungspositionen der Stromleitungen an den festen Positionen Pm, Pm+1, Pm+2 so angeordnet, daß sie in eine feste Positionsbeziehung zu den externen Zellen (20 m... 20m+3) entsprechend Kontaktfensterpositionen (Xm+1, Ym+1), (Xm+2, Ym+2), (Xm+3, Ym+3) der externen Zellen 20m+1, 20m+2, 20m+3 fallen, wodurch ein einziges und gemeinsam verwendbares Abzweigungsmuster gewonnen werden kann.
- Fig. 6 zeigt das Verdrahtungsmuster eines anderen Gate-Arrays. In dieser Figur bezeichnen die Zahlen 5 mit Index (... 5L, ... 5L+5...) SignalAnschlußflächen, die an externe Zellen 7 (... 7L, ... 7L+5 ...) angeschlossen sind. Die externen Zellen 7 sind über Anschlußleitungen a bis e mit Kontaktfenstern Xa bis Xe verbunden. Stromleitungen 9 sind auf dem Feldbereich der internen Zellen 11 so gebildet, daß sie den Rasterabstand PIN der internen Zellen 11 des Feldes aufweisen. Ein Hauptstromzufuhrbereich (nicht gezeigt) ist auf dem Bereich der externen Zellen 7 gebildet, wie im Fall des in Fig. 5 gezeigten Gate-Arrays. Der Rasterabstand der Abzweigungspositionen der Stromleitungen 9 von dem Hauptstromzufuhrbereich ist der gleiche wie der Rasterabstand PIN der internen Zellen. In diesem Fall sind die Wiederholungsperioden des Felds interner Zellen 11 und des Felds externer Zellen in Phase. Genauer gesagt kann die Beziehung zwischen dem Rasterabstand POUT der externen Zellen und dem Rasterabstand PIN der internen Zellen ausgedrückt werden als
- jPOUT = kPIN (3)
- k > j ≥ 1 (2)
- wobei j und k positive ganze Zahlen sind.
- In diesem betrachteten Fall gilt j = 4 und k = 7, so daß die Anschlußleitungen (a-e) von jeder vierten externen Zelle 7 das gleiche Muster aufweisen. Beispielsweise weisen das Muster der Anschlußleitungen der externen Zellen 7L und 7L+4 das gleiche Muster auf. Aus diesem Grund sind nur vier Musterversionen erforderlich.
- Beim Verdrahtungsverfahren herkömmlicher Gate-Arrays bestehen jedoch die folgenden Probleme.
- 1) In dem Fall, in dem, wie in Fig. 5 gezeigt, die Wiederholungsperioden der externen Zelten 20 und der internen Zellen C außer Phase sind, weist jede Stromleitung I ein anderes Muster auf. Außerdem können die Abzweigungsteile der Stromleitung abhängig von ihrer Konfiguration ein Hindernis beim Vorsehen der Kontaktfenster an der festgelegten Position darstellen, weshalb Unterschiede zwischen der Position der Kontaktfenster zwischen externen Zellen des gleichen logischen Typs auftreten können. Das Ergebnis besteht darin, daß Unterschiede in den Mustern der Anschlußleitungen von den externen Zellen auftreten. Als Konsequenz tritt eine Erhöhung der Anzahl der Stromleitungsmusterversionen und des weiteren in einigen Fällen in der Anzahl der Anschlußleitungsmusterversionen auf. Dies macht eine automatische Verdrahtung schwierig.
- 2) In dem Fall, in dem, wie in Fig. 6 gezeigt, die Wiederholungsperioden der externen Zellen 7 und der internen Zeilen 11 in Phase sind, sind die Muster aller Stromleitungen 9 identisch, und die Anzahl an Anschlußleitungsmustern kann auf den Wert von j in Gleichung (3) begrenzt werden, so daß es scheinen würde, daß die Anzahl an Musterversionen für die Stromleitungen und die Anschlußleitungen viel kleiner als im Fall der Außer-Phasen-Anordnung von Fig. 5 ist. Jedoch weisen nicht alle Kontaktfenstermuster eine gemeinsame Anordnung hinsichtlich der externen Zellen 7 auf. Es gibt nämlich j derartige Muster. Daher wird, weil die Kontaktfenster der externen Zellen nicht alle an der gleichen festen Position gebildet sind, die tatsächliche Arbeit des Vorsehens der Signalleitungen zum Anschließen der Kontaktfenster der externen Zellen an die Kontaktfenster der internen Zellen (nicht gezeigt) noch komplizierter gemacht.
- Andererseits verringert die Anordnung der externen und internen Zellen in einer In-Phasen- Beziehung den Freiheitsgrad hinsichtlich grundlegender Designfaktoren wie beispielsweise der Verschaltung und der Größe der beiden Arten von Zellen. Genauer gesagt gibt es, da die Zellengröße nicht frei wählbar ist, nur die Wahl, diskrete Zellengrößen zu fixieren, ein Erfordernis, das automatisch eine starke Beschränkung der Größe oder der Verschaltung bedeutet, die in eine Zelle gepackt werden kann.
- Das Dokument US-A-4,811,073 offenbart ein Master-Slice-IC, bei dem das interne Zellenfeld von zwei Hauptstrombusleitungen zum Anschließen der einzelnen Stromleitungen umgeben ist.
- Eine Aufgabe dieser Erfindung besteht darin, die vorgenannten Probleme durch Schaffung einer Master-Slice-IC-Vorrichtung zu lösen, bei der das Muster der Stromleitungen in dem Bereich, in dem sie von dem Hauptstromzufuhrbereich abzweigen, so verbessert ist, daß unabhängig davon, ob die Wiederholungsperioden der externen und internen Zellen in oder außer Phase sind, die Gesamtanzahl an Stromleitungs- und Anschlußleitungsmustern ohne Verlust an Freiheit bei der Wahl der Größe und Verschaltung der einzelnen Zellen und ohne Behinderung des tatsächlichen Prozesses zur Bildung der Signal- und Stromleitungen zwischen den Kontaktfenstern der externen Zellen und der internen Zellen reduziert werden kann.
- Diese Aufgabe wird mit einer Master-Slice-IC-Vorrichtung gemäß Anspruch 1 oder Anspruch 2 gelöst.
- Die Erfindung schafft eine Master-Slice-IC-Vorrichtung, die umfaßt: ein Feld interner Zellen und ein außerhalb des Felds interner Zellen gebildetes Feld externer Zellen, einen auf den Feldern externer Zellen vorgesehenen Hauptstromzufuhrbereich, eine Mehrzahl von Stromleitungen, die an- den Hauptstromzufuhrbereich angeschlossen und in bestimmten Intervallen auf dem Bereich des internen Felds angeordnet sind, und eine Mehrzahl von Signalleitungen zum elektrischen Anschluß festgelegter Kontaktelemente der internen und externen Zellen, um damit eine gewünschte logische Schaltung zu realisieren. Was die Master-Slice-IC-Vorrichtung mit dieser Anordnung gemäß der vorliegenden Erfindung kennzeichnet, ist das zusätzliche Vorsehen der Zwischenstromzufuhrbereiche an den Anschlußbereichen zwischen dem Hauptstromzufuhrbereich und den Stromleitungen. Jeder der Zwischenstromzufuhrbereiche umfaßt einen Abzweigungsteil mit fester Position, der sich mit einer festgelegten Länge in der Richtung der zugeordneten Stromleitung von einer Position auf dem Hauptstromzufuhrbereich, der mit einer speziellen Position auf der zugeordneten externen Zelle zusammenfällt, erstreckt, und einen kreuzenden Anschlußtoleranzteil mit festgelegter Länge, der an den Abzweigungsteil mit fester Position angeschlossen ist und senkrecht zur Stromleitung angeordnet und an sie angeschlossen ist. Die Zwischenstromzufuhrbereiche können beispielsweise eine im wesentlichen T- oder L-förmige Konfiguration aufweisen. Von der Mehrzahl parallel angeordneter Stromleitungen muß nicht notwendigerweise eine pro Zeile der internen Zellen angeordnet sein, sondern es kann auch alternativ eine pro zwei Zeilen der internen Zellen vorgesehen sein, wobei sie in diesem Fall längs der Grenzen zwischen benachbarten Zellenzeilenpaaren vorgesehen sind. Darüber hinaus spielt es keine Rolle, ob die Wiederholungsperioden der externen und internen Zellen in oder außer Phase sind.
- Wenn derartige Zwischenstromzufuhrbereiche bei der Bildung des Verdrahtungsmusters verwendet werden, wird es möglich, das Anschlußleitungsmuster der externen Zellen unterhalb des Hauptstromkreisbereichs zu standardisieren sowie die Position der Kontaktelemente der externen Zellen zu fixieren. In anderen Worten erstreckt sich jeder Abzweigungsteil mit fester Position unabhängig von der Verschaltung oder der Größe der externen Zellen mit einer festgelegten Länge in der Richtung der zugeordneten Stromleitung von einer Position auf dem Hauptstromkreisbereich, der mit einer spezifizierten Position auf der zugeordneten externen Zelle zusammenfällt. Außerdem ist er an den sich senkrecht zu ihm erstreckenden kreuzenden Anschlußtoleranzteil angeschlossen. Daher können, da die Zwischenstromzufuhrbereiche nicht mit dem Vorsehen der Kontaktelemente der externen Zellen interferieren, diese Kontaktelemente in festen Positionen vorgesehen werden. Als Folge sind die Muster der Schaltungen innerhalb der externen Zelten und der Anschlußleitungen, die an die Kontaktelemente der externen Zellen angeschlossen sind, für alle der externen Zellen gleich.
- Andererseits ist es beispielsweise vom Gesichtspunkt der Sicherstellung der Stabilität der Spannung des an die internen Zellen gelieferten Stroms vorteilhaft, die Stromleitungen auf dem Feldbereich der internen Zellen mit einem konstanten Rastermaß anzuordnen. Gemäß der vorliegenden Erfindung sind die Stromleitungen nicht direkt an den Hauptstromzufuhrbereich angeschlossen, sondern an den kreuzenden Anschlußtoleranzteil der Zwischenstromzufuhrbereiche angeschlossen, so daß jegliche Versetzung zwischen den Stromleitungen und der externen Zellen, die auftritt, weit die Stromleitungen mit einem konstanten Rasterabstand auf dem Feldbereich der internen Zellen vorgesehen sind, von den kreuzenden Anschlußtoleranzteilen absorbiert wird, die eine geeignete Länge für diesen Zweck aufweisen. Daher ist es nicht erforderlich, das Anschlußmuster zwischen den Stromleitungen und dem Hauptstromzufuhrbereich zu berücksichtigen. Eine einzige Musterversion für die Stromleitungen genügt daher. Deshalb ist dies beim Prozeß zur Bildung des Verdrahtungsmusters durch Verwendung eines im wesentlichen T- oder L-förmigen Musters für die Anschlußleitungen zu allen externen Zellen und eines gemeinsamen Musters für die Anschlußleitungen möglich.
- Die vorstehende Diskussion basiert auf der Annahme, daß die Wiederholungsperioden der externen und internen Zellen außer Phase sind. Es war bei der herkömmlichen jedoch selbst in dem Fall, daß sie in Phase sind, unmöglich, ein gleichförmiges Muster für die Anschlußleitungen aller externen Zellen zu verwenden. Gemäß dieser Erfindung ist es jedoch möglich, unabhängig davon, ob die Wiederholungsperioden in oder außer Phase sind, ein einziges gemeinsames Muster für die Anschlußleitungen zu verwenden. Der Vorteil, in der Lage zu sein, ein gemeinsames Muster zu verwenden, besteht darin, daß, weit nicht angenommen wird, daß die Wiederholungsperioden der externen und internen Zeilen in Phase sind, keine Beschränkung hinsichtlich der Verschaltung oder der Größe der internen Zellen auftritt, wodurch Freiheit beim Design der Zellenfunktionen sichergestellt ist. Außerdem können die Positionen der Kontaktelemente der externen Zelten bei allen externen Zellen gleich gemacht werden, und dies erleichtert den Einsatz eines gemeinsamen Musters für Signalleitungen, die zwischen den Kontaktelementen der externen Zellen und jenen der internen Zellen anzuschließen sind.
- Das Obige und weitere Merkmale der vorliegenden Erfindung gehen aus der folgenden Beschreibung unter Bezug auf die Zeichnungen hervor.
- Fig. 1 ist eine Teildraufsicht des Verdrahtungsmusters eines Gate-Arrays gemäß einer ersten Ausführungsform der Erfindung.
- Fig. 2 ist eine schematische Ansicht, die verschiedene Arten der Stromleitungsbildung in der Ausführungsform von Fig. 1 zeigt.
- Fig. 3 ist eine Teilansicht des Verdrahtungsmusters eines Gate-Arrays gemäß einer zweiten Ausführungsform der Erfindung.
- Fig. 4 ist eine schematische Ansicht, die verschiedene Arten der Stromleitungsbildung in der Ausführungsform von Fig. 3 zeigt.
- Fig. 5 ist eine Teildraufsicht des Verdrahtungsmusters eines herkömmlichen Gate-Arrays, der internen Stand der Technik bildet.
- Fig. 6 ist eine Teildraufsicht des Verdrahtungsmusters eines anderen herkömmlichen Gate- Arrays.
- Die vorliegende Erfindung wird nun unter Bezug auf die beigefügten Zeichnungen ausführlich erläutert.
- Bei dem in Fig. 1 gezeigten Gate-Array gemäß einer ersten Ausführungsform dieser Erfindung sind denjenigen Elementen, die den Elementen der in Fig. 5 gezeigten herkömmlichen Anordnung entsprechen, die gleichen Bezugszeichen wie jenen in Fig. 5 zugeordnet, und es erfolgt diesbezüglich keine weitere Erläuterung.
- Das in Fig. 1 dargestellte Gate-Array umfaßt eine Mehrzahl von internen Zellen C, die in regelmäßigen horizontalen Zeilen und vertikalen Spalten in einem Innenbereich des Chips gebildet sind, und externe Zellen 20, die in einer vertikalen Zeile längs der Peripherie der internen Zellen C (in einem Außenbereich des Chips) gebildet sind. Der Rasterabstand PIN der internen Zellen ist kleiner als der Rasterabstand POUT der externen Zellen 20. Der Hauptstromzufuhrbereich 30 ist auf dem Bereich der externen Zellen 20 gebildet, und elektrischer Strom wird an die interne Zellenanordnung über Stromleitungen I (Im, Im+1, Im+2) geliefert, die mit einem Rasterabstand von einer Stromleitung I pro zwei Zeilen der internen Zellen C (mit einem Rasterabstand von 2PIN) vorgesehen sind. Bei dieser Ausführungsform sind die Wiederholungsperioden des aus den internen Zellen C gebildeten Felds und des aus den externen Zellen 20 gebildeten Felds außer Phase. Daher ist die Beziehung zwischen dem Rasterabstand POUT der externen Zellen und dem Rasterabstand PIN der internen Zellen
- j POUT ≠ k PIN (1)
- k > j ≥ 1 (2)
- wobei j und k positive ganze Zahlen sind.
- Jede der Stromleitungen I, die sich längs einer horizontalen Geraden erstreckt, ist über einen Zwischenstromzufuhrbereich 40 elektrisch an den Hauptstromzufuhrbereich 30 angeschlossen. Die Zwischenstromzufuhrbereiche 40 sind als T-förmige Elemente ausgebildet, die aus einem Abzweigungsteil 42 mit fester Position und einem kreuzenden Anschlußtoleranzteil 44 aufgebaut sind. Die Abzweigungsteile 42 mit fester Position erstrecken sich im wesentlichen in der Richtung der Stromleitungen I mit einer festgelegten Länge von Positionen auf dem Hauptstromzufuhrbereich 30, die mit Positionen (... Pm, Pm+1, Pm+2 ...) zwischen Paaren benachbarter externer Zellen 20 zusammenfallen, während die kreuzenden Anschlußtoleranzteile 44 so an die inneren Enden der Abzweigungsteile 42 mit fester Position angeschlossen sind, daß sie sich in einer zu den Stromleitungen I im wesentlichen senkrechten Richtung erstrecken. Die kreuzenden Anschlußtoleranzteile 44 weisen eine solche Länge auf, daß es jedem von ihnen möglich ist, zumindest eine der Stromleitungen I zu kreuzen. Genauer gesagt sind bei der vorliegenden Ausführungsform die Stromleitungen I in einem Rasterabstand von einer Stromleitung I pro jeweils zwei Zeilen der internen Zellen C (in einem Rasterabstand von 2PIN) angeordnet, und der Rasterabstand PouT der externen Zellen ist größer als der Rasterabstand PIN der internen Zellen, so daß die Länge h der kreuzenden Anschlußtoleranzteile 44 und das PIN der internen Zellen die Beziehung
- h ≤ PIN (4)
- erfüllen müssen. Es bleibt jedoch festzuhalten, daß, wenn ihre Länge zu groß gemacht werden sollte, die kreuzenden Anschlußtoleranzteile 44 in Konflikt mit dem Vorsehen auf der gleichen Schicht wie diejenige der Anschlußleitungen (nicht gezeigt) von den Kontaktfensterpositionen (Xm+1, Ym+1), (Xm+2, Ym+2), (Xm+3, Ym+3) der externen Zellen 20m+1, 20m+2, 20m+3 kommen. Daher gilt die folgende Beziehung
- h = PIN (5)
- Als Folge wird das Intervall zwischen benachbarten kreuzenden Anschlußtoleranzteilen 44, 44 zu POUT - PIN.
- Die Kontaktfensterpositionen (Xm+1, Ym+1), (Xm+2, Ym+2), (Xm+3, Ym+3) können festgelegt sein. Dies ist so, weil die Positionen der Abzweigungsteile 42 mit fester Position bezüglich der externen Zellen 20 so ausgewählt werden, daß sie es ermöglichen, daß die Kontaktfensterpositionen festgelegt sind. Die Position der Abzweigungsteile 42 mit fester Position wird nämlich so ausgewählt, daß sie kein Hindernis darstellen. Des weiteren ist es bevorzugt, die Länge der Abzweigungsteile 42 mit fester Position größer als die Größe der Kontaktfenster zu machen. Während die Positionen (... Pm, Pm+1, Pm+2 ...) der Abzweigungsteile 42 mit fester Position an den Grenzen zwischen benachbarten externen Zellen 20 in dem in Fig. 1 gezeigten Gate-Array liegen, können nach Maßgabe der Verschaltung der externen Zellen andere Positionen ausgewählt werden. Um den Anschluß der tatsächlichen Signalleitungen Inicht gezeigt) innerhalb der gleichen Schicht wie der Schicht für die Stromleitungen zu erleichtern, werden die Kontaktfensterpositionen (in Fig. 1 nur zwei gezeigt, als X und Y) so ausgelegt, daß sie in der Mitte der externen Zellen liegen, so daß die Signalleitungen auf einfache Weise herausgeführt werden können.
- Der Vorteil der Festlegung der Positionen der Kontaktfenster besteht darin, daß dies die Standardisierung des Anschlußleitungsmusters zwischen den jeweiligen externen Zellen 20 und den zugeordneten Kontaktfenstern ermöglicht. In anderen Worten besteht ein Aspekt, bei dem das Vorhandensein der Zwischenstromzufuhrbereiche 40 bedeutsam ist, darin, daß durch gleichförmiges Bilden des Abzweigungsteils 42 mit fester Position so, daß er sich von dem Hauptstromzufuhrbereich 30 aus um eine festgelegte Länge erstreckt, es möglich wird, die Position der Kontaktfenster zu standardisieren, was wiederum das Muster der Anschlußleitungen der externen Zellen gleichförmig macht. Beim Prozeß der Bildung der Verdrahtung bzw. Verschaltung genügt es daher, obwohl es nötig wird, ein zusätzliches Musterelement (den Zwischenstromzufuhrbereich 40) zu bilden, nur ein Muster für die Anschlußleitungen zu verwenden.
- Was andererseits die Bildung der Stromleitungen I betrifft, genügt es wiederum, nur eine einzige Musterversion zu verwenden. Dies ist so, wie aus der schematischen Darstellung von Fig. 2 ersichtlich ist, weil es zum Sicherstellen, daß die Spitzen der jeweiligen Stromleitungen 1 an die zugeordneten Anschlußtoleranzteile 44 angeschlossen werden, nur erforderlich ist, entweder die Stromleitungen I mit festgelegten Rasterabständen anzuordnen oder sie zwischen benachbarten Zeilen der internen Zellen Ci, Ci+1 in einem Rasterabstand von 2PIN anzuordnen. Während die Position der Verbindung zwischen dem Abzweigungsteil 42 mit fester Position und dem kreuzenden Anschlußtoleranzteil 44 in den mittleren Bereich des kreuzenden Anschlußtoleranzteils 44 zu liegen kommt, variiert diejenige zwischen dem kreuzenden Anschlußtoleranzteil 44 und der Stromleitung I von einer Stromleitung zur nächsten. Diese Variation bei der Position der Verbindung bereitet jedoch kein Problem beim automatischen Verdrahtungsprozeß. Dies ist so, weil die bei der Erstellung der Verdrahtungsmuster anzutreffenden wesentlichen Probleme die Komplexität der Musterversionen und deren Anzahl sind, und Variationen bei den Anschlußpositionen zwischen benachbarten Musterversionen sind das Ergebnis des automatischen Verdrahtungsprozesses. Daher reduziert eine Standardisierung der Stromleitungen die Arbeitsbelastung für den automatischen Verdrahtungsprozeß erheblich.
- Es ist festzuhalten, daß die Erfindung nicht auf den Fall beschränkt ist, in dem nur eine einzige Stromleitung an jeden kreuzenden Anschlußtoleranzteil 44 angeschlossen ist, sondern auch Fälle umfaßt, bei denen eine Mehrzahl von Stromleitungen an ihn angeschlossen ist.
- Eine Gate-Array gemäß einer zweiten Ausführungsform der Erfindung ist in Fig. 3 gezeigt. Komponenten, die jenen in Fig. 1 ähnlich sind, sind die gleichen Bezugszeichen zugeordnet, und sie werden nicht erneut erläutert.
- Bei dieser Ausführungsform weisen die Zwischenstromzufuhrbereiche 50 einen L-förmigen Aufbau auf und sind jeweils aus einem Abzweigungsteil 52 mit fester Position in der gleichen Form wie der entsprechende Teil bei der ersten Ausführungsform und einem an dessen innerem Ende befestigten kreuzenden Anschlußtoleranzteil 54 gebildet. Die Abzweigungsteile 52 mit fester Position zweigen von dem Hauptstromzufuhrbereich 30 an Positionen ab, die mit den Mittenpositionen (... P'm, P'm+1, P'm+2...) der externen Zellen 20 übereinstimmen. Während sich die Situation abhängig von der Verschaltung der externen Zellen unterscheidet, besteht der Zweck dieser Anordnung darin, die Signalkontaktfensterpositionen (X'm+1, Y'm+1), (X'm+2, Y'm+2), (X'm+3, Y'm+3) für die externen Zellen zu standardisieren und es zu ermöglichen, daß die sich von einem Satz von Kontaktfensterpositionen Y'm+1, Y'm+2, Y'm+3 zur Seite der internen Zellen erstreckenden Leitungen in der horizontalen Richtung gerade gebildet werden können. Die kreuzenden Anschlußtoleranzteile 54 sind an den inneren Enden der Abzweigungsteile 52 mit fester Position gebildet, um hakenartige Konfigurationen zu bilden. Die Länge h des kreuzenden .Anschlußtoleranzteils 54 ist gleich wie der Rasterabstand PIN der internen Zellen C. Während die kreuzenden Anschlußtoleranzteile 54 in einem gewissen Maß mit der Bildung der geradlinigen Signalleitungen interferieren, die sich vom anderen Satz an Kontaktfensterpositionen X'm+1, X'm+2, X'm+3 der externen Zellen zur Seite der internen Zellen erstrecken sollen, ist es dadurch, daß sie mit einer Umgehung mit festgelegter vertikaler Ausdehnung versehen werden, möglich, daß sie sich auf die Seite der internen Zellen innerhalb der gleichen Schicht erstrecken, in der die Stromleitungen gebildet sind.
- Auch bei dieser Ausführungsform macht es die Standardisierung der Signalkontaktfensterpositionen (X'm+1, Y'm+1), (X'm+2, Y'm+2), (X'm+3, Y'm+3) möglich, ein gemeinsames Anschlußleitungsmuster zu verwenden. Wie aus der schematischen Ansicht von Fig. 4 ersichtlich ist, ist es zum Sicherstellen, daß die Spitzen der jeweiligen Stromleitungen I an die zugeordneten kreuzenden Anschlußtoleranzteile 54 angeschlossen werden, nur erforderlich, die Stromleitungen I in festgelegten Rasterabständen anzuordnen. Wie aus der vorstehenden Erläuterung klar ist, ist die vorliegende Erfindung dadurch gekennzeichnet, daß eine Master-Slice-IC-Vorrichtung wie beispielsweise eine Gate-Array, deren Wiederholungsperiode der externen und internen Zellen in Phase sein kann oder nicht, an festgelegten Intervallen längs ihres Hauptstromzufuhrbereichs mit Zwischenstromzufuhrbereichen versehen ist, die jeweils aus einem vom Hauptstromzufuhrbereich abzweigenden Abzweigungsteil mit fester Position und einem kreuzenden Anschlußtoleranzteil bestehen, der so an das freie Ende des Abzweigungsteils mit fester Position angeschlossen ist, daß er senkrecht zu ihm liegt. Als Folge dieses Merkmals weist die Erfindung folgende Effekte auf:
- 1) Da es das Vorhandensein der Abzweigungsteile mit fester Position ermöglicht, daß die Kontaktelemente der externen Zellen immer in einer festen Position bezüglich der betreffenden externen Zelle angeordnet werden, kann das Muster der Anschlußleitungen bezüglich der externen Zellen des gleichen Logiktyps gleichförmig gemacht werden, wodurch die Anzahl an Musterversionen, die bei der Bestimmung des Verdrahtungslayouts hergestellt werden müssen, stark reduziert wird. Da diese Reduzierung der Anzahl an Musterversionen auch die Anzahl an Tabellen reduziert, die für das automatische Verdrahtungslayout erforderlich sind, wird das Programm hierfür einfacher, und als Folge wird die Gesamtzuverlässigkeit des Systems verbessert.
- 2) Das Vorhandensein des kreuzenden Anschlußtoleranzteils ermöglicht es, nur eine einzige Stromleitungsmusterversion zu verwenden. Da dies auch den unter 1) genannten Effekt liefert, erzeugt das Vorhandensein der gleichförmigen Zwischenstromzufuhrbereiche einen synergistischen Effekt hin zu einer Reduzierung der erforderlichen Anzahl an Musterversionen.
- 3) Da die vorgenannten Vorteile selbst dann realisiert werden können, wenn die Wiederholungsperioden der internen und externen Zellen außer Phase sind, bestehen keine Beschränkungen hinsichtlich der Verschaltung, Größe oder anderer grundlegender Design-Faktoren der externen und internen Zellen. Dies bedeutet, daß es beim Design der Zellenverschaltung nicht erforderlich ist, die Bedingungen zu berücksichtigen, denen das danach auszuführende Verdrahtungsmusterdesign unterworfen ist. Dies ist sehr bedeutsam unter dem Gesichtspunkt der Einfachheit des Ausführens eines. Schritt-für-Schritt-Designs eines Gate-Arrays oder einer anderen derartigen Vorrichtung.
Claims (7)
1. Master-Slice-IC-Vorrichtung, umfassend:
ein Feld von internen Zellen (C), die einen ersten Bereich definieren,
ein Feld von externen Zellen (20), die in einem zweiten Bereich außerhalb von dem
ersten Bereich gebildet sind,
einen leitfähigen Hauptstrombereich (30), der auf dem Feld externer Zellen gebildet ist,
und
eine Mehrzahl von Stromleitungen (I), die an den Hauptstrombereich elektrisch
angeschlossen und auf dem ersten Bereich zum Liefern von Strom an die internen Zellen gebildet sind,
wobei jede Stromleitung mit dem Hauptstrombereich über einen von einer Mehrzahl von
leitfähigen T-förmigen Zwischenbereichen (40) verbunden ist, von denen jeder umfaßt
einen Abzweigungsteil (42), der von einer festen Position auf dem Hauptstrombereich
ausgeht und sich mit einer festgelegten Länge im wesentlichen in der Richtung einer
zugeordneten der Stromleitungen erstreckt, wobei der Abzweigungsteil dem vertikalen Schenkel der T-Form
entspricht, und
einen Anschlußtoleranzteil (44), der an den Abzweigungsteil (42) angrenzt und sich in
einer Richtung erstreckt, welche diejenige des Abzweigungsteils (42) kreuzt, wobei der
Anschlußtoleranzteil (44) dem horizontalen Schenkel der T-Form entspricht und zumindest eine der
Stromleitungen (I) kreuzt, und
wobei die Anschlußtoleranzteile (44) der Zwischenbereiche eine vorbestimmte Länge (h)
aufweisen und ein vorbestimmtes Intervall zwischen benachbarten Anschlußtoleranzteilen
vorgesehen ist.
2. Master-Slice-IC-Vorrichtung, umfassend:
ein Feld von internen Zellen (C), die einen ersten Bereich definieren,
ein Feld von externen Zellen (20), die in einem zweiten Bereich außerhalb von dem
ersten Bereich gebildet sind,
einen leitfähigen Hauptstrombereich (30), der auf dem Feld externer Zellen gebildet ist,
und
eine Mehrzahl von Stromleitungen (1), die an den Hauptstrombereich elektrisch
angeschlossen und auf dem ersten Bereich zum Liefern von Strom an die internen Zeilen gebildet sind,
wobei jede Stromleitung mit dem Hauptstrombereich über einen von einer Mehrzahl von
leitfähigen L-förmigen Zwischenbereichen (50) verbunden ist, von denen jeder umfaßt
einen Abzweigungsteil (52), der von einer festen Position auf dem Hauptstrombereich
ausgeht und sich mit einer festgelegten Länge im wesentlichen in der Richtung einer
zugeordneten der Stromleitungen erstreckt, wobei der Abzweigungsteil dem vertikalen Schenkel der L-Form
entspricht, und
einen Anschlußtoleranzteil (54), der an den Abzweigungsteil (52) angrenzt und sich in
einer Richtung erstreckt, welche diejenige des Abzweigungsteils (52) kreuzt, wobei der
Anschlußtoleranzteil (54) dem horizontalen Schenkel der L-Form entspricht und zumindest eine der
Stromleitungen (I) kreuzt,
wobei die Anschlußtoleranzteile (54) der Zwischenbereiche die gleiche vorbestimmte
Länge (h) aufweisen und sich von dem jeweiligen Abzweigungsteil aus in die gleiche Richtung
erstrecken, und
wobei ein vorbestimmtes Intervall zwischen benachbarten Anschlußtoleranzteilen
vorgesehen ist.
3. Vorrichtung nach Anspruch 1 oder 2, bei der die festen Positionen der
Abzweigungsteile (42) an den Grenzen zwischen benachbarten externen Zellen (20) sind.
4. Vorrichtung nach Anspruch 1 oder 2, bei der die festen Positionen der
Abzweigungsteile (52) mit den Mittenpositionen der externen Zellen (20) zusammenfallen.
5. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der jede der
Stromleitungen (I) längs der Grenze zwischen den internen Zellen (C) eines Paars benachbarter interner
Zellen (C) gebildet ist.
6. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der die Beziehung
zwischen dem Rasterabstand Pout der externen Zellen (20) und dem Rasterabstand Pin der internen
Zellen (C) ausgedrückt ist als
jPout ≠ kPin; k > j ≥ 1
wobei j und k positive ganze Zahlen sind.
7. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der die Beziehung
zwischen dem Rasterabstand Pout der externen Zellen (20), dem Rasterabstand Pin der internen Zellen
(C) und der Länge h des Anschlußtoleranzteils (44; 54) ausgedrückt ist als
Pout > Pin; h ≥ Pin.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23332689 | 1989-09-08 | ||
JP2166115A JP2917434B2 (ja) | 1989-09-08 | 1990-06-25 | マスタースライス集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69033641D1 DE69033641D1 (de) | 2000-11-09 |
DE69033641T2 true DE69033641T2 (de) | 2001-05-03 |
Family
ID=26490608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69033641T Expired - Fee Related DE69033641T2 (de) | 1989-09-08 | 1990-08-29 | Stromversorgungssystem für Master slice integrierte Schaltung |
Country Status (7)
Country | Link |
---|---|
US (2) | US5153698A (de) |
EP (1) | EP0416456B1 (de) |
JP (1) | JP2917434B2 (de) |
KR (1) | KR0154121B1 (de) |
DE (1) | DE69033641T2 (de) |
HK (1) | HK1014295A1 (de) |
SG (1) | SG87731A1 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05308136A (ja) * | 1992-04-01 | 1993-11-19 | Nec Corp | マスタスライス集積回路 |
US5416431A (en) * | 1994-03-21 | 1995-05-16 | At&T Corp. | Integrated circuit clock driver having improved layout |
US5751650A (en) * | 1995-10-02 | 1998-05-12 | Matsushita Electronics Corporation | Electric signal supply circuit and semiconductor memory device |
JP2001053155A (ja) * | 1999-06-04 | 2001-02-23 | Seiko Epson Corp | 半導体集積回路装置 |
JP3964295B2 (ja) * | 2002-09-18 | 2007-08-22 | 松下電器産業株式会社 | 集積回路設計における電源経路構造 |
US20070090385A1 (en) * | 2005-10-21 | 2007-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR100763108B1 (ko) * | 2005-11-24 | 2007-10-04 | 주식회사 하이닉스반도체 | 파워 라인의 폭을 선택적으로 조절하는 반도체 장치의 파워라인 제어 회로 |
WO2016129109A1 (ja) * | 2015-02-13 | 2016-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
CN109755279B (zh) * | 2019-01-09 | 2020-11-17 | 昆山国显光电有限公司 | Oled显示面板及oled显示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5835963A (ja) * | 1981-08-28 | 1983-03-02 | Fujitsu Ltd | 集積回路装置 |
EP0074805B2 (de) * | 1981-09-10 | 1992-03-11 | Fujitsu Limited | Integrierte Halbleiterschaltung mit einem Halbleitersubstrat und Verbindungsschichten |
JPS6017932A (ja) * | 1983-07-09 | 1985-01-29 | Fujitsu Ltd | ゲ−ト・アレイ |
JPS60101951A (ja) * | 1983-11-08 | 1985-06-06 | Sanyo Electric Co Ltd | ゲ−トアレイ |
JPS6120349A (ja) * | 1984-07-06 | 1986-01-29 | Hitachi Ltd | Lsi集合体 |
JPS61241964A (ja) * | 1985-04-19 | 1986-10-28 | Hitachi Ltd | 半導体装置 |
JPH0785490B2 (ja) * | 1986-01-22 | 1995-09-13 | 日本電気株式会社 | 集積回路装置 |
JPH0828421B2 (ja) * | 1987-08-27 | 1996-03-21 | 株式会社東芝 | 半導体集積回路装置 |
DE4433617C2 (de) * | 1994-09-21 | 1997-04-24 | Kostal Leopold Gmbh & Co Kg | Elektrisches Steckverbindungsteil |
JP3456768B2 (ja) * | 1994-09-28 | 2003-10-14 | 株式会社東芝 | アドレス変換装置 |
-
1990
- 1990-06-25 JP JP2166115A patent/JP2917434B2/ja not_active Expired - Lifetime
- 1990-08-29 EP EP90116572A patent/EP0416456B1/de not_active Expired - Lifetime
- 1990-08-29 SG SG9601949A patent/SG87731A1/en unknown
- 1990-08-29 DE DE69033641T patent/DE69033641T2/de not_active Expired - Fee Related
- 1990-09-06 KR KR1019900014033A patent/KR0154121B1/ko not_active IP Right Cessation
- 1990-09-10 US US07/580,061 patent/US5153698A/en not_active Expired - Lifetime
-
1992
- 1992-05-05 US US07/878,527 patent/US5345098A/en not_active Expired - Lifetime
-
1998
- 1998-12-24 HK HK98115538A patent/HK1014295A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0416456A1 (de) | 1991-03-13 |
JP2917434B2 (ja) | 1999-07-12 |
EP0416456B1 (de) | 2000-10-04 |
SG87731A1 (en) | 2002-04-16 |
US5345098A (en) | 1994-09-06 |
KR910007131A (ko) | 1991-04-30 |
JPH03174770A (ja) | 1991-07-29 |
US5153698A (en) | 1992-10-06 |
DE69033641D1 (de) | 2000-11-09 |
HK1014295A1 (en) | 1999-09-24 |
KR0154121B1 (ko) | 1998-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3876195T2 (de) | Verdrahtungssystem fuer die verbindung von mehreren elektrischen oder elektronischen anordnungen. | |
DE3435730C2 (de) | ||
DE68917398T2 (de) | Integrierte Schaltungshalbleiteranordnung mit verbesserter Einrichtung für Speiseleitungen. | |
DE68924967T2 (de) | Integrierte Halbleiterschaltungsanordnung, die aus einem Sytem von Standardzellen besteht. | |
WO1990005344A1 (de) | Verfahren zur plazierung von modulen auf einem träger | |
DE2754354A1 (de) | Programmierbare logische baugruppenanordnung | |
DE69430551T2 (de) | Halbleitervorrichtung zur Reduzierung einer Taktverschiebung in einer Vielfalt von Mustern von Verdrahtungsblöcken | |
DE3879813T2 (de) | Integrierte Halbleiterschaltung mit Signallinien. | |
DE3872737T2 (de) | Verfahren zur kombinierung von "gate array"-schaltungen mit standardschaltungen auf ein gemeinsames halbleiterplaettchen. | |
DE68928193T2 (de) | Halbleiterchip und Verfahren zu seiner Herstellung | |
DE69033641T2 (de) | Stromversorgungssystem für Master slice integrierte Schaltung | |
DE3688580T2 (de) | Verfahren zur Verdrahtungsverbesserung von Meisterbild-DCVS-Chips. | |
DE3751607T2 (de) | Stromversorgungsleitungen in einer integrierten Halbleiterschaltung. | |
DE68925656T2 (de) | Integrierte Schaltung mit einer Verbindungsverdrahtung | |
DE3711148C2 (de) | Auf einem Chip ausgebildeter integrierter Mikrocomputer und Verfahren zum Zusammenstellen der Topographie für die Herstellung eines solchen Mikrocomputers | |
DE2643482A1 (de) | Halbleiterplaettchen zur herstellung hochintegrierter bausteine | |
DE69129445T2 (de) | Integrierte halbleiterschaltungsanordnung | |
DE4102718C2 (de) | Integrierte Schaltung und Verfahren zur Generierung eines Layouts einer integrierten Schaltung | |
DE69120142T2 (de) | Zusammengesetzte elektrische Bauteile | |
DE4327290C2 (de) | Integrierte Halbleiterschaltung | |
DE102004060369A1 (de) | Halbleiterscheibe mit Teststruktur | |
DE10244232A1 (de) | Integrierte Halbleiterschaltung | |
DE3917303C2 (de) | ||
DE4307578C2 (de) | Widerstandskette | |
EP0427328B1 (de) | Verfahren zum Herstellen von integrierten Schaltungen sowie integrierte Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |