[go: up one dir, main page]

DE69015687T2 - Heterostrukturbauelement und dessen Herstellungsverfahren. - Google Patents

Heterostrukturbauelement und dessen Herstellungsverfahren.

Info

Publication number
DE69015687T2
DE69015687T2 DE69015687T DE69015687T DE69015687T2 DE 69015687 T2 DE69015687 T2 DE 69015687T2 DE 69015687 T DE69015687 T DE 69015687T DE 69015687 T DE69015687 T DE 69015687T DE 69015687 T2 DE69015687 T2 DE 69015687T2
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
carrier supply
doped
gaassb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69015687T
Other languages
English (en)
Other versions
DE69015687D1 (de
Inventor
Masahiko Takikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE69015687D1 publication Critical patent/DE69015687D1/de
Application granted granted Critical
Publication of DE69015687T2 publication Critical patent/DE69015687T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/86—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of Schottky-barrier gate FETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10335—Indium phosphide [InP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10343—Gallium arsenide antimonide [GaAsSb]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/005—Antimonides of gallium or indium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Element Separation (AREA)

Description

  • Die vorliegende Erfindung betrifft allgemein eine Halbleitervorrichtung und dessen Herstellungsverfahren, und insbesondere eine Halbleitervorrichtung mit einem selektiv dotierten Heteroaufbau und ein Verfahren zur Herstellung einer solchen Halbleitervorrichtung.
  • Allgemein besitzt eine Halbleitervorrichtung, die mit hoher Geschwindigkeit arbeiten kann einen Heteroaufbau, der AlGaAs/GaAs benutzt. Die GaAs-Schicht dient als Kanalschicht. Solche Vorrichtungen sind aus der EP-A-0 119 085 bekannt. Da aber die Ladungsträgerbeweglichkeit innerhalb der GaAs-Schicht klein ist, ist dadurch die Verbesserung der Chrakteristik der Halbleitervorrichtung begrenzt.
  • Ein Transistor mit einer hohen Elektronenbeweglichkeit (im fölgenden der Einfachheit wegen als HEMT bezeichnet) ist als eine Art von Halbleitervorriehtung bekannt, die mit hoher Geschwindigkeit arbeiten kann. Um die Ladungsträgerbeweglichkeit im HEMT zu verbessern, ist es vorstellbar, ein InP-Substrat zu benutzen und einen Heteroübergang mit einem Verbundhalbleiter auszubilden, der eine im Vergleich zu GaAs hohe Ladungsträgerbeweglichkeit besitzt und der an das InP-Substratgitter angepaßt ist. D.h. mit anderen Worten, daß eine eigenleitende InGaAs-Schicht, die an das InP-Substratgitter angepaßt ist, als Kanalschicht benutzt wird. Herkömmlicherweise wird ein AlGaAs als eine Ladungsträger-Versorgungsschicht benutzt Deren Charakteristik ist aber instabil aufgrund der aufladenden und endladenden Ladungsträger, die durch das DX-Zentrum verursacht werden. Um dieses Problem zu vermeiden, ist es denkbar, eine InGaP-Schicht zu verwenden, die an GaAs-Gitter angepaßt ist, als Ladungsträger-Versorgungsschicht.
  • Falls die InGaAs-Kanalschicht an das InP-Substratgitter angepaßt ist, wie zuvor beschrieben. kann eine AlInAs-Schicht oder eine InP-Schicht als Ladungsträger-Versorgungsschicht benutzt werden. AlInAs enthält jedoch ein DX-Zentrum, und es ist bekannt, daß es schwierig ist, eine Schottky-Verbindung mit dem InP zu erzeugen. D.h., daß durch das DX-Zentrum eine Fangstelle (engl.: trap) ausgebildet wird, wie dies in Fig. 1 gezeigt ist, die ein Band des AlInAs darstellt. Zusätzlich wird ein verbotenes Energieband in der Strom- Spannungscharakteristik erzeugt. Des weiteren besteht das größte Problem darin, daß In-GaAs, AlInAs oder InP, das die Gitteranpassung mit InP macht, nicht mit einem selektiven Trocken-Ätzverfahren, das ein Gasgemisch von CCl&sub2;F&sub2; und He als Ätzgas benutzt, geätzt werden kann. Aus diesen Gründen ist es unmöglich, einen Anreicherungs-/Verarmungs- HEMT herzustellen, der die Basis einer integrierten Halbleiterschaltungsvorrichtung ist.
  • Andererseits zeigt die Fig. 2 einen Energiebandaufbau des AlInAs/InGaAs-Heteroübergangs, falls die Ladungsträger-Versorgungsschicht aus AlliiAs hergestellt ist mit einer Störstoffdichte von 1,5 x 10¹&sup8; cm&supmin;³. Es entsteht eine Potentialdifferenz von 0,55 eV zwischen dem Leitungsenergiebändern der AlInAs- und der InGaAs-Schicht und eine Potentialdifferenz von 0,6 eV zwischen den Leitungsbändern der AlInAs-Schicht und des Gates, das einen Schottky- Übergang bildet. Um einen Anreicherungs-HEMT in diesem Fall zu bilden, muß die AlInAs- Ladungsträger-Versorgungsschicht eine extrem kleine Dicke im Bereich von 70 Å besitzen. Wenn aber die AlInAs-Ladungsträger-Versorgungsschicht eine kleine Dicke aufweist, wird die zweidimensionale Elektronengascharakteristik des HEMT durch Beschädigung, die durch das Trockenätzen verursacht wird, leicht gestört. Wenn andererseits die Störstoffdichte aus diesem Zweck vermindert wird, um eine dickere AlInAs-Ladungsträger-Versorgungsschicht zu ermöglichen, wird es schwierig, einen ohmschen Kontakt herzustellen, und es ist schwierig, einen zweidimensionalen Elektronengaskanal auf der Drainseite zu erhalten. Deshalb ist es aufgrund des Energiebandaufbaus des AlInAs-InGaAs-Heteroübergangs unmöglich, einen effizienten Anreicherungs-/Verarmungs-HEMT herzustellen.
  • In der EP-A-0 050 064 ist ein Heterojunktion-Transistor auf einem InP-Substrat beschrieben, das eine AlxGa1-xAsuSb1-u-Schicht als Ladungsträger-Versorgungsschicht benutzt.
  • Entsprechend ist es eine allgemeine Aufgabe der vorliegenden Erfindung. eine neue und nützliche Halbleitervorrichtung und deren Herstellungsverfahren vorzusehen. wobei die zuvor beschriebenen Probleme beseitigt werden.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung wie sie in Anspruch 1 angegeben ist, vorzusehen, die ein InP-Substrat und eine eigenleitende InGaAs-Kanalschicht umfaßt, die auf dem InP Substrat ausgebildet und an dieses InP-Substrat gitterangepaßt ist, eine erste dotierte GaAsSb-Ladungsträger-Versorgungssch icht, die auf der eigenleitenden InGaAs-Kanalschicht ausgebildet und an das InP-Substrat gitterangepaßt ist; eine Ätz-Stopschicht, die auf der ersten dotierten GaAsSb-Ladungsträger-Versorgungsschicht ausgebildet ist; eine zweite dotierte GaAsSb-Ladungsträger-Versorgungsschicht, die auf der Ätz-Stopschicht ausgebildet ist; eine erste Gateelektrode, die auf der zweiten GaAsSb- Ladungsträger-Versorgungsschicht ausgebildet ist; und eine erste Sourceelektrode und eine erste Drainelektrode, die jeweils auf der zweiten dotierten GaAsSb-Ladungsträger- Versorgungssch icht ausgebildet sind und an beiden Seiten der ersten Gateelektrode angeordnet sind, eine zweite Gateelektrode, die auf der Ätz-Stopschicht ausgebildet ist. eine zweite Sourceelektrode und eine zweite Drainelektrode, die jeweils auf der dotierten GaAsSb- Ladungsträger-Versorgungsschicht ausgebildet und an beiden Seiten der zweiten Gateelektrode angeordnet sind.
  • Gemäß der Halbleitervorrichtung der vorliegenden Erfindung ist es möglich, sehr leicht eine Hochgeschwindigkeits-Halbleitervorrichtung mit zufriedenstellender Charakteristik zu realsieren. Des weiteren ist es möglich, A nreieherungs-Werarmungs-Hochgeschwind igkeits-Halbleitervorrichtungen zu realisieren.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung einer Halbleitervorrichtung vorzusehen, mit den Schritten:
  • Vorbereiten eines geschichteten Aufbaus mit einem InP-Substrat, einer eigenleitenden Kanalschicht, die auf dem InP-Substrat ausgebildet ist, einer ersten dotierten GaAsSb- Ladungsträger-Versorgungsschicht, die auf der eigenleitenden Kanalschicht ausgebildet ist, einer Atz-Stopsch icht, die auf der ersten dotierten GaAsSb-Ladungsträger-Versorgungssch icht ausgebildet ist, und einer zweiten dotierten GaAsSb-Ladungsträger-Versorgungsschicht, die auf der Ätz-Stopschicht ausgebildet ist; Ausbilden eines Trenngebiets das sich von einer Oberfläche der zweiten dotierten GaAsSb-Ladungsträger-Versorgungsschicht zu der eigenleitenden Kanalschicht erstreckt, wobei das Trenngebiet die Halbleitereinrichtung in ein erstes und ein zweites Gebiet abtrennt; Ausbilden einer ersten und einer zweiten Sourceelektrode, einer ersten und einer zweiten Drainelektrode und einer ersten Gateelektrode auf der zweiten dotierten GaAsSb-Ladungsträger-Versorgungsschicht, wobei die erste Sourceelektrode, die erste Drainelektrode und die erste Gateelektrode im ersten Gebiet ausgebildet sind; Selektives Ätzen der zweiten dotierte GaAsSb-Ladungsträger-Versorgungssch icht, um eine Öffnung auszubilden, die sieh von der Oberfläche der zweiten dotierten GaAsSb-Ladungsträger- Versorgungsschicht zu der Oberfläche der Ätz-Stopschicht erstreckt. wobei die Ätz-Stopschicht eine Ätzrate aufweist, die im Vergleich zu der Rate der zweiten dotierten GaAsSb-Ladungsträger-Versorgungsschicht klein ist; und Ausbilden einer zweiten Gateelektrode auf der Ätz-Stopschicht innerhalb der Öffnung, wobei die zweite Sourceelektrode, die zweite Drainelektrode und die zweite Gateelektrode im zweiten Gebiet ausgebildet sind.
  • Entsprechend dem Verfahren der vorliegenden Erfindung ist es möglich, Anreicherungs/Verarmungs-Hochgeschwindigkeits-Halbleitervorrichtungen zu reali.sieren.
  • Andere Aufgaben und weitere Merkmale der vorliegenden Erfindung werden anhand der detaillierten Beschreibung im Zusammenbang mit den begleitenden Zeichnungen deutlich.
  • Fig. 1 zeigt ein Energieband von AlInAs:
  • Fig. 2 zeigt einen Energiebandaufbau eines AlInAs/InGaAs-Heteroübergangs;
  • Fig. 3 und 4 sind Querschnitte eines wesentlichen Teils einer Halbleitervorrichtung gemäß der vorliegenden Erfindung zur Erläuterung der Funktionsweise der vorliegenden Erfindung;
  • Fig. 5 ist ein Querschnitt, der einen wesentlichen Teil eines Ausführungsbeispiels der erfindungsgemäßen Halble itervorrichtung zeigt;
  • Fig. 6 bis 13 und 15 sind Querschnitte zur Erläuterung eines Ausführungsbeispiels eines Verfahrens zur Herstellung der Halbleitervorrichtung gemäß der vorliegenden Erfindung;
  • Fig. 14 ist ein Diagramm zur Erläuterung der Ätzraten von GaAsSb und AlInAs in einem CCl&sub2;F&sub2;- und He-Plasma;
  • Fig. 16 zeigt ein Energieband des GaAsSb zur Erläuterung der Wirkungen der vorliegenden Erfindung; und
  • Fig. 17 zeigt einen Energieaufbau eines GaAsSb/InGaAs-Heteroübergangs zur Erläuterung der Wirkungen der vorliegenden Erfindung.
  • Zunächst wird eine Beschreibung des Funktionsprinzips einer erfindungsgemäßen Halbleitervorrichtung gegeben, in dem auf die Fig. 3 und 4 Bezug genommen wird. Fig. 3 zeigt einen Halbleiter-Schichtaufbau, der zur Ausbildung eines normalen HEMT geeignet ist. fig. 4 zeigt einen Halbleiter-Schichtaufbau, der zur Ausbildung eines Anreicherungs-/Verarmungs-HEMT geeignet ist.
  • Der in Fig. 3 gezeigte Halbleiter-Schichtaufbau umfaßt ein halbisolierendes InP-Substrat 1, eine eigenleitende InGaAs-Kanalschicht 2 und eine n-Typ GaAsSb-Ladungsträger-Versorgungsschicht. Andererseits umfaßt der in Fig. 4 gezeigte Halbleiter-Schichtaufbau das halbisolierende InP-Substrat 1, die eigenleitende InGaAs-Kanalschicht 2, eine n-Typ GaAsSb- Ladungsträger-Versorgungsschicht 3', eine n-Typ AlInAs-Ätz-Stopschicht 4 und eine n-Typ GaAsSb-Ladungsträger-Versorgungsschicht 5. Beispielsweise kann die InP oder InGaAs anstelle von AlInAs als Ätz-Stopschicht 4 eingesetzt werden. Die Ätz-Stopschicht 4 ermöglicht ein selektives Trockenätzen, bei dem ein Gasgemisch aus CCl&sub2;F&sub2; und He als Ätzgas benutzt wird.
  • Beispielsweise sind die in Fig. 3 und 4 gezeigten Schichtaufbauten wie folgt ausgebildet. Die Kanalschicht 2 besitzt eine Dicke von 6000 Å (10 Å = 1 nm). Die Ladungsträger- Versorgungsschicht 3 besitzt eine Dicke von 300 Å und eine Störstoffdichte von 1,5 x 10¹&sup8;cm&supmin;³. Die Ladungsträger-Versorgungsschicht 3 hat eine Dicke von 200 Å und eine Störstoffdichte von 1,5 x 10¹&sup8; cm&supmin;³. Die Ätz-Stopschicht 4 hat eine Dicke von 20 Å und eine Störstoffdichte von 1,5 x 10¹&sup8; cm&supmin;³. Die ladungsträger-Versorgungsschicht 5 besitzt eine Dikke von 100 Ä und eine Störstoffdichte von 1.5 x 10¹&sup8; cm&supmin;³. Entsprechend den in den Fig. 2 und 4 gezeigten Halbleiter-Schichtaufbauten, macht das In-GaAs, welches für die Kanalschicht 2 benutzt wird, eine Gitteranpassung mit InP, das als Substrat 1 benutzt wird, und GaAsSb, das für die Ladungsträger-Versorgungsschichten 3, 3' und 5 benutzt wird, macht eine Gitteranpassung mit InP, das als Substrat 1 verwendet wird. Des weiteren macht InP, AlInAs oder InGaAs, die für die Ätz-Stopschicht 4 verwendet werden, eine Gitteranpassung mit InP, das für das Substrat 1 benutzt wird. Im besten Ausführungsmodus der vorliegenden Erfindung wird die Ätz-Stopschicht 4 aus InP hergestellt.
  • Demgemäß ist es möglich, eine Halbleitervorrichtung leicht zu realisieren, die eine zufriedenstellende Charakteristik aufweist, indem als Kanalschicht 2 InGaAs benutzt wird, das eine Gitteranpassung mit dem InP-Substrat 1 macht. Indem die Ätz-Stopschicht 4, die aus InP, In-GaAs oder AllnAs hergestellt und an das InP-Substrat 1-Gitter angepaßt ist, mit der GaAsSb-Ladungsträger-Versorgungsschieht 3 oder 3 kombiniert wird, ist es sehr leicht möglich, eine Anreicherungs-/Verarmungs-Halbleitervorrichtung zu erzeugen.
  • Falls keine Gitteranpassung benötigt wird, ist es möglich, für die Ätz-Stopschicht 4 AlIn-GaAs, AlGaAs, InGaP und ähnliches zu benutzten. In diesem Fall kann die Dicke der Atz-Stopschicht 4 beispielsweise 20 Ä betragen.
  • Fig. 5 zeigt einen wesentlichen Teil eines Ausführungsbeispiels der erfindungsgemäßen Halbleitervorrichtung. In diesem Ausführungsbeispiel wird die vorliegende Erfindung auf einen Anreicherungs-/Verarmungs-HEMT angewendet. In Fig. 5 werden jene Teile, die im wesentlichen jenen in Fig. 3 und 4 entsprechen, mit den gleichen Bezugszeichen bezeichnet, weshalb auf eine Beschreibung dieser Teile verzichtet wird.
  • Der in Fig. 5 gezeigte HEMT umfaßt ein Trenngebiet 6, eine Source-Elektrode 7 eines Verarmungs-Transitorbereiehs, eine Drain- Elektrode 8 des Verarmungs-Transistorbereichs, eine Gate-Elektrode 9 des Verarmungs-Transistorbereichs, eine Source-Elektrode 10 eines Anreicherungs-Transistorbereichs, eine Drain-Elektrode 11 des Anreicherungs- Transistorbereichs und ei ne Gate-Elektrode 12 des Anreicherungs-Transistorbereichs. Der Verarmungs-Transistorbereich wird mit D und der Anreicherungs-Transistorbereich mit E gekennzeichnet.
  • Nun fölgt eine Beschreibung eines Ausführungsbeispiels eines Verfahrens zur Herstellung der erfindungsgemäßen Halbleitervorrichtung, wobei auf die Fig. 6 bis 13 und 15 Bezug genommen wird. In diesem Ausführungsbeispiel wird zur Vereinfachung angenommen, daß der in Fig. 5 gezeigte HEMT hergestellt wird. In den Fig. 6 bis 13 und 15 sind jene Teile, die mit jenen in Fig. 5 übereinstimmen, mit den gleichen Bezugszeichen bezeichnet.
  • In Fig. 6 werden chemische Dampfabscheidungs(MOCVD)-Techniken von organischem Metall nacheinander benutzt für die eigenleitende InGaAS-Kanalschicht 2, die n-Typ GaAsSb- Ladungsträger-Versorgungsschicht 3', die n-Typ AlInAs-Ätz-Stopschicht 4 und die n-Typ GaAsSb-Ladungsträger-Versorgungsschicht 5 auf dem halbisolierenden InP-Substrat I.
  • Zur Ausbildung der Kanalschicht 2 werden verwendet: Trimethyl-Gallium (TMG: (CH&sub3;)&sub3;Ga), Trimethyl-Indium (TMI: (CH&sub3;)&sub3;In) und Arsenwasserstoff (AsH&sub3;).
  • TMG, AsH&sub3; und Trimethyl-Antimon (TMSb: (CH&sub3;)&sub3;Sb) werden benutzt und Monosilan (SiH&sub4;) wird als Dotierstoff benutzt wenn die Ladungsträger-Versorgungsschichten 3' und 5 ausgebildet werden.
  • Trimethyl-Aluminium (TMA: (CH&sub3;)&sub3;Al), TMI und AsH&sub3; werden benutzt und SiH&sub4; wird als Dotierstoff benutzt wenn die Ätz-Stopschicht 4 ausgebildet wird.
  • Um das Trenngebiet 6 auszubilden, wird zum selektiven Implantieren von Sauerstoff-Ionen die Ionenimplantationstechnik eingesetzt.
  • Eine Photoresist-Schicht 13 mit Öffnungen 13a wird auf der Ladungsträger- Versorgungsschicht 5 ausgebildet, indem das Resist-Verfahren der bekaiinten photolithographischen Technik benutzt wird. Die Öffnungen 13a werden in Bereichen ausgebildet, an denen die Source-Elektroden und die Drain-Elektroden in einer späteren Stufe ausgebildet werden.
  • Dann wird in Fig. 7 eine Vakuum-Abscheidungstechnik benutzt um nacheinander eine AuGe-Schicht mit einer Dicke von 500 Å und eine Au-Schicht mit einer Dicke von 3000 Å beispielsweise auszubilden.
  • In Fig. 8 wird die Photoresist-Schicht 13 entfernt, indem beispielsweise der in Fig. 7 gezeigte Aufbau in Aceton umgewandelt wird. Dadurch werden die AuGe-Schicht und die Au-Schicht durch das sogenannte Lift-Off mit einem Muster versehen, wodurch die Source-Elektrode 7, die Drain-Elektrode 8, die Source-Elektrode 10 und die Drain-Elektrode 11 ausgebildet werden.
  • Ein Legierungs-Wärmeprozess wird in einer Stickstoffatmosphäre bei einer Temperatur von etwa 450º für 5 Minuten beispielsweise ausgeführt.
  • In Fig. 9 wird eine Photoresist-Sehicht 14 mit einer Öffnung 14A auf der Ladungsträger-Versorgungsschicht 5 ausgebildet, indem der Resist-Prozess der bekannten photolithographischen Technik benutzt wird. Die Öffnung 14A wir in einem Bereich ausgebildet, an dem die Gate-Elektrode in einer späteren Stufe ausgebildet wird.
  • Anschließend wird in Fig. 10 eine Vakuumabscheidungstechnik eingesetzt um eine Al- Schicht mit einer Dicke von beispielsweise 3000 Å auszubilden.
  • In Fig. 11 wird die Photoresist-Schicht 14 entfernt, indem beispielsweise der in Fig. 10 gezeigte Aufbau in Aceton umgewandelt wird. Dadurch wird die Al-Schicht durch das sogenannten Lift-Off mit einem Muster versehen, wodurch die Gate-Elektrode 9 des Verarmungs- HEMT ausgebildet wird.
  • In Fig. 12 wird eine Photoresist-Schicht 15 mit einer Öffnung 15A auf der Ladungsträger- Versorgungsschicht 5 ausgebildet, indem der Resist-Prozess der bekannten photolithographischen Technik benutzt wird. Die Öffnung 15A wird in einem Bereich ausgebildet, an dem die Gate-Elektrode in einer späteren Stufe ausgebildet wird.
  • In Fig. 13 wird anschließend ein Plasma-Ätzen, das ein Gasgemisch von CCl&sub2;F&sub2; und He als Atzgas benutzt, zum selektiven Ätzen der n-Typ GaAsSb-Ladungsträger-Versorgungsschicht 5 ausgeführt, so daß eine Öffnung 5a ausgebildet wird. Diese Öffnung 5a wird von der Oberfläche der n-Typ GaAsSb-ladungsträger-Versorgungsschicht 5 ausgebildet und erreicht die Oberfläche der n-Typ AlInAs-Ätz-Stopschicht 4. In diesem Fall wird das Ätzen durch das CCl&sub2;F&sub2;- und He-Plasma für etwa 5 Sekunden ausgeführt.
  • Fig. 14 zeigt die Ätz-Raten von GaAsSb und AllnAs, falls das CCl&sub2;F&sub2; und He-Plasma zum Ätzen eingesetzt wird. Die Ordinate bezeichnet die Zeit in Minuten und die Abszisse bezeichnet die Ätz-Tiefe in Å. Wie aus der Fig. 14 ersichtlich, beträgt die Ätzrate von GaAsSb 3000 Å/min, während die Ätzrate von AlInAs nur 20 Å/min beträgt und ist deshalb im Vergleich zu der Ätz-Rate von GaAsSb sehr klein.
  • In Fig. 15 wird anschließend eine Vakuumabscheidungstechnik zur Ausbildung einer Al- Schicht mit einer Dicke von beispielsweise 3000 Å benutzt.
  • Anschließend wird die Photoresist-Schicht 15 entfernt, indem der in Fig. 15 gezeigte Aufbau in Aceton eingetaucht wird. Dadurch wird die Al-Schicht durch das sogenannte Lift-Off mit einem Muster versehen, wodurch die Gate-Elektrode 12 des Anreicherungs-HEMT ausgebildet wird. Am Ende wird der in Fig. 5 gezeigt HEMT hergestellt.
  • Fig. 16 zeigt ein Energieband von GaAsSb. Daraus ist ersichtlich, daß das Γ-Energieband deutlich tiefer liegt als das L-Band, wodurch keine Einfangstelle durch das DX-Zentrum erzeugt wird.
  • Fig. 17 zeigt einen Energieband-Aufbau des GaAsSb/-InGaAs-Heteroübergangs, falls die Ladungsträger-Versorgungsschicht aus GaAsSb hergestellt ist. Die Potentialdifferenz zwischen den Leitungsbändern der GaAsSb-Sehieht und der InGaAs-Schicht beträgt 0,47 eV. Die Potentialdifferenz zwischen den Leitungsbändern der InP-Ätz-Stopsehicht und des Gates beträgt 0,6 eV und der Offset 0,22 eV. Somit ergibt sich eine Potentialdifferenz von 0,82 eV insgesamt. Deshalb muß die Dicke der GaAsSb-Ladungsträger-Versorgungsschicht mit einer Störstoffdichte von 1,5 x 10¹&sup8; cm&supmin;³ nicht extrem dünn gemacht werden, sondern kann beispielsweise in einem Bereich von 200 bis 300 Å liegen. Des weiteren gibt es keinen Grund, die Störstoffdichte auf einen kleineren Wert einzustellen. Daraus ergibt sich, daß der HEMT, der erfindungsgemäß hergestellt wird, durch den Kurzkanal-Effekt unbeeinflußt bleibt.

Claims (18)

1. Halbleitereinriehtung umfassend:
ein InP-Substrat (1) und eine eigenleitende InGaAs-Kanalschicht (2), die auf dem InP Substrat ausgebildet und an dieses InP-Substrat gitterangepaßt ist, eine erste dotierte GaAsSb-Ladungsträger-Versorgungsschieht (3, 3'), die auf der eigenleitenden InGaAs-Kanalschicht (2) ausgebildet und an das InP-Substrat (1) gitterangepaßt ist; eine Ätz-Stopschicht (4), die auf der ersten dotierten GaAsSb-Ladungsträger-Versorgungsschicht ausgebildet ist; eine zweite dotierte GaAsSb-Ladungsträger-Versorgungsschicht (5), die auf der Ätz-Stopschicht ausgebildet ist; zumindest eine erste Gateelektrode (9), die auf der zweiten GaAsSb-Ladungsträger-Versorgungsschicht ausgebildet ist; und eine erste Sourceelektrode (7) und eine erste Drainelektrode (8), die jeweils auf der zweiten dotierten GaAsSb-Ladungsträger-Versorgungsschicht ausgebildet sind und an beiden Seiten der ersten Gateelektrode angeordnet sind, wobei die Halbleitereirrichtung desweiteren umfaßt:
eine zweite Gateelektrode (12), die auf der Ätz-Stopschicht (4) ausgebildet ist, eine zweite Sourceelektrode (10) und eine zweite Drainelektrode (11), die jeweils auf der zweiten dotierten GaAsSb-Ladungsträger-Versorgungssch icht (5) ausgebildet und an beiden Seiten der zweiten Gateelektrode angeordnet sind, und ein Trenngebiet (6), das ein erstes und ein zweites Gebiet abtrennt, wobei das erste Gebiet einen Verarmungs-Transistor mit hoher Elektronenbeweglichkeit aufweist, der die erste Gateelektrode (9), die erste Sourceelektrode (7) und die erste Drainelektrode (8) umfaßt, und wobei das zweite Gebiet einen Anreicherungs-Transistor mit hoher Elektronenbeweglichkeit aufweist, der die zweite Gateelektrode (12), die zweite Sourceelektrode (10) und die zweite Drainelektrode (11) umfaßt.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste und die zweite dotierte GaAsSb-Ladungsträger-Versorgungsschicht (3, 3', 5) aus einem n-Typ GaAsSb hergestellt sind, und daß die Ätz-Stopschicht (4) aus einem n-Typ Material hergestellt ist.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ätz-Stopschicht (4) eine Dicke von etwa 2nm (20 Å) und eine Störstoffdiehte von etwa 1,5*10¹&sup8; cm&supmin;³ besitzt.
4. Halbleitereinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Ätz-Stopschicht (4) aus einem Material so hergestellt ist, daß die Ätz-Stopschicht an das InP-Substrat (1) gitterangepaßt ist.
5. Halbleitereinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Ätz-Stopschicht (4) aus einem Material hergestellt ist, das aus der Gruppe mit AlInAs, InP und InGaAs ausgewählt ist.
6. Halbleitereinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Ätz-Stopsehicht (4) aus einem Material so hergestellt ist, daß die Ätz-Stopschicht nicht an das InP-Substrat (1) gitterangepaßt ist.
7. Halbleitereinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Ätz-Stopschicht (4) aus einem Material hergestellt ist, das aus der Gruppe mit AlInGaAs, AlGaAs und InGaP ausgewählt ist.
8. Halbleitereinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die erste und die zweite dotierte GaAsSb-Ladungsträger-Versorgungsschicht (3, 3', 5) jeweils eine Dicke im Bereich von etwa 20 bis 30nm (200 bis 300 Å) und eine Störstoffdichte von etwa 1,5*10¹&sup8; cm&supmin;³ besitzen.
9. Verfahren zur Herstellung einer Halbleitereinrichtung mit den Schritten:
Vorbereiten eines geschichteten Aufbaus mit einem InP-Substrat (1), einer eigenleitenden Kanalschicht (2), die auf dem InP-Substrat ausgebildet ist, einer ersten dotierten GaAsSb-Ladungsträger-Versorgungsschicht (3, 3'), die auf der eigenleitenden Kanalschicht ausgebildet ist, einer Ätz-Stopschicht (4), die auf der ersten dotierten GaAssb-Ladungsträger-Versorgungsschicht ausgebildet ist, und einer zweiten dotierten GaAsSb-Ladungsträger-Versorgungssehicht (5), die auf der Ätz-Stopschicht ausgebildet ist;
Ausbilden eines Trenngebiets (6), das sich von einer Oberfläche der zweiten dotierten GaAsSb-Ladungsträger-Versorgungssch icht zu der eigenleitenden Kanalschicht erstreckt, wobei das Trenngebiet die Halbleitereinrichtung in ein erstes und ein zweites Gebiet abtrennt;
Ausbilden einer ersten und einer zweiten Sourceelektrode (7, 10), einer ersten und einer zweiten Drainelektrode (8, 11) und einer ersten Gateelektrode (9) auf der zweiten dotierten GaAsSb-Ladungsträger-Versorgungsschicht, wobei die erste Sourceelektrode, die erste Drainelektrode und die erste Gateelektrode im ersten Gebiet ausgebildet sind;
Selektives Ätzen der zweiten dotierte GaAsSb-Ladungsträger-Versorgungsschicht, um eine Öffnung (5A) auszubilden, die sich von der Oberfläche der zweiten dotierten GaAsSb-Ladungsträger-Versorgungsschicht zu der Oberfläche der Ätz-Stopschicht erstreckt, wobei die Ätz-Stopschicht eine Ätzrate aufweist, die im Vergleich zu der Rate der zweiten dotierten GaAsSb-Ladungsträger-Versorgungsschicht klein ist; und
Ausbilden einer zweiten Gateelektrode (12) auf der Ätz-Stopschicht innerhalb der Öffnung, wobei die zweite Sourceelektrode, die zweite Drainelektrode und die zweite Gateelektrode im zweiten Gebiet ausgebildet sind.
10. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 9, dadurch gekennzeichnet, daß beim Vorbereiten des geschichteten Aufbaus die eigenleitende Kanalschicht (2) aus eigenleitendem InGaAs ausgebildet wird.
11. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß beim Vorbereiten des geschichteten Aufbaus die eigenleitende Kanalschicht (2), die an das InP-Substrat (1) gitterangepaßt ist, und die Ätz-Stopschicht (4), die an das InP-Substrat gitterangepaßt ist, ausgebildet werden.
12. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 11, dadurch gekennzeichnet, daß beim Vorbereiten des geschichteten Aufbaus die Ätz-Stopschicht (4) aus einem Material ausgebildet wird, das aus der Gruppe mit dotiertem AlInAs, dotiertem InP und dotiertem InGaAs ausgewählt wird.
13. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß beim Vorbereiten des geschichteten Aufbaus die eigenleitende Kanalschicht (2), die an das InP-Substrat (1) gitterangepaßt ist, und die Ätz-Stopschieht (4), die nicht an das InP-Substrat gitterangepaßt ist, ausgebildet werden.
14. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 13, dadurch gekennzeichnet, daß beim Vorbereiten des geschichteten Aufbaus die Ätz-Stopschicht (4) aus einem Material ausgebildet wird, das aus einer Gruppe mit dotiertem AlInGaAs, dotiertem AlGaAs und dotiertem InGaP ausgewählt wird.
15. Verfahren zur Herstellung einer Halbleitereinrichtung nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, daß beim selektiven Ätzen der zweiten dotierten GaAsSb-Ladungsträger-Versorgungsschicht (5) ein Plasmaatzen verwendet wird, das eine Gasgemisch aus CCl&sub2;F&sub2; und He als Ätzgas benutzt.
16. Verfahren zur Herstellung einer Flalbleitereinrichtung nach einem der Ansprüche 9 bis 15, dadurch gekennzeichnet. daß beim Vorbereiten des geschichteten Aufbaus ein n-Typ GaAsSb für die erste und zweite dotierte GaAsSb-Ladungsträger-Versorgungsschicht (3, 3', 5) und ein n-Typ Material für die Ätz-Stopschicht (4) benutzt wird, wobei das erste Gebiet einen Verarmungs-Transistor mit hoher Elektronenbeweglichkeit und das zweite Gebiet einen Anreicherungs-Transistor mit hoher Elektronenbeweglichkeit bildet.
17. Verfahren zur Herstellung einer Halbleitereinrichtung nach einem der Ansprüche 9 bis 16, dadurch gekennzeichnet, daß beim Vorbereiten des geschichteten Aufbaus die erste und die zweite dotierte GaAsSb-ladungsträger-Versorgungssch icht (3, 3', 5) ausgebildet werden mit einer Dicke innerhalb eines Bereichs von etwa 20 bis 30nm (200 bis 300Å) mit einer Störstoffdichte von etwa 1,5*10¹&sup8; cm&supmin;³.
18. Verfahren zur Herstellung einer Halbleitereinrichwng nach einem der Ansprüche 9 bis 17, dadurch gekennzeichnet, daß beim Vorbereiten des geschichteten Aufbaus die Ätz-Stopschicht (4) ausgebildet wird mit einer Dicke von etwa 2nm (20Å) mit einer Störstoffdichte von etwa 1,5*10¹&sup8; cm&supmin;³.
DE69015687T 1989-05-10 1990-05-09 Heterostrukturbauelement und dessen Herstellungsverfahren. Expired - Fee Related DE69015687T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1115135A JP2873583B2 (ja) 1989-05-10 1989-05-10 高速半導体装置

Publications (2)

Publication Number Publication Date
DE69015687D1 DE69015687D1 (de) 1995-02-16
DE69015687T2 true DE69015687T2 (de) 1995-06-29

Family

ID=14655149

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69015687T Expired - Fee Related DE69015687T2 (de) 1989-05-10 1990-05-09 Heterostrukturbauelement und dessen Herstellungsverfahren.

Country Status (5)

Country Link
US (2) US5170230A (de)
EP (1) EP0397148B1 (de)
JP (1) JP2873583B2 (de)
KR (1) KR930011474B1 (de)
DE (1) DE69015687T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135939B2 (ja) * 1991-06-20 2001-02-19 富士通株式会社 Ｈｅｍｔ型半導体装置
US5275966A (en) * 1991-07-08 1994-01-04 The United States Of America As Represented By The Secretary Of The Navy Low temperature process for producing antimony-containing semiconductor materials
JP3086748B2 (ja) * 1991-07-26 2000-09-11 株式会社東芝 高電子移動度トランジスタ
FR2690277A1 (fr) * 1992-04-15 1993-10-22 Picogica Sa Circuit intégré à transistors complémentaires à effet de champ à hétérojonction.
DE4219523A1 (de) * 1992-06-15 1993-12-16 Daimler Benz Ag Monolithisch integrierter Millimeterwellenschaltkreis und Verfahren zu dessen Herstellung
US5254492A (en) * 1992-11-10 1993-10-19 Texas Instruments Incorporated Method of fabricating an integrated circuit for providing low-noise and high-power microwave operation
US5514605A (en) * 1994-08-24 1996-05-07 Nec Corporation Fabrication process for compound semiconductor device
US5548140A (en) * 1995-06-06 1996-08-20 Hughes Aircraft Company High-Speed, low-noise millimeterwave hemt and pseudomorphic hemt
EP1034569A2 (de) * 1997-11-26 2000-09-13 The Whitaker Corporation Inxga1-xp ätzstoppschicht für selektif geformten graben von epitaxialen feldeffekttransistoren basiert auf galliumarsenid und diesbezügliches herstellungsverfahren
US20060175631A1 (en) * 2005-02-04 2006-08-10 Raytheon Company Monolithic integrated circuit having enhanced breakdown voltage
US7626218B2 (en) * 2005-02-04 2009-12-01 Raytheon Company Monolithic integrated circuit having enhancement mode/depletion mode field effect transistors and RF/RF/microwave/milli-meter wave milli-meter wave field effect transistors
US20060223293A1 (en) * 2005-04-01 2006-10-05 Raytheon Company Semiconductor devices having improved field plates
JP4794655B2 (ja) * 2009-06-09 2011-10-19 シャープ株式会社 電界効果トランジスタ
JP2014053418A (ja) * 2012-09-06 2014-03-20 Fujitsu Ltd 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2492167A1 (fr) * 1980-10-14 1982-04-16 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
JPS59100576A (ja) * 1982-11-30 1984-06-09 Fujitsu Ltd 半導体装置
JPS59168677A (ja) * 1983-03-14 1984-09-22 Fujitsu Ltd 半導体装置及びその製造方法
JPS6037784A (ja) * 1983-08-10 1985-02-27 Matsushita Electric Ind Co Ltd 電界効果型トランジスタ
US4615102A (en) * 1984-05-01 1986-10-07 Fujitsu Limited Method of producing enhancement mode and depletion mode FETs
JPH07120790B2 (ja) * 1984-06-18 1995-12-20 株式会社日立製作所 半導体装置
US4764796A (en) * 1985-12-19 1988-08-16 Sumitomo Electric Industries, Ltd. Heterojunction field effect transistor with two-dimensional electron layer
FR2598256B1 (fr) * 1986-04-30 1988-07-08 Thomson Csf Procede de gravure seche selective de couches de materiaux semi-conducteurs iii-v, et transistor obtenu par ce procede.
JPH07120791B2 (ja) * 1986-07-10 1995-12-20 富士通株式会社 半導体装置
EP0264932A1 (de) * 1986-10-24 1988-04-27 Sumitomo Electric Industries Limited Feldeffekttransistor
JPS6441272A (en) * 1987-08-07 1989-02-13 Nec Corp Field effect transistor
JPH0272616A (ja) * 1988-09-07 1990-03-12 Fujitsu Ltd 分子線エピタキシャル成長法
JPH0297026A (ja) * 1988-10-03 1990-04-09 Fujitsu Ltd ヘテロバイポーラトランジスタ
JP2630445B2 (ja) * 1988-10-08 1997-07-16 富士通株式会社 半導体装置
US4954457A (en) * 1988-10-31 1990-09-04 International Business Machines Corporation Method of making heterojunction bipolar transistors
DE69030129T2 (de) * 1989-04-12 1997-10-09 Sumitomo Electric Industries Herstellungsverfahren einer integrierten Halbleiterschaltung

Also Published As

Publication number Publication date
KR900019172A (ko) 1990-12-24
EP0397148A3 (de) 1991-05-15
DE69015687D1 (de) 1995-02-16
KR930011474B1 (ko) 1993-12-08
EP0397148A2 (de) 1990-11-14
US5170230A (en) 1992-12-08
JPH02295136A (ja) 1990-12-06
JP2873583B2 (ja) 1999-03-24
US5104825A (en) 1992-04-14
EP0397148B1 (de) 1995-01-04

Similar Documents

Publication Publication Date Title
DE69232344T2 (de) Halbleiterbauelement des Typs HEMT
DE69120116T2 (de) Heterostruktur-Halbleiteranordnung
DE3881922T2 (de) Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten.
DE102008013755B4 (de) Gruppe-III-Nitrid-HEMT mit Deckschichten beinhaltend Aluminiumnitrid und Verfahren zu deren Herstellung
DE3783635T2 (de) Herstellung von isolierendem gallium-arsenid-gate-fet mit selbstjustierten source/drain und submikron-kanalzone.
DE3787517T2 (de) Halbleiteranordnung mit konstantem Strom.
DE69226220T2 (de) Transistor mit hoher Elektronenbeweglichkeit und Verfahren zu seiner Herstellung
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE69223706T2 (de) Feldeffekttransistor
DE69015687T2 (de) Heterostrukturbauelement und dessen Herstellungsverfahren.
DE69326262T2 (de) Verbindungshalbleiterbauelemente
DE69111169T2 (de) Heteroübergangsfeldeffekttransistor mit einer atomaren Schicht im Kanalbereich.
DE10011054A1 (de) p-Kanal-Si/SiGe-Hochgeschwindigkeitshetero- struktur für Feldeffektbauelement
DE69324630T2 (de) Dotierungsverfahren, Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112018003057T5 (de) Gan-transistor im anreicherungsmodus mit selektiven und nicht selektiven ätzschichten für verbesserte gleichförmigkeit der gan-spacerdicke
EP0450274A1 (de) Halbleiteranordnung mit durch Feldeffekt steuerbarer Raumladungszone und Verfahren zu deren Herstellung
DE69622782T2 (de) Verbindungshalbleiteranordnung mit vermindertem Widerstand
DE19621431A1 (de) Halbleiterbauelement mit einer abgestuften Pufferschicht mit Supergitterstruktur und Verfahren zu seiner Herstellung
DE68928286T2 (de) Verfahren zur Bildung einer Schicht aus P-Typ-Germanium auf einem Körper aus Gallium-Arsenid
DE3751892T2 (de) Halbleiteranordnung mit zwei Verbindungshalbleitern und Verfahren zu ihrer Herstellung
DE69211234T2 (de) Feldeffekt-Transistor mit dünnen Barrierenschichten und einer dünnen, dotierten Schicht
DE69216163T2 (de) Halbleiterbauelement mit einem Hetero-Übergang für Ladungsträgertransport mit verbesserter Beweglichkeit
DE69223376T2 (de) Verbindungshalbleiterbauelement und Verfahren zu seiner Herstellung
DE3855924T2 (de) Planare Avalanche-Photodiode mit Heterostruktur
DE69121442T2 (de) Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee