DE68928576T2 - Digitalverstärker und diesen enthaltende integrierte Schaltung - Google Patents

Description

• Die Erfindung betrifft Binärverstärker und integrierte Schaltungen, die sie umfassen. Sie betrifft genauer Binärverstärker, die in ein Halbleitermaterial integriert sind und im wesentlichen aus wenigstens einem Feldeffekttransistor bestehen, der Bipolartransistoren zugeordnet ist. Sie ist insbesondere für integrierte Schaltungen geeignet, die Feldeffekttransistoren komplementärer Typen umfassen, wie integrierte BiCMOS-Schaltungen, in denen die Feldeffekttransistoren vom CMOS-Typ sind (Complementary Metal Oxide Semiconductor). Die Erfindung ist insbesondere auf Übertragungsbinärverstärker in Informationsverarbeitungssystemen wie Schnittstellenverstärkern (Pufferverstärker) anzuwenden, die mit den Ausgangsanschlüssen einer integrierten Schaltung verbunden sind, um ein Binärsignal zu einer Ladeschaltung zu übertragen. Die Ladeschaltung kann beispielsweise ein Bus oder eine Verbindung mit einem integrierten Speicher sein. Bei Anwendungen, bei denen mehrere Binärverstärker mit einem Bus verbunden sind, weist man jedem von ihnen einen dritten Logikzustand, sozusagen mit hoher Impedanz zu, der durch ein Validierungssignal gesteuert wird. In diesem Zustand gewährleistet der Binärverstärker eine elektrische Isolierung gegen den Bus, so daß die von einem anderen Verstärker auf dem Bus ausgesendeten Signale nicht gestört werden. Die Erfindung betrifft auch diese Verstärker.
• Integrierte Binärverstäker, die aus einem Feldeffekttransistor als Eingangselement und einem Bipolartransistor als Ausgangselement bestehen, besitzen den Nachteil, daß sie betriebsmäßig abbauen, wenn die Kapazität der Ladeschaltung einen relativ niedrigen Wert, z.B. 10 pF übersteigt. Eine Lösung besteht darin, einem Feldeffekttransistor zwei Transistoren in Kaskadenschaltung zuzuordnen (Darlington-Schaltung). Zur Optimierung der Fortpflanzungszeit des Signals in dem Verstärker werden die elektrischen Ladungen beseitigt, die sich an den Basen der Bipolartransistoren angesammelt haben. Diese Beseitigung findet während der Sperrperiode der Bipolartransistoren mit Hilfe von Entladungselementen statt, die die jeweiligen Basen der Transistoren mit einem Versorgungspotential, gewöhnlich Masse verbinden. Jedes Entladungselement ist der Widerstand, der während des Betriebs zur Vorspannung der Bipolartransistoren dient, oder ein Feldeffekttransistor in einem Verstärker, der keinen Widerstand verwendet. Ein solcher Verstärker hat den Vorteil, daß er starke Kapazitäten seiner Ladeschaltung aushält, z.B. bis zu 200 pF, und keine Transistoren mit normalen Abmessungen erforderlich sind.
• Die gleichen Vorteile werden allgemeiner erhalten, wenn die gleiche Lösung auf herkömmliche Binärverstärker angewendet wird, die aus wenigstens zwei Feldeffekttransistoren bestehen, die jeweils einem Bipolartransistor zugeordnet sind. Der einfachste Verstärker umfaßt zwei Feldeffekttransistoren komplementärer Typen, die das gleiche Eingangssignal empfangen. Der Feldeffekttransistor zur Verstärkung des hohen Pegels ist zwei Bipolartransistoren zugeordnet. Der Feldeffekttransistor zur verstärkung des niedrigen Pegels ist einem einzigen Bipolartransistor zugeordnet. In dem Verstärker ist die Basis jedes Bipolartransistors mit einem Kapazitätsentladungselement versehen, das ein Widerstand oder ein Feldeffekttransistor sein kann. Ein solcher Verstärker ist in der Patentschrift US 4 638 186 beschrieben.
• Allerdings besitzt eine Kaskadenschaltung von Bipolartransistoren den Nachteil, daß die Auswanderung des Ausgangssignals verringert wird. Dieser Nachteil wird deutlich, wenn beispielsweise ein Verstärker verwendet wird, der aus einem Paar von CMOS- Transistoren besteht, die jeweils zwei Bipolartransistoren in Kaskadenschaltung zugeordnet sind. Bekanntlich kann die Basis- Emitter-Übergangsspannung (Vbe) eines Bipolartransistors 0,8 Volt erreichen. Sind die Versorgungspotentiale die Masse und + 5 Volt, dann schwankt das Ausgangssignal folglich etwa zwischen 1,6 Volt und 3,4 Volt. Mit anderen Worten, die Amplitude des Ausgangssignals beträgt lediglich etwa 2,6 Volt, also etwa die Hälfte der Versorgungsspannung (5 Volt). Die erste Konsequenz einer derart abgeschwächten Amplitude liegt darin, daß das Ausgangssignal sehr rauschempfindlich ist. Ein parasitäres Signal kann den Betrieb des von dem Verstärker gesteuerten Bauelements stören. Als zweite Konsequenz kann das Ausgangssignal nicht mehr mit einer Ladeschaltung kompatibel sein, die eine integrierte Schaltung, z.B. einen integrierten Speicher aufweist, der in TTL-Technologie (Transistor-Transistor-Logik) hergestellt ist. Diese Technologie erfordert Potentiale, die von einem zu abgeschwächten Ausgangssignal des Binärverstärkers nicht erreicht werden können. Die dritte Konsequenz liegt darin, daß eine hohe Versorgungsspannung benötigt wird. Diese Forderung steht der heutigen Tendenz entgegen, niedrigere Versorgungsspannungen wie z.B. 3 Volt zu verwenden. Es ist auch klar, daß als vierte Konsequenz unmöglich drei Binärtransistoren in Kaskadenschaltung verbunden werden können, um einen Verstärker mit einer stark kapazitiven Ladeschaltung, z.B. von mehr als 200 pF unterzubringen. Eine weitere, sehr wichtige Konsequenz ist mit der Tatsache verknüpft, daß sich der niedrige Pegel des Ausgangssignals von dem Bezugspotential, gewöhnlich der Masse, um die Übergangsspannung Vbe jedes Bipolartransistors unterscheidet, der zur Verstärkung des niedrigen Pegels verwendet wird. Die Spannung Vbe erzeugt bei zahlreichen Anwendungen einen parasitären Strom in der Ladeschaltung des Verstärkers. Ist die Ladeschaltung beispielsweise ein aus zahlreichen Zellen zusammengesetzter integrierter Speicher, dann durchquert ein Leckstrom die übertragungstransistoren jeder Zelle, so daß die gesamten Leckströme in diesen Zellen relativ hohe Potentialdifferenzen erzeugen, die den gewünschten Betrieb des Speichers stören können. Zur Begrenzung des niedrigen Pegels des Ausgangssignals lediglich auf Vbe der Masse geschieht die Verstärkung des niedrigen Pegels gewöhnlich durch einen einzigen Bipolartransistor, während die Verstärkung des hohen Pegels durch eine Darlington-Schaltung geschieht, wie dies in der obengenannten Patentschrift US 4 638 186 veranschaulicht ist. Dadurch werden also die gewünschten Leistungen des Verstärkers wesentlich begrenzt.
• In der Patentschrift US 4 476 403 weist die Ausgangsschaltung des Verstärkers auch einen Bipolartransistor zur Verstärkung des niedrigen Pegels sowie zur Verstärkung des hohen Pegels zwei Transistoren in Kaskadenschaltung auf, die eine Darlington-Schaltung bilden. Der Bipolartransistor für den niedrigen Pegel ist ein Schottky-Transistor, damit eine Spannung Vbe von etwa 0,3 Volt vorliegt. In der Darlington-Schaltung, die zur Verstärkung des hohen Pegels dient, wird die Spannung Vbe des ersten Transistors im wesentlichen durch eine Verbindung überbrückt, die die Basis des Ausgangsbipolartransistors an das hohe Versorgungspotential anlegt. Allerdings löst das Funktionsprinzip der überbrückungsverbindung, das in dieser Patentschrift beschrieben und veranschaulicht ist, nicht das Problem, das sich für die Verstärkung des niedrigen Pegels stellt und oben dargestellt wurde.
• Die Erfindung gibt eine einfache und wirksame Lösung, um dem durch die Verstärkung des niedrigen Pegels gestellten Problem zu genügen und gleichzeitig die Vorteile von Kaskadentransistoren in einem BiMOS- oder BiCMOS-Verstärker zu bewahren, um ein Ausgangssignal mit starker Auswanderung zu erhalten, und zwar im wesentlichen gleich der Versorgungsspannung. Die Erfindung gewährleistet Rausch-Unempfindlichkeit und Kompatibilität mit der TTL-Technologie und ermöglicht das Anlegen einer niedrigen Versorgungsspannung und die Erweiterung der Anzahl der Bipolartransistoren in Kaskadenschaltung zur Verstärkung des hohen und des niedrigen Pegels.
• Eine erste Version eines integrierten Binärverstärkers nch der Erfindung, die auf Fig. 1 bis 3 Bezug nimmt, sowie eine zweite Version, die sich auf Fig. 4 und 5 bezieht, sind durch die Ansprüche 1 bzw. 3 definiert.
• Daraus folgt, daß eine integrierte Schaltung nach der Erfindung dadurch gekennzeichnet ist, daß sie wenigstens einen Verstärker nach der obigen Definition aufweist.
• Die Merkmale und Vorteile der Erfindung ergeben sich deutlich aus der folgenden beispielhaften Beschreibung unter Bezug auf die beigefügten Zeichnungen; darin zeigen
• - Fig. 1 ein Schema der elektrischen Schaltung eines ersten Typs eines integrierten Binärverstärkers nach der Erfindung mit zwei Logikzuständen;
• - Fig. 2 ein Schema der elektrischen Schaltung einer Ausführungsvariante des in Fig. 1 dargestellten Verstärkers nach der Erfindung;
• - Fig. 3 ein Schema der elektrischen Schaltung eines zweiten Typs eines Verstärkers nach der Erfindung, der drei Logikzustände aufweist und auf der Grundlage des in Fig. 1 dargestellten Verstärkertyps hergestellt ist; und
• - Fig. 4 und 5 Schemata elektrischer Schaltungen von Ausführungsvarianten nach der Erfindung.
• Die veranschaulichten Beispiele von Verstärkern 10 nach der Erfindung betreffen die BiCMOS-Technologie. Die Verstärker 10 werden z.B. unter zwei Potentialen Ua (Masse) und Ub (+ 5 Volt) mit elektrischer Energie versorgt. Sie empfangen das Eingangssignal e und geben das Ausgangssignal s ab. Die NMOS-Transistoren sind mit N bezeichnet, die PMOS-Transistoren mit P und die Bipolartransistoren mit Q.
• Fig. 1 und 2 stellen die beiden Familien ein und desselben Typs eines Verstärkers 10 nach der Erfindung dar. In diesen Figuren empfangen die Verstärker 10 das Eingangssignal e an einem Eingangsanschluß 11 und geben ein Ausgangssignal s an einem Ausgangsanschluß 12 ab. Die Verstärker 10 von Fig. 1 und 2 besitzen zwei stabile Zustände und bilden Inverter, die auf der Basis eines Paares von CMOS-Transistoren Na und Pb gebildet sind. In den Verstärkern 10 sind zwei Abschnitte 10a, 10b definiert, die mit den CMOS-Transistoren Na bzw. Pb verbunden sind.
• Bei dem Verstärker 10 von Fig. 1 sind die Transistoren Na und Pb mit den ersten Transistoren Nla bzw. Nib in Reihe geschaltet, deren Source-Anschluß an Masse liegt. Mit anderen Worten, die Drain-Source-Pfade der Transistoren N1a und N1b sind wie bei den Transistoren Pb und N1b in Reihe geschaltet. Der Drain- Anschluß des Transistors Na ist mit dem Ausgangsanschluß 12 verbunden, und der Drain-Anschluß des Transistors Pb ist mit dem Versorgungspotential Ub verbunden. Die Gate-Anschlüsse der Transistoren Na, Pb und N1b sind mit dem Eingangsanschluß 11 verbunden, um das Eingangssignal e zu empfangen. Der Gate- Anschluß des Transistors N1a ist mit dem Source-Anschluß des Transistors Pb verbunden, der für das komplementäre Eingangssignal e* steht. Das Potential Ub wird an die Kollektoren einer Gruppe von zwei Bipolartransistoren Q1b und Q2b angelegt, die in Kaskadenschaltung liegen. Die Basis des Transistors Q1b ist mit dem Source-Anschluß des Transistors Pb und sein Emitter mit der Basis des Transistors Q2b verbunden. Der Ausgangsanschluß 12 ist mit dem Emitter des Transistors Q2b sowie mit den Kollektoren einer weiteren Gruppe von zwei Bipolartransistoren Q1a und Q2a verbunden, die in Kaskadenschaltung liegen. Die Basis des Transistors Q1a ist mit dem Source-Anschluß des Transistors Na verbunden, und sein Emitter ist mit der Basis des Transistors Q2a verbunden, dessen Emitter an Masse liegt. Mit anderen Worten, die Transistoren Q1a, Q2a bilden wie die Transistoren Q1b und Q2b eine Darlington-Schaltung. Die Basen der Transistoren Q2a und Q2b sind mit den Drain-Anschlüssen von zwei zweiten Transistoren N2a, N2b verbunden, deren Source-Anschlüsse mit Masse verbunden sind. Der Gate-Anschluß des Transistors N2b empfängt das Eingangssignal e, und der Gate-Anschluß des Transistors N2a empfängt das komplementäre Eingangssignal e*.
• Besitzt das Eingangssignal e im Betrieb den Logikpegel "0", dann ist der Transistor Na gesperrt und der Transistor Pb leitet. Die Transistoren Q1a und Q2a sind gesperrt, während die Transistoren Q1b und Q2b leiten. Die Transistoren N1a und N2a leiten und entladen die Basen der Transistoren Qla und Q2a, während die Transistoren N1b und N2b gesperrt sind. Das Ausgangssignal 5 am Anschluß 12 hat demnach den Logikpegel "1".
• Nimmt das Ausgangssignal e den Logikpegel "1" an, dann leiten die Transistoren Pb, Q1b, Q2b nicht mehr. Dagegen leiten die Transistoren N1b und N2b und geben demnach die Ladungen an Masse ab, die sich während des Betriebs an den Basen der Bipolartransistoren Q1b bzw. Q2b angesammelt haben. Im Abschnitt 10a werden die Transistoren Na, Q1a, Q2a leitend und die Transistoren N1a und N2a nichtleitend. Das Ausgangssignal 5 nimmt also den Logikpegel "0" an.
• Ein erster Vorteil des veranschaulichten Verstärkers 10 liegt darin, daß er trotz einer sehr hohen Kapazität (z.B. bis zu 200 pF) der Ladeschaltung korrekt arbeiten kann, die mit dem Ausgangsanschluß 12 verbunden ist. Der zweite Vorteil liegt in den Abmessungen der Transistoren des Verstärkers 10, die nicht vergrößert werden müssen, um den ersten Vorteil zu bieten. Allerdings sind der niedrige bzw. der hohe Pegel des Ausgangssignals, die den Logikzuständen "0" und "1" entsprechen, von den Potentialen Ua bzw. Ub um den Wert 2Vbe entfernt, worin Vbe die Basis-Emitter-Übergangsspannung eines Bipolartransistorrs bezeichnet, die 0,8 Volt erreichen kann.
• Die Erfindung besteht darin, in jedem Abschnitt 10a, 10b die Basis jedes Ausgangsbipolartransistors Q2a bzw. Q2b über den Drain-Source-Pfad eines dritten Feldeffekttransistors mit dem Versorgungspotential zu verbinden, durch dessen Typ und Steuerung der leitende Zustand gewährleistet ist, wenn die Bipolartransistoren der dem Ausgangstransistor zugeordneten Gruppe leitend sind. Bei dem veranschaulichten Beispiel sind zwei dritte Transistoren P3a, P3b hinzugefügt, deren Gate-Anschlüsse das komplementäre Eingangssignal e* bzw. das Eingangssignal e empfangen. Folglich trägt der leitende Zustand des Transistors P3a bei leitenden Transistoren Qla und Q2a (e = "1") dazu bei, ein ausreichenden Basisstrom in den Transistor Q2a zu injizieren, um den niedrigen Pegel des Ausgangssignals 5 sehr nahe bei 0 Volt zu halten. Wenn die Transistoren Q1b und Q2b andererseits leiten (e = "0"), dann steigt durch den leitenden Zustand des Transistors P3b rasch das Potential der Basis des Transistors Q2b an, um das Potential Ub zu erreichen, so daß der Anschluß 12 auf dem Potential Ub - Vbe (des Transistors Q2b) liegt. Folglich weist das Ausgangssignal 5 des Verstärkers 10 nach der Erfindung einen niedrigen Pegel im wesentlichen gleich Ua (0 Volt) und einen hohen Pegel auf, der sich von dem Potential Ub nur um Vbe, also um maximal 0,8 Volt unterscheidet. Das Ausgangssignal 5 bewahrt demnach eine gute Rauschunempfindlichkeit und eignet sich für die TTL-Technologie. Außerdem bewahrt der Verstärker 10 seine Vorteile, wenn in jedem Abschnitt 10a, 10b ein oder mehrere Transistoren in Kaskadenschaltung hinzugefügt werden. Der Verstärker 10 kann demnach an sehr hohe Ladekapazitäten, z.B. über 200 pF angepaßt werdeen, indem jeder Transistor Na, Pb wenigstens drei Bipolartransistoren in Kaskadenschaltung zugeordnet wird. Aufgrund der Zuordnung der Transistoren P3a und P3b zu den Ausgangsbipolartransistoren Q2a bzw. Q2b wird noch ein Ausgangssignal 5 geliefert, das demjenigen ähnlich ist, das von dem in Fig. 1 dargestellten Verstärker 10 geliefert wird.
• Der Verstärker 10 von Fig. 2 ist eine Ausführungsvariante des in Fig. 1 dargestellten Verstärkers 10. Die gleichen Elemente tragen die gleichen Bezugsziffern. Nach dieser Variante sind die Transistoren N1a, N2a, N1b, N2b von Fig. 1 durch Widerstände R1a, R2a, R1b, R2b ersetzt. Die Widerstände R1a und R1b liegen mit den Transistoren Na und Pb in Reihe. Die Widerstände R1a, R2a verbinden die Basen der Transistoren Q1a bzw. Q2a mit dem Potential Ua. Die Widerstände R1b, R2b verbinden die Basen der Transistoren Q1b bzw. Q2b mit dem Drain-Anschluß des Transistors Na und dem Anschluß 12. Die Widerstände dienen gleichzeitig als Vorspannungselemente für die Bipolartransistoren, wenn sie leiten, und als Entladungselemente für die Kapazität ihrer Basen, wenn sie gesperrt sind. Die Erfindung ist auf die gleiche Weise wie die in Fig. 1 beschriebene anzuwenden. Die Basis jedes Ausgangsbipolartransistors Q2a, Q2b ist über einen Feldeffekttransistor P3a bzw. P3b mit dem Potential Ub verbunden. Der Gate-Anschluß des Transistors P3a ist mit dem Source- Anschluß des Transistors Pb verbunden, um das komplementäre Eingangssignal e* zu empfangen. Der Gate-Anschluß des Transistors P3b ist mit dem Eingangsanschluß 11 verbunden, um das Eingangssignal e zu empfangen. Durch den leitenden Zustand des Transistors P3a wird der niedrige Pegel des Ausgangssignals s auf einem Wert sehr nahe an Masse gehalten. Durch den leitenden Zustand des Transistors P3b wird der hohe Pegel des Ausgangssignals s auf Ub - Vbe gebracht. Ebenso könnte in jedem Abschnitt 10a, 10 b ein dritter Bipolartransistor in Kaskadenschaltung aufgenommen sein und damit die gleichen Vorteile erreicht werden.
• Der in Fig. 3 dargestellte Verstärker 10 bildet einen zweiten Typ von Verstärkern nach der Erfindung, die zur Abgabe ihres Ausgangssignals auf einem Bus bestimmt sind und Bus-Sender heißen. Der Verstärker 10 des zweiten Typs weist drei Logikzustände auf und besitzt eine Struktur, die auf dem ersten, in Fig. 1 dargestellten Verstärkertyp basiert. In Fig. 1 und 3 tragen die gleichen Elemente die gleichen Bezugsziffern. In Fig. 3 weist der Verstärker 10 einen zweiten Eingangsanschluß 13 für ein Validierungssignal v auf, das dem Eingangssignal e hinzugefügt wird, das an den Eingangsanschluß 11 angelegt wird. Der zweite Typ eines Verstärkers 10 ist vor allem ein Pufferverstärker, dessen Ausgangsanschluß 12 bei dem veranschaulichten Beispiel dem Ausgangsanschluß einer integrierten Schaltung IC entspricht, die in Fig. 3 teilweise und schematisch durch eine strichpunktierte Linie abgegrenzt ist. Der Ausgangsanschluß 12 kann allgemeiner mit einem von der integrierten Schaltung getrennten Ausgangsanschluß verbunden sein. Der Ausgangsanschluß 12 ist zur Verbindung mit einem Bus 14 außerhalb der integrierten Schaltung IC geeignet, wie dies veranschaulicht ist. Die beiden Abschnitte 10a, 10b des Verstärkers 10 sind auch durch die beiden CMOS-Transistoren Na und Pb gebildet, die an ihren Gate-Anschlüssen das Eingangssignal e empfangen. Sie sind auf die gleiche Weise den Transistoren N1a und N1b sowie den Bipolartransistoren Q1a, Q2a; Q2b, Q2b zugeordnet. Die Transistoren N1a, N2a, N1b, N2b sind auf die gleiche Weise wie in Fig. 1 verbunden und mit zusätzlichen Transistoren N'1a, N'2a bzw. N'1b, N'2b parallelgeschaltet, die an ihren Gate-Anschlüssen das Validierungssignal v empfangen. Der Drain-Anschluß des Transistors Na ist über einen Transistor Pa, der das Validierungssignal v an seinem Gate-Anschluß empfängt, mit dem Ausgangsanschluß 12 verbunden. Der Drain-Anschluß des Transistors Pb ist über einen Transistor P'b, der das Validierungssignal v an seinem Gate-Anschluß empfängt, mit dem Potential Ub verbunden. Erfindungsgemäß sind die Basen der Ausgangsbipolartransistoren Q2a, Q2b über Transistoren P3a bzw. P3b mit dem Potential Ub verbunden, deren Gate-Anschlüsse auf die gleiche Weise wie in Fig. 1 verbunden sind und deren Drain-Source-Pfade mit denjenigen von zwei zusätzlichen Transistoren P'3a bzw. P'3b in Reihe liegen, die das Validierungssignal v an ihrem Gate- Anschluß empfangen.
• Hat das Validierungssignal v den Logikzustand "1", dann sind die Transistoren Pa und P'b nichtleitend. Der Verstärker 10 befindet sich demnach nicht in Betrieb und weist eine hohe Impedanz gegen jedes äußere Signal auf 1 das an den Ausgangsanschluß 12 angelegt wird. In diesem Zustand stört der Verstärker 10 nicht die Übertragung jedes Signals auf dem Bus 14, das aus einem anderen, dem Bus zugeordneten Verstärker 10 stammt. Hat das Validierungssignal v den Logikzustand "0", dann läßt es den normalen Betrieb aller Transistoren des Verstärkers 10 zu, die mit denjenigen von Fig. 1 gemein sind, so daß ein zu dem Eingangssignal e komplementäres Ausgangssignal s abgegeben wird. Insbesondere ist zu bemerken, daß die Transistoren P'3a, P'3b dann im Durchlaßzustand sind, um den normalen Betrieb der Transistoren P3a und P3b nach der Erfindung zuzulassen.
• Fig. 4 und 5 veranschaulichen Verstärker 10 eines dritten Typs, auf die die Erfindung auch angewandt werden kann. Diese Verstärker sind zum Anschluß an einen vorgeladenen Bus 15 geeignet und heißen gewöhnlich Vorladungsbus-Sender. Die Anwesenheit des Busses 15 bedeutet, daß sie wie der in Fig. 3 dargestellte Verstärker 10 drei Zustände besitzen. Wie dieser empfangen die Verstärker 10 von Fig. 4 und 5 ein Eingangssignal e und ein Validierungssignal v, und ihr Ausgangsanschluß 12 ist mit dem Bus 15 verbunden. Im Gegensatz zu dem Bus 14 von Fig. 3 ist der Bus 15 in Fig. 4 und 5 vorgeladen, gewöhnlich auf den hohen Pegel, der dem Potential Ub entspricht. Auf diese Weise empfangen die Verstärker 10 von Fig. 4 und 5 auf herkömmliche Weise nur das Potential Ua (1a Masse).
• Die Schaltung des in Fig. 4 dargestellten Verstärkers 10 entspricht dem Abschnitt 10a des in Fig. 3 dargestellten Verstärkers 10. In diesen beiden Figuren tragen die gleichen Elemente die gleichen Bezugsziffern, abgesehen von dem Buchstaben a. Der Ausgangsanschluß 12 ist über die in Reihe geschalteten Transistoren P, N und N1 mit Masse verbunden. Das Eingangssignal e an dem Eingangsanschluß 11 wird an den Gate-Anschluß des Transistors N sowie an den Eingang eines Inverters 16 angelegt, der das komplementäre Eingangssignal e* zu dem Transistor N1 liefert. Das Validierungssignal v an dem Validierungsanschluß 13 wird an den Gate-Anschluß des Transistors P angelegt. Der Übergang zwischen dem Source-Anschluß des Transistors N und dem Drain-Anschluß des Transistor N1 ist mit dem Bipolartransistor Q1 verbunden, dessen Kollektor mit dem Ausgangsanschluß 12 und dessen Ernitter mit der Basis des Ausgangsbipolartransistors Q2 verbunden ist. Der Ernitter des Transistors Q2 liegt an Masse, und sein Kollektor ist mit dem Ausgangsanschluß 12 verbunden. Seine Basis ist durch den Transistor N2 mit Masse und über die beiden in Reihe geschalteten Transistoren P3 und P'3 mit einem festen Potential Uc (z.B. + 3 Volt) verbunden. Die Transistoren N1 und N2 sind mit Transistoren N'1 bzw. N'2 parallelgeschaltet. Die Gate-Anschlüsse der Transistoren N1, N2 und P3 empfangen das komplementäre Eingangssignal e*. Die Gate-Anschlüsse der Transistoren P, N'1, N'2 und P'3 empfangen das Validierungssignal v.
• Hat das Validierungssignal y den Logikzustand "1", dann sind die Transistoren P und P'3 gesperrt, während die Transistoren N'1 und N'2 leitend sind, womit die Kapazitäten der Basen der Transistoren Q1 und Q2 entladen werden. Der Verstärker 10 weist dann an seinem Ausgangsanschluß 12 eine hohe Irnpedanz zur Übertragung jedes Signals auf dem Bus 15, das von einem weiteren, dem Bus zugeordneten Verstärker ausgesendet wird. Wenn der in Fig. 4 dargestellte Verstärker 10 emittieren soll, dann nimmt das Validierungssignal v den Logikzustand "0" an. Unter diesen Bedingungen sind die Transistoren P und P'3 leitend und die Transistoren N'1 und N'2 sind gesperrt, so daß die Transistoren N, Q1, Q2, N1, N2 und P3 normal arbeiten können, damit der Bus den Logikzustand des Eingangssignals e annimmt. Hat das Eingangssignal e den Logikzustand "1", dann sind die Transistoren N, P3, Q1, Q2 leitend und die Transistoren N1 und N2 gesperrt. Die Transistoren N und P lassen also die Injektion eines Stroms in die Basis des Transistors Q1 zu. Die Transistoren Q1 und Q2 verstärken diesen Strom und ermöglichen die rasche Entladung der durch den Bus 15 gebildeten Kapazität. Ohne die erfindungsgemäß hinzugefügten Transistoren P3 und P'3 hätten die niedrigen Pegel des Busses 15, die dem Eingangssignal e im Logikzustand "1" entsprechen, den Wert der 2Vbe der Transistoren Q1 und Q2, also einen Wert kleiner oder gleich 1,6 Volt. Dank der Transistoren P3 und P'3 kann der niedrige Pegel des Busses 15 den Wert des Potential Ua, in diesem Fall Masse erreichen. Wie bei den vorhergehenden Verstärkern leiten die Transistoren P3 und P'3, um während der Entladung des Busses 15 einen Strom in die Basis des Bipolartransistors Q2 zu injizieren. Der injizierte Strom liegt in der Größenordnung von einigen zehnfachen Mikroampère, so daß die resultierende Ableitung sehr schwach ist. Dank der Erfindung bietet das auf dem Bus emittierte Signal eine starke Rauschunernpfindlichkeit und eignet sich für die TTL-Technologie. Darüber hinaus bieten sich unabhängig von der Anzahl der Bipolartransistoren der dem Transistor N zugeordneten Grupppe, der das Eingangssignal e empfängt, die gleichen Vorteile.
• Fig. 5 stellt einen Verstärker 10 nach der Erfindung dar, der eine Ausführungsvariante des in Fig. 4 dargestellten Verstärkers 10 bildet. In Fig. 4 und 5 sind die gleichen Bauelemente mit den gleichen Bezugszeichen bezeichnet. Diese Variante verleiht dem Verstärker 10 von Fig. 5 eine Struktur, die identisch mit dem Abschnitt 10a des in Fig. 1 dargestellten Verstärkers 10 ist. Der an den vorgeladenen Bus 15 angeschlossene Ausgangsanschluß 12 ist mit dem Versorgungspotential Ua (1a Masse) einerseits durch die Transistoren N und N1 und andererseits durch eine Gruppe verbunden, die aus zwei Bipolartransistoren Q1 und Q2 sowie einen zusätzlichen Bipolartransistor Q3 gebildet ist, die alle nach einer Darlington-Konfiguration in Kaskade geschaltet sind. Der Übergang zwischen dem Source-Anschluß des Transistors N und dem Drain-Anschluß des Transistors N1 ist mit der Basis des Transistors Q1 verbunden. Der Ernitter des Transistors Q1 ist mit der Basis des zusätzlichen Transistors Q3 verbunden. Der Ernitter des Ausgangstransistors Q2 liegt an Masse, seine Basis ist mit dem Emitter des Transisors Q3 und sein Kollektor mit den Kollektoren der Transistoren Q1 und Q3 sowie mit dem Ausgangsanschluß 12 verbunden. Die Basis des Ausgangstransistors Q2 ist durch den Transistor N2 mit Masse und durch einen Transistor P3 mit einem festen Potential Uc (z.B. 3 Volt) verbunden. Die Basis des Transistors Q3 wird auch unter der Wirkung eines Feldeffekttransistors N3 an Masse entladen. Das Eingangssignal e an dem Eingangsanschluß 11 und das Validierungssignal v an dem Validierungsanschluß 13 werden an ein NOR- Gatter 17 angelegt, dessen Ausgang direkt an den Gate-Anschluß des Transistors N und über den Inverter 16 an die Gate- Anschlüsse der Transistoren N1, N2, N3 und P3 angelegt wird. Der Inverter 16 und das NOR-Gatter 17 sind vorteilhaft in CMOS- Technologie hergestellt.
• Hat das Validierungssignal v den Logikzustand "1", dann wird der Verstärker 10 von Fig. 5 nicht zum Emittieren auf dem Bus 15 ausgewählt. Der Transistor N ist gesperrt, und der Transistor N1 leitet, so daß die Basis des Transistors Q1 an Masse liegt. Die Transistoren Q1, Q2 und Q3 werden demnach gesperrt und ihre Basen durch die Transistoren Nl bzw. N2 und N3 entladen. Die durch den Bus 15 gebildete äquivalente Kapazität bleibt auf den hohen Pegel vorgeladen, der dem Potential Ub entspricht. Soll der Verstärker 10 auf dem Bus 15 emittieren, dann nimmt das Validierungssignal v den Logikzustand "0" an. liegt das Eingangssignal auf dem Logikzustand "1", dann bleibt der Verstärker im vorhergehenden Zustand. Hat das Eingangssignal e dagegen den Logikzustand "0", dann leiten die Transistoren N und P3, während die Transistoren N1 und N2 gesperrt sind. Die Transistoren Q1, Q3 und Q2 leiten, um die durch den Bus 15 gebildete Kapazität zu entladen. Dank des Transistors P3 entlädt sich der Bus, um den Wert des Potentials Ua, also 0 Volt zu erreichen.
• Die Potentiale Ub und Uc sind zwar bei den beschriebenen Beispielen unterschiedlich, die Betriebsweise wäre aber selbstverständlich bei zwei gleichen Werten für Ub und Uc identisch. Ebenso kann die Variante von Fig. 5, die eine Gruppe von drei Bipolartransistoren in Kaskadenschaltung veranschaulicht, auf andere veranschaulichte Verstärker 10 angewandt werden. Da die Variante von Fig. 5 ferner von dem Abschnitt 10a des in Fig. 1 dargestellten Verstärkers 10 inspiriert ist, kann sie auch die Varainte des Abschnitts loa des in Fig. 2 dargestellten Verstärkers 10 aufweisen. Mit anderen Worten, die Transistoren N1, N2 und N3 in Fig. 5 könnten durch Widerstände Rl, R2 und R3 ersetzt sein. Ebenso könnten offensichtlich in ein und derselben Gruppe von Transistoren in Kaskadenschaltung Widerstände und Transistoren als Basisentladungselemente gemischt sein. Schließlich ist klar, daß der Bus 15 in Fig. 4 und 5 auf den Pegel Ub = 0 Volt, z.B. mit Ua + 5 Volt vorladen sein kann.
• Die obige Beschreibung hebt allgemein die Anwendung der Erfindung für jeden Binärverstärker hervor, der wenigstens einen Feldeffekttransistor umfaßt, der auf ein Eingangssignal reagiert und wenigstens zwei Bipolartransistoren in Kaskadenschaltung zugeordnet ist. Die Erfindung besteht dann darin, die Basis des Ausgangsbipolartransistors über einen Feldeffekttransistor mit einem festen Potential zu verbinden, dessen Typ und Steuerung seinen leitenden Zustand sicherstellen, wenn die Bipolartransistoren leitend sind. Es ist klar, daß nicht notwenigerweise ein Entladungselement für die Basis jedes Bipolartransistors vorgesehen sein muß, um die Vorteile der Erfindung zu erhalten. Die Entladungselernente dienen nur zur Erhöhung der Durchgangszeit des Eingangssignals e in dem Verstärker 10 zu dem Ausgangsanschluß 12. In diesem Sinne sind sie in der Praxis stets vorteilhaft den Bipolartransistoren zugeordnet. Die obige Beschreibung. hat auch nachgewiesen, daß die Steuerung eines Transistors durch das Eingangssignal e oder das Validierungssignal v ihre Komplemente e* und v* umfaßt.

Claims (9)

1. Integrierter Binärverstärker (10) mit einem Eingangsanschluß (11), der ein binäres Eingangssignal (e) empfängt, einem Ausgangsanschluß (12), der ein binäres Ausgangssignal (5) liefert, einem niedrigen und einem hohen Versorgungspotential (Ua bzw. Ub), einem unteren Abschnitt (10a) mit einem Ausgangsbipolartransistor (Q2a), dessen Kollektor-Emitter-Pfad zwischen das niedrige Versorgungspotential (Ua) und den Ausgangsanschluß des Verstärkers geschaltet ist, sowie einem oberen Abschnitt (10b), der Bipolartransisotren (Q1b, Q2b) umfaßt, die in einer Darlington-Schaltung zwischen das hohe Versorgungspotential (Ub) und den Ausgangsanschluß (12) des Verstärkers geschaltet sind, wobei der obere Abschnitt (10b) einen zusätzlichen Transistor (P3b) mit einem Strompfad zwischen dem hohen Versorgungspotential (Ub) und der Basis des Ausgangstransistors (Q2b) der Darlington-Schaltung aufweist, der durch das Eingangssignal (e) derart gesteuert wird, daß der Pegel des hohen Potentials des Ausgangssignals des Verstärkers im wesentlichen gleich dem hohen Versorgungspotential (Ub) vermindert um die Basis-Emitter- Spannung des Ausgangstransistors (Q2b) der Darlington-Schaltung ist, dadurch gekennzeichnet, daß die Darlington-Schaltung des oberen Abschnitts (10b) von einem ersten Transistor (Pb) mit hohem Eingang gesteuert wird, der mit dem hohen Versorgungspotential (Ub) verbunden ist, während der untere Abschnitt (10a) wenigstens einen weiteren Bipolartransistor (Q1a) aufweist, der mit dem Ausgangstransistor (Q2a) eine Darlington-Schaltung bildet, die von einem ersten Transistor (Na) mit niedrigem Eingang gesteuert wird, der von dem Eingangssignal gesteuert wird, wobei die beiden ersten Transistoren (Pb, Na) mit hohem bzw. niedrigen Eingang komplementäre Feldeffekttransistoren sind, die auf das Eingangssignal (e) reagieren, um den Pegel dieses Eingangssignals abwechselnd zu führen, daß der zusätzliche Transistor des oberen Abschnitts (10b) ein Feldeffekttransistor ist, und daß der untere Abschnitt (10a) einen zusätzlichen Feldeffekttransistor (P3a) aufweist, dessen Strompfad ein festes Potential mit der Basis des Ausgangstransistors (Q2a) der Darlington-Schaltung des unteren Abschnitts (10a) verbindet, wobei der zusätzliche Transistor (P3a) des unteren Abschnitts (10a) von dem Eingangssignal (e) während seines hohen Potentialpegels derart gesteuert wird, daß sein Typ und das feste Potential (Ub) seinen leitenden Zustand sicherstellen, um dem Ausgangs- Bipolartransistor (Q2a) des unteren Abschnitts (10a) einen Basisstrom zu liefern, so daß es damit möglich wird, daß der niedrige Potentialpegel des Ausgangssignals des Verstärkers im wesentlichen gleich dem niedrigen Versorgungspotential (Ua) gehalten wird.

2. Verstärker nach Anspruch 1 des Typs, der einen Bus-Sender bildet, wobei ein Bus (14) mit dem Ausgangsanschluß (12) des Verstärkers verbunden ist, wobei der Verstärker einen dritten Logikzustand aufweist, der von einem Validierungssignal (v) gesteuert wird, das in jedem Abschnitt (10b, 10a) einen zweiten Feldeffekteingangstransistor (P'b, Pa) steuert, der in Reihe mit dem ersten Eingangstransistor (Pb bzw. Na) geschaltet ist, um seinen leitenden Zustand zu validieren, wobei der Verstärker in jedem Abschnitt (10b, 10a) einen Validierungsfeldeffekttransistor (P'3b bzw. P3a) aufweist, dessen Strompfad in Reihe mit demjenigen des zusätzlichen Feldeffekttransistors (P3b, P3a) geschaltet ist, der jeweils in diesem Abschnitt (10b, 10a) angebracht ist, und der auf das Validierungssignal reagiert, um den leitenden Zustand dieses zusätzlichen Transistors (P3b, P3a) zu validieren.

3. Integrierter Binärverstärker (10), der einen auf ein hohes Versorgungspotential (Ub) vorgeladenen Bus-Sender (15) bildet, mit einem ersten Eingangsanschluß (11), der ein binäres Eingangssignal (e) empfängt, einem mit dem Bus (15) verbundenen Ausgangsanschluß (12), einem Ausgangsbipolartransistor (Q2), dessen Kollektor-Emitter-Pfad zwischen dem Ausgangsanschluß und einem niedrigen Versorgungspotential (Ua) liegt, einem Eingangs-Feldeffekttransistor (N), dessen Strompfad mit dem Ausgangsanschluß des Verstärkers verbunden ist und der auf das Eingangssignal reagiert, um den Bipolartransistor zu steuern, einem zweiten Eingangsanschluß (13), der ein Validierungssignal (v) emfängt, um ein Validierungsmittel (P, 17) derart zu steuern, daß der leitende Zustand des Bipolartransistors (Q2) validiert wird, dadurch gekennzeichnet, daß der Ausgangs-Bipolartransistor (Q2) mit wenigstens einem weiteren Bipolartransistor verbunden ist, um eine Darlington-Schaltung zu bilden, die von dem Eingangstransistor (N) gesteuert wird, daß er einen zusätzlichen Feldeffekttransistor (P3) aufweist, dessen Strompfad in Reihe zwischen einem festen Potential (Uc) und der Basis des Ausgangs-Bipolartransistors (Q2) liegt, wobei der zusätzliche Transistor (P3) von dem Eingangssignal (e) während seines hohen Potentialpegels derart gesteuert wird, daß sein Typ und das feste Potential (Uc) seinen leitenden Zustand sicherstellen, um dem Ausgangs-Bipolartransistor (Q2) einen Basisstrom zu liefern, so daß es damit möglich wird, daß der niedrige Potentialpegel des Ausgangssignals des Verstärkers im wesentlichen gleich dem niedrigen Versorgungspotential (Ua) gehalten wird.

4. Verstärker nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das feste Potential (Uc) den gleichen Wert wie das hohe Versorgungspotential (Ub) des Verstärkers aufweist.

5. Verstärker nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß er ein Element zum Entladen der Basis jedes Bipolartransistors (Q1, Q2) aufweist.

6. Verstärker nach Anspruch 5, dadurch gekennzeichnet, daß das Entladungselement ein Feldeffekttransistor (N1, N2) ist, der von dem Eingangssignal (e) gesteuert wird und dessen Drain- Source-Pfad die Basis eines der Bipolartransistoren der entsprechenden Darlington-Schaltung mit dem niedrigen Versorgungspotential (Ua) verbindet.

7. Verstärker nach Anspruch 5, dadurch gekennzeichnet, daß das Entladungselement ein Widerstand ist.

8. Integrierte Schaltung (IC), dadurch gekennzeichnet, daß sie wenigstens einen Verstärker (10) nach der Definition eines der Ansprüche 1 bis 7 umfaßt.

9. Integrierte Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß der Verstärker (10) ein Pufferverstärker ist, dessen Ausgangsanschluß (12) einem Ausgangsanschluß der integrierten Schaltung entspricht oder damit verbunden ist.