[go: up one dir, main page]

DE68927728D1 - Mehrprozessor-Cachespeicher und Verfahren zur Aufrechterhaltung der Cache-Koherenz - Google Patents

Mehrprozessor-Cachespeicher und Verfahren zur Aufrechterhaltung der Cache-Koherenz

Info

Publication number
DE68927728D1
DE68927728D1 DE68927728T DE68927728T DE68927728D1 DE 68927728 D1 DE68927728 D1 DE 68927728D1 DE 68927728 T DE68927728 T DE 68927728T DE 68927728 T DE68927728 T DE 68927728T DE 68927728 D1 DE68927728 D1 DE 68927728D1
Authority
DE
Germany
Prior art keywords
cache
multiprocessor
maintaining
coherency
cache coherency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68927728T
Other languages
English (en)
Other versions
DE68927728T2 (de
Inventor
Lishing Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE68927728D1 publication Critical patent/DE68927728D1/de
Application granted granted Critical
Publication of DE68927728T2 publication Critical patent/DE68927728T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0817—Cache consistency protocols using directory methods
    • G06F12/0822—Copy directories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
DE68927728T 1988-08-16 1989-06-26 Mehrprozessor-Cachespeicher und Verfahren zur Aufrechterhaltung der Cache-Koherenz Expired - Fee Related DE68927728T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US23272288A 1988-08-16 1988-08-16

Publications (2)

Publication Number Publication Date
DE68927728D1 true DE68927728D1 (de) 1997-03-13
DE68927728T2 DE68927728T2 (de) 1997-07-17

Family

ID=22874276

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68927728T Expired - Fee Related DE68927728T2 (de) 1988-08-16 1989-06-26 Mehrprozessor-Cachespeicher und Verfahren zur Aufrechterhaltung der Cache-Koherenz

Country Status (3)

Country Link
EP (1) EP0355320B1 (de)
JP (1) JPH0740248B2 (de)
DE (1) DE68927728T2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0944401A (ja) * 1995-07-27 1997-02-14 Nec Ibaraki Ltd キャッシュ制御装置
JP6260456B2 (ja) * 2014-05-30 2018-01-17 富士通株式会社 演算処理装置及び演算処理装置の制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394731A (en) * 1980-11-10 1983-07-19 International Business Machines Corporation Cache storage line shareability control for a multiprocessor system
US4445174A (en) * 1981-03-31 1984-04-24 International Business Machines Corporation Multiprocessing system including a shared cache
ATE138212T1 (de) * 1988-01-20 1996-06-15 Advanced Micro Devices Inc Integrierte cachespeichereinheit

Also Published As

Publication number Publication date
EP0355320A3 (de) 1991-07-10
JPH02236749A (ja) 1990-09-19
EP0355320A2 (de) 1990-02-28
JPH0740248B2 (ja) 1995-05-01
EP0355320B1 (de) 1997-01-29
DE68927728T2 (de) 1997-07-17

Similar Documents

Publication Publication Date Title
DE69025232D1 (de) Verfahren zur Aufrechterhaltung der Cache-Speicherkohärenz in einem Mehrrechnersystem
DE69327288D1 (de) Verfahren und System zur Aufrechterhaltung der Adressenübersetzungspufferspeicher-Kohärenz eines Multiprozessorsystems
DE69028153D1 (de) Cache-Speicherfehlgriffsvorhersageverfahren und -vorrichtung
KR900014898A (ko) 지하도체의 위치 및 방향을 결정하는 방법 및 장치
DE69027253D1 (de) Multiprozessor-Cachespeichersystem
DE69031658D1 (de) Vorrichtung und verfahren für instandhaltung von cache/zentralspeicherkonsistenz
DE69326491D1 (de) Datenprozessor mit einem Cachespeicher und Verfahren
DE69128807D1 (de) Verfahren und Gerät zur Optimierung von Vorausholungscachespeicherung
DE69128741D1 (de) Mehrstufiger Befehlscachespeicher und Verwendungsverfahren dafür
DE69331599D1 (de) Verfahren und Vorrichtung für einen Dateiprozessor mit Cachespeicher
DE68924206D1 (de) Verfahren und Einrichtung zum Filtern von Ungültigkeitserklärungsanforderungen.
FI900178A7 (fi) Yhdisteitä ja menetelmä eläimillä esiintyvien infektioiden hoitamiseks i tai estämiseksi
FI910097A7 (fi) Menetelmä ja laite kuvioiden vertailemiseksi
DE68929116D1 (de) Rechnersystem und Verfahren zur Behütung des Systemzustandes
DE3854909D1 (de) Cacheverwaltungsverfahren und System in einem anteilig genutzten Dateisystem
DE68925529D1 (de) Abschätzung-positionierungssystem und verfahren
DE69323790D1 (de) Verfahren und Vorrichtung für mehreren ausstehende Operationen in einem cachespeicherkohärenten Multiprozessorsystem
DE69129678D1 (de) Verfahren und System für eine konsequente Zeitfestlegung in verteilten Rechnerdatenbanken
DE68927136D1 (de) Verfahren und Zusammensetzung für Lasermarkierung
BR8905555A (pt) Aparelho e processo para suportar corpo humano
DE69031155D1 (de) Taktverteilsystem und Verfahren
DE69109803D1 (de) Verfahren und Vorrichtung zur Aufrechterhaltung der Integrität eines Cachespeichers.
FI914229A7 (fi) Menetelmä ja laite lietteen stabiloimiseksi
FI904695A7 (fi) Viruksenvastaiset aineet ja menetelmä AZT:n viruksenvastaisen vaikutuk sen lisäämiseksi
DE69130414D1 (de) Prozessor und Verfahren zur parallelen Verarbeitung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee