DE68927158T2

DE68927158T2 - PLL-Synthetisierer

Info

Publication number: DE68927158T2
Application number: DE68927158T
Authority: DE
Inventors: Takehiro Akiyama; Kazuyuki Nonaka; Kouzi Takekawa
Original assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Current assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Priority date: 1988-12-28
Filing date: 1989-12-27
Publication date: 1997-02-06
Anticipated expiration: 2009-12-28
Also published as: JPH02177725A; EP0376847A2; EP0376847A3; US5047733A; EP0376847B1; DE68927158D1

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung betrifft allgemein einen PLL-Synthesizer und spezieller einen PLL-Synthesizer, der die Frequenz eines Ausgangssignals so steuert, daß sie immer gleich einer gewünschten Frequenz ist. Die vorliegende Erfindung ist beispielsweise für einen digitalen Tuner geeignet.
Ein PLL-(phasenstarre Schleife)-Synthesizer besteht aus einer Rückkopplungsschaltung, die so funktioniert, daß die Frequenz eines Ausgangssignals gleich einer gewünschten Frequenz gemacht wird. Im allgemeinen ist ein Tiefpaßfilter in der PLL-Schleife vorgesehen, um die Reinheit des Ausgangssignals zu verbessern, welches von dem PLL-Synthesizer abgeleitet wurde. Wenn die gewünschte Frequenz auf eine andere bzw. verschiedene Frequenz geändert wird, wird eine Fangzeit benötigt, damit sich die Frequenz des PLL-Synthesizers auf die verschiedene Frequenz einstellt.
Fig. 1 ist ein Blockschaltbild eines herkömmlichen PLL-Synthesizers. Der PLL-Synthesizer wird mit einem Taktsignal CK, Setzfrequenzdaten DA und einem Strobe-Signal STB beschickt, die alle von einer externen Schaltung (nicht gezeigt) abgeleitet sind. Wenn das Strobe-Signal STB dem PLL-Synthesizer zugeführt wird, während die Setzfrequenzdaten DA diesem eingespeist werden, so werden die Setzfrequenzdaten DA in eine PLL-Operationsschaltung 1 eingeschrieben, und zwar synchron mit dem Taktsignal CK. Die PLL-operationsschaltung 1 teilt die Setzfrequenzdaten DA auf der Grundlage einer Bezugsfrequenz, die durch einen Kristalloszillator 2 erzeugt wird, und erzeugt dadurch ein Setzsignal fr, welches einer Phasenvergleichsstufe 3 eingegeben wird. Die PLL-cperationsschaltung 1 wird mit einem Signal beschickt, welches von einer Prescaler-Schaltung (Frequenzteiler) 7 zugeführt wird. Das Signal aus der Prescaler-Schaltung 7 wird durch die PLL-Operationsschaltung 1 frequenzmäßig geteilt, so daß ein Rückkopplungssignal fp, welches der Phasenvergleichsstufe 3 zuzuführen ist, erzeugt wird.
Die Phasenvergleichsstufe 3 erzeugt Impulssignale ∅r und ∅p, die auf den Frequenzen des Setzsignals fr und des Rückkopplungssignals fp als auch auf der Phasendifferenz zwischen diesen basieren, wie dies in (A) und (B) von Fig. 2 gezeigt ist. Eine Ladungspumpschaltung 4 leitet ein Signal SG1, wie in (C) von Fig. 2 gezeigt ist, von den Impulssignalen ∅r und ∅p ab. Das Signal SG1 enthält Impulskomponenten auf einer Gleichstromkomponente desselben. Diese Gleichstromkomponente des Signals SG1 wird abhängig von Schwankungen der Frequenzen der Impulssignale ∅r und ∅p erhöht oder vermindert. Die in dem Signal SG1 enthaltenen Impulskomponenten werden auf der Grundlage der Phasendifferenz zwischen den Impulssignalen ∅r und ∅p variiert. Wenn die Phase des Impulssignals ∅p hinter der Phase des Impulssignals ∅r nacheilt, so ist eine hohe Komponente pH von den Impulskomponenten, die in dem Signal SG1 enthalten sind, groß. Wenn andererseits die Phase des Impulssignals ∅p der Phase des Impulssignals ∅r voreilt, so ist eine niedrige Komponente PL aus den Impulskomponenten, die in dem Signal SG1 enthalten sind, groß.
Das Tiefpaßfilter 5 glättet das Signal SG1, welches von der Ladungspumpschaltung 4 abgeleitet wurde und beseitigt die Impulskomponenten aus dem Signal SG1. Dadurch wird ein Signal SG2, welches keine Impulskomponenten enthält, durch das Tiefpaßfilter 5 erzeugt. Das auf diese Weise erzeugte Signal wird einem spannungsgesteuerten Oszillator (im folgenden einfach als ein VCO bezeichnet) 6 Zugeführt, der ein Ausgangssignal SG3 erzeugt, welches eine Frequenz besitzt, die auf der Spannung des Signals SG2 basiert, welches von dem Tiefpaßfilter 5 zugeführt wurde. Das Ausgangssignal SG3 wird der Prescaler-Schaltung 7 zugeführt, die die Frequenz des Ausgangssignals SG3 herabteilt. Das von der Prescaler-Schaltung 7 abgeleitete Signal wird weiter durch die PLL-Operationsschaltung 1 frequenzmäßig geteilt, so daß das zuvor erwähnte Rückkopplungssignal fp erzeugt wird.
Wenn die Setzfrequenzdaten DA, die anzeigen, daß eine Frequenz F1, die momentan vorhanden ist, geändert wird, um eine Frequenz F2 anzuzeigen, die höher liegt als die Frequenz F1, arbeitet der PLL-Synthesizer, der in Fig. 1 gezeigt ist, so wie in Fig. 3 gezeigt ist. Abhängig von dem Strobe-Signal STB, welches in (A) von Fig. 3 gezeigt ist, wird die Frequenz frl des Setzsignals fr, welches von der PLL-operationsschaltung 1 ausgegeben wird, auf eine Frequenz fr2 erhöht, wie in (B) von Fig. 3 gezeigt ist. In Abhängigkeit von dieser Anderung der Frequenz, wie in (C) von Fig. 3 gezeigt ist, wird die Gleichstromkompcnente des Signals SG1, die aus der Ladungspumpschaltung 4 ausgegeben wurde, erhöht und es wird auch die Spannung des Signals SG2 erhöht, wie in (D) von Fig. 3 gezeigt ist. In Abhängigkeit von dieser Anderung des Signals SG2 wird die Frequenz des Ausgangssignals SG3, welches von dem VCO 6 abgeleitet wurde, von der Frequenz F1 auf die Frequenz F2 geändert, wie in (E) von Fig. 3 gezeigt ist. Das Ausgangssignal SG3 wird immer zu der PLL-Operationsschaltung 1 über die Prescaler- Schaltung 7 rückgekoppelt Somit wird die Frequenz des Rückkopplungssignals fp so eingestellt, daß sie gleich wird der Frequenz fr2. Wenn umgekehrt die Frequenz des Setzsignals fr vermindert wird, wird die Gleichstromkomponente des Signals SG1 abgesenkt und das Rückkopplungssignal fp wird so eingestellt, daß die Frequenz desselben gleich wird der verminderten Frequenz des Setzsignals fr. Somit kann der PLL-Synthesizer verschiedene Frequenzen erzeugen, und zwar durch die Verwendung eines einzelnen Kristalloszillators 2, und zwar mit einer Stabilität, die angenähert gleich ist derjenigen des Kristalloszillators 2. Es sei erwähnt, daß die Impulskomponenten, die in dem Signal SG1 enthalten sind, das in (C) von Fig. 3 gezeigt ist, der Übersichtlichkeit halber weggelassen sind.
Jedoch hat der zuvor erläuterte PLL-Synthesizer Nachteile, wie sie im folgenden beschrieben werden. Das Ausgangssignal aus der Ladungspumpschaltung 4 wird dem VCO 6 über das Tiefpaßfilter 5 zugeführt. Somit benötigt der PLL-Synthesizer eine Fangzeit t&sub1; (Fig. 3 - (E)) basierend auf einer Zeitkonstante des Tiefpaßfilters 5, bis die Frequenz des Ausgangssignals SG3 auf die korrigierte Frequenz F2 eingestellt ist, nachdem der Gleichstrompegel des Ausgangssignals SG8 anfängt, sich zu ändern. In dem Fall, bei dem der PLL-Synthesizer, der in Fig. 1 gezeigt ist, bei einem digitalen Tuner angewandt wird, ist der Tune-Vorgang während der Fangzeit t&sub1; nicht verfügbar und es werden Störsignale in das Ausgangssignal SG3 eingeführt.
Wenn der PLL-Synthesizer so konstruiert ist, daß die Zeitkonstante des Tiefpaßfilters 5 reduziert wird, um dadurch die Fangzeigt t&sub1; zu reduzieren, wird die Impulskomponente, die in dem Signal SG1 enthalten ist, welches von der Ladungspumpschaltung 4 abgeleitet wurde, ohne Beseitigung an den VCO 6 angelegt. Dies verursacht eine Verschlechterung des Ausgangssignals SG3 und verschlechtert die Reinheit des Ausgangssignals SG3.
Es ist auch bekannt, das Tiefpaßfilter einstell bar auf die PLL auszuführen, um dessen Zeitkonstanten- Eigenschaften in Einklang mit der Abtastung der Tuning-Frequenz einzustellen, wie dies in "Grundig Technische Informationen", Vol 28, Nr. 1/2, 1981, Seiten 7 - 9; R. Lehmann: "Der Synthesizerbaustein im ST 6000" erläutert ist.
Andere herkömmliche Schaltungen, die auf einer gewissen Form einer Schaltereinrichtung basieren, die dem Tiefpaßfilter einer PLL-Synthesizerschaltung zugeordnet ist, sind in WO-A-81 02497 und in FR-A-2 356 332 offenbart. Insbesondere offenbart die WO-A-81 02497 eine PLL, in wel cher ein Steuersignal von einem Frequenzänderungssignal mit Hilfe einer internen Frequenzänderungs-Detektorschaltung abgeleitet wird. Dieses Steuersignal wird dazu verwendet, um ein Kurzschließen des Tiefpaßfilters auszulösen, ist jedoch nicht strikt synchron mit dem Frequenzänderungssignal.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine allgemeine Aufgabe der vorliegenden Erfindung einen verbesserten PLL-Synthesizer zu schaffen, bei dem die zuvor erläuterten Nachteile nicht mehr vorhanden sind.
Es ist ein spezifisches Ziel der vorliegenden Erfindung, einen PLL-Synthesizer zu schaffen, der eine reduzierte Fangzeit besitzt.
Diese zuvor angegebenen Ziele der vorliegenden Erfindung werden mit Hilfe eines PLL-Synthesizers erreicht, wie er in den Ansprüchen 1 und 14 dargelegt ist. Die Erfindung betrifft auch eine PLL-Steuerschaltung, wie sie im Anspruch 15 definiert ist.
Weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der folgenden detaillierten Beschreibung unter Hinweis auf die beigefügten Zeichnungen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 zeigt ein Blockschaltbild eines herkömmlichen PLL-Synthesizers;
Fig. 2 zeigt ein Wellenformdiagramm von Signalen an unterschiedlichen Stellen der Konfiguration, die in Fig. 1 gezeigt ist;
Fig. 3 zeigt ein Wellenformdiagramm von Signalen an unterschiedlichen Stellen der Konfiguration, die in Fig. 1 gezeigt ist.
Fig. 4 zeigt ein Blockschaltbild eines Entwurfes einer bevorzugten Ausführungsform der vorliegenden Erfindung;
Fig. 5 ist ein Blockschaltbild einer detaillierten Konfiguration der Ausführungsform, die in Fig. 4 gezeigt ist;
Fig. 6 ist ein Schaltungsdiagramm einer Konfiguration, die in Fig. 5 gezeigt ist;
Fig. 7 zeigt ein Wellenformdiagramm von Signalen an verschiedenen Teilen der Konfiguration, die in Fig. 5 und 6 gezeigt ist;
Fig. 8 ist ein Blockschaltbild einer Abwandlung der Konfiguration, die in Fig. 5 gezeigt ist;
Fig. 9 ist ein Blockschaltbild einer zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 10A ist ein Schaltungsdiagramm einer Konfiguration von Tiefpaßfiltern, die in Reihe geschaltet sind, wie in Fig. 9 gezeigt ist;
Fig. 10B ist ein Schaltungsdiagramm einer unterschiedlichen Konfiguration von Tiefpaßfiltern, die in Fig. 9 gezeigt sind; und
Fig. 11A und 11B sind graphische Darstellungen, welche experimentelle Ergebnisse veranschaulichen.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Gemäß Fig. 4 ist ein Entwurf einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht. Der PLL-Synthesizer gemäß der Ausführungsform der vorliegenden Erfindung besteht aus einer PLL-Steuerschaltung 11, einem Tiefpaßfilter 5, einer Schalterschaltung 8 und aus einem spannungsgesteuerten Oszillator (VCO) 6. Die PLL- Steuerschaltung 11 wird mit Setzfrequenzdaten beschickt, die von einer externen Schaltung zugeführt werden, und auch mit einem Ausgangssignal beschickt, welches von dem VCO 6 abgeleitet wurde. Die PLL-Steuerschaltung 11 entspricht der Kombination der zuvor erwähnten PLL-Operationsschaltung 1, dem Kristalloszillator 2, der Phasenvergleichsstufe 3 und der Ladungspumpschaltung 4. Ein von der PLL-Steuerschaltung 11 zugeführtes Signal wird dem Tiefpaßfilter und der Schalterschaltung 8 zugeführt. Normalerweise ist die Schalterschaltung 8 offengehalten und das Signal aus der PLL- Steuerschaltung 11 gelangt lediglich durch das Tiefpaßfilter 5 und wird dann dem VCO 6 zugeführt. Wenn die Setzfrequenzdaten so geändert werden, daß sie eine unterschiedliche Frequenz anzeigen, wird die Schalterschaltung 8 geschlossen, so daß die Eingangs- und Ausgangsanschlüsse des Tiefpaßfilters 5 kurzgeschlossen werden. Dadurch wird das von der PLL-Steuerschaltung 11 abgeleitete Signal direkt dem VCO 6 über die Schalterschaltung 8 zugeführt. Nachdem eine vorbestimmte Zeitdauer verstrichen ist, wird die Schalterschaltung 8 geöffnet, so daß das Signal aus der PLL-Steuerschaltung 11 lediglich durch das Tiefpaßfilter 5 hindurchgelangen kann. Wenn somit die Setzfrequenzdaten DA geändert werden, wird die Frequenz, die von dem VCO 6 abgeleitet wird, plötzlich auf eine gewünschte Frequenz umgeschaltet, ohne daß sie durch die Zeitkonstante des Tiefpaßfilters 5 beeinflußt wird.
Fig. 5 zeigt ein Blockschaltbild einer detaillierten Konfiguration des PLL-Synthesizers, der in Fig. 4 gezeigt ist. In Fig. 4 sind solche Teile, welche die gleichen sind wie in den früheren Figuren, mit den gleichen Bezugszeichen versehen. Die Schalterschaltung 8, die in Fig. 4 gezeigt ist, ist durch einen Analogschalter 81 gebildet, der durch das Strobe-Signal STB gesteuert wird, der von einer Steuerschaltung 100 zugeführt wird. Das Taktsignal CK und die Setz- oder Einstellfrequenzdaten DA werden ebenfalls von der Steuerschaltung 100 zugeführt.
Fig. 6 zeigt ein Schaltungsdiagramm der Konfiguration, die in Fig. 5 gezeigt ist. In Fig. 6 sind solche Teile, welche die gleichen sind wie in den früheren Figuren, mit den gleichen Bezugszeichen versehen. Gemäß Fig. 6 enthält die Ladungspumpschaltung 4 eine Gruppe von Invertern 4a, einen MOS-(Metalloxid-Halbleiter)-Transistor 4b und zwei Bipolartransistoren 4c und 4d. Die Ladungspumpschaltung 4 folgt der Phasenvergleichsstufe 3, auf die die PLL-Operationsschaltung 1 folgt. Die PLL-Operationsschaltung 1 und die Phasenvergleichsstufe 3 sind unter Verwendung von CMOS-(Komplementär-Metalloxid-Halbleiter)-Techniken in einer herkömmlichen Weise ausgebildet.
Der Analogschalter 81 besteht aus zwei Invertern 10a, 10b und einem Zweirichtungs-Ubertragungsgatter 9, welches aus zwei MOS-Transistoren besteht. Das Strobe-Signal STB wird dem Inverter 10a zugeführt. Das Ausgangssignal des Inverters 10a wird dem Inverter 10b zugeführt und einem der zwei Steueranschlüsse des Übertragungsgatters 9. Der andere Steueranschluß des Übertragungsgatters 9 wird mit dem Ausgangssignal des Inverters lob beschickt. Zwei Signalanschlüsse des Übertragungsgatters 9 sind mit dem Eingangsund Ausgangsanschluß des Tiefpaßfilters 5 verbunden.
Das Tiefpaßfilter 5 besteht aus Widerständen und Kondensatoren. Der VCO 6 ist ein Colpitts-Oszillator, der Kondensatoren C3, C4, CS und eine Wicklung L2 und einen Oszillations-Transistor T1 enthält. Die Widerstände Rl und R2 des VCO 6 werden dazu verwendet, um das Grundpotential zu bestimmen und eine Wicklung L1 wird dazu verwendet, um ein Kollektorpotential zu erzeugen. Die Kondensatoren C1 und C2 werden dazu verwendet, um die Eingangsanschlußspannung VT von dem zuvor erwähnten Kollektorpotential an der Gleichstrombasis zu trennen. Ein spannungsgesteuerter Kondensator (Varicap) VC1 bietet eine variable Kapazität basierend auf der Eingangsanschlußspannung VT. Eine Veränderung in der Kapazität des spannungsvariablen Kondensators VC1 verursacht eine Anderung der Oszillationsfrequenz des Colpitts Oszillators. Ein Kondensator C6 wird dazu verwendet, um die Oszillationsfrequenz über eine Wechselstromkopplung zu ziehen.
Es folgt eine Beschreibung einer Betriebsweise der Ausführungsform, die in den Fig. 5 und 6 gezeigt ist, unter Hinweis auf Fig. 7. Die Setz- oder Einstellfrequenzdaten DA werden in der PLL-Cperationsschaltung 1 aufgenommen, wenn das Strobe-Signal STB der PLL-Operationsschaltung 1 zugeführt wird, wie in (A) von Fig. 7 gezeigt ist. Zu diesem Zeitpunkt wird, wie in (B) von Fig. 7 gezeigt ist, die Frequenz des Einstellsignals fr1, welches von der PLL- Operationsschaltung 1 abgeleitet wurde, auf die Frequenz fr2 erhöht. In Abhängigkeit von dieser Anderung der Frequenz des Einstellsignals fr1, wie in (C) von Fig. 7 gezeigt ist, wird der Gleichstrompegel des Signals SG1 erhöht, und zwar aufgrund der Funktion der Phasenvergleichsstufe 3 und der Ladungspumpschaltung 4.
Zu diesem Zeitpunkt wird der Analogschalter 81 durch das Strobe-Signal STB geschlossen, so daß der Ausgangsanschluß der Ladungspumpschaltung 4 direkt mit dem Eingangsanschluß des VCO 6 verbunden wird. Somit wird das Signal SG1 direkt dem VCO 6 über den Analogschalter 81 zugeführt, so daß das Signal SG2 schnell erhöht wird, wie in (D) von Fig. 7 gezeigt ist. Als Ergebnis dieser schnellen Anderung des Signals SG2 wird die Frequenz des Ausgangssignals SG3 schnell von der Frequenz F1 auf die Frequenz F2 erhöht, und zwar mit einer geringen Fangzeit t&sub2;, wie in (E) von Fig. 7 gezeigt ist. Wenn das Strobe-Signal STB auf den niedrigen Pegel geschaltet wird, wird der Analogschalter 81 geöffnet. Dann gelangt das von der Ladungspumpschaltung 4 abgeleitete Signal durch das Tiefpaßfilter 5 und wird den VCO 6 zugeführt. Somit besitzt das Ausgangssignal SG3, welches von dem VCO 6 abgeleitet wird, eine hohe Reinheit, d.h. weniger Signalverschlechterung. Es ist vorzuziehen, daß die Impulsbreite des Strobe-Signals STB größer ist als die Fangzeit.
Fig. 8 zeigt ein Blockschaltbild einer Abwandlung der Ausführungsform, die in Fig. 5 gezeigt ist. Der Analogschalter 81 der Abwandlung, die in Fig. 8 gezeigt ist, wird mit einem spezifischen Steuersignal CONT beschickt, welches von der Steuerschaltung 100 abgeleitet wurde, und zwar getrennt von dem Strobe-Signal STB. Das heißt, der Analogschalter 81 wird bei der Abwandlung durch das spezifische Steuersignal CONT gesteuert, welches beispielsweise synchron mit dem Strobe-Signal ansteigt.
Fig. 9 zeigt ein Blockschaltbild einer zweiten Ausführungsform der vorliegenden Erfindung. In Fig. 9 sind solche Abschnitte, welche die gleichen sind wie in früheren Figuren, mit den gleichen Bezugszeichen bezeichnet. Der veranschaulichte PLL-Synthesizer besitzt zwei Tiefpaßfilter und Sa, die in Reihe geschaltet sind. Der Analogschalter 81 ist über das Tiefpaßfilter 5 geschaltet. Wenn der Analogschalter 81 geschlossen wird, wird das Signal SG1 der Ladungspumpschaltung 4 dem Tiefpaßfilter Sa über den Analogschalter 81 zugeführt. Das Signal SG1 gelangt durch das Tiefpaßfilter 5a und wird dann dem VCO 6 zugeführt. Die in Fig. 9 gezeigte Anordnung bietet nahezu die gleichen Vorteile wie die Anordnung, die in Fig. 5 gezeigt ist.
Fig. 10A ist ein Schaltungsdiagramm der Tiefpaßfilter 5 und Sa. Das Tiefpaßfilter 5 ist gebildet durch einen Widerstand R11 und das Tiefpaßfilter 5a ist zusammengesetzt aus Widerständen R12, R13 und Kondensatoren C11 und C12. Ein Ende des Widerstandes Ril ist mit dem Ausgangsanschluß der Ladungspumpschaltung 4 verbunden. Der Ausgangsanschluß des Analogschalters 81 ist mit dem Verbindungspunkt zwischen den Widerständen R12 und R13 verbunden. Ein Verbindungspunkt zwischen dem Widerstand R13 und dem Kondensator C12 ist mit dem Eingangsanschluß des VCO 6 verbunden.
Fig. 10B ist ein Schaltungsdiagramm einer abweichenden Konfiguration der Tiefpaßfilter 5 und Sa. Das Tiefpaßfilter 5 besteht aus einem Widerstand R21 und das Tiefpaßfilter Sa ist zusammengesetzt aus Widerständen R22-R24, Kondensatoren C22, C23 und einem Differenzverstärker Opi. Ein Ende des Widerstandes R21 ist mit dem Ausgangsanschluß der Ladungspumpschaltung 4 verbunden und das andere Ende desselben ist mit dem Invertierungseingangsanschluß des Differenzverstärkers OP1 verbunden. Der nichtinvertierende Eingangsanschluß des Differenzverstärkers OP1 wird mit einer Bezugsspannung Vref versorgt. Der Ausgangsanschluß der Analogschalterschaltung 81 ist mit einem Ende des Widerstandes R22 verbunden, und dessen anderes Ende ist mit dem invertierenden Eingangsanschluß des Differenzverstärkers OP1 verbunden. Ein Verbindungspunkt zwischen dem Widerstand R24 und dem Kondensator C23 ist mit dem Eingangsanschluß des VCO 6 verbunden. Der Widerstand R21 hat einen Widerstand von 8 kΩ und der Widerstand R22 hat beispielsweise einen Widerstand von 1 kΩ.
Fig. 11A zeigt eine graphische Darstellung, wel che experimentelle Ergebnisse veranschaulicht, die erhalten wurden, wenn die in Fig. 10A gezeigte Konfiguration verwendet wurde, und Fig. 11B zeigt eine graphische Darstellung, die experimentelle Ergebnisse veranschaulicht, die erhalten wurden, wenn die in Fig. 10B gezeigte Konfiguration verwen det wurde. Bei den Experimenten wurde die Frequenz des VCO 6 von 770 MHz auf 814 MHz geändert, und zwar abhängig von den Strobe-Signalen, die in (A) der Fig. 11A und 11B gezeigt sind. Eine in (B) von Fig. 11A gezeigte Kurve CL1 betrifft einen Fall, bei dem der Analogschalter 81 unabhängig von dem Strobe-Signal (A) offengehalten wurde, und eine in (B) von Fig. 11A gezeigte Kurve CL2 betrifft einen Fall, bei dem der Analogschalter 81 synchron mit dem Strobe- Signal STB geschaltet wurde. Es benötigt 150 ms der Ausgangsfrequenz des VCO 6, sich auf 184 MHz bei Abwesenheit der Analogschaltersteuerung einzustellen, während es 60 ms benötigt bei Vorhandensein der Analogschaltersteuerung gemäß der vorliegenden Erfindung.
Eine in (B) von Fig. 11B gezeigte Kurve CL3 betrifft einen Fall, bei dem der Analogschalter 81 unabhängig von dem Strobe-Signal STB (A) offengehalten wurde, und eine in (B) von Fig. 11B gezeigte Kurve CL4 betrifft einen Fall, bei dem der Anaiogschalter 81 synchron mit dem Strobe- Signal STB geschaltet wurde. Es benötigt 16 ms für die Ausgangsfrequenz des VCO 6, um sich auf 814 MHz bei Abwesenheit der Analogschaltersteuerung einzustellen, während es 8 ms benötigt, und zwar beim Vorhandensein der Analogschaltersteuerung nach der vorliegenden Erfindung.
Der in Fig. 9 gezeigte Analogschalter 81 kann durch das spezifische Steuersignal CONT getrennt von dem Strobe-Signal STB gesteuert werden, und zwar in der gleichen Weise wie bei der Konfiguration, die in Fig. 8 gezeigt ist. Die Schalterschaltung 8 ist nicht auf den Analogschalter 81 beschränkt. Ein mechanischer Schalter oder ein digitaler Schalter können verwendet werden. Es wird bevorzugt, daß die Schalterschaltung 8 mit hoher Geschwindigkeit arbeiten kann.
Die vorliegende Erfindung ist nicht auf die zuvor erläuterten Ausführungsformen beschränkt und es sind Abwandlungen und Modifikationen möglich, ohne dadurch den Rahmen der vorliegenden Erfindung zu verlassen.

Claims

1. PLL-Synthesizer, mit:

einem spannungsgesteuerten Oszillator (6), der ein Ausgangssignal (SG3) mit einer Frequenz erzeugt, die auf einem ersten diesem zugeführten Signal (SG2) basiert;

einer PLL-Steuereinrichtung (11), um basierend auf dem Ausgangssignal und der Ausgangsgröße einer Frequenzein steileinrichtung ein zweites Signal (SG1) zu erzeugen;

eine Tiefpaßfiltereinrichtung (5) mit einem Eingangsanschluß und einem Ausgangsanschluß, um das über den Eingangsanschluß zugeführte zweite Signal zu filtern, um dadurch das dem spannungs gesteuerten Oszillator über den Ausgangsanschluß zugeführte erste Signal zu erzeugen; und

eine Schaltereinrichtung (8), die zwischen den Eingangs- und Ausgangsanschluß der Tiefpaßfiltereinrichtung gekoppelt ist,

wobei die Schaltereinrichtung (8) das zweite Signal (SG1) dem spannungsgesteuerten Oszillator direkt während einer vorbestimmten Zeit abhängig von einem dritten Signal (STB), welches direkt der Schaltereinrichtung (8) zugeführt wird, zuführt und wobei die Einstellfrequenz abhängig von dem dritten Signal (STB), welches direkt der Frequenzeinstelleinrichtung zugeführt wird, änderbar ist.

2. PLL-Synthesizer nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltereinrichtung (8) eine kurzschließende Einrichtung (81) zum Kurzschließen des Eingangs- und Ausgangsanschlusses der Tiefpaßfiltereinrichtung (5) enthält.

3. PLL-Synthesizer nach Anspruch 1, dadurch gekennzeichnet, daß das dritte Signal (STB) von einer externen Schaltung (100) zugeführt ist.

4. PLL-Synthesizer nach irgendeinem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Schaltereinrichtung (8) einen Analogschalter (81) enthält.

5. PLL-Synthesizer nach Anspruch 4, dadurch gekennzeichnet, daß der Analogschalter (81) ein komplementäres MOS- Übertragungsgatter (9) aufweist.

6. PLL-Synthesizer nach irgendeinem der Ansprüche 1 bis 5, gekennzeichnet durch eine Frequenzteilereinrichtung (7), um die Frequenz des Ausgangssignals (SG3) herabzuteilen, um dadurch ein frequenzgeteiltes Ausgangssignal zu erzeugen, welches der PLL-Steuereinrichtung (11) zugeführt wird.

7. PLL-Synthesizer nach Anspruch 6, dadurch gekennzeichnet, daß die PLL-Steuereinrichtung (ii) einen Kristalloszillator (2) enthält, der ein Bezugssignal erzeugt, eine PLL-Operationseinrichtung (1), um die Einstellfrequenz unter Verwendung des Bezugssignals herabzuteilen, um dadurch ein Einsteilsignal (fr) zu erzeugen, und um die Frequenz des frequenzgeteilten Ausgangssignals durch Verwendung des Frequenzsignals herabzuteilen, um dadurch ein Rückkopplungssignal (fp) zu erzeugen, und eine Signalerzeugungseinrichtung (3, 4) enthält, um das zweite Signal (SG1) zu erzeugen, welches auf den Frequenzen des Einstelisignais und des Rückkopplungssignals basiert, als auch auf der Phasendifferenz zwischen dem Einstelisignal und dem Rückkopplungssignal basiert.

8. PLL-Synthesizer nach irgendeinem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der PLL-Synthesizer ein Digital-Tuner ist.

9. PLL-Synthesizer nach irgendeinem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Filtereinrichtung (5) einen Widerstand aufweist.

10. PLL-Synthesizer nach irgendeinem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Filtereinrichtung einen Widerstand und einen Kondensator aufweist.

11. PLL-Synthesizer nach irgendeinem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Filtereinrichtung folgendes enthält:

eine erste Tiefpaßfiltereinrichtung (5) mit einem Eingangsanschluß und einem Ausgangsanschluß, um das über den Eingangsanschluß zugeführte zwei Signal zu filtern, um dadurch ein gefiltertes zweites Ausgangssignal am Ausgangsanschluß zu erzeugen; und

eine zweite Tiefpaßfiltereinrichtung (Sa), um das gefilterte zweite Signal zu filtern, um dadurch das erste Signal (SG2) zu erzeugen;

wobei die Schaltereinrichtung (8) zwischen den Eingangsanschluß und den Ausgangsanschluß der ersten Tiefpaßfiltereinrichtung gekoppelt ist.

12. PLL-Synthesizer nach Anspruch 11, dadurch gekennzeichnet, daß die Schaltereinrichtung (8) eine kurzschließende Einrichtung (81) enthält, um den Eingangsanschluß und den Ausgangsanschluß der ersten Tiefpaßfiltereinrichtung (5) kurzzuschließen.

13. PLL-Synthesizer nach Anspruch ii oder 12, dadurch gekennzeichnet, daß die erste Filtereinrichtung (5) einen Widerstand (Ril; R21) aufweist und daß die zweite Filtereinrichtung einen Widerstand (R12, R13) und einen Kondensator (C11, C12; C21-C23) aufweist.

14. PLL-Synthesizer, mit:

einem spannungsgesteuerten Oszillator (6) zum Erzeugen eines Ausgangssignals (SG3) mit einer Frequenz, die auf einem an den Oszillator angelegten Oszillator-Eingangssignal (SG2) basiert;

einer PLL-Steuereinrichtung (11), um basierend auf dem Ausgangssignal und einer Einstellfrequenz (DA), die von einer Frequenzeinstelleinrichtung ausgegeben wird, und abhängig von einem Strobe-Signal (STB), welches direkt der Frequenzeinstelleinrichtung zugeführt wird, zu erzeugen; eine Tiefpaßfiltereinrichtung (5; 5a), um das PLL-Ausgangssignal zu filtern, um ein Oszillator-Eingangssignal zu erzeugen und um das Oszillator-Eingangssignal dem spannungsgesteuerten Oszillator zuzuführen, wobei die Tiefpaßfiltereinrichtung ein erstes Tiefpaßfilter (5) und ein zweites Tiefpaßfilter (Sa) aufweist, die miteinander gekoppelt sind;

wobei die Schaltereinrichtung, die an die Tiefpaßfiltereinrichtung gekoppelt ist, entweder das erste Tiefpaßfilter oder das zweite Tiefpaßfilter während einer vorbestimmten Zeit in Einklang mit dem Strobe-Signal außer Bereitschaft setzt, wel&hes Strobe-Signal direkt der Schaltereinrichtung zugeführt wird.

15. PLL-Steuerschaltung, die ein PLL-Ausgangssignal (SG2) erzeugt, welches einem spannungsgesteuerten Oszillator (6) über eine Tiefpaßfiltereinheit (5) eingespeist wird, wobei die PLL-Steuerschaltung folgendes enthält:

eine PLL-Steuereinrichtung (11) zum Erzeugen des PLL- Ausgangssignals basierend auf einem Ausgangssignal (SG3) des spannungsgesteuerten Oszillators und basierend auf der Ausgangsgröße einer Frequenzeinstelleinrichtung, die abhängig von einem Strobe-Signal (STB), welches direkt der Frequenzeinstelleinrichtung zugeführt ist, zu erzeugen, wobei das Ausgangssignal des spannungsgesteuerten Oszillators eine Frequenz basierend auf einem Oszillatoreingangssignal hat, welches dem spannungsgesteuerten Oszillator zugeführt wird; und

eine Schaltereinrichtung (81), die an die Tiefpaßfiltereinheit gekoppelt ist, welche das PLL-Ausgangssignal filtert, um das Oszillator-Eingangssignal zu erzeugen, welches an den spannungsgesteuerten Oszillator angelegt wird und die Tiefpaßfiltereinheit ein erstes Tiefpaßfilter (5) und ein zweites Tiefpaßfilter (5a) enthält, die miteinander gekoppelt sind, um entweder das erste Tiefpaßfilter oder das zweite Tiefpaßfilter während einer Zeitdauer abhängig von dem Strobe-Signal (STB), welches direkt der Schaltereinrichtung (81) zugeführt ist, außer Bereitschaft zu setzen.