[go: up one dir, main page]

DE68920291T2 - Verfahren zum Herstellen von leitenden Bahnen und Stützen. - Google Patents

Verfahren zum Herstellen von leitenden Bahnen und Stützen.

Info

Publication number
DE68920291T2
DE68920291T2 DE68920291T DE68920291T DE68920291T2 DE 68920291 T2 DE68920291 T2 DE 68920291T2 DE 68920291 T DE68920291 T DE 68920291T DE 68920291 T DE68920291 T DE 68920291T DE 68920291 T2 DE68920291 T2 DE 68920291T2
Authority
DE
Germany
Prior art keywords
layer
photoresist
conductive
region
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68920291T
Other languages
English (en)
Other versions
DE68920291D1 (de
Inventor
Nancy Ann Greco
Stephen Edward Greco
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE68920291D1 publication Critical patent/DE68920291D1/de
Publication of DE68920291T2 publication Critical patent/DE68920291T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf ein Verfahren zur Fertigung von Halbleiterbauelementen und insbesondere auf ein Verfahren zum Herstellen leitender Stifte auf leitenden Bahnen.
  • Halbleiterchips beinhalten im allgemeinen regelmäßige Anordnungen von mikroelektronischen Bauelementen, wie Transistoren, mit Kontakten, die untereinander durch Strukturen aus leitenden Bahnen oder Verdrahtungen verbunden sind. Mit immer dichterer Pakkung der Bauelemente auf diesen Halbleiterchips, wie sie zum Beispiel bei der heutzutage verwendeten Technologie für Schaltkreise mit sehr hohem Integrationsgrad (VLSI) zu finden ist, werden die Verbindungsstrukturen entsprechend komplex. Als Folge dieser Komplexität sind mehrere Ebenen von Verbindungsstrukturen/-verdrahtungen erforderlich, um die vielen, dicht gepackten Bauelemente zu verdrahten.
  • Solche Mehrfachebenen einer Verbindungsverdrahtung, von denen zwei bis sechs für einen VLSI-Schaltkreis gemäß dem Stand der Technik nicht unüblich sind, beinhalten typischerweise Schichten aus leitenden Bahnen, die durch Zwischenschichten aus isolierendem Material voneinander getrennt sind. Diese getrennten Ebenen von leitenden Bahnen sind durch leitende Stifte, die sich durch Kontaktlöcher in den isolierenden Schichten hindurch erstrecken, elektrisch miteinander verbunden.
  • Mit zunehmender Komplexität der Verbindungsebenen entsprechend der Dichte der Bauelemente auf den Halbleiterchips, stößt man auf Probleme bei der Bildung der leitenden Bahnen und Stifte innerhalb der notwendigerweise engeren Toleranzen. Typische Verfahren gemäß dem Stand der Technik erfordern zum Beispiel die Verwendung von mehreren Masken und Lift-off-Schritten, um die leitenden Bahnen und Stifte zu bilden. Zusätzlich zu den Justierungsproblemen und Fehlern, die mit der Verwendung von mehreren Maskenschritten einhergehen, sind diese Verfahren komplex, langwierig und erfordern oftmals die Verwendung von verschiedenen, teuren, spezialisierten Fertigungshilfsmitteln.
  • Das US-Patent Nr. 4 721 689 von Chaloux, Jr. et al., das der Anmelderin der vorliegenden Anmeldung übertragen wurde, zeigt ein Verfahren zur gleichzeitigen Bildung einer Verbindungsebene auf einer isolierenden Schicht eines Halbleiterchips und über Stifte durch diese hindurch. Das Verfahren beinhaltet die folgenden Schritte: Bilden einer Mehrzahl von Durchkontaktiöchern in der isolierenden Schicht, Sputtern von leitendem Material mit hoher Beweglichkeit auf die Oberfläche der isolierenden Schicht und in die Durchkontaktlöcher, Maskieren der Schicht aus leitendem Material und Ionenstrahlätzen durch die Maske hindurch, um eine strukturierte Verbindungsschicht zu bilden.
  • Das Patent von Chaloux, Jr. et al. besitzt den Nachteil, daß zwei separate Maskierungsschritte erforderlich sind: der erste, um die Durchkontaktlöcher festzulegen, und der zweite, um die strukturierte Verbindungsschicht festzulegen. Das daraus resultierende Produkt leidet unter den Justierungsfehlern, die mit der Verwendung der zwei Maskierungsschritte einhergehen. Bei dem Patent ist des weiteren das Ätzen von zwei äußerst verschiedenen Materialien erforderlich: des Isolators, der die Durchkontaktlöcher festlegt, und des Metalls. Dies erfordert wohl die Verwendung von zwei separaten Fertigungshilfsmitteln.
  • Das US-Patent Nr. 4 541 893 von Knight zeigt ein Verfahren zur Fertigung von Sockelverbindungen zwischen leitenden Schichten in einem integrierten Schaltkreis, das die folgenden Schritte beinhaltet: (a) Bilden einer ersten leitenden Schicht über einem Halbleitersubstrat; (b) Anbringen einer Atzstoppschicht auf der ersten leitenden Schicht, wobei die Ätzstoppschicht eine zu derjenigen der ersten leitenden Schicht verschiedene Ätzcharakterisitk autweist; (c) Strukturieren der ersten leitenden Schicht und der Ätzstoppschicht zu einer Verbindungsstruktur, die immer dort, wo eine Sockelverbindung zu bilden ist, verbreiterte Gebiete beinhaltet; (d) selektives Ätzen der Ätzstoppschicht, bis die Ätzstoppschicht lediglich in zentralen Bereichen der verbreiterten Gebiete als Ätzstoppkappe zurückbleibt; und (e) selektives Ätzen der ersten leitenden Schicht bis zu einer gewählten Tiefe, wodurch jeweils ein Sockel unterhalb der Ätzstoppkappen gebildet wird.
  • Die von Knight offenbarte Technik leidet an dem Nachteil, daß sie dort, wo Sockel zu bilden sind, die verbreiterten Gebiete (Schritt (c)) zur Anpassung an Prozeßtoleranzen und Fehljustierungen erfordert. Diese verbreiterten Gebiet verschwenden durch Begrenzung der minimalen Abstände zwischen Verdrahtungen Platz auf dem Haibleiterchip. Des weiteren kann eine zu gravierende Fehljustierung bei der Bildung eines verbreiterten Gebietes dazu führen, daß ein nicht ausreichender kleiner Stift oder überhaupt kein Stift gebildet wird.
  • Die folgenden Referenzen zeigen jeweils die Verwendung eines Doppelton-Photoresists in einem selbstjustierenden lithographischen Prozeß. Keine der Referenzen zeigt oder schlägt die Verwendung eines derartigen Photoresists oder Verfahrens zur Bildung von selbstjustierten leitenden Stiften auf Bahnen vor.
  • Das auf die Anmelderin der vorliegenden Erfindung übertragene US-Patent Nr. 4 767 723 von Hinsberg, III et al. zeigt ein Verfahren zur Herstellung von Dünnfilm-Transistoren unter Verwendung eines Doppelton-Photoresists.
  • Die auf die Anmelderin der vorliegenden Erfindung übertragene, offengelegte europäische Patentanmeldung 0 220 578 von Hinsberg zeigt verschiedene Aus führungs formen eines Doppelton-Photoresists. Die Anmeldung zeigt des weiteren die Verwendung eines derartigen Doppelton-Photoresists, um selbstjustierte Strukturen auf einem darunterliegenden Substrat zu bilden.
  • Der Artikel "Zero-Misalignment Lithographic Process Using A Photoresist with Wavelength-Selected Tone" von Hinsberg et al., SPIE Vol. 920, Advances in Resist Technology and Processing V, 1988 zeigt ein Doppelton-Photoresist, eine Maske zur Verwendung in Verbindung mit einem derartigen Photoresist und einen selbstjustierenden lithographischen Prozeß, der das Photoresist und die Maske verwendet.
  • Gemäß EP-A-224013 werden koplanare Metall/Isolator-Filme auf mehreren Ebenen gebildet durch: Bereitstellen eines Substrats mit einer darunterliegenden Metallisierung, Aufbringen einer isolierenden Schicht, wobei teilweise Bereiche entfernt werden, in denen eine darüberliegende Metallisierung erforderlich ist; vollständiges Entfernen von Bereichen, in denen Stiftdurchkontakt-Verbindungen erforderlich sind, wobei einige dieser Bereiche bezüglich der ersten Bereiche ausgerichtet sind; und Aufbringen von Metall, wobei es bis auf die Kanäle des ersten Bereichs und die Stiftdurchkontakte des zweiten Bereiches entfernt wird.
  • Die Hauptaufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines neuen und verbesserten Verfahrens zur Bildung einer leitenden Bahn auf einem leitenden Stift.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines solchen Verfahrens, bei dem der leitende Stift selbstjustiert zu der leitenden Bahn durch die Verwendung einer einzigen Maske zur Festlegung beider Strukturen angeordnet ist.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines solchen Verfahrens, das in einer wirtschaftlichen Weise unter Verwendung von ohne weiteres verfügbaren Halbleiterprozeßtechniken ausgeführt werden kann.
  • Diese Aufgaben werden durch ein Verfahren gelöst, wie es in Anspruch 1 dargelegt ist.
  • In einer Ausführungsform der Erfindung werden der erste und der zweite Bereich des Photoresists mittels Belichten des Photoresists mit Strahlung durch eine einzige Maske mit wenigstens einem Bereich zum Filtern der Strahlungsfreguenz gebildet.
  • Diese und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden durch Betrachtung der folgenden detaillierten Beschreibung der Erfindung offensichtlich werden, wenn sie in Verbindung mit den Zeichnungen gelesen wird, in denen:
  • Fig. 1A bis 1H aufeinanderfolgende Querschnittsansichten sind, die ein zum Verständnis der Erfindung nützliches Verfahren zeigen;
  • Fig. 2 eine Draufsicht von Fig. 1H ist;
  • Fig. 3A bis 3I aufeinanderfolgende Querschnittsansichten sind, die ein Verfahren zeigen, das gemäß einer Ausführungsform der vorliegenden Erfindung ausgeführt ist; und
  • Fig. 4 eine Draufsicht von Fig. 3I ist.
  • Nun bezugnehmend auf die zum Verständnis der Erfindung nützliche Ausführungsform, die in den Fig. 1A bis 1H dargestellt ist, zeigt Fig. 1A ein Halbleiterbauelement 10, das eine Hauptoberfläche 12 aufweist. Das Bauelement 10 beinhaltet in einer herkömmlichen Weise leitende und halbleitende Bereiche (nicht gezeigt), zum Beispiel Transistorbereiche, zu denen die Herstellung eines (von) elektrischen Kontaktes (Kontakten) an der Oberfläche 12 gewünscht ist. Wenngleich zwecks Illustration der vorliegenden Erfindung die Oberfläche 12 in den Figuren planar dargestellt ist, ist die vorliegende Erfindung in gleicher Weise für die Bildung von leitenden Bahnen und Stiften auf nicht planaren Oberflächen anwendbar. Als Vorstufe vor der Ausführung der vorliegenden Erfindung kann die Oberfläche 12 optional von Verunreinigungen wie natürlichen Oxiden zum Beispiel durch Beschuß mit Argonionen gereinigt werden.
  • Gemäß dieser zum Verständnis der Erfindung nützlichen Ausführungsform wird eine Schichtfolge 14 aus leitenden Materialien über der Oberfläche 12 gebildet. Die Schichtfolge 14 beinhaltet eine untere Schicht 16 aus einer Aluminium-Kupfer-Legierung, die mit einer Dicke von etwa 1 Mikrometer gebildet ist, eine mittlere oder zwischenliegende Schicht 18 aus einem leitenden Ätzstopp-Material, die mit einer Dicke im Bereich von mehreren tausend Angström gebildet ist, und eine obere Schicht 20 aus einer Aluminium-Kupfer-Legierung, die mit einer Dicke von etwa 1 Mikrometer gebildet ist.
  • Die Schichten 16, 20 können aus einem beliebigen geeigneten, leitenden Material bestehen, während die Atzstoppschicht 18 leitend und so gewählt ist, daß sie einem Atzmittel, das auf die obere Schicht 20 angewendet wird, in einer weiter unten detaillierter beschriebenen Weise widersteht (d.h., daß sie andere Atzcharakteristika als die Schicht 20 aufweist) . In der vorliegenden Ausführungsform der Erfindung beinhaltet die Schicht 18 Wolfram. Die Schichten 16, 18, 20 werden zum Beispiel durch herkömmliche Aufdampf- oder Sputterverfahren in einer Vakuumkammer gebildet.
  • Nun bezugnehmend auf Fig. 1B wird auf die Bildung der Schichtfolge 14 folgend eine Schicht 22 aus Doppelton-Photoresist über der Schicht 20 aufgebracht. Das Photoresist 22 besteht bevorzugt aus einem Doppelton-Photoresist des Typs, bei dem eine Belichtung mit ultravioletter (UV-) Strahlung mit verschiedenen Frequenzen Bereiche erzeugt, die verschiedene Entwicklungscharakteristika besitzen. Geeignete Materialien für das Photoresist 22 sind in dem oben zitierten US-Patent Nr. 4 767 723 von Hinsberg, 111 et al., der offengelegten EP-Patentanmeldung 0 220 578 von Hinsberg et al. und der Veröffentlichung "Zero-Misalignment Lithographic Process Using A Photoresist with Wavelength-Selected Tone" von Hinsberg et al. beschrieben, die sämtlich durch Verweis hier aufgenommen sind. Das Photoresist 22 liefert verschiedene Entwicklungscharakteristika bei Belichtung mit UV- Strahlung im nahen UV-Bereich von 350 nm bis 425 nm und im mittleren UV-Bereich (oder nahen und mittleren UV-Bereich) von 300 nm bis 325 nm. Kurz gesagt beinhaltet das Resist eine Kombination aus einem positiven Diazoketon/Novolak-Resist und einem negativen Resist auf Azidbasis in einer einzigen Zusammensetzung.
  • Das Photoresist 22 wird durch herkömmliche Techniken, wie Aufschleudern und Härten, mit einer Dicke im Bereich von etwa 2 Mikrometer gebildet. Aus einer Betrachtung des restlichen, unten beschriebenen Verfahrens ist erkennbar, daß die geeignete Dicke für das Photoresist 22 durch die relative Ätzrate des Photoresists im Vergleich zu der Ätzrate der darunterliegenden Schichtfolge 14 festgelegt ist.
  • Nun bezugnehmend auf Fig. 1C wird auf die Bildung des Photoresists 22 folgend eine Maske 24 zwischen dem Photoresist und einer (nicht gezeigten) Quelle breitbandiger UV-Strahlung 26 angeordnet. Gemäß der vorliegenden Ausführungsform der Erfindung wird, wobei das Photoresist 22 als Doppelton-Photoresist des oben beschriebenen Typs gewählt ist, die Maske 24 so gebildet, daß sie drei verschiedene Bereiche mit unterschiedlichen Filteroder Transmissionseigenschaften festlegt. Ein erster Bereich 24A, durch den ein Teil 22A des Photoresists 22 bestrahlt wird, wird so gewählt, daß er nur nahe UV-Strahlung im Bereich von etwa 350 nm bis 425 nm durchläßt. Ein zweiter Bereich 24B, unter dem ein Teil 22B des Photoresists 22 liegt, wird so gewählt, daß er für UV-Strahlung undurchlässig ist. Ein dritter Bereich 24C, durch den ein Teil 22C der Photoresistschicht 22 bestrahlt wird, wird so gewählt, daß er sowohl nahe als auch mittlere UV-Strahlung im Bereich von etwa 300 nm bis 425 nm durchläßt. So belichtet weist jeder Teil 22A, 22B, 22C unterschiedliche Entwicklungscharakteristika auf, wobei diese Charakteristika unten detaillierter beschrieben werden.
  • Die oben zitierten Referenzen von Hinsberg et al. beschreiben geeignete Materialien für die Maske 24. Kurz gesagt wird der Teil 24C als reiner Quarz gewählt, der Teil 24B wird als eine Cr/Quarz-Maske gewählt, und der Teil 24A wird als Polymerfilm mit oder ohne einen Farbstoff, als mehrschichtiges dielektrisches Interferenzfilter oder als Spin-on-Glas aus einem anorganischen Oxid gewählt. Es ist erkennbar, daß durch die Verwendung der einzigen Maske 24 zur Belichtung/Abdeckung der darunterliegenden Bereiche 22A, 22B, 22C in der Photoresistschicht 22 diese Bereiche selbstjustiert sind, wobei ihre relativen Positionen von Belichtung zu Belichtung konstant sind.
  • Nun bezugnehmend auf Fig. 1D wird ein Entwickler auf wäßriger Basis, wie Natriummetasilikat oder KOH und Wasser, dazu verwendet, den Bereich 22A der Doppelbild-Photoresistschicht 22 zu entwickeln und folglich zu entfernen, wobei dieser Bereich durch die Maske 24 hindurch in der oben beschriebenen Weise mit naher UV-Strahlung belichtet wurde. Die verbleibenden Bereiche der Photoresistschicht 22, die nicht oder mit mittlerer UV-Strahlung belichtet wurden, sind in dem Entwickler auf wäßriger Basis nicht löslich und verbleiben folglich. Wie aus einer Betrachtung der restlichen Prozeßschritte erkennbar werden wird, dient diese Entwicklung des Bereiches 22A dazu, die Position einer nachfolgend gebildeten leitenden Bahn festzulegen, wobei die Position der Bahn durch eine Maskenwirkung der verbliebenen Photoresistbereiche 22B, 22C festgelegt ist.
  • Nun bezugnehmend auf Fig. 1E wird ein anisotropes (d.h. gerichtetes) reaktives Ionenätzen (RIE), wie ein Gemisch aus Chlor, Bortrichlorid, Chloroform und Stickstoff, verwendet, um denjenigen Teil der Schicht 20 zu entfernen, der durch die Entwicklung des Photoresistbereichs 22A freigelegt wurde. Die verbliebenen Bereiche der Photoresistschicht 22 dienen während dieses RIE- Prozesses als Maske. Die Parameter dieses RIE-Prozesses sind so gewählt, daß eine Überhitzung und ein daraus resultierendes Fließen oder eine Degradation der Abbildungsfähigkeit der verbliebenen Bereiche der Photoresistschicht 22 verhindert wird, und der RIE-Prozeß wird fortgesetzt, bis der Ätzstopp 18 freigelegt ist. Der Ätzvorgang kann dann optional für eine kurze Zeitspanne, die zur Gewährleistung eines sauberen und vollständigen Ätzvorgangs ausreicht, fortgesetzt werden, d.h. es kann "überätzt" werden. Die Zusammensetzung des Ätzstopps 18 war selbstverständlich zuvor so gewählt worden, daß er gegenüber einer Entfernung durch das ausgewählte Ätzmittel beständig ist. Alternativ zu dem oben beschriebenen RIE-Prozeß kann Ionenstrahlätzen verwendet werden, um die freigelegten Teile der Schicht 20 bis hinunter auf den Ätzstopp 18 zu entfernen.
  • Auf die Entfernung des freigelegten Teils der Schicht 20 folgend wird der freigelegte Teil der Ätzstoppschicht 18 (d.h. derjenige Teil, der unter dem entwickelten Photoresistbereich 22A liegt) entfernt. Dieser freigelegte Teil der Atzstoppschicht 18 wird vorzugsweise in der gleichen Anlage entfernt, die oben dafür verwendet wird, die freigelegten Teile der Schicht 20 dem RIE- Prozeß zu unterwerfen, wobei die Substitution eines geeigneten Atzmittels, wie eines Kohlenstofftetrafluorid-Gases, erfolgt. Es kann wiederum ein kurzes Überätzen durchgeführt werden, um einen sauberen und vollständigen Ätzvorgang sicherzustellen.
  • Auf die Beendigung des Atzens des freigelegten Teils der Ätzstoppschicht 18 folgend wird das freigelegte Metall passiviert, um eine nachfolgende Korrosion durch restliches Chlor zu verhindern. Diese Passivierung kann zum Beispiel durch Spülen des Bauelementes in deionisiertem Wasser, um jegliche restliche Chlorionen zu lösen, erreicht werden.
  • Nun bezugnehmend auf Fig. 1F werden in der bevorzugten Ausführungsform der Erfindung die verbliebenen Teile der Photoresistschicht 22 ganz flächig einer (nicht gezeigten) Quelle von Strahlung 28 im nahen UV-Bereich ausgesetzt. Diese ganzflächige Belichtung mit Strahlung im nahen UV-Bereich wirkt dahingehend, daß ein Photoresistbereich 22B, der während der ersten UV-Bestrahlung nicht belichtet wurde, mit den gleichen Entwicklungscharakteristika wie des zuvor entwickelten Photoresistbereichs 22A bereitgestellt wird. Es ist anzumerken, daß die Entwicklungscharakteristika des Photoresistbereichs 22C, die von der vorherigen Belichtung mit mittlerer UV-Strahlung überlagert sind, durch diese ganzflächige Belichtung nicht beeinflußt werden.
  • Nun bezugnehmend auf Fig. 1G wird das Halbleiterbauelement in einen Entwickler auf wäßriger Basis, der vorzugsweise identisch mit dem oben für die Entwicklung des Photoresistbereichs 22A beschriebenen Entwickler aus KOH und Wasser ist, eingetaucht, um dadurch den Photoresistbereich 22B zu entwickeln. Wie durch eine Betrachtung des im folgenden beschriebenen restlichen Prozesses erkennbar wird, legt diese Entwicklung des Photoresistbereichs 22B die Position eines nachfolgend gebildeten leitenden Stiftes fest, wobei die Stiftposition durch die maskierende Wirkung des verbleibenden Photoresistbereiches 22C definiert ist.
  • Aus einer Betrachtung der oben unter Bezugnahme auf die Fig. 1F und 1G beschriebenen Verfahrensschritte versteht es sich, daß die ganzflächige Belichtung und nachfolgende Entwicklung auf wäßriger Basis nicht das einzige Verfahren ist, durch welches das in Fig. 1G gezeigte Bauelement erzeugbar ist. Alternativ kann die ganzflächige Belichtung weggelassen werden, und der Photoresistbereich 22B kann durch die Verwendung eines geeigneten organischen Lösungsmittels, wie N-Butylacetat, entfernt werden. Die oben beschriebene, bevorzugte Ausführungsform ist jedoch dadurch besonders effizient, daß sie die gleiche Anlage und die gleichen Chemikalien benutzt, die zum Ätzen des Photoresistbereichs 22A verwendet werden.
  • Nun bezugnehmend auf Fig. 1H wird ein RIE-Prozeß verwendet, um die neu freigelegten Teile der Schicht 20 (d.h. jene Teile, die durch Entwickeln des Photoresistbereiches 22B freigelegt wurden) bis hinunter auf die Ätzstoppschicht 18 zu entfernen, während gleichzeitig die freigelegten Teile der Schicht 16 (d.h. jene Teile, die vorher unter dem Photoresistbereich 22A lagen) entfernt werden. Das verwendete RIE-Ätzmittel ist vorzugsweise identisch mit jenem, das für die Entfernung von Teilen der Schicht 20 in Fig. 1E oben beschrieben wurde, d.h. ein Gemisch aus Chlor, Bortrichlorid, Chloroform und Stickstoff. Die verbliebenen freigelegten Teile der Atzstoppschicht 18 können optional unter Verwendung eines RIE-Prozesses mit Kohlenstofftetrafluorid entfernt werden. Auf die Beendigung des Atzvorgangs folgend wird der Halbleiter erneut durch Spülen in deionisiertem Wasser passiviert.
  • Aus einer Betrachtung der oben unter Bezugnahme auf die Fig. 1E bis 1H beschriebenen Verfahrensschritte bieten sich für den Fachmann sofort verschiedene alternative Methoden zur Entfernung der geätzten Bereiche der Schichten 16, 18, 20 an. Zum Beispiel können die unter dem Photoresistbereich 22A liegenden Teile der Schicht folge 14 insgesamt vor der Entwicklung des Photoresistbereichs 22B und dem nachfolgenden Ätzen der neu freigelegten Teile der Schicht 20 entfernt werden. Dies kann jedoch sowohl die verbliebenen Teile 22B, 22C des Photoresists als auch die Oberfläche 12 des Bauelementes während einer unerwünschten Dauer dem RIE-Prozeß aussetzen.
  • Es ist außerdem erkennbar, daß es nicht notwendig ist, daß die Schichtfolge 14 die in der beschriebenen Ausführungsform gezeigten Dreifachschichtfolge beinhaltet. Alternativ braucht die Schicht folge die Atzstoppschicht 18 nicht zu beinhalten und kann eine einzelne, vergleichsweise dickere Schicht aus leitenden Material aufweisen. Die Schichtfolge kann auch eine Mehrschichtstruktur beinhalten, die zusätzliche Schichten umfaßt, die ausgewählt werden, um die Elektromigrationseigenschaften der resultierenden Bahnen und Stifte zu verbessern.
  • Nun bezugnehmend auf die Fig. 11 und 2 wird der verbliebene Bereich 22C des Photoresists durch Ätzen mit einem Sauerstoffplasma in einem Trommelverascher entfernt. So wird eine resultierende leitende Bahn 16'/18' mit einem leitenden Stift 20' bereitgestellt (die Merkmale sind mit gestrichenen Ziffern bezeichnet, um sie von den ursprünglichen Schichten zu unterscheiden). Es ist erkennbar, daß, wenn eine einzelne Maske 24 zur Belichtung des Doppelbild-Photoresists 22, wie oben unter Bezugnahme auf Fig. 1C beschrieben, verwendet wird, der leitende Stift 20' in selbstjustierter, präziser Justierung bezüglich der darunterliegenden leitenden Bahnen 16'/18' gebildet werden kann. Es sind keine weiteren Masken zur Justierung der zwei Elemente erforderlich.
  • Nun bezugnehmend auf die in den Fig. 3A bis 3H dargestellte Ausführungsform der Erfindung zeigt Fig. 3A ein Halbleiterbauelement 30, das eine Hauptoberfläche 32 aufweist. Das Bauelement 30 beinhaltet in einer herkömmlichen Weise leitende und halbleitende Bereiche (nicht gezeigt), zum Beispiel Transistorbereiche, zu denen die Herstellung eines (von) elektrischen Kontaktes (Kontakten) an der Oberfläche 32 gewünscht ist. Wenngleich zwecks Illustration der vorliegenden Erfindung die Oberfläche 32 in den Figuren planar dargestellt ist, ist die vorliegende Erfindung in gleicher Weise für die Bildung von leitenden Bahnen und Stiften auf nicht planaren Oberflächen anwendbar.
  • Gemäß dieser Ausführungsform der Erfindung wird eine Schichtfolge 34 aus leitenden Materialien über der Oberfläche 32 gebildet. Die Schicht folge 34 beinhaltet eine untere Schicht 36 aus amorphem Siliziumoxid (hier als Quarz bezeichnet), die mit einer Dicke von etwa 1 Mikrometer gebildet ist, eine zwischenliegende oder mittlere Atzstopp-Schicht 38 aus Aluminiumoxid, die mit einer Dicke im Bereich von mehreren tausend Angström (10 Å = 1 nm) gebildet ist, und eine obere Schicht 40 ebenfalls aus Quarz, die mit einer Dicke von etwa 1 Mikrometer gebildet ist.
  • Es versteht sich, daß die Schichten 36, 40 aus beliebigen geeigneten, isolierenden Materialien bestehen können, während die Ätzstoppschicht 38 so gewählt ist, daß sie sowohl isolierend als auch gegenüber einem nachfolgend angewendeten Atzvorgang in einer im folgenden detaillierter beschriebenen Weise beständig ist. Die Schichtfolge 34 kann zum Beispiel alternativ eine obere und eine untere isolierende Schicht aus Polyimid sowie eine mittlere Ätzstoppschicht aus Quarz beinhalten.
  • Die isolierenden Schichten 36, 38, 40 werden durch herkömmliche Verfahren gebildet. Quarz zum Beispiel wird durch ein Sputterverfahren aufgebracht, d.h. durch Beschuß eines Targets aus amorphem Siliziumoxid mit Argonionen in einer Vakuumkammer. Der Prozeß wird so gesteuert, daß Silizium- und Sauerstoffatome oder Gruppen derartiger Atome aus dem Target herausgeschlagen werden, um auf dem gewünschten Bereich Quarz zu bilden. Polyimid kann durch herkömmliche Schleuderbeschichtungs- und Aushärteprozesse aufgebracht werden, und Aluminiumoxid kann durch ein Sputterverfahren abgeschieden werden.
  • Auf die Bildung der Schichtfolge 34 folgend wird eine Schicht 42 aus Doppelton-Photoresist über der Schicht 40 aufgebracht, wodurch sich das in Fig. 3A gezeigte Bauelement ergibt. Bei der bevorzugten Ausführungsform der Erfindung besteht das Photoresist 42 aus einem Doppelton-Photoresist des Typs, bei dem eine Belichtung mit Strahlung mit verschiedenen Frequenzen Bereiche erzeugt, die verschiedene Entwicklungscharakteristika besitzen. Geeignete Materialien für das Photoresist 42 sind in dem oben zitierten US-Patent Nr. 4 767 723 von Hinsberg, III et al., der offengelegten EP-Patentanmeldung 0 220 578 von Hinsberg et al. und in der Veröffentlichung "Zero-Misalignment Lithographic Process Using A Photoresist with Wavelength-Selected Tone" von Hinsberg et al. beschrieben, die sämtlich durch Verweis hier aufgenommen sind. Das bevorzugte Photoresist 42 liefert verschiedene Entwicklungscharakteristika bei Belichtung mit ultravioletter (UV-) Strahlung im nahen UV-Bereich von 350 nm bis 425 nm und im mittleren UV-Bereich (oder nahen und mittleren UV-Bereich) von 300 nm bis 325 nm. Kurz gesagt beinhaltet das Photoresist eine Kombination aus einem positiven Diazoketon/Novolak-Resist und einem negativen Resist auf Azidbasis in einer einzigen Zusammensetzung.
  • Das Photoresist 42 wird durch herkömmliche Techniken, wie Aufschleudern und Härten, mit einer Dicke im Bereich von etwa 2 Mikrometer gebildet. Aus einer Betrachtung des Folgenden ist erkennbar, daß die geeignete Dicke für das Photoresist 42 durch die relative Ätzrate des Photoresists im Vergleich zu der Ätzrate der darunterliegenden Schichtfolge 34 festgelegt ist.
  • Nun bezugnehmend auf Fig. 3B wird auf die Bildung des Photoresists 42 folgend eine Maske 44 zwischen dem Photoresist und einer (nicht gezeigten) Quelle breitbandiger UV-Strahlung 46 angeordnet. Gemäß der vorliegenden Ausführungsform der Erfindung wird, wobei das Photoresist 42 als Doppelton-Photoresist des oben beschriebenen Typs gewählt ist, die Maske 44 so gebildet, daß sie drei verschiedene Bereiche mit unterschiedlichen Filteroder Transmissionseigenschaften festlegt. Ein erster Bereich 44C, durch den ein Teil 42C des Photoresists 42 bestrahlt wird, wird so gewählt, daß er nur nahe UV-Strahlung im Bereich von etwa 350 nm bis 425 nm durchläßt. Ein zweiter Bereich 44B, unter dem ein Teil 42B des Photoresists 42 liegt, wird so gewählt, daß er für UV-Strahlung undurchlässig ist. Ein dritter Bereich 44A, durch den ein Teil 42A der Photoresistschicht 42 bestrahlt wird, wird so gewählt, daß er mittlere UV- (und nahe UV-) Strahlung im Bereich von etwa 300 nm bis 425 nm durchläßt. So beiichtet weist jeder Bereich 42A, 42B, 42C der Photoresistschicht 42 unterschiedliche Entwicklungscharakteristika auf, wobei diese Charakteristika unten detaillierter beschrieben werden.
  • Die oben zitierte Veröffentlichung von Hinsberg et al. beschreibt bevorzugte Materialien für die Maske 44. Kurz gesagt wird der Bereich 44A als reiner Quarz gewählt, der Bereich 44B wird als eine Cr/Quarz-Maske gewählt, und der Bereich 44C wird als Polymerfilm mit oder ohne einen Farbstoff, als mehrschichtiges dielektrisches Interferenzfilter oder als Spin-on-Glas aus einem anorganischen Oxid gewählt. Es ist erkennbar, daß durch die Verwendung der einzigen Maske 44 zur Belichtung/Abdeckung der darunterliegenden Bereiche 42A, 42B, 42C in der Photoresistschicht 42 diese Abschnitte selbstjustiert sind, wobei ihre relativen Positionen von Belichtung zu Belichtung konstant sind.
  • Nun bezugnehmend auf Fig. 3C wird ein Entwickler auf wäßriger Basis, wie KOH und Wasser, dazu verwendet, den Bereich 42C der Doppelbild-Photoresistschicht 42 zu entwickeln und folglich zu entfernen, wobei dieser Bereich durch die Maske 44 hindurch in der oben beschriebenen Weise mit naher UV-Strahlung belichtet wurde. Die verbleibenden Bereiche der Photoresistschicht 42, die nicht oder mit mittlerer UV-Strahlung belichtet wurden, sind in dem Entwickler auf wäßriger Basis nicht löslich und verbleiben folglich. Wie aus einer Betrachtung der restlichen Prozeßschritte erkennbar werden wird, dient diese Entwicklung des Bereiches 42C dazu, die Position eines nachfolgend gebildeten leitenden Stiftes festzulegen, wobei die Position des Stiftes durch eine Maskenwirkung der verbliebenen Bereiche des Photoresists 42A, 42B festgelegt ist, wodurch eine Matrix in der darunterliegenden Schichtfolge 34 gebildet wird (zwecks optimaler Darstellung der vorliegenden Erfindung sind die Fig. 3C bis 3G als zweidimensionale Querschnitte gezeigt).
  • Nun bezugnehmend auf Fig. 3D wird ein anisotropes (d.h. gerichtetes) reaktives Ionenätzen (RIE), wie mit Kohlenstofftetrafluorid (Sauerstoffgas für Polyimid), verwendet, um den Teil der Schicht 40 zu entfernen, der durch die Entwicklung des Photoresistbereiches 42A freigelegt wurde. Die Parameter dieses RIE- Prozesses sind so gewählt, daß eine Überhitzung und folglich ein Fließen oder eine Degradation der Abbildungsfähigkeit der verbliebenen Bereiche der Photoresistschicht 42 verhindert wird, und das Atzen wird fortgesetzt, bis der Ätzstopp 38 freigelegt ist. Der Ätzvorgang kann dann optional für eine kurze Zeitspanne, die zur Gewährleistung eines sauberen und vollständigen Atzvorgangs ausreicht, fortgesetzt werden, d.h. es kann "überätzt" werden. Die Zusammensetzung des Ätzstopps 38 war selbstverständlich zuvor so gewählt worden, daß er gegenüber einer Entfernung durch das ausgewählte Atzmittel beständig ist. Alternativ zu dem oben beschriebenen RIE-Prozeß kann Ionenstrahlätzen verwendet werden, um die freigelegten Abschnitte der Schicht 40 bis hinunter auf den Ätzstopp 38 zu entfernen.
  • Auf die Entfernung des freigelegten Teils der Schicht 40 folgend wird der freigelegte Teil der Atzstoppschicht 38 entfernt. Dieser freigelegte Teil der Ätzstoppschicht 38 wird vorzugsweise in der gleichen Anlage entfernt, die oben dafür verwendet wird, die freigelegten Teile der Schicht 40 dem RIE-Prozeß zu unterwerfen, wobei die Substitution eines geeigneten Ätzmittels, wie eines Bortrichlorid-Gases (Kohlenstofftetrachlorid für eine RIE-Bearbeitung von Siliziumoxid), erfolgt. Es kann wiederum ein kurzes Überätzen durchgeführt werden, um einen sauberen und vollständigen Ätzvorgang sicherzustellen.
  • Nun bezugnehmend auf Fig. 3E werden in der bevorzugten Ausführungsform der Erfindung die verbliebenen Teile der Photoresistschicht 42 ganzflächig einer (nicht gezeigten) Quelle von Strahlung 48 im nahen UV-Bereich ausgesetzt. Diese ganzflächige Belichtung mit Strahlung im nahen UV-Bereich wirkt dahingehend, daß ein Photoresistbereich 42B, der während der ersten UV-Bestrahlung nicht belichtet wurde, mit den gleichen Entwicklungscharakteristika wie denjenigen des zuvor entwickelten Photoresistbereichs 42C bereitgestellt wird. Es ist erkennbar, daß die Entwicklungscharakteristika des Photoresistbereichs 42A, die von der vorherigen Belichtung mit UV-Strahlung im mittleren UV-Bereich überlagert sind, durch diese ganzflächige Belichtung nicht beeinflußt werden.
  • Nun bezugnehmend auf Fig. 3F wird das Halbleiterbauelement in einen Entwickler auf wäßriger Basis, der vorzugsweise identisch mit dem oben beschriebenen Entwickler aus KOH und Wasser ist, eingetaucht, um dadurch den Photoresistbereich 42B zu entwickeln. Wie durch eine Betrachtung des im folgenden beschriebenen restlichen Prozesses erkennbar wird, legt diese Entwicklung des Photoresistbereichs 42B die Position einer nachfolgend gebildeten leitenden Bahn fest, wobei die Bahnposition durch die maskierende Wirkung des verbliebenen Photoresistbereiches 42A definiert ist, wodurch eine Matrix in der darunterliegenden Schicht folge 34 gebildet wird.
  • Aus einer Betrachtung der oben unter Bezugnahme auf die Fig. 3E und 3F beschriebenen Verfahrensschritte versteht es sich, daß die ganzflächige Belichtung und nachfolgende Entwicklung auf wäßriger Basis nicht das einzige Verfahren ist, durch welches das in Fig. 3F gezeigte Bauelement erzeugbar ist. Alternativ kann die ganzflächige Belichtung weggelassen werden, und der Photoresistbereich 42B kann durch die Verwendung eines geeigneten organischen Lösungsmittels, wie N-Butylacetat, entfernt werden. Die oben beschriebene, bevorzugte Ausführungsform ist jedoch dadurch besonders effizient, daß sie die gleiche Anlage und die gleichen Chemikalien benutzt, die zum Ätzen des Photoresistbereichs 42A verwendet werden.
  • Nun bezugnehmend auf Fig. 3G wird ein RIE-Prozeß verwendet, um die neu freigelegten Teile der Schicht 40 (d.h. jene Teile, die durch Entwickeln des Photoresistbereiches 42B freigelegt wurden) bis hinunter auf die Ätzstoppschicht 38 zu entfernen, während gleichzeitig die freigelegten Teile der Schicht 36 (d.h. jene Teile, die vorher unter dem Photoresistbereich 42C lagen) entfernt werden. Der verwendete RIE-Prozeß ist vorzugsweise identisch, d.h. ein Ätzvorgang mit Kohlenstofftetrafluorid, mit jenem, der hinsichtlich der Entfernung von Teilen der Schicht 40 in Fig. 3D oben beschrieben wurde. Die freigelegten Teile der Ätzstoppschicht 38 können optional unter Verwendung eines RIE- Prozesses mit Bortrichlorid entfernt werden. Nachdem seine Funktion als Maske erfüllt ist, wird der verbliebene Bereich 42A des Photoresists durch Verwendung eines Sauerstoffplasmas in einem Trommelverascher entfernt.
  • Aus einer Betrachtung der oben unter Bezugnahme auf die Fig. 3D bis 3G beschriebenen Verfahrensschritte bieten sich für den Fachmann sofort verschiedene alternative Methoden zur Entfernung der geätzten Bereiche der Schichten 36, 38, 40 an. Zum Beispiel kann der unter dem Photoresistbereich 42C liegende Teil der Schicht folge 34 insgesamt vor der Entwicklung des Photoresistbereichs 42B und dem nachfolgenden Atzen der Schicht 40 darunter entfernt werden. Dies kann jedoch sowohl die verbleibenden Teile 42A, 42B des Photoresists als auch die Oberfläche 32 während einer unerwünschten Dauer dem RIE-Prozeß aussetzen.
  • Es ist außerdem erkennbar, daß es nicht notwendig ist, daß die Schicht folge 34 die in der beschriebenen Ausführungsform gezeigten Dreifachschichtfolge beinhaltet. Alternativ braucht die Schicht folge die Atzstoppschicht 38 nicht zu beinhalten und kann eine einzelne, vergleichsweise dickere Schicht aus leitendem Material aufweisen. Die Schichtfolge 34 kann auch zusätzliche Schichten zwecks einer Verbundisolierung beinhalten.
  • In diesem Stadium des Prozesses kann die Oberfläche des Bauelementes optional von Verunreinigungen, wie natürlichen Oxiden, zum Beispiel durch Beschuß mit Argonionen gereinigt werden.
  • Nun bezugnehmend auf Fig. 3H wird eine Schicht 50 aus leitfähigem Material, zum Beispiel einem Metall wie einer Aluminium-Kupfer-Legierung, im allgemeinen konform auf die Oberseite des Bauelementes, einschließlich freigelegter Teile der Oberfläche 32 und der Schichten 36, 38, 40 aufgebracht. Die Metallschicht 50 füllt die durch die verbliebenen Teile der Schichtfolge 34 gebildete Matrix, um eine leitende Bahn 50A und einen leitenden Stift 50B bereitzustellen.
  • Nun bezugnehmend auf die Fig. 31 und 4 wird eine von vielen bekannten planarisierenden Techniken, wie chemisch-mechanisches Polieren, verwendet, um Bereiche der Metallschicht 50 außerhalb der durch die verbliebenen Teile der Schicht folge 34 gebildeten Matrix zu entfernen, um dadurch eine leitende Bahn 50A und einen leitenden Stift 50B festzulegen. Bei dieser Ausführungsform der Erfindung erstreckt sich der Stift 50B von der leitenden Bahn 50A hinunter bis in Kontakt mit der Oberfläche 32 des Bauelementes, wobei die leitende Bahn von der Oberfläche durch dazwischenliegende Teile der isolierenden Schichten 36, 38 isoliert ist. Es ist erkennbar, daß, wenn eine einzelne Maske 44 verwendet wird, um das Doppelbild-Photoresist 42, wie unter Bezugnahme auf Fig. 3B oben beschrieben, zu belichten, ein leitender Stift 50B in selbstjustierter, präziser Justierung bezüglich der darüberliegenden leitenden Bahn 50A gebildet wird. Es sind keine weiteren Masken erforderlich, um die zwei Elemente zu justieren.
  • Wenngleich die oben beschriebene Ausführungsform der Erfindung die Verwendung eines Doppelton-Photoresists (d.h. mit Positiv- und Negativbild) zeigt, versteht es sich, daß die Erfindung nicht darauf beschränkt ist. Für einen Fachmann ist erkennbar, daß jedes beliebige Doppelbild-Photoresist, eingeschlossen Photoresiste, die ein doppeltes Positiv- oder ein doppeltes Negativbild aufweisen, in gleicher Weise einsetzbar sind. Des weiteren ist das verwendete Photoresist nicht auf jene begrenzt, die auf verschiedene Wellenlängen von UV-Strahlung ansprechen. Doppelbild-Photoresiste, die verschiedene Empfindlichkeiten auf unterschiedliche Strahlungsdosierungen zeigen, oder jedes beliebige Hilfsmittel, durch das zwei separat entwickelbare Bereiche definiert werden können, ist in gleicher Weise anwendbar.
  • Somit wurde ein Verfahren zur Bildung leitender Stifte und leitender Bahnen in selbstjustierten Prozessen bereitgestellt, die keine Justierung mehrerer Masken erfordern. Das Verfahren eignet sich für eine wirtschaftliche Fertigung unter Verwendung herkömmlicher Halbleiterfertigungstechniken. Das Verfahren findet Anwendung in der Fertigung von Halbleiterbauelementen und insbesondere in der Herstellung von elektrischen Kontakten auf VLSI-Halbleiterchips, bei denen Justierungstoleranzen kritisch sind.

Claims (2)

1. Verfahren zur selbstjustierten Bildung einer leitenden Bahn (50A) auf einem leitenden Stift (50B), das die folgenden Schritte beinhaltet:
Bereitstellen eines Halbleiterbauelementes (30) mit einer Oberfläche (32), über der die leitende Bahn und der leitende Stift gebildet werden sollen;
Aufbringen wenigstens einer ersten Schicht aus isolierendem Material (34) über den Bereich auf der Oberfläche, auf dem der leitende Stift und die leitende Bahn zu bilden sind;
Aufbringen einer Schicht aus Doppelton-Photoresist (42) über dem isolierenden Material;
wobei das Doppelton-Photoresist wenigstens zwei Sensibilisatoren beinhaltet, die auf Strahlung mit verschiedenen Wellenlängen ansprechen;
Belichten des Doppelton-Photoresists mit wenigstens zwei verschiedenen Strahlungs-Wellenlängen (46, 48) durch eine Maske (44) hindurch, um einen ersten, einen zweiten und einen dritten Bereich mit unterschiedlichen Entwicklungscharakteristika zu bilden;
Entwickeln des ersten Bereichs (42C), um einen darunterliegenden Teil des isolierenden Materials freizulegen;
Ätzen des freigelegten Teils des isolierenden Materials unter Verwendung des verbliebenen Doppelton-Photoresists als Maske, um eine Matrix zur Bildung des leitenden Stiftes zu erzeugen,
ganzflächiges Belichten des Doppelton-Photoresists mit Strahlung (48) derart, daß der zweite Bereich die gleichen Entwicklungscharakteristika wie der erste Bereich aufweist;
Entwickeln des zweiten Bereichs (42B), um das isolierende Material noch weiter freizulegen;
Ätzen des neu freigelegten isolierenden Materials unter Verwendung des verbliebenen Doppelton-Photoresists (42A) als Maske, um eine Matrix zur Bildung der leitenden Bahn bereitzustellen; und
Auffüllen der Stift- und Bahn-Matrizen mit einem leitenden Material.
2. Verfahren nach Anspruch 1, wobei
der Schritt zur Bildung wenigstens einer Schicht aus leitendem Material die Bildung einer Schichtfolge beinhaltet, die nacheinander eine erste Schicht aus isolierendem Material (36), eine Schicht aus einem isolierenden Ätzstopp-Material (38) sowie eine zweite Schicht aus einem isolierenden Material (40) über der Oberfläche umfaßt;
der erste Ätzschritt ein Ätzen durch die Schicht folge hindurch wenigstens bis zu dem isolierenden Ätzstopp beinhaltet;
der zweite Atzschritt ein Ätzen durch den neu freigelegten Teil der Schichtfolge hindurch wenigstens bis zu dem isolierenden Ätzstopp beinhaltet, während gleichzeitig jeder verbliebene Teil der ersten isolierenden Schicht, die während des ersten Ätzschrittes freigelegt wurde, bis zu der Oberfläche durchgeätzt wird.
DE68920291T 1988-11-22 1989-10-10 Verfahren zum Herstellen von leitenden Bahnen und Stützen. Expired - Fee Related DE68920291T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/274,895 US4997746A (en) 1988-11-22 1988-11-22 Method of forming conductive lines and studs

Publications (2)

Publication Number Publication Date
DE68920291D1 DE68920291D1 (de) 1995-02-09
DE68920291T2 true DE68920291T2 (de) 1995-07-06

Family

ID=23050059

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68920291T Expired - Fee Related DE68920291T2 (de) 1988-11-22 1989-10-10 Verfahren zum Herstellen von leitenden Bahnen und Stützen.

Country Status (4)

Country Link
US (1) US4997746A (de)
EP (1) EP0370935B1 (de)
JP (1) JPH0719780B2 (de)
DE (1) DE68920291T2 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787189B2 (ja) * 1990-01-19 1995-09-20 松下電器産業株式会社 半導体装置の製造方法
US5091289A (en) * 1990-04-30 1992-02-25 International Business Machines Corporation Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions
JP2519819B2 (ja) * 1990-05-09 1996-07-31 株式会社東芝 コンタクトホ―ルの形成方法
JP3245882B2 (ja) * 1990-10-24 2002-01-15 株式会社日立製作所 パターン形成方法、および投影露光装置
DE69131570T2 (de) * 1990-11-16 2000-02-17 Seiko Epson Corp., Tokio/Tokyo Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung
US5175124A (en) * 1991-03-25 1992-12-29 Motorola, Inc. Process for fabricating a semiconductor device using re-ionized rinse water
US5283208A (en) * 1992-12-04 1994-02-01 International Business Machines Corporation Method of making a submicrometer local structure using an organic mandrel
US5869175A (en) * 1994-01-31 1999-02-09 Stmicroelectronics, Inc. Integrated circuit structure having two photoresist layers
US5818110A (en) * 1996-11-22 1998-10-06 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
US6576848B1 (en) 1996-11-22 2003-06-10 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
US6281585B1 (en) 1997-06-30 2001-08-28 Philips Electronics North America Corporation Air gap dielectric in self-aligned via structures
US6133635A (en) * 1997-06-30 2000-10-17 Philips Electronics North America Corp. Process for making self-aligned conductive via structures
US5981148A (en) * 1997-07-17 1999-11-09 International Business Machines Corporation Method for forming sidewall spacers using frequency doubling hybrid resist and device formed thereby
US5972570A (en) * 1997-07-17 1999-10-26 International Business Machines Corporation Method of photolithographically defining three regions with one mask step and self aligned isolation structure formed thereby
US6007968A (en) 1997-10-29 1999-12-28 International Business Machines Corporation Method for forming features using frequency doubling hybrid resist and device formed thereby
TW383427B (en) * 1998-04-03 2000-03-01 United Microelectronics Corp Method for etching tantalum oxide
US6210866B1 (en) * 1998-05-04 2001-04-03 International Business Machines Corporation Method for forming features using self-trimming by selective etch and device formed thereby
US6355580B1 (en) 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
US6503827B1 (en) 2000-06-28 2003-01-07 International Business Machines Corporation Method of reducing planarization defects
US8492267B1 (en) 2012-10-02 2013-07-23 International Business Machines Corporation Pillar interconnect chip to package and global wiring structure
WO2020102783A1 (en) * 2018-11-16 2020-05-22 Lam Research Corporation Bubble defect reduction

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3930857A (en) * 1973-05-03 1976-01-06 International Business Machines Corporation Resist process
JPS5626450A (en) * 1979-08-13 1981-03-14 Hitachi Ltd Manufacture of semiconductor device
US4579812A (en) * 1984-02-03 1986-04-01 Advanced Micro Devices, Inc. Process for forming slots of different types in self-aligned relationship using a latent image mask
US4541893A (en) * 1984-05-15 1985-09-17 Advanced Micro Devices, Inc. Process for fabricating pedestal interconnections between conductive layers in an integrated circuit
US4614021A (en) * 1985-03-29 1986-09-30 Motorola, Inc. Pillar via process
JPS62100751A (ja) * 1985-10-24 1987-05-11 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 自己整合パタ−ンの形成方法
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4721689A (en) * 1986-08-28 1988-01-26 International Business Machines Corporation Method for simultaneously forming an interconnection level and via studs
US4767723A (en) * 1987-10-30 1988-08-30 International Business Machines Corporation Process for making self-aligning thin film transistors

Also Published As

Publication number Publication date
EP0370935A2 (de) 1990-05-30
US4997746A (en) 1991-03-05
JPH0719780B2 (ja) 1995-03-06
EP0370935B1 (de) 1994-12-28
JPH02276248A (ja) 1990-11-13
EP0370935A3 (de) 1991-04-10
DE68920291D1 (de) 1995-02-09

Similar Documents

Publication Publication Date Title
DE68920291T2 (de) Verfahren zum Herstellen von leitenden Bahnen und Stützen.
EP0008359B1 (de) Verfahren zum Herstellen einer Dünnfilmstruktur
DE69531244T2 (de) Vereinfachter doppel-damaszenen prozess für die herstellung einer mehrlagen-metallisierung und einer verbindungsstruktur
DE69114759T2 (de) Verfahren zum Herstellen von Mehrlagen-Koplanarleiter/Isolatorschichten unter Verwendung von lichtempfindlichen Polyimiden.
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
DE68913061T2 (de) Halbleitervorrichtungen mit Mehrlagen-Metallverbindungen.
DE3689371T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung einschliesslich der Formierung einer vielschichtigen Interkonnektionsschicht.
DE2460988C2 (de) Verfahren zum Niederschlagen eines Musters aus einem dünnen Film auf einem anorganischen Substrat
DE69937561T2 (de) Photolithographisch hergestellter, integrierter kondensator mit selbst-ausgerichteten elektroden und dielektrika
EP0609496B1 (de) Verfahren zur Herstellung einer Kontakte und diese verbindende Leiterbahnen umfassenden Metallisierungsebene
DE3877412T2 (de) Bei einer mehrere halbleiterbausteine beinhaltenden verpackung fuer hohe ansprueche verwendbares mehrschichtenverbindungssystem.
DE69023558T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung.
DE69012444T2 (de) Excimer-induzierte flexible Zusammenschaltungsstruktur.
DE69114346T2 (de) Verfahren zum Herstellen von mehrlagigen koplanaren Leitungs-/Isolator-Schichten unter Verwendung von lichtempfindlichem Polyimid.
DE69133409T2 (de) Verfahren zur Herstellung von Mehrschichtstrukturen
DE2754396A1 (de) Verfahren zum herstellen von duennfilmmustern
DE102008048651A1 (de) Stapelkondensator in einem Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19509198C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mehrschichtverbindungsstruktur
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
DE19614164A1 (de) Verfahren zum Bilden einer Mehrschichtverbindung
DE19653614A1 (de) Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen
DE69224423T2 (de) Leitfähige Muster-Schichtstruktur und Verfahren zur Herstellung der leitfähigen Muster-Schichtstruktur
DE69712478T2 (de) Eine bildumkehrtechnik zu ausbildung kleiner strukturen in integrierten schaltkreisen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee