[go: up one dir, main page]

DE4446850A1 - Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung

Info

Publication number
DE4446850A1
DE4446850A1 DE4446850A DE4446850A DE4446850A1 DE 4446850 A1 DE4446850 A1 DE 4446850A1 DE 4446850 A DE4446850 A DE 4446850A DE 4446850 A DE4446850 A DE 4446850A DE 4446850 A1 DE4446850 A1 DE 4446850A1
Authority
DE
Germany
Prior art keywords
etching
pattern
etching process
transistor
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4446850A
Other languages
English (en)
Other versions
DE4446850C2 (de
Inventor
Sang Hoon Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019930029813A external-priority patent/KR0122316B1/ko
Priority claimed from KR1019930030104A external-priority patent/KR100187667B1/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE4446850A1 publication Critical patent/DE4446850A1/de
Application granted granted Critical
Publication of DE4446850C2 publication Critical patent/DE4446850C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstel­ lung eines Transistors für eine Halbleitervorrichtung und insbesondere ein Verfahren zur Herstellung eines Transistors für eine Halbeitervorrichtung mit einer Gate-Elektrode, die kleiner ist als die kritischen Abmessungen einer Maske für eine Gate-Elektrode.
Ein Querschnitt einer Vorrichtung ist in Fig. 1 gezeigt, um ein allgemeines Verfahren zur Bildung einer Gate-Elektrode zu erläutern. Ein Polysiliciumfilm 4 für eine Gate-Elektrode ist auf einem Siliciumsubstrat 1 gebildet, das mit einem Feld­ oxidfilm 2 und einem Gateoxidfilm 3 versehen ist. Ein Photo­ resistmuster 9 wird auf dem Polysiliciumfilm 4 mittels eines lithographischen Verfahrens unter Verwendung einer Gate-Elek­ trodenmaske gebildet. Die Gate-Elektrode wird durch ein Poly­ silicium-Ätzverfahren unter Verwendung des Photoresistmusters 9 als Ätzmaske gebildet. Wenn die Halbleitervorrichtung je­ doch hochintegriert ist, dann wird die Gate-Elektrode klein hinsichtlich der Musterlinienbreite. Die Musterlinienbreite der Gate-Elektrode wird durch das Photoresistmuster bestimmt. Um eine Musterlinienbreite für eine Gate-Elektrode zu erzie­ len, die gleich oder kleiner als die kritischen Abmessungen der Elektrode ist, werden ein hochentwickeltes lithographi­ sches Verfahren und eine teure Belichtungsvorrichtung benö­ tigt, um das Photoresistmuster zu bilden, das als Ätzmaske verwendet wird.
Eine Aufgabe der vorliegenden Erfindung besteht daher darin, ein Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung mit einer Gate-Elektrode, die kleiner ist als die kritischen Abmessungen der Maske für die Gate- Elektrode, bereitzustellen.
Zur Lösung dieser Aufgabe umfaßt das Verfahren zur Herstel­ lung eines Transistors folgende Stufen:
Bildung einer Maskenschicht auf einem Polysiliciumfilm für eine Gate-Elektrode und anschließende Bildung eines Maskenmu­ sters durch ein lithographisches Verfahren und ein Masken­ schicht-Ätzverfahren;
Bildung eines Polysiliciummusters mit einer schrägen Seite durch Ätzen des Polysiliciumfilms mittels eines Ätzverfahrens unter Verwendung des Maskenmusters als Sperre für das Ätzen, bis ein Siliciumsubstrat freiliegt;
Ätzen des Maskenmusters auf eine solche Weise, daß es die gleiche Größe wie die Polysiliciummuster aufweist, durch ein Ätzverfahren und anschließendes Implantieren von hochkonzen­ trierten Fremdatomen in das freiliegende Siliciumsubstrat un­ ter Bildung von Source- und Drain-Bereichen;
Abscheiden eines Oxidfilms auf der gesamten Struktur und an­ schließende Bildung eines Oxid-Spacers durch Ätzen des Oxid­ films mittels eines Ätzverfahrens;
Entfernung des Maskenmusters mittels eines Ätzverfahrens und anschließende Bildung eines Übergangsmetallfilms auf den freiliegenden Polysiliciummuster und dem Siliciumsubstrat- Oberflächenbereich; und
Entfernung des Oxid-Spacers mittels eines Ätzverfahrens und anschließende Bildung einer Gate-Elektrode durch Ätzen der freiliegenden Seite des Polysiliciummusters mittels eines Ätzverfahrens unter Verwendung des Übergangsmetallfilms als Ätzsperrschicht und nachfolgende Implantierung von Fremdato­ men in geringer Konzentration in die Source- und Drain-Berei­ che.
Darüberhinaus wird die Aufgabe der Erfindung durch ein Ver­ fahren zur Herstellung eines Transistors gelöst, das die fol­ genden Stufen umfaßt:
Bildung einer Maskenschicht auf einem Polysiliciumfilm für eine Gate-Elektrode und anschließende Bildung eines Maskenmu­ sters durch ein lithographisches Verfahren und ein Masken­ schicht-Ätzverfahren;
Bildung eines Polysiliciummusters mit einer schrägen Seite durch Ätzen des Polysiliciumfilms mittels eines Ätzverfahrens unter Verwendung des Maskenmusters als Sperre für das Ätzen, bis ein Siliciumsubstrat freiliegt;
Ätzen des Maskenschichtmusters durch ein Ätzverfahren auf eine solche Weise, daß es die gleiche Größe wie das Polysili­ ciumfilmmuster annimmt; und anschließende Abscheidung eines Oxidfilms auf der gesamten Struktur;
Bildung eines Oxid-Spacers durch Ätzen des abgeschiedenen Oxidfilms mittels eines Ätzverfahrens und anschließende Ent­ fernung des Maskenschichtmusters mittels des Ätzverfahrens;
Implantieren von Fremdatomen in hoher Konzentration in das freiliegende Siliciumsubstrat unter Bildung von Source- und Drain-Bereichen und anschließende Bildung eines Übergangsme­ tallfilms auf dem freiliegenden Polysiliciummuster und dem Siliciumssubstrat-Oberflächenbereich;
Entfernung des Oxid-Spacers durch das Ätzverfahren und an­ schließende Bildung einer Gate-Elektrode durch Ätzen der freiliegenden Seite des Polysiliciummusters mittels eines Ätzverfahrens unter Verwendung des Übergangsmetallfilms als Sperrschicht für das Ätzen; und
Implantieren von Fremdatomen in geringer Konzentration in die Source- und Drain-Bereiche und anschließendes Implantieren von Fremdatomen eines anderen Typs in hoher Konzentration in Schrägrichtung.
Zur näheren Erläuterung der Erfindung wird auf die nachste­ hende ausführliche Beschreibung zusammen mit der beigefügten Zeichnung Bezug genommen.
Fig. 1 ist ein Querschnitt einer Vorrichtung und erläutert ein allgemeines Verfahren zur Bildung einer Gate-Elektrode.
Fig. 2A bis 2H sind Querschnitte von Vorrichtungen und er­ läutern die Stufen der Herstellung eines Transistors einer Halbleitervorrichtung gemäß einer Ausführungsform der vorlie­ genden Erfindung.
Fig. 3A bis 3H sind Querschnitte einer Vorrichtung und er­ läutern die Stufen der Herstellung eines Transistors für eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
Wie in Fig. 2A gezeigt ist, werden ein Feldoxidfilm 2 und ein Gateoxidfilm 3 auf einem Siliciumsubstrat 1 gebildet. Ein Po­ lysiliciumfilm 4 für eine Gate-Elektrode wird auf der ge­ samten Struktur gebildet. Eine Maskenschicht 5 wird auf dem Polysiliciumfilm 4 gebildet. Ein Photoresistmuster 9 wird auf der Maskenschicht 5 mittels eines lithographischen Verfahrens gebildet.
Die Maskenschicht 5 wird durch Abscheiden von Nitrid gebildet und wirkt als Sperre, wenn der Polysiliciumfilm 4 geätzt wird.
In Fig. 2B wird ein erstes Maskenmuster 5A durch Ätzen der Maskenschicht 5 mittels eines anisotropen Ätzverfahrens unter Verwendung des Photoresistmusters 9 gebildet.
In Fig. 2C wird ein Polysiliciummuster 4A mit einer schrägen Seite durch Ätzen des Polysiliciumfilms 4 mittels eines iso­ tropen Ätzverfahrens unter Verwendung des ersten Maskenmu­ sters 5A gebildet, bis das Polysiliciumsubstrat 1 freiliegt.
Zur Bildung des Polysiliciummusters 4A wird das isotrope Ätz­ verfahren in einer gemischten Lösung aus HF und HNO₃ ange­ wandt.
In Fig. 2D wird ein zweites Maskenmuster 5B, das eine verrin­ gerte Größe aufweist, durch Ätzen des ersten Maskenmusters 5A mittels eines Ätzverfahrens auf eine solche Weise gebildet, daß es die gleiche Größe wie das Polysiliciummuster 4A auf­ weist, und anschließend werden Fremdatome in hoher Konzentra­ tion in das freiliegende Siliciumsubstrat 1 unter Bildung eines Source- und Drain-Bereichs implantiert.
Wenn die Maskenschicht 5 aus Nitrid besteht, wird das Ätzver­ fahren zur Bildung des zweiten Maskenmuster 5B in H₃PO₄ bei einer Temperatur im Bereich zwischen 160 und 180°C angewandt.
In Fig. 2E wird ein Oxidfilm 6 auf der gesamten Struktur ab­ geschieden.
Der Oxidfilm 6 ist ein Tieftemperaturoxidfilm, gebildet aus TEOS oder SiH₄, der bis zu einer Dicke von 2000 bis 3000 Å bei einer niedrigen Temperatur von 450°C abgeschieden wird.
In Fig. 2F werden Oxid-Spacer 6A auf beiden Seiten des Poly­ siliciummusters 4A durch Ätzen des Oxidfilms 6 mittels eines anisotropen Ätzverfahrens, wie reaktives Ionenätzen (RIE) und dergl., gebildet; anschließend wird das zweite Maskenmuster 5B durch das Ätzverfahren entfernt.
Wenn die Maskenschicht 5 aus Nitrid besteht, dann wird das Ätzverfahren zur Entfernung des zweiten Maskenmusters 5B in H₃CO₄ bei einer Temperatur im Bereich von 160 bis 180°C durchgeführt.
In Fig. 2G wird ein Übergangsmetallfilm 10 auf der Oberfläche des freiliegenden Polysiliciummusters 4A und des Siliciumsub­ strats 1 durch Abscheiden eines Übergangsmetalls, wie W, Ti, Ta, Mo und dergl., auf der gesamten Struktur gebildet; an­ schließend wird nicht umgesetztes Übergangsmetall durch eine gemischte Lösung aus Schwefelsäure und Wasserstoffperoxid entfernt.
In Fig. 2H wird der Oxid-Spacer 6A mittels eines Ätzverfah­ rens entfernt. Eine Gate-Elektrode 11 wird durch Ätzen der freiliegenden Seite des Polysiliciummusters 4A mittels eines anisotropen Ätzverfahrens unter Verwendung des Übergangsme­ tallfilms 10 als Sperrschicht für das Ätzen gebildet, und an­ schließend werden Fremdatome in geringer Konzentration in den Source-Bereich 7 und den Drain-Bereich 8 implantiert.
Es wird ein Ätzverfahren unter Verwendung von HF oder einer gemischten Lösung aus HF und NH₄F zur Entfernung des Oxid- Spacers 6A angewandt.
Fig. 3A bis 3H sind Querschnitte einer Vorrichtung und er­ läutern die Stufen der Herstellung eines Transistors für eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
In Fig. 3A werden ein Feldoxidfilm 22 und ein Gateoxidfilm 23 auf einem Siliciumsubstrat 21 gebildet. Ein Polysiliciumfilm 24 wird auf der gesamten Struktur zur Bildung einer Gate- Elektrode abgeschieden. Eine Maskenschicht 25 wird auf dem Polysiliciumfilm 24 gebildet. Ein Photoresistmuster 29 wird auf der Maskenschicht 25 mittels eines lithographischen Ver­ fahrens gebildet.
Die Maskenschicht 25 wird durch Abscheiden von Nitrid gebil­ det und wirkt als Sperre für das Ätzen des Polysiliciumfilms 24.
In Fig. 3B wird ein erstes Maskenmuster 25A durch Ätzen der Maskenschicht 25 mittels eines anisotropen Ätzverfahrens un­ ter Verwendung des Photoresistmusters 29 gebildet.
In Fig. 3C wird ein Polysiliciummuster 24A mit einer schrägen Seite durch Ätzen des Polysiliciumfilms 24 mittels eines iso­ tropen Ätzverfahrens unter Verwendung des ersten Maskenmu­ sters 25A gebildet, bis das Polysiliciumsubstrat freiliegt.
Das isotrope Ätzverfahren zur Bildung des Polysiliciummusters 24A wird in einer gemischten Lösung aus HF und HNO₃ durchge­ führt.
In Fig. 3D wird ein zweites Maskenmuster 25B gebildet, das durch Ätzen des ersten Maskenmusters 25A mittels eines Ätz­ verfahrens auf solche Weise, daß es die gleiche Größe wie das Polysiliciummuster 4A annimmt, verkleinert.
Wenn die Maskenschicht 25 aus Nitrid besteht, dann wird das Ätzverfahren zur Bildung des zweiten Maskenmusters 25B in H₃PO₄ bei einer Temperatur von 160 bis 180°C durchgeführt.
In Fig. 3E wird ein Oxidfilm 26 auf der gesamten Struktur ab­ geschieden.
Der Oxidfilm 26 ist ein Tieftemperaturoxidfilm, abgeschieden mittels TEOS oder SiH₄ bis zu einer Dicke von 2000 bis 3000 Å bei einer niedrigen Temperatur von 450°C.
In Fig. 3F werden Oxid-Spacer 26A auf beiden Seiten des Poly­ siliciummusters 24A durch Ätzen des Oxidfilms 26 mittels eines anisotropen Ätzverfahrens, wie reaktivem Ionenätzen (RIE), gebildet. Anschließend wird das Maskenschichtmuster 25B durch ein Ätzverfahren entfernt, und dann werden Fremd­ atome in hoher Konzentration in das freiliegende Siliciumsub­ strat 21 unter Bildung eines Source-Bereichs 27 und eines Drain-Bereichs 28 implantiert.
Wenn die Maskenschicht 25 aus Nitrid besteht, dann wird das Ätzverfahren zur Entfernung des zweiten Maskenmusters 25B in H₃PO₄ bei einer Temperatur von 160 bis 180°C durchgeführt.
In Fig. 3G wird ein Übergangsmetallfilm 30 auf der Oberfläche des freiliegenden Polysiliciummusters 24A und des Silicium­ substrats 21 durch Abscheiden eines Übergangsmetalls, wie W, Ti, Ta, Mo oder dergl., auf der gesamten Struktur gebildet. Anschließend wird nicht umgesetztes Übergangsmetall mittels einer Lösung aus Schwefelsäure und Wasserstoffperoxid ent­ fernt.
In Fig. 3H wird der Oxid-Spacer 26A mittels eines Ätzverfah­ rens entfernt. Eine Gate-Elektrode 31 wird durch Ätzen der freiliegenden Seite des Polysiliciummusters 24A mittels eines anisotropen Ätzverfahrens unter Verwendung eines Übergangsme­ tallfilms 30 als Sperre gebildet. Anschließend werden Fremd­ atome in geringer Konzentration in den Source-Bereich 27 und den Drain-Bereich 28 implantiert. Danach werden Fremdatome eines anderen Typs in hoher Konzentration in Schrägrichtung implantiert.
Das Ätzverfahren zur Entfernung des Oxidspacers 26A wird in HF oder einer gemischten Lösung aus HF und NH₄F durchgeführt.
Wenn die zur Bildung des Source-Bereichs 27 und des Drain-Be­ reichs 28 verwendeten Fremdatome vom N-Typ sind, dann sind die Fremdatome, die in Schrägrichtung implantiert werden, vom P-Typ. Der Bereich, in dem die Fremdatome vom P-Typ in hoher Konzentration implantiert werden, wird unterhalb des Bereichs der Fremdatome in geringer Konzentration gebildet.
Mit der vorliegenden Erfindung, wie sie vorstehend beschrie­ ben wurde, kann eine Gate-Elektrode, die kleiner als die kri­ tischen Abmessungen ist, unter Verwendung der Belichtungsvor­ richtung des Stands der Technik gebildet werden, wodurch die Kosten für das Produkt bei der Herstellung der Halbleitervor­ richtung verringert werden können, und darüberhinaus kann die Herstellung von hochintegrierten Halbleitervorrichtungen durch Bildung einer Gate-Elektrode, die kleiner als die kri­ tischen Abmessungen ist, vereinfacht werden.

Claims (15)

1. Verfahren zur Herstellung eines Transistors für eine Halb­ leitervorrichtung, das die folgenden Stufen umfaßt:
Bildung einer Maskenschicht auf einem Polysiliciumfilm für eine Gate-Elektrode und anschließende Bildung eines Maskenmu­ sters durch ein lithographisches Verfahren und ein Masken­ schicht-Ätzverfahren;
Bildung eines Polysiliciummusters mit einer schrägen Seite durch Ätzen des Polysiliciumfilms mittels eines Ätzverfahrens unter Verwendung des Maskenmusters als Sperre für das Ätzen, bis ein Siliciumsubstrat freiliegt;
Ätzen des Maskenmusters auf eine solche Weise, daß es die gleiche Größe wie die Polysiliciummuster aufweist, durch ein Ätzverfahren und anschließendes Implantieren von hochkonzen­ trierten Fremdatomen in das freiliegende Siliciumsubstrat un­ ter Bildung von Source- und Drain-Bereichen;
Abscheiden eines Oxidfilms auf der gesamten Struktur und an­ schließende Bildung eines Oxid-Spacers durch Ätzen des Oxid­ films mittels eines Ätzverfahrens;
Entfernung des Maskenmusters mittels eines Ätzverfahrens und anschließende Bildung eines Übergangsmetallfilms auf den freiliegenden Polysiliciummuster und dem Siliciumsubstrat- Oberflächenbereich; und
Entfernung des Oxid-Spacers mittels eines Ätzverfahrens und anschließende Bildung einer Gate-Elektrode durch Ätzen der freiliegenden Seite des Polysiliciummusters mittels eines Ätzverfahrens unter Verwendung des Übergangsmetallfilms als Ätzsperrschicht und nachfolgende Implantierung von Fremdato­ men in geringer Konzentration in die Source- und Drain-Berei­ che.
2. Verfahren zur Herstellung eines Transistors für eine Halb­ leitervorrichtung nach Anspruch 1, wobei die Maskenschicht durch Abscheidung von Nitrid gebildet wird.
3. Verfahren zur Herstellung eines Transistors für eine Halb­ leitervorrichtung nach Anspruch 1, wobei das Ätzverfahren zur Bildung des Polysiliciummusters in einer Lösung aus HF und HNO₃ durchgeführt wird.
4. Verfahren zur Herstellung eines Transistors für eine Halb­ leitervorrichtung nach Anspruch 1, wobei für den Fall, daß die Maskenschicht aus Nitrid besteht, H₃PO₄ bei einer Tempe­ ratur im Bereich zwischen 160 und 180°C für das Ätzverfahren, um das Maskenmuster auf die gleiche Größe, wie das Polysili­ ciummuster zu bringen, und für das Ätzverfahren zur Entfer­ nung des Maskenschichtmusters verwendet wird.
5. Verfahren zur Herstellung eines Transistors für eine Halb­ leitervorrichtung nach Anspruch 1, wobei der Oxidfilm ein Tieftemperaturoxidfilm ist, der mittels TEOS oder SiH₄ bis zu einer Dicke von 2000 bis 3000 Å bei einer niedrigen Tempera­ tur abgeschieden wird.
6. Verfahren zur Herstellung eines Transistors für eine Halb­ leitervorrichtung nach Anspruch 1, wobei das Ätzverfahren zur Bildung der Oxid-Spacer ein Ätzverfahren vom RIE-Typ ist.
7. Verfahren zur Herstellung eines Transistors für eine Halb­ leitervorrichtung nach Anspruch 1, wobei das Ätzverfahren zur Entfernung des Oxidspacers in HF oder einer gemischten Lösung aus HF und NH₄F durchgeführt wird.
8. Verfahren zur Herstellung eines Transistors für eine Halb­ leitervorrichtung, das die folgenden Stufen umfaßt:
Bildung einer Maskenschicht auf einem Polysiliciumfilm für eine Gate-Elektrode und anschließende Bildung eines Maskenmu­ sters durch ein lithographisches Verfahren und ein Masken­ schicht-Ätzverfahren;
Bildung eines Polysiliciummusters mit einer schrägen Seite durch Ätzen des Polysiliciumfilms mittels eines Ätzverfahrens unter Verwendung des Maskenmusters als Sperre für das Ätzen, bis ein Siliciumsubstrat freiliegt;
Ätzen des Maskenschichtmusters durch ein Ätzverfahren auf eine solche Weise, daß es die gleiche Größe wie das Polysili­ ciumfilmmuster annimmt und anschließende Abscheidung eines Oxidfilms auf der gesamten Struktur;
Bildung eines Oxid-Spacers durch Ätzen des abgeschiedenen Oxidfilms mittels eines Ätzverfahrens und anschließende Ent­ fernung des Maskenschichtmusters mittels des Ätzverfahrens;
Implantieren von Fremdatomen in hoher Konzentration in das freiliegende Siliciumsubstrat unter Bildung von Source- und Drain-Bereichen und anschließende Bildung eines Übergangsme­ tallfilms auf dem freiliegenden Polysiliciummuster und dem Silisumssubstrat-Oberflächenbereich;
Entfernung des Oxid-Spacers durch das Ätzverfahren und an­ schließende Bildung einer Gate-Elektrode durch Ätzen der freiliegenden Seite des Polysiliciummusters mittels eines Ätzverfahrens unter Verwendung des Übergangsmetallfilms als Sperrschicht für das Ätzen; und
Implantieren von Fremdatomen in geringer Konzentration in die Source- und Drain-Bereiche und anschließendes Implantieren von Fremdatomen eines anderen Typs in Schrägrichtung.
9. Verfahren zur Herstellung eines Transistors für eine Halb­ leitervorrichtung nach Anspruch 8, wobei die Maskenschicht durch Abscheiden von Nitrid gebildet wird.
10. Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung nach Anspruch 8, wobei das Ätzverfahren zur Bildung des Polysiliciummusters in einer gemischten Lö­ sung aus HF und HNO₃ durchgeführt wird.
11. Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung nach Anspruch 8, wobei für den Fall, daß die Maskenschicht aus Nitrid besteht, H₃PO₄ bei einer Temperatur im Bereich von 160 bis 180°C bei dem Ätzverfahren, um das Maskenmuster auf die gleiche Größe wie das Polysili­ ciummuster zu bringen, und beim Ätzverfahren zur Entfernung des Maskenschichtmusters verwendet wird.
12. Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung nach Anspruch 8, wobei der Oxidfilm ein Tieftemperaturoxidfilm ist, der unter Verwendung von TEOS oder SiH₄ bis zu einer Dicke von 2000 bis 3000 Å bei einer niedrigen Temperatur abgeschieden wird.
13. Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung nach Anspruch 8, wobei das Ätzverfah­ ren, das zur Bildung der Oxid-Spacer angewandt wird, ein Ätz­ verfahren vom RIE-Typ ist.
14. Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung nach Anspruch 8, wobei das Ätzverfahren zur Entfernung des Oxid-Spacers in HF oder einer gemischten Lösung aus HF und NH₄F durchgeführt wird.
15. Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung nach Anspruch 8, wobei für den Fall, das die Fremdatome, die zur Bildung der Source- und Drain-Be­ reiche verwendet werden, vom N-Typ sind, und die Fremdatome, die in Schrägrichtung implantiert werden, Fremdatome vom P- Typ in hoher Konzentration sind.
DE4446850A 1993-12-27 1994-12-27 Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung Expired - Fee Related DE4446850C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019930029813A KR0122316B1 (ko) 1993-12-27 1993-12-27 반도체 소자의 트랜지스터 형성방법
KR1019930030104A KR100187667B1 (ko) 1993-12-28 1993-12-28 반도체 소자의 게이트 전극 형성방법

Publications (2)

Publication Number Publication Date
DE4446850A1 true DE4446850A1 (de) 1995-06-29
DE4446850C2 DE4446850C2 (de) 2003-07-24

Family

ID=26630102

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4446850A Expired - Fee Related DE4446850C2 (de) 1993-12-27 1994-12-27 Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US5472895A (de)
JP (1) JP2759872B2 (de)
DE (1) DE4446850C2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747852A (en) * 1995-05-26 1998-05-05 Advanced Micro Devices, Inc. LDD MOS transistor with improved uniformity and controllability of alignment
US5723352A (en) * 1995-08-03 1998-03-03 Taiwan Semiconductor Manufacturing Company Process to optimize performance and reliability of MOSFET devices
US5622899A (en) * 1996-04-22 1997-04-22 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating semiconductor chips separated by scribe lines used for endpoint detection
JPH104092A (ja) * 1996-06-14 1998-01-06 Nec Corp 半導体装置の製造方法
US5753557A (en) * 1996-10-07 1998-05-19 Vanguard International Semiconductor Company Bridge-free self aligned silicide process
US5702972A (en) * 1997-01-27 1997-12-30 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating MOSFET devices
KR100294017B1 (en) * 1997-08-27 2001-04-10 Samsung Electronics Co Ltd Method for manufacturing semiconductor device having analog characteristic
US5989967A (en) * 1998-04-30 1999-11-23 Advanced Micro Devices, Inc. Transistor with ultra short length defined partially by sidewall oxidation of a gate conductor overlying the channel length
JP2007243003A (ja) * 2006-03-10 2007-09-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7737018B2 (en) * 2007-02-06 2010-06-15 Freescale Semiconductor, Inc. Process of forming an electronic device including forming a gate electrode layer and forming a patterned masking layer
US7727829B2 (en) * 2007-02-06 2010-06-01 Freescale Semiconductor, Inc. Method of forming a semiconductor device having a removable sidewall spacer
US7525138B2 (en) 2007-05-03 2009-04-28 Dsm Solutions, Inc. JFET device with improved off-state leakage current and method of fabrication
WO2011105282A1 (ja) * 2010-02-25 2011-09-01 シャープ株式会社 配線形成方法、および、半導体基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4198250A (en) * 1979-02-05 1980-04-15 Intel Corporation Shadow masking process for forming source and drain regions for field-effect transistors and like regions
US4818715A (en) * 1987-07-09 1989-04-04 Industrial Technology Research Institute Method of fabricating a LDDFET with self-aligned silicide
FR2652448B1 (fr) * 1989-09-28 1994-04-29 Commissariat Energie Atomique Procede de fabrication d'un circuit integre mis haute tension.
US5320974A (en) * 1991-07-25 1994-06-14 Matsushita Electric Industrial Co., Ltd. Method for making semiconductor transistor device by implanting punch through stoppers
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
US5330925A (en) * 1992-06-18 1994-07-19 At&T Bell Laboratories Method for making a MOS device

Also Published As

Publication number Publication date
US5472895A (en) 1995-12-05
DE4446850C2 (de) 2003-07-24
JPH07326751A (ja) 1995-12-12
JP2759872B2 (ja) 1998-05-28

Similar Documents

Publication Publication Date Title
DE69126463T2 (de) Verfahren zur Herstellung eines leitenden Elements
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE68917995T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE69622607T2 (de) Flüssigkristall-Anzeige und Verfahren zu ihrer Herstellung
EP0600063B1 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects'
DE68919549T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
DE68916165T2 (de) Verfahren zum Herstellen von selbstjustierenden Metallhalbleiterkontakten in integrierten MISFET-Strukturen.
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE3419080A1 (de) Verfahren zum herstellen eines feldeffekttransistors
DE3245276A1 (de) Verfahren zum ausbilden von submikrometer-merkmalen in halbleiterbauelementen
DE3784758T2 (de) Herstellungsverfahren für EPROM-Zellen mit Oxid-Nitrid-oxid-Dielektrikum.
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE3202608A1 (de) Verfahren zur herstellung einer schottky-sperrschichtdiode und danach hergestellte sperrschichtdiode
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE2856147A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE1961634A1 (de) Verfahren zur Herstellung eines Misfet
DE3852623T2 (de) Verfahren zur Herstellung von Schottky-Verbundhalbleiterbauelement.
DE19603450A1 (de) Halbleitervorrichtung mit einer Polyzidstruktur und Verfahren zur Herstellung derselben
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
DE68922474T2 (de) Verfahren zum Herstellen einer integrierten Schaltung einschliesslich Schritte zum Herstellen einer Verbindung zwischen zwei Schichten.
DE4212494C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einer sich nach oben in der Breite verringernden Seitenwandisolierschicht und Halbleitereinrichtung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE68918433T2 (de) Halbleiteranordnung unter Verwendung asymmetrischer Seitewände und Verfahren zu ihrer Herstellung.

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701