[go: up one dir, main page]

DE4443593A1 - Semiconductor device using transistor with silicide structure - Google Patents

Semiconductor device using transistor with silicide structure

Info

Publication number
DE4443593A1
DE4443593A1 DE4443593A DE4443593A DE4443593A1 DE 4443593 A1 DE4443593 A1 DE 4443593A1 DE 4443593 A DE4443593 A DE 4443593A DE 4443593 A DE4443593 A DE 4443593A DE 4443593 A1 DE4443593 A1 DE 4443593A1
Authority
DE
Germany
Prior art keywords
film
metal
silicon substrate
metal silicide
silicide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4443593A
Other languages
German (de)
Other versions
DE4443593C2 (en
Inventor
Toshiaki Tsutsumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4443593A1 publication Critical patent/DE4443593A1/en
Application granted granted Critical
Publication of DE4443593C2 publication Critical patent/DE4443593C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

The silicon substrate (1) comprises a pair of source/drain layers (5) on either side of the gate electrode (4). A metal silicide film (11) is deposited on the surface of the pair of the source/drain layers. The film is described as MeSi2 where Me stands for' metal'. The difference the max. and min. thickness of the metal silicide film is kept below 30 mm., pref. 25 mm. Typically the metal silicide film is deposited in top surface of the gate electrode. A metal nitride film may extend from a surface of the metal silicide film for electric connection of the surface of the pair of the source/drain layers and the gate electrode.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung und insbesondere eine Halblei­ tervorrichtung, die derart verbessert ist, daß sie einen Ver­ luststrom in einem Transistor mit einer Silizidstruktur vermei­ det. Die Erfindung betrifft des weiteren ein Verfahren zur Her­ stellung einer derartigen Halbleitervorrichtung.The present invention relates to a method for manufacturing a semiconductor device and in particular a half lead terv device that is improved so that it Ver Avoid lust current in a transistor with a silicide structure det. The invention further relates to a method for the manufacture position of such a semiconductor device.

Mit zunehmender Verkleinerung von MOS-Transistoren macht sich im­ mer stärker eine Verzögerung bemerkbar, die auf einem erhöhten Widerstand bei einer Verunreinigungsdiffusionsschicht bzw. einer Dotierungsdiffusionsschicht beruht, welche Source/Drain eines Transistors bildet. Als Mittel zur Lösung dieses Problems wurde ein Salizid-(selbstausgerichtetes Silizid)-MOS-Transistor vorge­ schlagen. Dies ist ein Transistor mit einer Struktur, bei der nur auf Gate-Polysilizium und Source/Drain in selbstausge­ richteter Weise ein Refraktärmetallsilizid gebildet wird, wo­ durch der Widerstand verringert wird.As MOS transistors become smaller, im more delay noticeable due to an increased Resistance with an impurity diffusion layer or Doping diffusion layer is based on which source / drain of a Transistor forms. As a means of solving this problem a salicide (self-aligned silicide) MOS transistor beat. This is a transistor with a structure in which only on gate polysilicon and source / drain in self- a refractory metal silicide is formed where by reducing the resistance.

Die Fig. 20-25 zeigen Hauptschritte in einem Verfahren zur Herstellung eines LDDMOS-Transistors mit einer herkömmlichen Sa­ lizidstruktur. Figs. 20-25 show the main steps in a method of manufacturing a transistor having a conventional LDDMOS Sa lizidstruktur.

Gemäß Fig. 20 ist auf einer Hauptoberfläche eines Siliziumsub­ strats 1 ein elementetrennender Isolierungsfilm 2 zum Trennen einer Elementenzone von einer anderen gebildet. Ein Gate-Iso­ lierungsfilm 3 und eine Gate-Elektrode 4 sind auf der Elemen­ tenzone bzw. dem Elementbereich gebildet. Eine Verunreinigungs­ diffusionsschicht 5a mit niedriger Konzentration (10¹⁷-10¹⁸ Atome/cm³) der Source/Drain-Schicht 5 ist auf der Hauptoberflä­ che des Siliziumsubstrats 1 unter Verwendung der Gate-Elektrode 4 als Maske gebildet. Auf einer Seitenwand der Gate-Elektrode 4 ist ein Seitenwandabstandshalter 6 ausgebildet. Unter Verwendung der Gate-Elektrode 4 und des Seitenwandabstandshalters 6 als Maske werden Verunreinigungsionen in die Hauptoberfläche des Si­ liziumsubstrats 1 implantiert, wodurch eine Verunreini­ gungsdiffusionsschicht 5b mit bzw. von hoher Konzentration (10¹⁹-10²⁰ Atome/cm³) der Source/Drain-Schicht 5 gebildet wird.Referring to FIG. 20 of a Siliziumsub strats 1 an element separating insulation film 2 is formed to separate a zone elements from another on a main surface. A gate insulation film 3 and a gate electrode 4 are formed on the element zone and the element region, respectively. An impurity diffusion layer 5 a with a low concentration (10¹⁷-10¹⁸ atoms / cm³) of the source / drain layer 5 is formed on the main surface of the silicon substrate 1 using the gate electrode 4 as a mask. A side wall spacer 6 is formed on a side wall of the gate electrode 4 . Using the gate electrode 4 and the sidewall spacer 6 as a mask, impurity ions are implanted in the main surface of the silicon substrate 1 , thereby causing an impurity diffusion layer 5 b with or of high concentration (10¹⁹-10²⁰ atoms / cm³) of the source / drain layer 5 is formed.

Gemäß Fig. 21 wird auf dem Siliziumsubstrat 1 durch Sputtern ein Metallfilm 8 (mit 15 nm Dicke) gebildet, der in Kontakt mit einer Oberfläche der Source/Drain-Schicht 5 steht. Als Metall­ film 8 wird beispielsweise ein Co-Film verwendet. Ein Metallni­ tridfilm 9 wird gebildet, um eine Oberfläche des Metallfilms 8 zu bedecken. Als Metallnitridfilm 9 wird beispielsweise ein TiN- Film verwendet.Referring to FIG. 21, a metal film 8 is formed (with 15 nm thickness) on the silicon substrate 1 by sputtering, which is in contact with a surface of the source / drain layer 5. As a metal film 8 , for example, a co-film is used. A metal nitride film 9 is formed to cover a surface of the metal film 8 . For example, a TiN film is used as the metal nitride film 9 .

Durch Lampenglühen oder lamp annealing (bei einer Temperatur von 450-500°C für eine Minute) in einem Vakuum oder einer inerten Atmosphäre (wie beispielsweise N₂ oder Ar) werden Teile des in Kontakt mit dem Siliziumsubstrat 1 und mit der Gate-Elektrode 4 stehenden Metallfilms 8 in Silizid umgewandelt. Als Ergebnis wird ein erster Metallsilizidfilm 10 aus Co₂Si oder CoSi auf den Oberflächen der Gate-Elektrode 4 und der Source/Drain-Schicht 5 gebildet. Der Metallnitridfilm 9 dient dazu, eine Oxidation des Metallfilms 8 während des Glühens zu verhindern und auch die Bildung eines Metallsilizidfilms auf einer Oberfläche des Sei­ tenwandabstandshalters 6 zu vermeiden.By lamp annealing or lamp annealing (at a temperature of 450-500 ° C for one minute) in a vacuum or an inert atmosphere (such as N₂ or Ar), parts of that are in contact with the silicon substrate 1 and with the gate electrode 4 Metal film 8 converted to silicide. As a result, a first metal silicide film 10 made of Co₂Si or CoSi is formed on the surfaces of the gate electrode 4 and the source / drain layer 5 . The metal nitride film 9 serves to prevent oxidation of the metal film 8 during the annealing and also to prevent the formation of a metal silicide film on a surface of the side wall spacer 6 .

Gemäß den Fig. 22 und 23 werden Teile des Metallfilms 8 und des Metallnitridfilms 9, die nicht reagiert haben, durch Naßät­ zen entfernt.Referring to FIGS. 22 and 23 are parts of the metal film 8 and the metal nitride film 9, which have not reacted, by Naßät zen removed.

Gemäß den Fig. 23 und 24A werden durch Lampenglühen (bei ei­ ner Temperatur von 700-800°C für eine Minute) in einem Vakuum oder einer inaktiven Atmosphäre (wie beispielsweise N₂ oder Ar) ein erster Metallsilizidfilm 10 und Si des Siliziumsubstrats 1 und der Gate-Elektrode 4 weiter zur Reaktion gebracht, wodurch ein zweiter Metallsilizidfilm 11 aus CoSi₂ mit geringem Wider­ stand (niedriger als 20 µΩcm) gebildet wird. Fig. 24B ist eine vergrößerte Teilansicht des zweiten Metallsilizids 11.Referring to FIGS. 23 and 24A by lamp annealing (EI ner temperature of 700-800 ° C for one minute) in a vacuum or an inactive atmosphere (such as N₂ or Ar), a first metal silicide film 10 and Si of the silicon substrate 1 and the Gate electrode 4 further reacted, whereby a second metal silicide film 11 from CoSi₂ with little resistance was (lower than 20 µΩcm) is formed. FIG. 24B is a partial enlarged view of the second metal silicide. 11

Gemäß Fig. 25 wird ein Zwischenschichtisolierungsfilm 30 auf dem Siliziumsubstrat 1 gebildet, und dann wird eine metallische Verbindung 31 gebildet, wodurch eine Halbleitervorrichtung fer­ tiggestellt wird.Referring to FIG. 25, an interlayer insulation film 30 is formed on the silicon substrate 1, and then a metallic connection 31 is formed, whereby a semiconductor device is tiggestellt fer.

In dem vorstehend beschriebenen herkömmlichen Beispiel wird zu­ erst ein Metallfilm 8 gebildet, und dann wird der Metallni­ tridfilm 9 gebildet, wie in Fig. 21 dargestellt ist. Es ist je­ doch auch eine ältere herkömmliche Technologie bekannt, bei der ein direktes Glühen durchgeführt wird, um einen ersten Si­ lizidfilm 10 ohne Bildung eines Metallnitridfilms 9 zu bilden. Das in den Fig. 20-25 dargestellte herkömmliche Beispiel ist eine Verbesserung gegenüber jenem älteren.In the conventional example described above, a metal film 8 is first formed, and then the metal nitride film 9 is formed as shown in FIG. 21. However, an older conventional technology is also known in which a direct annealing is carried out to form a first Si lizidfilm 10 without forming a metal nitride film 9 . The conventional example shown in Figs. 20-25 is an improvement over the older one.

Wenn ein herkömmliches Verfahren zur Herstellung eines Transi­ stors mit einer Salizidstruktur wie vorstehend beschrieben an­ gewendet wird, gibt es folgende Probleme.If a conventional method of making a transi stors with a salicide structure as described above there are the following problems.

Das bedeutet, daß, wie in den Fig. 24A und 24B gezeigt ist, eine beträchtliche Unebenheit an oberen und unteren Oberflächen des zweiten Metallsilizidfilms 11 auftritt. Demzufolge erreicht der Unterschied zwischen der maximalen Dicke tmax und der mini­ malen Dicke tmin des zweiten Metallsilizidfilms 11 30-50 nm. Deshalb erreicht in einem Transistor mit einem flachen Übergang bzw. einer flachen Grenzschicht (Xz-0,1 µm) ein Teil des zwei­ ten Metallsilizidfilms 11 einen durch die unterbrochene Linie dargestellten Abschnitt des Übergangs, was einen Verluststrom hervorruft. Folglich wird eine Diodencharakteristik zerstört, und der Transistor kann nicht mehr normal arbeiten.That is, as shown in Figs. 24A and 24B, considerable unevenness occurs on the upper and lower surfaces of the second metal silicide film 11 . Accordingly, the difference between the maximum thickness t max and the minimum thickness t min of the second metal silicide film 11 reaches 30-50 nm. Therefore, in a transistor with a flat junction or a flat boundary layer (X z -0.1 µm) Part of the two-th metal silicide film 11 a portion of the transition shown by the broken line, which causes a leakage current. As a result, a diode characteristic is destroyed and the transistor can no longer operate normally.

Es ist eine Aufgabe der vorliegenden Erfindung, einen Transistor mit einer Salizidstruktur zu schaffen, der mit einer hohen Ge­ schwindigkeit arbeiten kann. It is an object of the present invention to provide a transistor with a salicide structure that has a high Ge speed can work.  

Weiter soll ein Transistor mit einer Salizidstruktur derart ver­ bessert werden, daß ein Verluststrom vermieden werden kann.Furthermore, a transistor with a salicide structure is said to ver be improved that a leakage current can be avoided.

Ferner soll bei einem Verfahren zur Herstellung einer Halblei­ tervorrichtung ein Verfahren zur Bildung eines Silizidfilms mit einer glatten Oberfläche bereitgestellt werden.Furthermore, in a method for producing a semi-lead device with a method of forming a silicide film be provided on a smooth surface.

Ferner soll ein Verfahren zur Bildung eines Silizidfilms be­ reitgestellt werden, das auch bei einem Transistor mit einem flachen Übergangsabschnitt eingesetzt werden kann.Furthermore, a method for forming a silicide film is said to be be provided that also with a transistor with a flat transition section can be used.

Gelöst wird diese Aufgabe durch eine Halbleitervorrichtung mit den Merkmalen der Ansprüche 1, 5 oder 8 und mit einem Verfahren zur Herstellung einer Halbleitervorrichtung mit den Merkmalen der Ansprüche 10 oder 18.This problem is solved by a semiconductor device the features of claims 1, 5 or 8 and with a method for manufacturing a semiconductor device with the features of claims 10 or 18.

Eine Halbleitervorrichtung gemäß einem ersten Aspekt der vor­ liegenden Erfindung weist ein Siliziumsubstrat auf. Eine Gate- Elektrode ist auf dem Siliziumsubstrat vorgesehen. Ein Paar von Source/Drain-Schichten ist auf beiden Seiten der Gate-Elektrode in einer Hauptoberfläche des Siliziumsubstrats vorgesehen. Auf einer Oberfläche des Paars von Source/Drain-Schichten ist ein durch eine allgemeine Formel MeSi₂ (wobei Me für Metall steht) beschreibbarer Metallsilizidfilm vorgesehen. Der Unterschied zwischen der maximalen Dicke und der minimalen Dicke des Me­ tallsilizidfilms ist kleiner als 30 nm gehalten.A semiconductor device according to a first aspect of the above lying invention has a silicon substrate. A gate Electrode is provided on the silicon substrate. A couple of Source / drain layers is on both sides of the gate electrode provided in a main surface of the silicon substrate. On one surface of the pair of source / drain layers is one by a general formula MeSi₂ (where Me stands for metal) writable metal silicide film provided. The difference between the maximum thickness and the minimum thickness of the me tall silicide film is kept smaller than 30 nm.

Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfin­ dung ist auch auf einer Oberfläche der Gate-Elektrode ein durch eine allgemeine Formel MeSi₂ (wobei Me für Metall steht) be­ schreibbarer Metallsilizidfilm vorgesehen.According to a preferred embodiment of the present invention is also a through on a surface of the gate electrode a general formula MeSi₂ (where Me stands for metal) be writable metal silicide film provided.

Eine Halbleitervorrichtung gemäß einem zweiten Aspekt der vor­ liegenden Erfindung weist ein Siliziumsubstrat auf. In einer Hauptoberfläche des Siliziumsubstrats ist eine Basiszone, eine Emitterzone und eine Kollektorzone ausgebildet. Eine Emitter­ elektrode ist auf dem Siliziumsubstrat vorgesehen und steht in Kontakt mit der Emitterzone. Ein durch eine allgemeine Formel MeSi₂ (wobei Me für Metall steht) beschreibbarer Metallsilizid­ film ist auf entsprechenden Oberflächen der Basiszone und der Kollektorzone vorgesehen. Der Unterschied zwischen der maximalen Dicke und der minimalen Dicke des Metallsilizidfilms ist kleiner als 30 nm gehalten.A semiconductor device according to a second aspect of the above lying invention has a silicon substrate. In a The main surface of the silicon substrate is a base zone, a Emitter zone and a collector zone formed. An emitter electrode is provided on the silicon substrate and is in Contact with the emitter zone. One by a general formula MeSi₂ (where Me stands for metal) writable metal silicide film is on corresponding surfaces of the base zone and the Collector zone provided. The difference between the maximum  Thickness and the minimum thickness of the metal silicide film is smaller kept as 30 nm.

Eine Halbleitervorrichtung gemäß einem dritten Aspekt der vor­ liegenden Erfindung weist ein Siliziumsubstrat auf. Eine Gate- Elektrode ist auf dem Siliziumsubstrat vorgesehen. Ein Paar von Source/Drain-Schichten ist auf beiden Seiten der Gate-Elektrode in einer Hauptoberfläche des Siliziumsubstrats vorgesehen. Auf den Oberflächen des Paars von Source/Drain-Schichten ist ein durch eine allgemeine Formel Me₂Si oder MeSi (wobei Me für Me­ tall steht) beschreibbarer Metallsilizidfilm vorgesehen. Ein Me­ tallfilm ist auf dem Silizidfilm vorgesehen.A semiconductor device according to a third aspect of the above lying invention has a silicon substrate. A gate Electrode is provided on the silicon substrate. A couple of Source / drain layers is on both sides of the gate electrode provided in a main surface of the silicon substrate. On the surfaces of the pair of source / drain layers is one by a general formula Me₂Si or MeSi (where Me for Me tall stands) writable metal silicide film is provided. A me tallfilm is provided on the silicide film.

Bei einem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem vierten Aspekt der vorliegenden Erfindung wird zunächst eine Gate-Elektrode auf einem Siliziumsubstrat gebil­ det. Ein Paar von Source/Drain-Schichten wird auf beiden Seiten der Gate-Elektrode in einer Hauptoberfläche des Siliziumsub­ strats gebildet. Auf dem Siliziumsubstrat wird ein Metallfilm gebildet, der in Kontakt mit Oberflächen des Paars von Source/Drain-Schichten steht. Das Siliziumsubstrat wird bei ei­ ner ersten Temperatur thermisch behandelt, wodurch ein durch eine allgemeine Formel Me₂Si oder MeSi (wobei Me für Metall steht) beschreibbarer erster Metallsilizidfilm auf Oberflächen des Paars von Source/Drain-Schichten gebildet wird.In a method of manufacturing a semiconductor device according to a fourth aspect of the present invention First, a gate electrode is formed on a silicon substrate det. A pair of source / drain layers will be on either side of the gate electrode in a main surface of the silicon sub strats formed. A metal film is placed on the silicon substrate formed in contact with surfaces of the pair of Source / drain layers is available. The silicon substrate is at ei ner thermally treated first temperature, whereby a through a general formula Me₂Si or MeSi (where Me for metal stands) writable first metal silicide film on surfaces of the pair of source / drain layers is formed.

Ein Teil des Metallfilms, der nicht reagiert hat, wird entfernt. Auf dem Siliziumsubstrat wird bei einer zweiten Temperatur ein Druckfilm zum Drücken des ersten Metallsilizidfilms von oben ge­ bildet, der in Kontakt mit dem ersten Metallsilizidfilm steht. Das Siliziumsubstrat wird bei einer dritten Temperatur thermisch behandelt, wodurch der erste Metallsilizidfilm in einen durch eine allgemeine Formel MeSi₂ (wobei Me für Metall steht) be­ schreibbaren zweiten Metallsilizidfilm umgewandelt wird. Der Druckfilm wird entfernt. Ein Zwischenschichtisolierungsfilm wird auf dem Siliziumsubstrat gebildet, um die Gate-Elektrode zu be­ decken. Ein Kontaktloch zum Freilegen mindestens einer Oberflä­ che des Paars von Source/Drain-Schichten wird auf dem Zwischen­ schichtisolierungsfilm gebildet. Eine Elektrodenverbindung wird derart gebildet, daß sie über das Kontaktloch mit einer des Paars von Source/Drain-Schichten mit dem dazwischen angeordneten zweiten Metallsilizidfilm elektrisch verbunden ist.Part of the metal film that has not reacted is removed. Is on the silicon substrate at a second temperature Printing film for pressing the first metal silicide film from above forms, which is in contact with the first metal silicide film. The silicon substrate becomes thermal at a third temperature treated, causing the first metal silicide film to pass through a general formula MeSi₂ (where Me stands for metal) be writable second metal silicide film is converted. Of the Print film is removed. An interlayer insulation film is made formed on the silicon substrate to move the gate electrode cover. A contact hole to expose at least one surface surface of the pair of source / drain layers is on the intermediate layer insulation film formed. An electrode connection is made formed such that they via the contact hole with one of the  Pairs of source / drain layers with the one in between second metal silicide film is electrically connected.

Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfin­ dung ist die zweite Temperatur niedriger als die dritte Tempe­ ratur.According to a preferred embodiment of the present invention The second temperature is lower than the third temperature maturity.

Gemäß einer weiteren bevorzugten Ausführungsform der vorliegen­ den Erfindung ist der Druckfilm aus der aus einem Metallnitrid­ film, einem Metallkarbidfilm und einem Metallboridfilm beste­ henden Gruppe ausgewählt.According to a further preferred embodiment of the present the invention is the printing film made of a metal nitride film, a metal carbide film and a metal boride film selected group.

Bei einem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem fünften Aspekt der vorliegenden Erfindung wird eine Gate-Elektrode auf einem Siliziumsubstrat gebildet. Ein Paar von Source/Drain-Schichten wird auf beiden Seiten der Gate-Elektrode in einer Hauptoberfläche des Siliziumsubstrats gebildet. Auf dem Siliziumsubstrat wird ein Metallfilm gebildet, der in Kontakt mit Oberflächen des Paars von Source/Drain-Schichten steht. Das Siliziumsubstrat wird bei einer ersten Temperatur thermisch be­ handelt, wodurch ein durch eine allgemeine Formel Me₂Si oder MeSi (wobei Me für Metall steht) beschreibbarer Silizidfilm auf den Oberflächen des Paars von Source/Drain-Schichten gebildet wird. Ein den Metallfilm bedeckender Abschnitt, der nicht rea­ giert hat, wird entfernt. Ein Metallfilm wird selektiv auf den Silizidfilm aufgewachsen. Ein Zwischenschichtisolierungsfilm wird auf dem Siliziumsubstrat gebildet, um die Gate-Elektrode zu bedecken. In dem Zwischenschichtisolierungsfilm wird ein Kon­ taktloch zum Freilegen eines Teiles einer Oberfläche des Metall­ films gebildet. Eine Elektrodenverbindung wird derart gebildet, daß sie über das Kontaktloch mit der Source/Drain-Schicht mit der dazwischen angeordneten Metallschicht elektrisch verbunden ist.In a method of manufacturing a semiconductor device According to a fifth aspect of the present invention, a Gate electrode formed on a silicon substrate. A couple of Source / drain layers will be on both sides of the gate electrode formed in a main surface of the silicon substrate. On the Silicon substrate forms a metal film that is in contact with surfaces of the pair of source / drain layers. The Silicon substrate is thermally be at a first temperature is what a through a general formula Me₂Si or MeSi (where Me stands for metal) writable silicide film the surfaces of the pair of source / drain layers becomes. A section covering the metal film that is not rea has been removed. A metal film is selectively applied to the Silicide film grew up. An interlayer insulation film is formed on the silicon substrate to close the gate electrode cover. In the interlayer insulation film, a con clock hole for exposing part of a surface of the metal films formed. An electrode connection is formed in such a way that they have the contact hole with the source / drain layer the metal layer arranged between them electrically connected is.

In einer Halbleitervorrichtung gemäß einem ersten Aspekt der vorliegenden Erfindung ist der Unterschied zwischen der maxima­ len Dicke und der minimalen Dicke eines Metallsilizidfilms klei­ ner als 30 nm gehalten. Dementsprechend ist eine untere Oberflä­ che des Metallsilizidfilms glatt. Deshalb erreicht dieser Me­ tallsilizidfilm keinen Übergangsabschnitt bzw. Grenz­ schichtabschnitt, wenn er bei einem Transistor mit einem flachen Übergang bzw. Grenzschicht verwendet wird.In a semiconductor device according to a first aspect of the present invention is the difference between the maxima len thickness and the minimum thickness of a metal silicide film kept less than 30 nm. Accordingly, a lower surface surface of the metal silicide film smooth. Therefore, this reaches me tall silicide film no transition section or border  layer section if it is in a transistor with a flat Transition or boundary layer is used.

In einer Halbleitervorrichtung gemäß einem zweiten Aspekt der vorliegenden Erfindung ist der Unterschied zwischen der maxima­ len Dicke und der minimalen Dicke eines Metallsilizidfilms klei­ ner als 30 nm gehalten. Dementsprechend ist eine untere Oberflä­ che des Metallsilizidfilms glatt.In a semiconductor device according to a second aspect of the present invention is the difference between the maxima len thickness and the minimum thickness of a metal silicide film kept less than 30 nm. Accordingly, a lower surface surface of the metal silicide film smooth.

In einer Halbleitervorrichtung gemäß einem dritten Aspekt der vorliegenden Erfindung ist auf Oberflächen eines Paars von Source/Drain-Schichten ein Metallsilizidfilm mit einer allge­ meinen Formel Me₂Si oder MeSi (wobei Me für Metall steht) aus­ gebildet, und ein Metallfilm ist auf dem Metallsilizidfilm aus­ gebildet. Da eine untere Oberfläche des durch eine allgemeine Formel Me₂Si oder MeSi (wobei Me für Metall steht) beschreibba­ ren Metallsilizidfilms glatt ist, erreicht der Metallsilizidfilm keinen Übergangsabschnitt, selbst wenn er bei einem Transistor mit einem flachen Übergang eingesetzt wird. Ein auf dem Me­ tallsilizidfilm vorgesehener Metallfilm reduziert den Widerstand des Metallsilizidfilms.In a semiconductor device according to a third aspect of the present invention is on surfaces of a pair of Source / drain layers of a metal silicide film with a general my formula Me₂Si or MeSi (where Me stands for metal) is formed, and a metal film is formed on the metal silicide film educated. Because a lower surface of the by a general Formula Me₂Si or MeSi (where Me stands for metal) describable ren metal silicide film is smooth, the metal silicide film reaches no transition section, even if it is with a transistor is used with a flat transition. One on the me Metal silicide film provided reduces the resistance of the metal silicide film.

Bei einem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem vierten Aspekt der vorliegenden Erfindung wird ein Druckfilm auf einem ersten Metallsilizidfilm gebildet, wodurch ein zusätzlicher Druck bzw. eine zusätzliche Spannung auf einen zweiten Metallsilizidfilm ausgeübt wird, wenn sich der erste Me­ tallsilizidfilm in den zweiten Metallsilizidfilm umwandelt.In a method of manufacturing a semiconductor device according to a fourth aspect of the present invention, a Print film formed on a first metal silicide film, whereby an additional pressure or an additional tension on one second metal silicide film is exerted when the first Me ball silicide film converted into the second metal silicide film.

Bei einem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem fünften Aspekt der vorliegenden Erfindung wird ein Metallfilm selektiv auf einem durch eine allgemeine Formel Me₂Si oder MeSi (wobei Me für Metall steht) beschreibbaren ersten Me­ tallsilizid aufgewachsen, wodurch ein Transistor mit einer Sali­ zidstruktur gebildet wird. Im Gegensatz zu einem durch eine all­ gemeine Formel MeSi₂ (wobei Me für Metall steht) beschreibbaren zweiten Metallsilizidfilm weist ein durch eine allgemeine Formel Me₂Si oder MeSi (wobei Me für Metall steht) beschreibbarer er­ ster Metallsilizidfilm eine glatte untere Oberfläche auf. Obwohl der erste Metallsilizidfilm einen größeren Widerstand als der zweite Metallsilizidfilm besitzt, kann aufgrund der Bildung eines Metallfilms geringen Widerstands auf dem ersten Metallsi­ lizidfilm ein Transistor mit einer Salizidstruktur geringen Wi­ derstands erhalten werden.In a method of manufacturing a semiconductor device according to a fifth aspect of the present invention, a Metal film selectively on a by a general formula Me₂Si or MeSi (where Me stands for metal) writable first Me tall silicide grew, creating a transistor with a sali cid structure is formed. In contrast to one through an all general formula MeSi₂ (where Me stands for metal) writable second metal silicide film has one by a general formula Me₂Si or MeSi (where Me stands for metal) writable metal silicide film on a smooth lower surface. Although the first metal silicide film has a greater resistance than that  second metal silicide film may be due to formation a low resistance metal film on the first metal Si lizidfilm a transistor with a salicide structure low Wi be preserved.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figu­ ren.Further features and advantages of the invention result from the description of exemplary embodiments with reference to the Figu ren.

Von den Figuren zeigen:From the figures show:

Fig. 1 einen Querschnitt durch eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung; Fig. 1 shows a cross section through a semiconductor device according to a first embodiment of the present invention;

Fig. 2-9 Teilschnittansichten einer Halbleitervorrichtung, die den ersten bis achten Schritt eines Verfahrens zur Herstellung einer in Fig. 1 dargestellten Halbleitervorrichtung zeigen; Fig. 2-9 are partial sectional views of a semiconductor device, the through eighth step of a method of manufacturing a semiconductor device shown in Figure 1 show the first.

Fig. 10A das Verhältnis zwischen Schichtwiderstand und Gate-Breite einer Gate-Elektrode bei der Bildung von Silizid durch Verwendung eines herkömmlichen Verfahrens zur Herstellung einer Halbleitervorrichtung; FIG. 10A, the ratio between sheet resistance and gate width of a gate electrode in the formation of silicide by using a conventional method of manufacturing a semiconductor device;

Fig. 10B das Verhältnis zwischen Schichtwiderstand und Gate-Breite einer Gate-Elektrode bei der Bildung der Gate-Elektrode durch Verwendung eines Verfahrens gemäß einer ersten Ausführungsform der vorliegenden Erfindung; FIG. 10B, the ratio between sheet resistance and gate width of a gate electrode when forming the gate electrode by using a method according to a first embodiment of the present invention;

Fig. 11A-11D mit einer ersten Ausführungsform zu vergleichende Herstellungsschritte; 11A-11D with a first embodiment to a comparative manufacturing steps.

Fig. 12A die Verteilung des Übergangsverluststroms in einer durch ein herkömmliches Verfahren erhaltenen Halbleitervorrichtung; FIG. 12A, the distribution of the transition loss of current in one obtained by a conventional method semiconductor device;

Fig. 12B die Verteilung des Übergangsverluststromes in einer durch ein Verfahren gemäß einer ersten Ausführungsform erhaltenen Halbleitervorrichtung; FIG. 12B, the distribution of the transition loss of current in one obtained by a method according to a first embodiment of the semiconductor device;

Fig. 13 einen Querschnitt durch eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform; FIG. 13 is a cross section through a semiconductor device according to a second embodiment;

Fig. 14 eine Teilschnittansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform; FIG. 14 is a partial sectional view of a semiconductor device according to a third embodiment;

Fig. 15-18 Teilschnittansichten einer Halbleitervorrichtung, die den ersten bis vierten Schritt eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer vierten Ausführungsform zeigen; Fig. 15-18 are partial sectional views of a semiconductor device, the fourth step to a method of manufacturing a semiconductor device according to the first to show a fourth embodiment;

Fig. 19A-19C Teilschnittansichten einer Halbleitervorrichtung, die den Ablauf verschiedener Schritte eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer fünften Ausführungsform zeigen; FIG. 19A-19C are partial sectional views of a semiconductor device, which show the sequence of various steps of a method for manufacturing a semiconductor device according to a fifth embodiment;

Fig. 20-25 Teilschnittansichten einer Halbleitervorrichtung, die den ersten bis sechsten Schritt eines herkömmlichen Verfahrens zur Herstellung einer Halbleitervorrichtung zeigen; Fig. 20-25 are partial sectional views of a semiconductor device, the sixth step to a conventional method of manufacturing a semiconductor device showing the first;

Fig. 26 das Verhältnis zwischen Lampenglühtemperatur und Dicke des CoSix-Films, wenn sich Co in Silizid umwandelt. Fig. 26 shows the relationship between the lamp annealing temperature and the thickness of the CoSi x film when Co converts to silicide.

Nachstehend werden Ausführungsformen der vorliegenden Erfindung unter Bezug auf die Zeichnung beschrieben.The following are embodiments of the present invention described with reference to the drawing.

Ausführungsform 1Embodiment 1

Fig. 1 ist eine Querschnittsansicht eines LDDMOS-Transistors mit einer Salizidstruktur einer ersten Ausführungsform. Der LDD- MOS-Transistor enthält ein Siliziumsubstrat 1. Ein elemente­ trennender Isolierungsfilm 2 zum Trennen einer Elementenzone von einer anderen ist in einer Hauptoberfläche des Siliziumsubstrats 1 vorgesehen. Ein Gate-Isolierungsfilm 3 und eine Gate-Elektrode 4 sind auf der Elementenzone vorgesehen. Eine Source/Drain- Schicht 5, die eine LDD-Struktur aufweist und aus einer Verun­ reinigungsdiffusionsschicht bzw. Dotierungsdiffusionsschicht 5a mit niedriger Konzentration und einer Verunreinigungsdiffusi­ onsschicht 5b mit hoher Konzentration besteht, ist auf beiden Seiten der Gate-Elektrode 4 in der Hauptoberfläche des Silizium­ substrats 1 vorgesehen. Ein Metallsilizidfilm 11 aus CoSi₂ ist auf Oberflächen eines Paars von Source/Drain-Schichten 5 und der Gate-Elektrode 4 vorgesehen. Der Unterschied zwischen der maxi­ malen Dicke und der minimalen Dicke des Metallsilizidfilms 11 ist kleiner als 30 nm, vorzugsweise kleiner als 25 nm gehalten. Ein Zwischenschichtisolierungsfilm 30 ist auf dem Siliziumsub­ strat 1 vorgesehen, um die Gate-Elektrode 4 zu bedecken. Ein Kontaktloch 32 zum Freilegen eines Teils einer Oberfläche des auf der Oberfläche der Source/Drain-Schicht 5 vorgesehenen Me­ tallsilizidfilms 11 ist in einem Zwischenschichtisolierungsfilm 30 vorgesehen. Eine Elektrodenverbindung 33 ist derart gebildet, daß sie durch das Kontaktloch 32 mit dem auf der Oberfläche der Source/Drain-Schicht 5 gebildeten Metallsilizidfilm 11 verbunden ist. Fig. 1 is a cross sectional view of a LDDMOS transistor having a salicide structure of a first embodiment. The LDD-MOS transistor contains a silicon substrate 1 . An element separating insulation film 2 for separating one element zone from another is provided in a main surface of the silicon substrate 1 . A gate insulation film 3 and a gate electrode 4 are provided on the element region. A source / drain layer 5, which has an LDD structure and from a Verun cleaning diffusion layer or impurity diffusion layer 5, a low concentration and a Verunreinigungsdiffusi onsschicht 5 b with a high concentration is, on both sides of the gate electrode 4 in the main surface the silicon substrate 1 is provided. A metal silicide film 11 made of CoSi₂ is provided on surfaces of a pair of source / drain layers 5 and the gate electrode 4 . The difference between the maximum thickness and the minimum thickness of the metal silicide film 11 is kept less than 30 nm, preferably less than 25 nm. An interlayer insulation film 30 is provided on the silicon substrate 1 to cover the gate electrode 4 . A contact hole 32 for exposing a part of a surface of the metal silicide film 11 provided on the surface of the source / drain layer 5 is provided in an interlayer insulation film 30 . An electrode connection 33 is formed such that it is connected through the contact hole 32 to the metal silicide film 11 formed on the surface of the source / drain layer 5 .

Gemäß der vorliegenden Erfindung ist der Unterschied zwischen der maximalen Dicke und der minimalen Dicke des Metallsilizid­ films 11 kleiner als 30 nm gehalten, wodurch die Unebenheit an einer unteren Oberfläche des Metallsilizidfilms 11 klein ist. Demzufolge erreicht der Metallsilizidfilm 11 einen Übergangsab­ schnitt 34 selbst dann nicht, wenn er bei einem Transistor mit einem flachen Übergang eingesetzt wird. Im Ergebnis wird kein Verluststrom erzeugt. Eine Charakteristik einer Diode wird nicht zerstört, und der Transistor arbeitet normal.According to the present invention, the difference between the maximum thickness and the minimum thickness of the metal silicide film 11 is kept less than 30 nm, whereby the unevenness on a lower surface of the metal silicide film 11 is small. As a result, the metal silicide film 11 does not reach a transition portion 34 even if it is used in a transistor with a flat transition. As a result, no leakage current is generated. A characteristic of a diode is not destroyed and the transistor works normally.

Die Fig. 2-9 sind Querschnittsansichten, die die Reihenfolge verschiedener Schritte in einem Verfahren zur Herstellung einer in Fig. 1 gezeigten Halbleitervorrichtung zeigen. Figs. 2-9 are cross-sectional views showing the sequence of various steps in a method of manufacturing a semiconductor device shown in FIG. 1.

Gemäß Fig. 2 wird ein elementetrennender Isolierungsfilm 2 in der Hauptoberfläche des Siliziumsubstrats 1 gebildet. Der Gate- Isolierungsfilm 3 und die Gate-Elektrode 4 werden auf dem Sili­ ziumsubstrat 1 vorgesehen. Die Gate-Elektrode 4 wird aus Poly­ silizium gebildet. Unter Verwendung der Gate-Elektrode 4 als Maske werden Verunreinigungsionen bzw. Dotierungsionen in die Hauptoberfläche des Siliziumsubstrats 1 implantiert, wodurch in der Hauptoberfläche des Siliziumsubstrats 1 die Verunreini­ gungsdiffusionsschicht 5a mit niedriger Konzentration der Source/Drain-Schicht 5 gebildet wird. Ein Seitenwandabstands­ halter 6 wird auf einer Seitenwand der Gate-Elektrode 4 gebil­ det. Unter Verwendung des Seitenwandabstandshalters 6 als Maske werden Verunreinigungsionen in die Hauptoberfläche des Silizi­ umsubstrats 1 implantiert, wodurch die Verunreinigungsdiffusi­ onsschicht 5b mit hoher Konzentration der Source/Drain-Schicht 5 gebildet wird.According to Fig. 2 an element separating insulation film 2 is formed in the main surface of the silicon substrate 1. The gate insulation film 3 and the gate electrode 4 are provided on the silicon substrate 1 . The gate electrode 4 is formed from poly silicon. Using the gate electrode 4 as a mask, impurity ions or doping ions are implanted in the main surface of the silicon substrate 1 , whereby the impurity diffusion layer 5 a with a low concentration of the source / drain layer 5 is formed in the main surface of the silicon substrate 1 . A side wall spacer 6 is formed on a side wall of the gate electrode 4 . Using the sidewall spacer 6 as a mask, impurity ions are implanted in the main surface of the silicon substrate 1 , thereby forming the impurity diffusion layer 5 b with a high concentration of the source / drain layer 5 .

Gemäß Fig. 3 wird auf dem Siliziumsubstrat 1 durch Sputtern ein Metallfilm 8 (wie beispielsweise Co, mit einer Dicke von 15 nm) gebildet, der in Kontakt mit den Oberflächen der Gate-Elektrode 4 und der Source/Drain-Schicht 5 steht.According to Fig. 3, on the silicon substrate 1 by sputtering, a metal film 8 (such as Co, having a thickness of 15 nm) is formed, which is in contact with the surfaces of the gate electrode 4 and the source / drain layer 5.

Gemäß den Fig. 3 und 4 wird ein erster Metallsilizidfilm 10 (Co₂Si oder CoSi) auf der Gate-Elektrode 4 und der Source/Drain- Schicht 5 mittels eines Lampenglühverfahrens (bei einer Tempera­ tur von 450-500°C) gebildet.Referring to FIGS. 3 and 4, a first metal silicide film 10 (Co₂Si or CoSi) on the gate electrode 4 and the source / drain layer 5 by means of a Lampenglühverfahrens is formed (at a tempera ture of 450-500 ° C).

Gemäß den Fig. 4 und 5 wird Metallfilm 8, der nicht reagiert hat, durch Naßätzen entfernt.Referring to FIGS. 4 and 5, the metal film 8, which has not reacted is removed by wet etching.

Gemäß Fig. 6 wird auf dem Siliziumsubstrat 1 zum Drücken des ersten Metallsilizidfilms 10 von oben ein Metallnitridfilm 12 (wie beispielsweise TiN, mit einer Dicke von 100 nm) durch Sput­ tern gebildet, der in Kontakt mit dem ersten Metallsilizidfilm 10 steht.Referring to FIG. 6 of the first metal silicide film 10 (for example, having a thickness of 100 nm as TiN) is formed by sputter tern from above of a metal nitride film 12 on the silicon substrate 1 to the press, which is in contact with the first metal silicide film 10.

Das Sputtern wird bei einer derart niedrigen Temperatur ausge­ führt, daß die Temperatur des Substrats 300°C erreicht. Wenn somit der Metallnitridfilm 12 bei einer niedrigen Temperatur ge­ bildet wird, wird sich der Metallsilizidfilm 10 beim Bilden des Metallnitridfilms 12 nicht mehr in Silizid (Co₂Si oder CoSi CoSi₂) umwandeln. Es gibt mit anderen Worten keine Volumenän­ derungen.The sputtering is carried out at such a low temperature that the temperature of the substrate reaches 300 ° C. Thus, if the metal nitride film 12 is formed at a low temperature, the metal silicide film 10 will no longer convert to silicide (Co₂Si or CoSi CoSi₂) when the metal nitride film 12 is formed . In other words, there are no volume changes.

Gemäß Fig. 7 werden der erste Metallsilizidfilm 10 und Si des Siliziumsubstrats 1 durch ein Lampenglühverfahren (bei einer Temperatur von 700-800 °C) zur Reaktion gebracht, wodurch ein zweiter Metallsilizidfilm 11 (CoSi₂) gebildet wird. Zu diesem Zeitpunkt wandelt sich der auf der Gate-Elektrode 4 gebildete erste Metallsilizidfilm 10 ebenfalls in einen zweiten Metallsi­ lizidfilm 11 (CoSi₂) um.Referring to FIG. 7, the first metal silicide film 10 and Si of the silicon substrate 1 is reacted with a Lampenglühverfahren (at a temperature of 700-800 ° C), thereby forming a second metal silicide film 11 (CoSi₂) is formed. At this time, the first metal silicide film 10 formed on the gate electrode 4 is also converted into a second metal silicide film 11 (CoSi₂).

Wenn das Glühverfahren über 600°C ausgeführt wird, tritt eine deutliche Volumenvergrößerung auf, wie in Fig. 26 gezeigt ist.When the annealing process is carried out above 600 ° C, a significant increase in volume occurs, as shown in Fig. 26.

Wenn kein Metallnitridfilm 12 vorhanden ist, reagiert der erste Silizidfilm 10 frei mit Si des Siliziumsubstrats 1. Ohne Me­ tallnitridfilm 12 ist es jedoch unmöglich, eine gleichmäßige Spannung an verschiedenen Abschnitten des ersten Metallsilizid­ films 10 aufrecht zu erhalten, wenn sich dessen Volumen vergrö­ ßert.If there is no metal nitride film 12 , the first silicide film 10 reacts freely with Si of the silicon substrate 1 . Without metal nitride film 12 , however, it is impossible to maintain a uniform tension at different portions of the first metal silicide film 10 as its volume increases.

Des weiteren ändern sich die Bedingungen an der Übergangsfläche von Co und Si - Konzentration von Verunreinigungen wie bei­ spielsweise Sauerstoff in einem Co-Film und Korngröße in einem Co-Film - auch in Abhängigkeit von dem jeweiligen Abschnitt des ersten Silizidfilms 10. Unter diesen Bedingungen variiert die Reaktionsgeschwindigkeit der weiteren Silizidation (Co₂Si CoSi₂) in Abhängigkeit von dem jeweiligen Abschnitt des Films, wenn kein Metallnitridfilm 12 vorhanden ist. Demzufolge variiert die Dicke des zweiten Metallsilizidfilms 11 von Abschnitt zu Ab­ schnitt. Das bedeutet, daß die Unebenheit an oberen und unteren Oberflächen des zweiten Metallsilizidfilms 11 größer ist, wenn kein Metallnitridfilm 12 vorhanden ist.Furthermore, the conditions at the transition surface of Co and Si - concentration of impurities such as oxygen in a Co film and grain size in a Co film - also change depending on the respective section of the first silicide film 10 . Under these conditions, the reaction rate of the further silicidation (Co₂Si CoSi₂) varies depending on the respective section of the film if no metal nitride film 12 is present. Accordingly, the thickness of the second metal silicide film 11 varies from section to section. That is, the unevenness on the upper and lower surfaces of the second metal silicide film 11 is larger when there is no metal nitride film 12 .

Wenn im Gegensatz dazu ein Metallnitridfilm 12 vorhanden ist, wie in den Fig. 6 und 7 gezeigt ist, wird eine Spannung bzw. ein Druck vom Metallnitridfilm 12 auf einen Abschnitt ausgeübt, in dem sich das Volumen des Silizidfilms ausdehnt. Folglich wird eine gleichmäßige Spannung auf den zweiten Metallsilizidfilm 11 ausgeübt, wodurch eine Variation in dessen Dicke begrenzt wird. Es wurde festgestellt, daß der Unterschied zwischen der maxima­ len Dicke und der minimalen Dicke des zweiten Metallsilizidfilms 11 kleiner als 25 nm gehalten wird, wenn der Metallnitridfilm 12 eine Dicke von mehr als 30 nm aufweist.In contrast, when a metal nitride film 12 is present, as shown in Figs. 6 and 7, a tension or pressure is applied from the metal nitride film 12 to a portion in which the volume of the silicide film expands. As a result, a uniform tension is applied to the second metal silicide film 11 , thereby limiting a variation in its thickness. It has been found that the difference between the maximum thickness and the minimum thickness of the second metal silicide film 11 is kept less than 25 nm when the metal nitride film 12 has a thickness of more than 30 nm.

Gemäß den Fig. 7 und 8 wird der Metallnitridfilm 12 durch eine Säure wie beispielsweise H₂O₂ weggeätzt.Referring to FIGS. 7 and 8 of the metal nitride film is etched away by an acid such as H₂O₂ 12th

Gemäß Fig. 9 wird ein Zwischenschichtisolierungsfilm 30 gebil­ det, um die Gate-Elektrode 4 zu bedecken. Ein Kontaktloch 32 zum Frei legen eines Teils der Oberfläche des in der Oberfläche der Source/Drain-Schicht 5 gebildeten zweiten Metallsiliziumfilms 11 wird in dem Zwischenschichtisolierungsfilm 30 gebildet. Auf dem Siliziumsubstrat 1 wird eine Elektrodenverbindung 31 derart ge­ bildet, daß sie über das Kontaktloch 32 mit der Source/Drain- Schicht 5 mit dem dazwischen angeordneten zweiten Metallsili­ zidfilm 11 elektrisch verbunden ist.According to FIG. 9, an interlayer insulation film is det gebil 30 to the gate electrode to cover. 4 A contact hole 32 for exposing a part of the surface of the second metal silicon film 11 formed in the surface of the source / drain layer 5 is formed in the interlayer insulation film 30 . On the silicon substrate 1 , an electrode connection 31 is formed such that it is electrically connected via the contact hole 32 to the source / drain layer 5 with the second metal silicide film 11 arranged therebetween.

In der vorstehend beschriebenen Ausführungsform wird ein Co-Film als Beispiel eines Metallfilms 8 beschrieben. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt. Der Film kann aus Metallen wie Ni, W, Ta, Ti, Mo, Pt, anderen Übergangsmetallen oder deren Legierungen bestehen, oder er kann ein Verbundfilm daraus sein.In the above-described embodiment, a co-film is described as an example of a metal film 8 . However, the present invention is not limited to this. The film can be made of metals such as Ni, W, Ta, Ti, Mo, Pt, other transition metals or their alloys, or it can be a composite film thereof.

Des weiteren ist ein TiN-Film als Beispiel eines Metallnitrid­ films 12 in der vorstehenden Ausführungsform beschrieben. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt, und er kann aus W, Mo, Ta oder Co bestehen, oder er kann ein Nitridfilm aus anderen Übergangsmetallen sein. Er kann auch aus einem Me­ tallkarbid oder Metallborid mit Eigenschaften ähnlich einem Me­ tallnitridfilm hergestellt werden.Furthermore, a TiN film is described as an example of a metal nitride film 12 in the above embodiment. However, the present invention is not limited to this, and it may consist of W, Mo, Ta or Co, or it may be a nitride film made of other transition metals. It can also be made from a metal carbide or metal boride with properties similar to a metal nitride film.

Obwohl in der vorstehend beschriebenen Ausführungsform Lampen­ glühen als Beispiel für die thermische Behandlung genannt ist, ist die vorliegende Erfindung nicht darauf beschränkt. Die ther­ mische Behandlung kann durch Ofenglühen ausgeführt werden.Although in the above-described embodiment, lamps annealing is mentioned as an example of the thermal treatment the present invention is not limited to this. The ther Mixing treatment can be carried out by furnace annealing.

Gemäß den Fig. 22 und 23, die ein herkömmliches Beispiel zei­ gen, könnte in Verbindung mit der vorliegenden Erfindung erwogen werden, ob das gleiche Ergebnis erhalten werden kann, wenn der zweite Metallsilizidfilm durch direktes Lampenglühen gebildet wird, ohne den Metallnitridfilm 9 zu entfernen. Ein derartiges Verfahren zieht jedoch die folgenden Probleme nach sich, weshalb es nicht praktisch ist.Referring to FIGS. 22 and 23, the gene is a conventional example zei, could be considered in conjunction with the present invention, if the same result can be obtained when the second metal silicide is formed by directly lamp annealing, without the metal nitride film 9 to be removed. However, such a method has the following problems, which is why it is not practical.

Das erste Problem besteht darin, daß der zweite Metallsilizid­ film 11 auf einer Oberfläche des Seitenwandabstandshalters 6 ge­ bildet wird, wodurch er einen Kurzschluß zwischen der Source/Drain-Schicht 5 und der Gate-Elektrode 4 hervorruft.The first problem is that the second metal silicide film 11 is formed on a surface of the sidewall spacer 6 , causing a short circuit between the source / drain layer 5 and the gate electrode 4 .

Das zweite Problem ist ein erhöhter Widerstand im zweiten Me­ tallsilizidfilm 11.The second problem is an increased resistance in the second metal silicide film 11 .

Dieses Problem ist nachstehend ausführlicher erläutert.This problem is explained in more detail below.

Zwei Fälle sind zu vergleichen: (1) Bildung eines Metallfilms auf einem Siliziumsubstrat, um einen Metallsilizidfilm zu bil­ den, und (2) Bildung eines Metallfilms und eines Metallnitrid­ films auf einem Siliziumsubstrat, um einen Metallsilizidfilm zu bilden. Es wurde festgestellt, daß der Schichtwiderstand in dem durch den letztgenannten Fall (2) erhaltenen Metallsilizidfilm 1,2 mal so groß ist wie in dem durch den erstgenannten Fall (1) erhaltenen, und die Variation des in Fall (2) beobachteten Schichtwiderstands ist mehr als doppelt so groß wie bei Fall (1). Ein möglicher Grund könnte sein, daß der als obere Schicht gebildete Metallnitridfilm die Silizidation verhindert. Eine Va­ riation des Schichtwiderstands verschlechtert die Leistungs­ fähigkeit und Qualität einer Vorrichtung und vermindert die Aus­ beute beträchtlich. Two cases are compared: (1) formation of a metal film on a silicon substrate to form a metal silicide film, and (2) formation of a metal film and a metal nitride film on a silicon substrate to form a metal silicide film. It was found that the sheet resistance in the metal silicide film obtained by the latter case (2) is 1.2 times that in the first case (1), and the variation of the sheet resistance observed in the case ( 2 ) is more than twice the size of case (1). A possible reason could be that the metal nitride film formed as the upper layer prevents silicidation. V aration of the sheet resistance deteriorates the performance and quality of a device and significantly reduces the yield.

Im Gegensatz dazu wird in der vorliegenden Ausführungsform ein Lampenglühverfahren in zwei Stufen durchgeführt, um Silizid her­ zustellen, wie in den Fig. 5 und 7 gezeigt ist. Gemäß Fig. 6 wird ein Metallnitridfilm 12 auf dem ersten Metallsilizidfilm 10 vor dem zweiten Glühen gebildet. Wenn der erste Me­ tallsilizidfilm 10 zuerst gebildet wird (Fig. 5) und dann die Bildung des Metallnitridfilms 12 (Fig. 6) und danach des zwei­ ten Metallsilizidfilms 11 (Fig. 7) folgt, erhöht sich der Schichtwiderstand nicht.In contrast, in the present embodiment, a lamp annealing process is carried out in two steps to produce silicide, as shown in FIGS . 5 and 7. Referring to FIG. 6, a metal nitride film 12 is formed on the first metal silicide film 10 before the second annealing. If the first metal silicide film 10 is formed first ( FIG. 5) and then the formation of the metal nitride film 12 ( FIG. 6) and then the second metal silicide film 11 ( FIG. 7), the sheet resistance does not increase.

Dies wird nachstehend ausführlich erläutert. Die Fig. 10A und 10B zeigen das Verhältnis zwischen Breite und Schichtwiderstand einer Gate-Verbindung.This is explained in detail below. FIG. 10A and 10B show the relationship between the width and sheet resistance of a gate connection.

Die weißen Kreise in Fig. 10A stellen Daten von Proben dar, die wie folgt erhalten wurden. Gemäß den Fig. 11A und 11B wird ein TiN-Film 9 auf dem Metallfilm 8 gebildet. Gemäß Fig. 11C wird eine thermische Behandlung durchgeführt, wodurch der zweite Metallsilizidfilm 11 in einer einzigen Stufe gebildet wird. Da­ nach wird der TiN-Film 9 entfernt. Die weißen Kreise stellen Da­ ten dar, die auf derart erhaltenen Proben beruhen.The white circles in Fig. 10A represent data from samples obtained as follows. Referring to FIGS. 11A and 11B, a TiN film 9 is formed on the metal film 8. Referring to FIG. 11C, a thermal treatment is performed, thereby forming the second metal silicide film 11 in a single step. Since the TiN film 9 is removed. The white circles represent data based on samples obtained in this way.

Die schwarzen Kreise in Fig. 10A stellen Daten von Proben dar, die durch das herkömmliche, in den Fig. 20-25 gezeigte Ver­ fahren erhalten wurden, wo jedoch der TiN-Film 9 nicht vorhanden ist, wenn der erste Metallsilizidfilm 10 gebildet wird.The black circles in FIG. 10A represent data of samples obtained by the conventional method shown in FIGS. 20-25, but where the TiN film 9 is not present when the first metal silicide film 10 is formed.

Wie aus dem Vergleich der durch schwarze Kreise und weiße Kreise dargestellten Daten ersehen werden kann, ist der Schichtwider­ stand in der Gate-Elektrode höher, wenn der TiN-Film 9 vorhanden ist, während das Metall 8 mit Silizium zur Reaktion gebracht wird.As can be seen from the comparison of the data represented by black circles and white circles, the film resistance in the gate electrode is higher if the TiN film 9 is present while the metal 8 is reacted with silicon.

Auf der anderen Seite stellen schwarze Kreise in Fig. 10B Daten von Proben dar, die durch die in den Fig. 2-8 gezeigten Ver­ fahren (zuerst wird der Metallsilizidfilm 10 gebildet, gefolgt von der Bildung des TiN-Films 12, und dann wird der zweite Me­ tallsilizidfilm 11 durch thermische Behandlung gebildet) erhal­ ten wurden. Weiße Kreise in Fig. 10B stellen Daten von Proben dar, die durch die in den Fig. 2-8 gezeigten Verfahren erhal­ ten wurden, wo jedoch der erste Siliziumfilm 10 bei den in den Fig. 7 und 8 gezeigten Schritten ohne die Abdeckung durch den TiN-Film 12 ausgeglüht wird. Wie aus Fig. 10B ersichtlich ist, gibt es keinen Unterschied zwischen den zwei Datensätzen.On the other hand, black circles in Fig. 10B represent data of samples which go through the processes shown in Figs. 2-8 (first, the metal silicide film 10 is formed, followed by the formation of the TiN film 12 , and then the second metal silicide film 11 formed by thermal treatment) were obtained. White circles in Fig. 10B represent data of samples obtained by the methods shown in Figs. 2-8, but where the first silicon film 10 in the steps shown in Figs. 7 and 8 without the coverage by the TiN film 12 is annealed. As can be seen from Fig. 10B, there is no difference between the two data sets.

Fig. 12A zeigt eine Verteilung des Übergangsverluststroms bzw. -leckstroms von Proben, die durch die in den Fig. 20-25 ge­ zeigten Verfahrensschritte gemäß einem herkömmlichen Verfahren erhalten wurden. Fig. 12B zeigt die Verteilung des Übergangs­ verluststroms von Proben, die durch die in den Fig. 2-8 ge­ zeigten Verfahrensschritte gemäß einem Verfahren der ersten Aus­ führungsform erhalten wurden. FIG. 12A shows a distribution of the transition leakage current or -leckstroms of samples by the ge in FIGS. 20-25 show method steps according to a conventional method obtained. FIG. 12B shows the distribution of junction leak current of samples from the first obtained through the guide die ge in FIGS. 2-8 show process steps according to a method.

Gemäß dem herkömmlichen Verfahren, bei dem der TiN-Film nicht gebildet wird, wenn der zweite Metallsilizidfilm gebildet wird, ist die Variation größer, wie in Fig. 12A gezeigt. Es erzeugt auch viele defekte Chips mit einem Verluststrom von mehr als ei­ nigen 100 pA.According to the conventional method in which the TiN film is not formed when the second metal silicide film is formed, the variation is larger as shown in Fig. 12A. It also produces many defective chips with a leakage current of more than a few 100 pA.

Wenn im Gegensatz dazu der TiN-Film gebildet und danach der zweite Metallsilizidfilm gebildet wird, beträgt der Übergangs­ verluststrom 12 ± 6,1 pA mit kleiner Variation.In contrast, if the TiN film is formed and then the second metal silicide film is formed, the transition is leakage current 12 ± 6.1 pA with small variation.

Eine Probe mit einer Diffusionsschicht von 0,21 mm² Fläche wurde für die Messung in jedem einzelnen Fall verwendet.A sample with a diffusion layer of 0.21 mm² area was made used for measurement in every single case.

Ausführungsform 2Embodiment 2

Bei der ersten Ausführungsform wird der Metallnitridfilm voll­ ständig entfernt. Der Metallnitridfilm 12 kann jedoch so ausge­ formt sein, daß ein Abschnitt davon verbleibt, wie in Fig. 13 gezeigt ist. Der verbleibende Metallnitridfilm 12 wird als Ver­ bindung zwischen der Source/Drain-Schicht 5 und der benachbarten Gate-Elektrode 4 verwendet. Eine derartige Verbindung wird als lokale Verbindung bezeichnet.In the first embodiment, the metal nitride film is completely removed. However, the metal nitride film 12 may be formed so that a portion thereof remains as shown in FIG. 13. The remaining metal nitride film 12 is used as a connection between the source / drain layer 5 and the adjacent gate electrode 4 . Such a connection is called a local connection.

Ausführungsform 3Embodiment 3

Die vorliegende Ausführungsform betrifft einen bipolaren Tran­ sistor, bei dem die vorliegende Erfindung eingesetzt wird. The present embodiment relates to a bipolar oil sistor in which the present invention is used.  

Gemäß Fig. 14 weist der bipolare Transistor ein Siliziumsub­ strat 1 auf. Eine Basiszone 14, eine Emitterzone 16 und eine Kollektorzone 18 sind in einer Hauptoberfläche des Siliziumsub­ strats 1 ausgebildet. Eine Emitter-Elektrode 13, die aus mit Verunreinigungen dotiertem Polysilizium gebildet ist, ist auf dem Siliziumsubstrat 1 vorgesehen und steht in Kontakt mit der Emitterzone 16. Ein durch eine allgemeine Formel MeSi₂ (wobei Me für Metall steht) beschreibbarer Metallsilizidfilm 11 ist auf entsprechenden Oberflächen der Basiszone 14 und der Kollek­ torzone 18 gebildet. Ebenso ist auf einer Oberfläche der Emit­ ter-Elektrode 13 ein durch eine allgemeine Formel MeSi₂ (wobei Me für Metall steht) beschreibbarer Metallsilizidfilm 11 vorge­ sehen. Der Unterschied zwischen der maximalen Dicke und der mi­ nimalen Dicke des Metallsilizidfilms ist kleiner als 30 nm ge­ halten.Referring to FIG. 14, the bipolar transistor is a Siliziumsub 1 strat on. A base zone 14 , an emitter zone 16 and a collector zone 18 are formed in a main surface of the silicon substrate 1 . An emitter electrode 13 , which is formed from polysilicon doped with impurities, is provided on the silicon substrate 1 and is in contact with the emitter zone 16 . A writable by a general formula MeSi₂ (where Me stands for metal) metal silicide film 11 is formed on corresponding surfaces of the base zone 14 and the collector gate zone 18 . Likewise, on a surface of the emitter electrode 13, a metal silicide film 11 which can be described by a general formula MeSi₂ (where Me stands for metal) can be described. The difference between the maximum thickness and the minimum thickness of the metal silicide film is kept smaller than 30 nm.

In den Zeichnungen bezeichnet das Bezugszeichen 2 einen elemen­ tetrennenden Isolierungsfilm, 6 einen Seitenwandabstandshalter, 14 eine p⁻-Diffusionsschicht (mit einer Borkonzentration von 10¹⁷-10¹⁸ Atomen/cm³), 15 eine p⁺-Diffusionsschicht (mit einer Borkonzentration von 10¹⁸-10¹⁹ Atomen/cm³), 16 eine n⁺-Diffusi­ onsschicht (mit einer Arsenkonzentration von 10²⁰ Atomen/cm³), 17 eine n⁻-Diffusionsschicht (mit einer Arsenkonzentration von 10¹⁵-10¹⁶ Atomen/cm³) und 18 eine n⁺-Diffusionsschicht (mit ei­ ner Arsenkonzentration von 10¹⁸-10¹⁹ Atomen/cm³).In the drawings, reference numeral 2 denotes an element-insulating film, 6 a side wall spacer, 14 a p⁻ diffusion layer (with a boron concentration of 10¹⁷-10¹⁸ atoms / cm³), 15 a p⁺ diffusion layer (with a boron concentration of 10¹⁸-10¹⁹ atoms / cm³), 16 an n⁺-diffusion layer (with an arsenic concentration of 10²⁰ atoms / cm³), 17 an n⁻-diffusion layer (with an arsenic concentration of 10¹⁵-10¹⁶ atoms / cm³) and 18 an n⁺-diffusion layer (with egg ner arsenic concentration of 10¹⁸-10¹⁹ atoms / cm³).

Die Emitterzone 16 wird durch thermische Diffusion der Verun­ reinigungen bzw. Dotierungen in der Emitter-Elektrode 13 (mit mehr als 10²¹ Atomen/cm³ mit den Verunreinigungen bzw. Dotie­ rungen dotiert) in das Siliziumsubstrat 1 gebildet. Andere Dif­ fusionsschichten werden durch Ionenimplantation und anschließen­ de thermische Diffusion gebildet. Die Schritte zur Bildung eines Salizids sind genau die gleichen wie in der ersten Ausführungs­ form. Obwohl in der vorliegenden Ausführungsform ein npn-Transi­ stor als Beispiel beschrieben wurde, ist die vorliegende Er­ findung nicht darauf beschränkt. Ein pnp-Transistor erzeugt ähn­ liche Effekte. The emitter zone 16 is formed by thermal diffusion of the impurities or dopings in the emitter electrode 13 (doped with more than 10 21 atoms / cm 3 with the impurities or dopants) into the silicon substrate 1 . Other diffusion layers are formed by ion implantation and subsequent de thermal diffusion. The steps for forming a salicide are exactly the same as in the first embodiment. Although an npn transistor was described as an example in the present embodiment, the present invention is not limited to this. A pnp transistor produces similar effects.

Ausführungsform 4Embodiment 4

Die Ausführungsformen 1-3 zeigen einen durch Sputtern gebildeten Metallnitridfilm. Eine vierte Ausführungsform schafft jedoch ein Herstellungsverfahren, das kostengünstiger als die ersten drei ist.Embodiments 1-3 show one formed by sputtering Metal nitride film. However, a fourth embodiment provides Manufacturing process that is cheaper than the first three is.

Gemäß Fig. 15 wird in ähnlicher Weise wie bei der ersten Aus­ führungsform ein erster Metallsilizidfilm 10 auf Oberflächen der Source/Drain-Schicht 5 und einer Gate-Elektrode 4 gebildet.According to Fig. 15 is similarly guide die like the first from a first metal silicide film 10 on surfaces of the source / drain layer 5 and a gate electrode 4 is formed.

Gemäß Fig. 16 werden die Oberflächen der Source/Drain-Schicht 5 und der Gate-Elektrode 4 einer Nitrieratmosphäre (bei einer N₂- Flußrate von 100 sccm, einem Druck von 50 mTorr bzw. 6,67·10-5 bar, einer Temperatur von 400°C und einer HF-Leistung von 200 W (13,56 MHz), für drei Minuten) ausgesetzt, wodurch ein Nitrid­ film 19 auf einer Oberfläche des ersten Metallsilizidfilms 10 (Co₂Si oder CoSi) gebildet wird.Referring to FIG. 16, the surfaces of the source / drain layer 5 and the gate electrode 4 of a nitriding atmosphere (at a flow rate of 100 sccm N₂-, bar a pressure of 50 mTorr and 6.67 × 10 -5, a temperature of 400 ° C and an RF power of 200 W (13.56 MHz) for three minutes) exposed, whereby a nitride film 19 is formed on a surface of the first metal silicide film 10 (Co₂Si or CoSi).

Gemäß Fig. 17 wird der erste Metallsilizidfilm 10 durch Lam­ penglühen (bei einer Temperatur von 700°C) in einen zweiten Me­ tallsilizidfilm (CoSi₂) 11 umgewandelt.Referring to FIG. 17, the first metal silicide film 10 is converted by Lam penglühen (at a temperature of 700 ° C) in a second Me tallsilizidfilm (CoSi₂). 11

Gemäß Fig. 18 wird der Nitridfilm 19 dann entfernt, wodurch eine Halbleitervorrichtung in ähnlicher Weise wie in Ausfüh­ rungsform 1 fertiggestellt wird. Der Unterschied zwischen der maximalen Dicke und der minimalen Dicke des zweiten Metallsili­ zids 11 wird auch in dieser Ausführungsform kleiner als 30 nm gehalten.Referring to FIG. 18, the nitride film 19 is then removed, whereby a semiconductor device in a similar manner as in approximate shape exporting is completed. 1 The difference between the maximum thickness and the minimum thickness of the second metal silicide 11 is also kept smaller than 30 nm in this embodiment.

Obwohl N₂-Gas als Beispiel in der vorliegenden Ausführungsform verwendet wird, können ähnliche Ergebnisse durch Verwendung von Ammoniak-Gas erhalten werden.Although N₂ gas as an example in the present embodiment Similar results can be used by using Ammonia gas can be obtained.

Ausführungsform 5Embodiment 5

Eine fünfte Ausführungsform betrifft ein weiteres Verfahren zur Schaffung einer Salizidstruktur mit geringem Widerstand.A fifth embodiment relates to a further method for Creation of a low resistance salicide structure.

Die Fig. 19A, 19B und 19C sind Querschnittsansichten einer Halbleitervorrichtung, die den Ablauf verschiedener Schritte in einem Verfahren zur Herstellung eines MOSFETs mit einer Sali­ zidstruktur gemäß einer fünften Ausführungsform zeigen. Figs. 19A, 19B and 19C are cross-sectional views of a semiconductor device, which show the sequence of various steps in a method of manufacturing a MOSFET with a Sali zidstruktur according to a fifth embodiment.

Fig. 19A ist eine Querschnittsansicht einer Halbleitervorrich­ tung, die durch die Schritte in den Fig. 2-5 erhalten wird. FIG. 19A is a cross-sectional view of a tung Halbleitervorrich which is obtained by the steps in FIGS. 2-5.

Gemäß Fig. 19B wird durch ein selektives CVD-Verfahren nur auf der Source/Drain-Schicht 5 und einer Gate-Elektrode 4 ein Wolf­ ramfilm (W) 40 gebildet. Der Wolframfilm 40 wird bei einer WF₆- Flußrate von 20 sccm, einer SiH₄-Flußrate von 10 sccm, einem Druck von 8 mTorr bzw. 1,07·10-5 bar und einer Temperatur von 300°C für 30 Sekunden gebildet. Unter derart gewählten Bedin­ gungen kann ein Wolframfilm 40 mit einer Dicke von 50 nm wahl­ weise nur auf einem ersten Metallsilizidfilm 10 gebildet werden. Des weiteren reagieren WF₆ und Silizium eines Siliziumsubstrats 1 nicht miteinander, da die darunterliegende Schicht (10) aus Kobaltsilizid hergestellt ist. Folglich wird eine Oberfläche des Siliziumsubstrats 1 nicht chemisch angegriffen, und ein Übergang wird nicht zerstört. Es wurde experimentell nachgewiesen, daß Kobaltsilizid und WF₆ selbst dann nicht reagieren, wenn Kobalt­ silizid für sechs Minuten WF₆-Gas bei einer Temperatur von 425°C ausgesetzt ist.According to Fig. 19B drain layer 5 and a gate electrode 4 is formed a wolf ramfilm (W) 40 by a selective CVD process only on the source /. The tungsten film 40 is formed at a WF₆ flow rate of 20 sccm, an SiH₄ flow rate of 10 sccm, a pressure of 8 mTorr or 1.07 · 10 -5 bar and a temperature of 300 ° C for 30 seconds. Under conditions selected in this way, a tungsten film 40 with a thickness of 50 nm can optionally only be formed on a first metal silicide film 10 . Furthermore, WF₆ and silicon of a silicon substrate 1 do not react with one another, since the layer ( 10 ) underneath is made of cobalt silicide. As a result, a surface of the silicon substrate 1 is not chemically attacked and a transition is not destroyed. It has been experimentally demonstrated that cobalt silicide and WF₆ do not react even when cobalt silicide is exposed to WF₆ gas at a temperature of 425 ° C for six minutes.

Der Wolframfilm 40 kann selektiv auf dem Kobaltsilizid (10) ge­ bildet werden, weil eine Oberfläche des Kobaltsilizids 10 als Katalysator wirkt, wenn WF₆ und SiH₄ reagieren. Da der Wolfram­ film 40 einen sehr geringen Widerstand von 15 µΩm besitzt, kann der Schichtwiderstand der Gate-Elektrode 4 und der Source/Drain- Schicht 5 auf circa 3Ω/ reduziert werden.The tungsten film 40 can be selectively formed on the cobalt silicide ( 10 ) because a surface of the cobalt silicide 10 acts as a catalyst when WF₆ and SiH₄ react. Since the tungsten film 40 has a very low resistance of 15 μΩm, the sheet resistance of the gate electrode 4 and the source / drain layer 5 can be reduced to approximately 3Ω /.

Danach wird gemäß Fig. 19C ein Zwischenschichtisolierungsfilm 30 auf dem Siliziumsubstrat 1 gebildet, um den Wolframfilm 40 zu bedecken. Ein Kontaktloch 32 zum Freilegen eines Teils einer Oberfläche des Wolframfilms 40 wird in dem Zwischenschichtiso­ lierungsfilm 30 gebildet. Eine Metallverbindung 31 wird derart gebildet, daß sie über das Kontaktloch 32 mit der Source/Drain- Schicht 5 mit dem Wolframfilm 40 und dem dazwischen angeordneten ersten Metallsilizidfilm 10 verbunden ist. Thereafter, Fig an interlayer insulation film is in accordance. 19C 30 is formed on the silicon substrate 1 to cover the tungsten film 40. A contact hole 32 for exposing a part of a surface of the tungsten film 40 is formed in the interlayer insulation film 30 . A metal connection 31 is formed in such a way that it is connected via the contact hole 32 to the source / drain layer 5 to the tungsten film 40 and the first metal silicide film 10 arranged therebetween.

Gemäß der vorliegenden Ausführungsform wird durch selektives Aufwachsen des Wolframfilms 40 auf dem ersten Silizidfilm 10 eine Salizidstruktur gebildet. Folglich wird nur eine kleine Menge an Si verbraucht, im Gegensatz zu dem Fall, bei dem eine Salizidstruktur durch Bildung eines zweiten Silizidfilms wie in der ersten Ausführungsform gebildet wird. Demzufolge wird ein Übergang nicht zerstört. Des weiteren senken der Wolframfilm 40 und der erste Metallsilizidfilm 10 den Widerstand in der Source/Drain-Schicht 5.According to the present embodiment, a salicide structure is formed on the first silicide film 10 by selectively growing the tungsten film 40 . As a result, only a small amount of Si is consumed, unlike the case where a salicide structure is formed by forming a second silicide film as in the first embodiment. As a result, a transition is not destroyed. Furthermore, the tungsten film 40 and the first metal silicide film 10 lower the resistance in the source / drain layer 5 .

Der Unterschied zwischen der maximalen Dicke und der minimalen Dicke eines Metallsilizidfilms ist wie vorstehend beschrieben in einer Halbleitervorrichtung gemäß einem ersten Aspekt der vor­ liegenden Erfindung kleiner als 30 nm gehalten. Im Ergebnis be­ sitzt der Metallsilizidfilm eine glatte untere Oberfläche, und der Metallsilizidfilm erreicht selbst dann einen Übergangs­ abschnitt nicht, wenn er bei einem Transistor mit einem flachen Übergang verwendet wird. Somit wird ein Transistor mit einer Sa­ lizidstruktur geschaffen, die so verbessert ist, daß die Er­ zeugung von Verlustströmen bzw. Leckströmen verhindert wird.The difference between the maximum thickness and the minimum Thickness of a metal silicide film is as described above in a semiconductor device according to a first aspect of the lying invention kept smaller than 30 nm. In the result be the metal silicide film sits on a smooth bottom surface, and even then the metal silicide film reaches a transition section if it is in a transistor with a flat Transition is used. Thus, a transistor with a Sa licid structure created that is so improved that the Er generation of leakage currents or leakage currents is prevented.

Auch in einer Halbleitervorrichtung gemäß einem zweiten Aspekt der vorliegenden Erfindung ist der Unterschied zwischen der ma­ ximalen Dicke und der minimalen Dicke eines Metallsilizidfilms kleiner als 30 nm gehalten. Folglich ist eine untere Oberfläche des Metallsilizidfilms glatt. Dadurch wird ein bipolarer Tran­ sistor mit einer Salizidstruktur geschaffen, die die Erzeugung von Verlustströmen verhindern kann.Also in a semiconductor device according to a second aspect the present invention is the difference between the ma ximal thickness and the minimum thickness of a metal silicide film kept smaller than 30 nm. Hence is a bottom surface of the metal silicide film smooth. This will make a bipolar oil sistor created with a salicide structure that the generation prevent leakage currents.

Bei einer Halbleitervorrichtung gemäß einem dritten Aspekt der vorliegenden Erfindung ist ein durch eine allgemeine Formel Me₂Si oder MeSi (wobei Me für Metall steht) beschreibbarer Me­ tallsilizidfilm auf Oberflächen eines Paares von Source/Drain- Schichten vorgesehen, und ein Metallfilm ist auf dem Metallsi­ lizidfilm vorgesehen. Da der durch eine allgemeine Formel Me₂Si oder MeSi (wobei Me für Metall steht) beschreibbare Metallsili­ zidfilm eine glatte untere Oberfläche besitzt, erreicht der Me­ tallsilizidfilm einen Übergangsabschnitt selbst dann nicht, wenn er bei einem Transistor mit einem flachen Übergang verwendet wird. Des weiteren reduziert der auf dem Metallsilizidfilm vorgesehene Metallfilm den Widerstand in dem Metallsilizidfilm. Somit wird ein Transistor mit einer Salizidstruktur geschaffen, die einen geringen Widerstand aufweist und die Erzeugung von Verlustströmen verhindert.In a semiconductor device according to a third aspect of the present invention is by a general formula Me₂Si or MeSi (where Me stands for metal) writable Me tall silicide film on surfaces of a pair of source / drain Layers are provided and a metal film is on the metal Si licid film provided. Because of a general formula Me₂Si or MeSi (where Me stands for metal) writable metal sili zidfilm has a smooth lower surface, the Me tall silicide film does not have a transition section even if it is used on a transistor with a flat junction becomes. It also reduces that on the metal silicide film  provided metal film the resistance in the metal silicide film. This creates a transistor with a salicide structure, which has a low resistance and the generation of Leakage currents prevented.

In einem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem vierten Aspekt der vorliegenden Erfindung wird ein Druckfilm auf einem ersten Metallsilizidfilm gebildet. Dadurch wird, wenn sich der erste Metallsilizidfilm in einen zweiten Me­ tallsilizidfilm umwandelt, eine Spannung auf den zweiten Me­ tallsilizidfilm ausgeübt. Deswegen ist die Variation in der Dicke des zweiten Metallsilizidfilms begrenzt.In a method of manufacturing a semiconductor device according to a fourth aspect of the present invention, a Printing film formed on a first metal silicide film. Thereby is when the first metal silicide film in a second Me tall silicide film converts a tension on the second me tall silicide film exercised. Therefore the variation in the Limited thickness of the second metal silicide film.

In einem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem fünften Aspekt der vorliegenden Erfindung wird ein Metallfilm selektiv auf einen durch eine allgemeine Formel Me₂Si oder MeSi (wobei Me für Metall steht) beschreibbaren ersten Me­ tallsilizidfilm aufgebracht, wodurch ein Transistor mit einer Salizidstruktur hergestellt wird. Der durch eine allgemeine For­ mel Me₂Si oder MeSi (wobei Me für Metall steht) beschreibbare erste Metallsilizidfilm besitzt im Gegensatz zu einem durch eine allgemeine Formel MeSi₂ (wobei Me für Metall steht) beschreibba­ ren zweiten Metallsilizidfilm eine glatte untere Oberfläche. Ob­ wohl der erste Metallsilizidfilm einen größeren Widerstand als der zweite Metallsilizidfilm aufweist, kann ein Transistor mit einer Salizidstruktur mit geringem Widerstand erhalten werden, da ein Metallfilm mit geringem Widerstand auf dem ersten Metall­ silizidfilm gebildet wird.In a method of manufacturing a semiconductor device according to a fifth aspect of the present invention, a Metal film selectively on a by a general formula Me₂Si or MeSi (where Me stands for metal) writable first Me Ball silicide film applied, making a transistor with a Salicide structure is produced. The general for mel Me₂Si or MeSi (where Me stands for metal) writable the first metal silicide film, in contrast to one through one general formula MeSi₂ (where Me stands for metal) describable ren second metal silicide film a smooth lower surface. Whether probably the first metal silicide film to have a greater resistance than the second metal silicide film has a transistor with a low resistance salicide structure can be obtained, there is a metal film with low resistance on the first metal silicide film is formed.

Obwohl die vorliegende Erfindung ausführlich beschrieben und er­ läutert wurde, ist festzuhalten, daß die Beschreibung nur in beispielhafter, erläuternder und nicht in beschränkender Weise angegeben ist, wobei Art und Umfang der vorliegenden Erfindung nur durch die beiliegenden Ansprüche bestimmt sind.Although the present invention is described in detail and he was clarified, it should be noted that the description only in exemplary, explanatory and not restrictive is specified, the nature and scope of the present invention are determined only by the appended claims.

Claims (19)

1. Halbleitervorrichtung mit:
einem Siliziumsubstrat (1);
einer auf dem Siliziumsubstrat (1) vorgesehenen Gate-Elektrode (4);
einem Paar von Source/Drain-Schichten (5), die in einer Hauptoberfläche des Siliziumsubstrats (1) und auf beiden Seiten der Gate-Elektrode (4) vorgesehen sind; und
einem Metallsilizidfilm (11), der auf einer Oberfläche des Paa­ res von Source/Drain-Schichten (5) vorgesehen und durch eine allgemeine Formel MeSi₂, wobei Me für Metall steht, beschreibbar ist;
wobei der Unterschied zwischen einer maximalen Dicke und einer minimalen Dicke des Metallsilizidfilms (11) kleiner als 30 nm gehalten ist.1. Semiconductor device with:
a silicon substrate ( 1 );
a gate electrode ( 4 ) provided on the silicon substrate ( 1 );
a pair of source / drain layers ( 5 ) provided in a main surface of the silicon substrate ( 1 ) and on both sides of the gate electrode ( 4 ); and
a metal silicide film ( 11 ) which is provided on a surface of the pair of source / drain layers ( 5 ) and can be described by a general formula MeSi₂, where Me stands for metal;
the difference between a maximum thickness and a minimum thickness of the metal silicide film ( 11 ) being kept less than 30 nm. 2. Halbleitervorrichtung nach Anspruch 1, bei der der Unter­ schied zwischen der maximalen Dicke und der minimalen Dicke höchstens 25 nm beträgt.2. The semiconductor device according to claim 1, wherein the sub differentiated between the maximum thickness and the minimum thickness is at most 25 nm. 3. Vorrichtung nach Anspruch 1 oder 2, die des weiteren einen Metallsilizidfilm (11) aufweist, der in einer oberen Oberfläche der Gate-Elektrode (4) vorgesehen und durch eine allgemeine For­ mel MeSi₂, wobei Me für Metall steht, beschreibbar ist.3. Apparatus according to claim 1 or 2, further comprising a metal silicide film ( 11 ) which is provided in an upper surface of the gate electrode ( 4 ) and can be described by a general formula MeSi₂, where Me stands for metal. 4. Vorrichtung nach einem der Ansprüche 1 bis 3, die des weite­ ren einen Metallnitridfilm (12) aufweist, der sich von einer Oberfläche des auf einer Oberfläche des Paares von Source/Drain- Schichten (5) vorgesehenen Metallsilizidfilms (11) aus er­ streckt, um eine Oberfläche des Paars von Source/Drain-Schichten (5) und eine benachbarte Gate-Elektrode (4) elektrisch zu ver­ binden.4. The device according to one of claims 1 to 3, which further comprises a metal nitride film ( 12 ) extending from a surface of the metal silicide film ( 11 ) provided on a surface of the pair of source / drain layers ( 5 ) to electrically connect a surface of the pair of source / drain layers ( 5 ) and an adjacent gate electrode ( 4 ). 5. Halbleitervorrichtung mit:
einem Siliziumsubstrat (1);
einer Basiszone (14), einer Emitterzone (16) und einer Kollek­ torzone (18), die in einer Hauptoberfläche des Siliziumsubstrats (1) gebildet sind;
einer Emitterelektrode (13), die auf dem Siliziumsubstrat (1) vorgesehen ist und in Kontakt mit der Emitterzone (16) steht;
und einem Metallsilizidfilm (11), der auf jeweiligen Oberflächen der Basiszone (14) und der Kollektorzone (18) vorgesehen und durch eine allgemeine Formel MeSi₂ (wobei Me für Metall steht) beschreibbar ist;
wobei der Unterschied zwischen einer maximalen Dicke und einer minimalen Dicke des Metallsilizidfilms (11) kleiner als 30 nm gehalten ist.5. Semiconductor device with:
a silicon substrate ( 1 );
a base zone ( 14 ), an emitter zone ( 16 ) and a collector zone ( 18 ) formed in a main surface of the silicon substrate ( 1 );
an emitter electrode ( 13 ) which is provided on the silicon substrate ( 1 ) and is in contact with the emitter zone ( 16 );
and a metal silicide film ( 11 ) which is provided on respective surfaces of the base zone ( 14 ) and the collector zone ( 18 ) and can be described by a general formula MeSi₂ (where Me stands for metal);
the difference between a maximum thickness and a minimum thickness of the metal silicide film ( 11 ) being kept less than 30 nm. 6. Vorrichtung nach Anspruch 5, bei der der Unterschied zwi­ schen der maximalen Dicke und der minimalen Dicke geringer als 25 nm gehalten ist.6. The device according to claim 5, wherein the difference between maximum thickness and minimum thickness less than 25 nm is kept. 7. Vorrichtung nach Anspruch 5 oder 6, die des weiteren einen Metallsilizidfilm aufweist, der in einer oberen Oberfläche der Gate-Elektrode (4) vorgesehen und durch eine allgemeine Formel MeSi₂, wobei Me für Metall steht, beschreibbar ist.7. The apparatus of claim 5 or 6, further comprising a metal silicide film which is provided in an upper surface of the gate electrode ( 4 ) and can be described by a general formula MeSi₂, where Me stands for metal. 8. Halbleitervorrichtung mit:
einem Siliziumsubstrat (1);
einer auf dem Siliziumsubstrat (1) vorgesehenen Gate-Elektrode (4);
einem Paar von Source/Drain-Schichten (5), die in einer Hauptoberfläche des Siliziumsubstrats (1) und auf beiden Seiten der Gate-Elektrode (4) vorgesehen sind;
einem Metallsilizidfilm (10), der auf einer Oberfläche des Paa­ res von Source/Drain-Schichten (5) vorgesehen und durch eine allgemeine Formel Me₂Si oder MeSi (wobei Me für Metall steht) beschreibbar ist; und
einem auf dem Metallsilizidfilm (10) vorgesehenen Metallfilm (40).8. Semiconductor device with:
a silicon substrate ( 1 );
a gate electrode ( 4 ) provided on the silicon substrate ( 1 );
a pair of source / drain layers ( 5 ) provided in a main surface of the silicon substrate ( 1 ) and on both sides of the gate electrode ( 4 );
a metal silicide film ( 10 ) which is provided on a surface of the pair of source / drain layers ( 5 ) and can be described by a general formula Me₂Si or MeSi (where Me stands for metal); and
a metal film ( 40 ) provided on the metal silicide film ( 10 ). 9. Vorrichtung nach Anspruch 8, die des weiteren aufweist:
einen Metallsilizidfilm, der in einer oberen Oberfläche der Gate-Elektrode (4) vorgesehen und durch eine allgemeine Formel Me₂Si oder MeSi (wobei Me für Metall steht) beschreibbar ist; und
einen auf der Gate-Elektrode (4) vorgesehenen Metallfilm (40), wobei der Metallsilizidfilm dazwischen angeordnet ist.9. The device of claim 8, further comprising:
a metal silicide film which is provided in an upper surface of the gate electrode ( 4 ) and can be described by a general formula Me₂Si or MeSi (where Me stands for metal); and
a metal film ( 40 ) provided on the gate electrode ( 4 ), the metal silicide film being arranged therebetween. 10. Verfahren zur Herstellung einer Halbleitervorrichtung, das folgende Schritte umfaßt:
Bilden einer Gate-Elektrode (4) auf einem Siliziumsubstrat (1);
Bilden eines Paares von Source/Drain-Schichten (5) in einer Hauptoberfläche des Siliziumsubstrats (1) und auf beiden Seiten der Gate-Elektrode (4);
Bilden eines Metallfilms (8) auf dem Siliziumsubstrat (1) der­ art, daß er in Kontakt mit einer Oberfläche des Paares von Source/Drain-Schichten (5) steht;
thermisches Behandeln des Siliziumsubstrats (1) bei einer ersten Temperatur, wodurch ein durch eine allgemeine Formel Me₂Si oder MeSi, wobei Me für Metall steht, beschreibbarer erster Me­ tallsilizidfilm (10) auf einer Oberfläche des Paares von Source/Drain-Schichten (5) gebildet wird;
Entfernen eines Abschnitts des Metallfilms (8), der nicht rea­ giert hat;
Bilden eines Druckfilms (12) auf einem Siliziumsubstrat (1) bei einer zweiten Temperatur zum Drücken des ersten Metallsilizid­ films (10) von oben derart, daß er in Kontakt mit dem ersten Me­ tallsilizidfilm (10) steht;
thermisches Behandeln des Siliziumsubstrats (1) bei einer drit­ ten Temperatur, wodurch der erste Metallsilizidfilm (10) in einen zweiten Metallsilizidfilm (11) umgewandelt wird, der durch eine allgemeine Formel MeSi₂, wobei Me für Metall steht, be­ schreibbar ist;
Entfernen des Druckfilms (12);
Bilden eines Zwischenschichtisolierungsfilms (30) auf dem Sili­ ziumsubstrat (1) zum Bedecken der Gate-Elektrode (4);
Bilden eines Kontaktlochs (32) in dem Zwischenschichtisolie­ rungsfilm (30) zum Freilegen zumindest einer Oberfläche des Paa­ res von Source/Drain-Schichten (5); und
Bilden einer Elektrodenverbindung (31), die durch das Kontakt­ loch (32) mit einem der Paare von Source/Drain-Schichten (5) mit dem dazwischen vorgesehenen zweiten Metallsilizidfilm (11) elek­ trisch verbunden ist. 10. A method of manufacturing a semiconductor device, comprising the steps of:
Forming a gate electrode ( 4 ) on a silicon substrate ( 1 );
Forming a pair of source / drain layers ( 5 ) in a main surface of the silicon substrate ( 1 ) and on both sides of the gate electrode ( 4 );
Forming a metal film ( 8 ) on the silicon substrate ( 1 ) such that it is in contact with a surface of the pair of source / drain layers ( 5 );
thermally treating the silicon substrate ( 1 ) at a first temperature, thereby forming a first metal silicide film ( 10 ) writable by a general formula Me₂Si or MeSi, where Me stands for metal, on a surface of the pair of source / drain layers ( 5 ) becomes;
Removing a portion of the metal film ( 8 ) that has not responded;
Forming a print film (12) on a silicon substrate (1) at a second temperature for urging the first metal silicide film (10) from above such that it is in contact with the first tallsilizidfilm Me (10);
thermally treating the silicon substrate ( 1 ) at a third temperature, whereby the first metal silicide film ( 10 ) is converted into a second metal silicide film ( 11 ) which can be written by a general formula MeSi₂, where Me stands for metal;
Removing the print film ( 12 );
Forming an interlayer insulation film ( 30 ) on the silicon substrate ( 1 ) to cover the gate electrode ( 4 );
Forming a contact hole ( 32 ) in the interlayer insulation film ( 30 ) to expose at least one surface of the pair of source / drain layers ( 5 ); and
Form an electrode connection ( 31 ) which is electrically connected through the contact hole ( 32 ) with one of the pairs of source / drain layers ( 5 ) with the second metal silicide film ( 11 ) provided therebetween. 11. Verfahren nach Anspruch 10, bei dem die zweite Temperatur niedriger als die dritte Temperatur ist.11. The method of claim 10, wherein the second temperature is lower than the third temperature. 12. Verfahren nach Anspruch 10 oder 11, bei dem die Dicke des Druckfilms (12) mindestens 30 nm beträgt.12. The method according to claim 10 or 11, wherein the thickness of the printing film ( 12 ) is at least 30 nm. 13. Verfahren nach einem der Ansprüche 10 bis 12, bei dem der Druckfilm (12) einen Metallnitridfilm enthält.13. The method according to any one of claims 10 to 12, wherein the printing film ( 12 ) contains a metal nitride film. 14. Verfahren nach einem der Ansprüche 10 bis 13, bei dem der Druckfilm (12) Metallkarbid enthält.14. The method according to any one of claims 10 to 13, wherein the printing film ( 12 ) contains metal carbide. 15. Verfahren nach einem der Ansprüche 10 bis 14, bei dem der Druckfilm (12) Metallborid enthält.15. The method according to any one of claims 10 to 14, wherein the printing film ( 12 ) contains metal boride. 16. Verfahren nach einem der Ansprüche 10 bis 15, bei dem der Druckfilm (12) vollständig von einer Oberfläche des Silizium­ substrats (1) entfernt wird.16. The method according to any one of claims 10 to 15, wherein the printing film ( 12 ) is completely removed from a surface of the silicon substrate ( 1 ). 17. Verfahren nach einem der Ansprüche 10 bis 16, bei dem der Druckfilm (12) derart ausgeformt ist, daß ein Teil davon auf dem Siliziumsubstrat (1) verbleibt, um als Verbindung verwendet zu werden.17. The method according to any one of claims 10 to 16, wherein the printing film ( 12 ) is shaped such that a part thereof remains on the silicon substrate ( 1 ) to be used as a compound. 18. Verfahren zur Herstellung einer Halbleitervorrichtung, das folgende Schritte umfaßt:
Bilden einer Gate-Elektrode (4) auf einem Siliziumsubstrat (1);
Bilden eines Paars von Source/Drain-Schichten (5) in einer Hauptoberfläche des Siliziumsubstrats (1) und auf beiden Seiten der Gate-Elektrode (4);
Bilden eines ersten Metallfilms (8) auf dem Siliziumsubstrat (1) derart, daß er in Kontakt mit einer Oberfläche des Paars von Source/Drain-Schichten (5) steht;
thermisches Behandeln des Siliziumsubstrats (1) bei einer ersten Temperatur, wodurch auf einer Oberfläche des Paars von Source/Drain-Schichten (5) ein Metallsilizidfilm (10) gebildet wird, der durch eine allgemeine Formel MeSi₂ oder MeSi, wobei Me für Metall steht, beschreibbar ist;
Entfernen eines Abschnitts des ersten Metallfilms (8), der nicht reagiert hat;
selektives Aufwachsen eines zweiten Metallfilms (40) auf dem Metallsilizidfilm (10);
Bilden eines Zwischenschichtisolierungsfilmes (30) auf dem Si­ liziumsubstrat (1) zum Bedecken der Gate-Elektrode (4);
Bilden eines Kontaktloches (32) in dem Zwischenschichtisolie­ rungsfilm (30) zum Freilegen eines Teils einer Oberfläche des zweiten Metallfilms (40); und
Bilden einer Elektrodenverbindung (31), die über das Kontaktloch (32) mit den Source/Drain-Schichten (5) mit dem dazwischen ange­ ordneten zweiten Metallfilm (40) elektrisch verbunden ist.18. A method of manufacturing a semiconductor device, comprising the steps of:
Forming a gate electrode ( 4 ) on a silicon substrate ( 1 );
Forming a pair of source / drain layers ( 5 ) in a main surface of the silicon substrate ( 1 ) and on both sides of the gate electrode ( 4 );
Forming a first metal film ( 8 ) on the silicon substrate ( 1 ) such that it is in contact with a surface of the pair of source / drain layers ( 5 );
thermally treating the silicon substrate ( 1 ) at a first temperature, whereby a metal silicide film ( 10 ) is formed on a surface of the pair of source / drain layers ( 5 ), which film is represented by a general formula MeSi₂ or MeSi, where Me is metal, is writable;
Removing a portion of the first metal film ( 8 ) that has not responded;
selectively growing a second metal film ( 40 ) on the metal silicide film ( 10 );
Forming an interlayer insulation film ( 30 ) on the silicon substrate ( 1 ) to cover the gate electrode ( 4 );
Forming a contact hole ( 32 ) in the interlayer insulation film ( 30 ) to expose a part of a surface of the second metal film ( 40 ); and
Forming an electrode connection ( 31 ) which is electrically connected via the contact hole ( 32 ) to the source / drain layers ( 5 ) with the second metal film ( 40 ) arranged therebetween. 19. Verfahren nach Anspruch 18, bei dem der zweite Metallfilm (40) einen Wolframfilm enthält.19. The method of claim 18, wherein the second metal film ( 40 ) contains a tungsten film.
DE4443593A 1993-12-27 1994-12-07 Semiconductor device and method for its production Expired - Fee Related DE4443593C2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33171693A JP3616122B2 (en) 1993-12-27 1993-12-27 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
DE4443593A1 true DE4443593A1 (en) 1995-06-29
DE4443593C2 DE4443593C2 (en) 1998-12-24

Family

ID=18246796

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4443593A Expired - Fee Related DE4443593C2 (en) 1993-12-27 1994-12-07 Semiconductor device and method for its production

Country Status (2)

Country Link
JP (1) JP3616122B2 (en)
DE (1) DE4443593C2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0936664A2 (en) * 1998-02-13 1999-08-18 Sharp Kabushiki Kaisha Partial silicidation method to form shallow source/drain junctions

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858484B2 (en) 2000-02-04 2005-02-22 Hitachi, Ltd. Method of fabricating semiconductor integrated circuit device
JP3216807B2 (en) 1998-10-02 2001-10-09 日本電気株式会社 Method for manufacturing semiconductor device
JP4724647B2 (en) * 2006-11-13 2011-07-13 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor integrated circuit device
JP5199413B2 (en) * 2011-02-24 2013-05-15 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor integrated circuit device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
VLSI Metallization: Physics and Technology, Editor: Krishna Shenai, Genesed Electric Corporate Research and Develop., Schenectady, New York 1991, pp 215-221 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0936664A2 (en) * 1998-02-13 1999-08-18 Sharp Kabushiki Kaisha Partial silicidation method to form shallow source/drain junctions
EP0936664A3 (en) * 1998-02-13 2000-04-19 Sharp Kabushiki Kaisha Partial silicidation method to form shallow source/drain junctions
US6218249B1 (en) 1998-02-13 2001-04-17 Sharp Laboratories Of America, Inc. MOS transistor having shallow source/drain junctions and low leakage current

Also Published As

Publication number Publication date
DE4443593C2 (en) 1998-12-24
JPH07193237A (en) 1995-07-28
JP3616122B2 (en) 2005-02-02

Similar Documents

Publication Publication Date Title
DE69229983T2 (en) Semiconductor circuit with a low resistance contact and its manufacturing method
DE3901114C2 (en) Method of manufacturing a gate electrode
DE69506951T2 (en) Method of forming metal silicide layers on source and drain areas
DE2817430C2 (en) Process for the production of field effect transistors with an insulated gate electrode
DE60304225T2 (en) Nickel silicide with reduced surface roughness
DE3850624T2 (en) Method of making semiconductor contacts.
EP0118709B1 (en) Process for manufacturing MOS transistors having planar source and drain regions, short channel length and a self-aligned contact level comprising a metallic silicide
EP0600063B2 (en) Method of manufacturing cmos semiconductor components with local interconnects
DE69429951T2 (en) Manufacturing process for semiconductor device using the selective CVD method
DE4010618C2 (en) Method of manufacturing a semiconductor device
DE69736460T2 (en) Process for producing directionally deposited silicide via transistor electrodes
DE19516339A1 (en) Method of manufacturing semiconductor device having low-resistance gate electrode
DE3311635A1 (en) SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
DE4022398C2 (en)
DE19904065B4 (en) Process for producing thermally stable silicide
DE4422957B4 (en) Insulating method for a semiconductor device
DE69319867T2 (en) METHOD FOR PRODUCING A LOCAL CONNECTION AND A HIGH POLISILIZED RESISTOR
DE4423558B4 (en) Semiconductor component with a conductive layer, MOS field effect transistor with a conductive layer and method for their production
DE3122437A1 (en) METHOD FOR PRODUCING A MOS COMPONENT
DE19524027C2 (en) Semiconductor device and associated manufacturing method
DE102009020348B4 (en) Semiconductor device and method of making the same
DE69420805T2 (en) Manufacturing method for contacts in the memory area and the peripheral area of an IC
DE10208904B4 (en) Method for producing different silicide areas on different silicon-containing areas in a semiconductor element
DE3931127C2 (en) Method of manufacturing a semiconductor device
DE10056866C2 (en) Process for forming an etch stop layer during the manufacture of a semiconductor device

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee