DE4245057B4

DE4245057B4 - MOS semiconductor element e.g. for power MOSFET, IGBT, etc. - has semiconductor layer in whose surface, regions of opposite conductivity are selectively formed

Info

Publication number: DE4245057B4
Application number: DE4245057A
Authority: DE
Inventors: Shigeyuki Kawasaki Obinata
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1991-06-10
Filing date: 1992-06-10
Publication date: 2007-06-14
Anticipated expiration: 2012-06-11

Abstract

In the surface region of the semiconductor layer (1) are formed numerous regions (4,41) of opposite conductivity, as well as numerous regions (5,51) of the semiconductor layer conductivity, formed in the first region surface. In the latter are formed channel regions (7,71) between the second region and the semiconductor layer. On a gate insulating film (8) is formed a gate electrode (9) over each channel region. A main source electrode (11) contacts the first ones (4,5) of both regions. The second regions (41,51) are contacted by an interrogation signal reception source electrode (12). To the two source electrodes is coupled a resistor. A third region (14) of second conductivity is spaced from the first regions and contacted by the main source electrode.

Description

Die Erfindung bezieht sich auf ein MOS-Halbleiterbauelement.The The invention relates to a MOS semiconductor device.

In der nicht vorveröffentlichten DE 41 09183 A1 ist ein MOS-Halbleiterbauelement mit Stromdetektoranschluss beschrieben. Das Halbleiterbauelement enthält eine Halbleiter-schicht, ein in der Halbleiterschicht ausgebildetes Haupteinheitelement mit einer Basisschicht, einer Sourceschicht, einer Gateeleketrode und einer Hauptsourceelektrode, welche die Basisschicht und die Sourceschicht des Haupteinheitelements kontaktiert. In der Halbleiterschicht ist weiterhin ein Abfrageeinheitelement mit einer Basischicht, einer Sourceschicht, einer Gateelektrode und einer Abfragesignal-Aufnahmesourceelektrode ausgebildet, welche die Basisschicht und die Sourceschicht des Abfrageeinheitelements kontaktiert. Es ist ein datierter Bereich vorgesehen, der jedoch nicht mit Elektroden verbunden und somit frei ist. Insbesondere ist der dotierte Bereich eine Stopperschicht für eine sichere Isolierung des Haupteinheitelements und des Abfrageeinheitelements.In the not pre-published DE 41 09183 A1 a MOS semiconductor device with current detector connection is described. The semiconductor device includes a semiconductor layer, a main unit element formed in the semiconductor layer, having a base layer, a source layer, a gate electrode, and a main source electrode contacting the base layer and the source layer of the main unit element. In the semiconductor layer, there is further formed an interrogation unit element having a base layer, a source layer, a gate electrode, and an interception signal pickup source electrode which contacts the base layer and the source layer of the interrogation unit element. It is a dated area provided, but not connected to electrodes and thus is free. In particular, the doped region is a stopper layer for secure isolation of the main unit element and the interrogation unit element.

Die DE 38 21 065 A1 beschreibt eine MOS-Feldeffekttransistor-Einrichtung (MOSFET) mit einem Überstrom- oder Überhitzungsschutz. Es ist jedoch kein dotierter Bereich im Sinne der vorliegenden Anmeldung vorgesehen.The DE 38 21 065 A1 describes a MOS field effect transistor device (MOSFET) with overcurrent or overheating protection. However, there is no doped region in the sense of the present application.

Die Erfindung betrifft ein MOS-Halbleiterbauelement wie beispielsweise einen vertikalen MOSFET, einen Bipolartransistor mit isoliertem Gate (abgekürzt IGBT) oder ein intelligentes Leistungsbauelement mit einem Haupteinheitelement und einem Abfrageeinheitelement zum Überwachen des Stromes in dem Haupteinheitelement.The The invention relates to a MOS semiconductor device such as a vertical MOSFET, a bipolar transistor with insulated Gate (abbreviated IGBT) or an intelligent power device with a main unit element and an interrogation unit element for monitoring the current in the Main unit element.

Wenn Leistungs-MOSFETs oder -IGBTs in eine Leistungswandlervorrichtung eingebaut sind, kann es erforderlich sein, den Wert des durch das Halbleiterelement fließenden Stromes durch Ausgeben eines Abfragesignals zur Außenseite des Bauelementes zu überwachen, um das Halbleiterbauelement und die Elemente gegen Beschädigung zu schützen. 2 ist eine Ersatzschaltung eines IGBT, welcher die Fähigkeit aufweist, einen Überstrom festzustellen, der durch den Source-Drain-Pfad fließt. Wie in 2 gezeigt, enthält ein einzelnes Halbleiterelement 20 eine Mehrzahl von IGBTs, ein Hauptzellen-IGBT-Element 21 und ein Abfrage-IGBT-Element 22. Die Elemente 21 und 22 weisen einen gemeinsamen Drain-Pol D und einen gemeinsamen Gate-Pol G auf. Das Haupteinheitelement 21 und das Abfrageeinheitelement 22 weisen Source-Pole S bzw. S' auf. Eine Last 23 und eine Stromquelle 24 sind mit dem gemeinsamen Drain-Pol D verbunden. Wenn bei dieser Anordnung eine Spannung an den gemeinsamen Gate-Pol G angelegt wird, fließen Durchlaßströme I und I' durch das Haupteinheitelement 21 bzw. das Abfrageeinheitelement 22. Der Durchlaßstrom I ist proportional zu dem Durchlaßstrom I' und kann bestimmt werden aus der Spannung, die repräsentativ ist für das Produkt des Widerstandes R und des Durchlaßstromes I'.When power MOSFETs or IGBBs are incorporated in a power conversion device, it may be necessary to monitor the value of the current flowing through the semiconductor element by outputting an interrogation signal to the outside of the device to protect the semiconductor device and the elements from damage. 2 FIG. 12 is an equivalent circuit of an IGBT having the ability to detect an overcurrent flowing through the source-drain path. As in 2 shown contains a single semiconductor element 20 a plurality of IGBTs, a main cell IGBT element 21 and a query IGBT element 22 , The Elements 21 and 22 have a common drain pole D and a common gate pole G. The main unit element 21 and the query unit element 22 have source poles S and S 'on. A burden 23 and a power source 24 are connected to the common drain pole D. With this arrangement, when a voltage is applied to the common gate pole G, forward currents I and I 'flow through the main unit element 21 or the query unit element 22 , The forward current I is proportional to the forward current I 'and can be determined from the voltage representative of the product of the resistor R and the forward current I'.

3 ist eine Schnittansicht, welche die Zellenaufbauten eines Haupteinheitelementes 21 und eines Abfrageeinheitelementes 22 eines IGBT zeigt. In dem Haupteinheitelement 21 sind eine p^–-Basisschicht 4 (erster Bereich) und eine n⁺-Sourceschicht 5 (zweiter Bereich) in einem Oberflächenbereich der Basisschicht 4 ausgebildet. Eine p⁺-Wanne 6, die teilweise die Sourceschicht 5 überlappt, ist auch in dem Oberflächenbereich der ersten Hauptfläche einer n^–-Schicht 1 ausgebildet. Die zweite Hauptfläche der n^–-Schicht 1 ist auf einer n⁺-Pufferschicht 2 ausgebildet. Die n⁺-Pufferschicht 2 ist auf einer p⁺-Drainschicht 3 ausgebildet (fünfter Bereich). Das Abfrageeinheitelement umfaßt eine p^–-Basisschicht 41, eine n⁺-Sourceschicht 51, die in der Basisschicht 41 ausgebildet ist, und eine p⁺-Wanne 61, die teilweise die Sourceschicht 51 überlappt. Der zwischen der Sourceschicht 5 und der n^–-Schicht 1 gelegene Bereich der Basisschicht 4 dient als ein Kanalbildungsbereich 7. Ähnlich dient ein zwischen der Sourceschicht 51 und der n^–-Schicht 1 gelegener Abschnitt der Basisschicht 41 als ein Kanalbildungsbereich 71. 3 FIG. 10 is a sectional view showing the cell structures of a main unit element. FIG 21 and an interrogation unit element 22 an IGBT shows. In the main unit element 21 are a p ^- base layer 4 (first area) and an n ⁺ source layer 5 (second area) in a surface area of the base layer 4 educated. A p ⁺ tub 6 that partly the source layer 5 is also overlapping in the surface area of the first major surface of an n ^- layer 1 educated. The second major surface of the n ^- layer 1 is on an n ⁺ buffer layer 2 educated. The n ⁺ buffer layer 2 is on a p ⁺ drain layer 3 trained (fifth area). The query unit element comprises a p ^- base layer 41 , an n ⁺ source layer 51 that in the base layer 41 is formed, and a p ⁺ tub 61 that partly the source layer 51 overlaps. The between the source layer 5 and the n ^- layer 1 located area of the base layer 4 serves as a channel formation area 7 , Similarly, one between the source layer serves 51 and the n ^- layer 1 located section of the base layer 41 as a channel formation area 71 ,

Gateoxidfilme 8 sind auf der ersten Hauptfläche der n^–-Schicht 1 ausgebildet, und ferner sind Gateelektroden 9 auf den Gateoxidfilmen 8 ausgebildet. Eine leitende Schicht ist gegen die Gateelektroden 9 isoliert durch einen Isolierfilm 10 und in Sourceelektroden 11 und 12 unterteilt, die mit den Source-Polen S bzw. S' verbunden sind. Der Source-Pol S' nimmt das Abfragesignal auf. Die Sourceelektrode 12, die eine reduzierte Fläche aufweist, kontaktiert die p⁺-Wanne 61 sowie die n⁺-Sourceschicht 51 durch Öffnungen in dem Isolierfilm 10. Die Sourceelektrode 11 kontaktiert die p⁺-Wanne 6 sowie die n⁺-Sourceschicht 5. Die p⁺-Drainschicht 3 kontaktiert eine Drainelektrode 13, die mit dem gemeinsamen Drain-Pol D verbunden ist.gate oxide films 8th are on the first major surface of the n ^- layer 1 formed, and further are gate electrodes 9 on the gate oxide films 8th educated. A conductive layer is against the gate electrodes 9 isolated by an insulating film 10 and in source electrodes 11 and 12 divided, which are connected to the source poles S and S '. The source pole S 'receives the interrogation signal. The source electrode 12 , which has a reduced area, contacts the p ⁺ tub 61 as well as the n ⁺ source layer 51 through openings in the insulating film 10 , The source electrode 11 contacted the p ⁺ -tub 6 as well as the n ⁺ source layer 5 , The p ⁺ drain layer 3 contacts a drain electrode 13 which is connected to the common drain pole D.

Wenn bei Betrieb ein positives Potential an den gemeinsamen Gate-Pol G des IGBT angelegt wird, werden Elektronen in den Kanalbildungsbereichen 7 und 71 unter beiden Oxidfilmen 8 erzeugt, womit sie Kanalinversionsschichten bilden. Die n⁺-Sourceschichten 5 und 51 sind mit der n^–-Schicht 1 über die Kanalinversionsschichten elektrisch verbunden, so daß Elektronen von den n⁺-Sourceschichten durch die Kanalinversionsschichten, die n^–-Schicht 1 und die n⁺-Pufferschicht 2 in die p⁺-Drainschicht 3 fließen. In Verbindung mit dem Fluß der Elektronen werden Löcher von der p⁺-Drainschicht 3 durch die n⁺-Pufferschicht 2 in die n^–-Schicht 1 injiziert, so daß der Widerstand in diesem Bereich vermindert wird. Der niedrige Einschaltwiderstand erleichtert den Stromfluß zwischen der Drainelektrode 13 und der Sourceelektrode 11 sowie zwischen der Drainelektrode und der Abfragesignal-Aufnahmesourceelektrode 12. Diese Ströme sind proportional zu der Anzahl von Zellenaufbauten, welche in den Bereichen des Haupteinheitelementes bzw. des Abfrageeinheitelementes gebildet sind.In operation, when a positive potential is applied to the common gate pole G of the IGBT, electrons become in the channel formation regions 7 and 71 under both oxide films 8th generated, thus forming channel inversion layers. The n ⁺ source stories 5 and 51 are with the n ^- layer 1 are electrically connected via the channel inversion layers so that electrons from the n ⁺ source layers through the channel inversion layers, the n ^- layer 1 and the n ⁺ buffer layer 2 into the p ⁺ drain layer 3 flow. In conjunction with the flow of electrons, holes are p ^{+ from the} drain layer 3 through the n ⁺ buffer layer 2 into the n ^- layer 1 injected, so that the resistance in this area is reduced. Of the Low on resistance facilitates the flow of current between the drain 13 and the source electrode 11 and between the drain electrode and the interrogation signal pickup source electrode 12 , These currents are proportional to the number of cell structures formed in the areas of the main unit element and the interrogation unit element, respectively.

Das oben beschriebene Halbleiterbauelement weist das folgende Problem auf. Um ein Abfragesignal von dem IGBT auszugeben, ist ein Metalldraht durch eine geeignete Bondtechnik an die Oberfläche der Sourceelektrode 12 gebondet. Drahtbonden erfordert jedoch eine relativ große Fläche von 0,5 bis 1 mm². Da die mit der Sourceelektrode 11 des Haupteinheitelementes in Kontakt kommende Zelle nicht unter der Sourceelektrode 12 gebildet werden kann, wird in dem herkömmlichen Aufbau die Größe des Stromes, der in die Abfragesignal-Aufnahmesourceelektrode 12 fließt, vergrößert, und der Strom, der in die Sourceelektrode 11 des Haupteinheitelementes 21 fließt, wird dementsprechend vermindert. Infolgedessen wird der Leistungsverlust durch den Widerstand R in dem Bauelement vergrößert.The semiconductor device described above has the following problem. To output an interrogation signal from the IGBT, a metal wire is applied to the surface of the source electrode by a suitable bonding technique 12 bonded. Wire bonding, however, requires a relatively large area of 0.5 to 1 mm ² . As with the source electrode 11 cell coming into contact with the main unit element is not under the source electrode 12 In the conventional construction, the size of the current flowing into the interrogation signal receiving source electrode becomes 12 flows, increases, and the current flowing into the source electrode 11 of the main unit element 21 flows, is reduced accordingly. As a result, the power loss is increased by the resistance R in the device.

Das oben beschriebene Halbleiterbauelement weist ein weiteres Problem auf. Wenn sich das Halbleiterbauelement in dem Ein-Zustand befindet, werden Verarmungsschichten gebildet, welche sich von den Übergängen der p^–-Basisschichten 4 und 41 und der n^–-Schicht 1 in einen Abschnitt der n^–-Schicht 1 zwischen den p^–-Basisschichten 4 und 41 und den p⁺-Wannen 6 und 61 erstrecken. Diese Verarmungsschichten erstrecken sich in Bereiche unter der Sourceelektrode 12, welche keinen Zellenaufbau enthalten. Wenn das Halbleiterbauelement ein- und ausgeschaltet wird, variiert die zwischen die Sourceelektroden 11 und 12 und die Drainelektrode 13 angelegte Spannung, was bewirkt, daß diese Verarmungsschichten wiederholt erscheinen und verschwinden. Der Strom, der in die Sourceelektrode 12 fließt aufgrund der kompensierenden Ladung oder entladenen Ladung (das heißt, der an diesen geschalteten pn-Übergängen gespeicherten Ladung), die aus dem wiederholten Erscheinen und Verschwindender Verarmungsschichten resultiert, ist nicht zu dem Strom proportional, der in die Sourceelektrode 11 fließt. Infolgedessen tritt, wie in 4 gezeigt, ein Bereich 40 (gestrichelte Linie) mit Übergangsverhalten auf, in welchem die Beziehung zwischen dem Abfragesignalstrom I' und dem Hauptstrom I nichtlinear ist, wenn das Halbleiterbauelement sich in einem Ein-Zustand befindet. Wenn dies auftritt, kann das Abfragestromsignal I' nicht dazu verwendet werden, den Hauptstrom I genau zu überwachen.The semiconductor device described above has another problem. When the semiconductor device is in the on-state, depletion layers extending from the junctions of the p ^- base layers are formed 4 and 41 and the n ^- layer 1 into a section of the n ^- layer 1 between the p ^- base layers 4 and 41 and the p ⁺ tubs 6 and 61 extend. These depletion layers extend into regions below the source electrode 12 which contain no cell structure. When the semiconductor device is turned on and off, it varies between the source electrodes 11 and 12 and the drain electrode 13 applied voltage, which causes these depletion layers repeatedly appear and disappear. The current flowing into the source electrode 12 flowing due to the compensating charge or discharged charge (that is, the charge stored at these switched pn junctions) resulting from the repeated appearance and disappearance of the depletion layers is not proportional to the current flowing into the source electrode 11 flows. As a result, as in 4 shown an area 40 (dashed line) with transient behavior in which the relationship between the interrogation signal current I 'and the main current I is non-linear when the semiconductor device is in an on-state. When this occurs, the polling current signal I 'can not be used to accurately monitor the main current I.

Die Erfindung ist in Anbetracht der obigen Umstände unternommen worden und hat zum Ziel, ein MOS-Halbleiterbauelement zu schaffen, welches weniger Leistungsverlust aufgrund des Abfragesignalstromes aufweist und eine lineare Beziehung zwischen dem Abfragesignalstrom und dem Hauptstrom garantieren kann.The Invention has been made in view of the above circumstances and The object of the invention is to provide a MOS semiconductor device which has less Has power loss due to the interrogation signal stream and guarantee a linear relationship between the interrogation signal current and the main current can.

Weitere Einzelheiten der Erfindung werden in der folgenden Beschreibung dargelegt oder sind aus der Beschreibung offensichtlich.Further Details of the invention will become apparent in the following description or are obvious from the description.

Um das Ziel der Erfindung zu erreichen, umfaßt das MOS-Halbleiterbauelement der Erfindung eine Mehrzahl von ersten Bereichen eines zweiten Leitfähigkeitstyps, die wahlweise in dem Oberflächenbereich einer Halbleiterschicht eines ersten Leitfähigkeitstyps ausgebildet sind, einen zweiten Bereich des ersten Leitfähigkeitstyps, der wahlweise in dem Oberflächenbereich jedes ersten Bereichs ausgebildet ist, wobei der Bereich jedes ersten Bereichs, welcher zwischen der Halbleiterschicht und dem zweiten Bereich gelegen ist, als ein Kanalbildungsbereich dient, eine Gateelektrode, die auf einem Gateisolierfilm ausgebildet ist, welcher auf jedem Kanalbildungsbereich ausgebildet ist, eine Sourceelektrode, die den ersten Bereich sowie den zweiten Bereich kontaktiert, wobei jede Sourceelektrode unterteilt ist in eine Hauptelektrode und eine Abfragesignal-Aufnahmesourceelektrode, wobei die Abfragesignal-Aufnahmesourceelektrode über einen Widerstand mit der Hauptelektrode verbunden ist, und einen dritten Bereich des zweiten Leitfähigkeitstyps, der ausgebildet ist in dem Oberflächenbereich, welcher zwischen dem ersten Bereich gelegen ist, der die Hauptsourceelektrode kontaktiert, und dem ersten Bereich, der die Abfragesignal-Aufnahmesourceelektrode kontaktiert, wobei der dritte Bereich von dem ersten Bereich entfernt gelegen ist und die Hauptsourceelektrode auch den dritten Bereich kontaktiert. Wenn das MOS-Halbleiterbauelement ein vertikaler MOSFET ist, kann ein vierter Bereich des ersten Leitfähigkeitstyps mit hoher Störstellenkonzentration vorgesehen werden benachbart der Hauptfläche der Halbleiterschicht, welche der Hauptfläche entgegengesetzt ist, die die ersten Bereiche aufweist. Wenn es ein IGBT ist, kann ein fünfter Bereich des zweiten Leitfähigkeitstyps mit hoher Störstellenkonzentration vorgesehen werden benachbart der Hauptfläche der Halbleiterschicht, welche deren Hauptfläche entgegengesetzt ist, die die ersten Bereiche aufweist.Around to achieve the object of the invention comprises the MOS semiconductor device the invention comprises a plurality of first regions of a second conductivity type, optionally in the surface area a semiconductor layer of a first conductivity type are formed, a second region of the first conductivity type, optionally in the surface area each first region is formed, wherein the region of each first Area, which between the semiconductor layer and the second Is located as a channel formation area, a gate electrode, which is formed on a gate insulating film which is on each Channel forming region is formed, a source electrode, the contacted the first area and the second area, wherein each source electrode is divided into a main electrode and a An interrogation signal pickup source electrode, wherein the interrogation signal pickup source electrode via a Resistor connected to the main electrode, and a third Range of the second conductivity type, the is formed in the surface area, which is located between the first area, which is the main source electrode and the first area containing the interrogation signal receiving source electrode contacted, with the third area removed from the first area and the main source electrode is also the third area contacted. When the MOS semiconductor device is a vertical MOSFET is a fourth region of the first conductivity type with high impurity concentration be provided adjacent to the main surface of the semiconductor layer, which of the main area is opposite, having the first areas. If it is one IGBT is a fifth Range of the second conductivity type with high impurity concentration be provided adjacent to the main surface of the semiconductor layer, which their main surface is opposite, having the first areas.

Der dritte Bereich und jeder fünfte Bereich werden durch die Hauptsourceelektrode auf das gleiche Potential gesetzt. Wenn eine Verarmungsschicht sich von dem Übergang zwischen jedem ersten Bereich und der Halbleiterschicht erstreckt, erstreckt sich ähnlich eine andere Verarmungsschicht von dem Übergang des dritten Bereichs und der Halbleiterschicht. Die Lade- und Entladeströme, die verursacht werden, wenn die Verarmungsschicht erscheint und verschwindet, wenn das Halbleiterbauelement ein- und ausgeschaltet wird, fließen auch von dem dritten Bereich zu der Hauptsourceelektrode. Dementsprechend werden die Lade- und Entladeströme, die in die Abfragesignal-Aufnahmesourceelektrode fließen, nur von dem Bereich abgeleitet, der dem ersten Bereich in dem Zellenaufbau des Abfrageeinheitelementes entspricht, und sind daher stark vermindert relativ zu denen des herkömmlichen Halbleiterbauelementes. Infogedessen ist kein abnormaler Anstieg des Abfragesignalstromes in der Übergangsperiode vorhanden, und der Abfragesignalstrom steigt linear bezüglich des Hauptstromes an, wie durch eine ausgezogene Linie in 4 angezeigt. Der stationäre Einschaltstrom fließt durch den dritten Bereich zwischen der Drainelektrode und der Hauptsourceelektrode, welche auf der anderen Hauptfläche der Halbleiterschicht ausgebildet ist. Dementsprechend ist der in die Abfragesignal-Aufnahmesourceelektrode fließende Einschaltstrom vermindert, so daß der Leistungsverlust des Halbleiterbauelementes auch vermindert ist.The third area and every fifth area are set to the same potential by the main source electrode. When a depletion layer extends from the junction between each first region and the semiconductor layer, similarly, another depletion layer extends from the junction of the third region and the semiconductor layer. The charge and discharge currents, which are caused when the depletion layer he appears and disappears when the semiconductor device is turned on and off, also flow from the third region to the main source electrode. Accordingly, the charging and discharging currents flowing into the interrogation signal pickup source electrode are derived only from the area corresponding to the first area in the cell structure of the interrogation unit element, and are therefore greatly reduced relative to those of the conventional semiconductor device. As a result, there is no abnormal rise in the interrogation signal current in the transient period, and the interrogation signal current increases linearly with respect to the main current as indicated by a solid line in FIG 4 displayed. The stationary inrush current flows through the third region between the drain electrode and the main source electrode formed on the other main surface of the semiconductor layer. Accordingly, the inrush current flowing into the interrogation signal pickup source electrode is reduced, so that the power loss of the semiconductor device is also decreased.

In einer anderen Ausführungsform umfaßt das MOS-Halbleiterbauelement der Erfindung eine Halbleiterschicht, ein in der Halbleiterschicht ausgebildetes Haupteinheitelement mit einer Basisschicht, einer Sourceschicht, einer Gateelektrode und einer Hauptsourceelektrode, welche die Basisschicht und die Sourceschicht kontaktiert, ein in der Halbleiterschicht ausgebildetes Abfrageeinheitelement mit einer Basisschicht, einer Sourceschicht, einer Gateelektrode und einer Abfragesignalaufnahme-Sourceelektrode, welche die Basisschicht und die Sourceschicht kontaktiert, und einen dotierten Bereich, der in einer Oberfläche der Halbleiterschicht ausgebildet ist zwischen der Basisschicht des Haupteinheitelementes und der Basisschicht des Abfrageeinheitelementes, wobei der dotierte Bereich entfernt von den Basisschichten ausgebildet ist und mit der Hauptsourceelektrode in Kontakt steht.In another embodiment includes that MOS semiconductor device of the invention, a semiconductor layer, a formed in the semiconductor layer main unit element with a Base layer, a source layer, a gate electrode and a main source electrode, which contacts the base layer and the source layer, an in the semiconductor layer formed query unit element with a Base layer, a source layer, a gate electrode and a Interrogation signal pickup source electrode comprising the base layer and contacted the source layer, and a doped area in a surface the semiconductor layer is formed between the base layer the main unit element and the base layer of the interrogation unit element, wherein the doped region is formed away from the base layers and is in contact with the main source electrode.

Im Folgenden wird die Erfindung anhand eines in der Zeichnung gezeigten Ausführungsbeispiels näher beschrieben. In der Zeichnung zeigen:in the The invention will be described below with reference to an embodiment shown in the drawing embodiment described in more detail. In the drawing show:

1 eine Schnittansicht eines Teiles eines IGBT gemäß einer Ausführungsform der Erfindung; 1 a sectional view of a portion of an IGBT according to an embodiment of the invention;

2 eine Ersatzschaltung eines IGBT gemäß der Erfindung; 2 an equivalent circuit of an IGBT according to the invention;

3 eine Schnittansicht eines Teiles eines herkömmlichen IGBT; 3 a sectional view of a part of a conventional IGBT;

4 ein Diagramm, das zum Vergleich den Abfragesignalstrom als Funktion des Hauptstromes eines herkömmlichen Halbleiterbauelementes und des Halbleiterbauelementes der Erfindung zeigt; 4 Fig. 4 is a diagram showing, for comparison, the interrogation signal current as a function of the main current of a conventional semiconductor device and the semiconductor device of the invention;

5 eine Draufsicht eines Teiles der Substratoberfläche eines MOS-Halbleiterbauelementes gemäß einer Ausführungsform der Erfindung; und 5 a plan view of a portion of the substrate surface of a MOS semiconductor device according to an embodiment of the invention; and

6 eine Draufsicht eines Teiles der Substratoberfläche eines MOS-Halbleiterbauelementes gemäß einer anderen Ausführungsform der Erfindung. 6 a plan view of a portion of the substrate surface of a MOS semiconductor device according to another embodiment of the invention.

1 ist eine Schnittansicht, welche die Zellenaufbauten eines IGBT gemäß einer Ausführungsform der Erfindung zeigt. In 1 ähneln die Zellenaufbauten den in 3 gezeigten, und zum Bezeichnen gleicher Abschnitte in 1 und 3 werden gleiche Bezugszeichen verwendet. Der Aufbau von 1 unterscheidet sich von dem von 3 darin, daß gleichzeitig mit der p⁺-Wanne 6 ein p⁺-Bereich 14 (dritter Bereich) ausgebildet wird in der n^–-Schicht 1 zwischen der p^–-Basisschicht 4 des Haupteinheitelementes 21 und der Basisschicht 41 des Abfrageeinheitelementes 22. Ferner ist die Sourceelektrode 11 in Kontakt mit dem Bereich 14 ausgebildet. 1 Fig. 10 is a sectional view showing the cell structures of an IGBT according to an embodiment of the invention. In 1 The cell constructions resemble those in 3 and to designate like sections in FIG 1 and 3 the same reference numerals are used. The construction of 1 is different from that of 3 in that at the same time as the p ⁺ tub 6 a p ⁺ region 14 (third area) is formed in the n ^- layer 1 between the p ^- base layer 4 of the main unit element 21 and the base layer 41 the query unit element 22 , Further, the source electrode 11 in contact with the area 14 educated.

Der Bereich 14, der den gleichen Leitfähigkeitstyp aufweist wie die Basis, ist unter der Abfragesignal-Aufnahmesourceelektrode ausgebildet. Dieser Bereich ist in einem exponierten hochohmigen Abschnitt des Oberflächenbereichs ausgebildet, der zwischen der Zelle des Haupteinheitelementes 21 und dem Abfrageeinheitelement 22 gelegen ist. Der Bereich 14 steht in elektrischem Kontakt mit der Hauptsourceelektrode. Also werden der Bereich 14 und der Basisbereich 4 durch die Hauptsourceelektrode auf das gleiche Potential gesetzt.The area 14 which has the same conductivity type as the base is formed below the interrogation signal pickup source electrode. This area is formed in an exposed high resistance portion of the surface area that exists between the cell of the main unit element 21 and the query unit element 22 is located. The area 14 is in electrical contact with the main source electrode. So the area 14 and the base area 4 set to the same potential by the main source electrode.

Wenn eine Verarmungsschicht sich von dem Übergang zwischen dem Basisbereich 41 und dem Substrat 1 erstreckt, erstreckt sich ähnlich eine andere Verarmungsschicht von dem Übergang des Basisbereichs 41 und des Substrats 1. Die Lade- und Entladeströme, die verursacht werden, wenn die Verarmungsschicht, die sich von dem Übergang zwischen dem Basisbereich 41 und dem Substrat erstreckt, erscheint und verschwindet, fließen in die Hauptsourceelektrode. Die Lade- und Entladeströme, welche in die Abfragesignal-Aufnahmesourceelektrode fließen, bestehen nur aus den Strömen zu und von der Verarmungsschicht, die sich von dem Übergang zwischen der Basisschicht der Zelle des Abfrageelementes und der hochohmigen Schicht erstreckt. Infolgedessen ist der transiente Abfragesignalstrom vermindert, wodurch eine lineare Beziehung zwischen dem Abfragesignalstrom und dem Hauptstrom zur Zeit des Einschaltens sichergestellt wird. Der Strom, welcher in dem stationären Zustand in die Abfragesignal-Aufnahmesourceelektrode fließt, ist auch vermindert. Folglich weist das MOS-Halbleiterbauelement einen geringeren Leistungsverlust auf.When a depletion layer separates from the transition between the base region 41 and the substrate 1 Similarly, another depletion layer extends from the transition of the base region 41 and the substrate 1 , The charge and discharge currents that are caused when the depletion layer extending from the transition between the base region 41 and the substrate extends, appears and disappears, flowing into the main source electrode. The charging and discharging currents flowing into the interrogation signal receiving source electrode consist only of the currents to and from the depletion layer extending from the junction between the base layer of the interrogator cell and the high resistance layer. As a result, the transient interrogation signal current is reduced, thereby ensuring a linear relationship between the interrogation signal current and the main current at the time of turn-on. The current flowing in the steady state into the interrogation signal pickup source electrode is also decreased. As a result, the MOS semiconductor device has lower power loss.

Es ist offensichtlich, daß die Erfindung, welche auf den in 1 gezeigten IGBT angewendet wurde, auch auf einen vertikalen MOSFET angewendet werden kann, in welchem nur die n⁺-Drainschicht unter der n^–-Schicht 1 liegt.It is obvious that the invention, wel on the in 1 can also be applied to a vertical MOSFET, in which only the n ⁺ drain layer under the n ^- layer 1 lies.

5 und 6 sind beispielhafte Draufsichten, die einen p⁺-Bereich 14 zeigen, welcher in den Figuren schräg schraffiert ist. Wie in 5 zu erkennen, steht die Abfragesignal-Aufnahmesourceelektrode 12, angezeigt durch eine gestrichelte Linie, in Kontakt mit dem Abfrageeinheitelement 22, das vier quadratische p^–-Basisschichten 41 aufweist. p^–-Basisschichten 4 des Haupteinheitelementes 21 umgeben die Peripherie des Kontaktabschnitts der Abfragesignal-Aufnahmesourceelektrode 12. p^–-Basisschichten 4 des Haupteinheitelementes 21 kontaktieren auch die Sourceelektrode 11. Die innere Kante der Sourceelektrode 11 kontaktiert den p⁺-Bereich 14. 5 and 6 are exemplary plan views showing a p ⁺ region 14 show which is obliquely hatched in the figures. As in 5 to recognize the interrogation signal receiving source electrode 12 indicated by a dashed line in contact with the interrogation unit element 22 , the four square p ^- base layers 41 having. p ^- base layers 4 of the main unit element 21 Surround the periphery of the contact portion of the interrogation signal receiving source electrode 12 , p ^- base layers 4 of the main unit element 21 also contact the source electrode 11 , The inner edge of the source electrode 11 contacts the p ⁺ region 14 ,

In dem in 6 gezeigten Beispiel sind p^–-Basisschichten 41 des Abfrageeinheitelementes 22, der p⁺-Bereich 14 und die p^–-Basisschichten 4 des Haupteinheitelementes streifenförmig. Die p^–-Basisschichten 41 erstrecken sich bis zu der Unterseite der Sourceelektrode 12. Die p⁺-Bereiche 14 sind in elektrischem Kontakt mit der Sourceelektrode 11 ausgebildet.In the in 6 Examples shown are p ^- base layers 41 the query unit element 22 , The p ⁺ region 14 and the p ^- base layers 4 the main unit element strip-shaped. The p ^- base layers 41 extend to the bottom of the source electrode 12 , The p ⁺ regions 14 are in electrical contact with the source electrode 11 educated.

Die vorhergehende Beschreibung der bevorzugten Ausführungsformen der Erfindung ist zum Zweck der Erläuterung und Beschreibung vorgelegt worden. Sie soll nicht erschöpfend sein oder die Erfindung auf die genaue offenbarte Form beschränken, und Modifikationen und Veränderungen sind im Licht der obigen Lehre möglich oder können aus der Ausübung der Erfindung gewonnen werden. Die Ausführungsformen wurden gewählt und beschrieben, um die Prinzipien der Erfindung und ihre praktische Anwendung zu erläutern, um den Fachmann in die Lage zu setzen, die Erfindung in verschiedenen Ausführungsformen und mit verschiedenen Modifikationen zu nutzen, die für den besonderen erwogenen Zweck geeignet sind. Der Rahmen der Erfindung soll durch die Ansprüche und ihre Äquivalente definiert sein.The previous description of the preferred embodiments of the invention is for the purpose of explanation and description have been submitted. It should not be exhaustive or restrict the invention to the precise form disclosed, and Modifications and changes are possible in the light of the above teaching or can from the exercise of the invention are obtained. The embodiments have been chosen and described the principles of the invention and its practical application to explain in order to enable the skilled person, the invention in various embodiments and with different modifications to use that for the special intended purpose. The scope of the invention is intended to be the requirements and their equivalents be defined.

Claims

MOS semiconductor device containing a semiconductor layer ( 1 ) with impurities of a first conductivity type, one in the semiconductor layer ( 1 ) formed main unit element ( 21 ) with a base layer ( 4 ), a source layer ( 5 ), a gate electrode ( 9 ) and a main source electrode ( 11 ), which the base layer ( 4 ) and the source layer ( 5 ) of the main unit element ( 21 ), one in the semiconductor layer ( 1 ) trained query unit element ( 22 ) with a base layer ( 41 ), a source layer ( 51 ), a gate electrode ( 9 ) and an interrogation signal receiving source electrode ( 12 ), which the base layer ( 41 ) and the source layer ( 51 ) of the query unit element ( 22 ), a common gate pole (G) for the main unit element ( 21 ) and the query unit element ( 22 ), a resistance device (R) for providing a resistance between the main source electrode ( 11 ) and the interrogation signal receiving source electrode ( 12 ) and a doped region ( 14 ), which in a surface of the semiconductor layer ( 1 ) is formed between the base layer ( 4 ) of the main unit element ( 21 ) and the base layer ( 41 ) of the query unit element ( 22 ), the doped region ( 14 ) away from the base layer ( 4 ) of the main unit element ( 21 ) and the base layer ( 41 ) of the query unit element ( 22 ) and with the main source electrode ( 11 ) is in contact.

MOS semiconductor device according to claim 1, characterized by a buffer layer ( 2 ) with impurities of the first conductivity type and with high impurity concentration which is adjacent to a surface of the semiconductor layer ( 1 ), which is opposite to the surface in which the base layer ( 4 ) of the main unit element ( 21 ) and the base layer ( 41 ) of the query unit element ( 22 ) are formed.

MOS semiconductor device according to claim 1, characterized by a drain layer ( 3 ) with impurities of a second conductivity type which is adjacent to a surface of the semiconductor layer ( 1 ), which is opposite to the surface in which the base layer ( 4 ) of the main unit element ( 21 ) and the base layer ( 41 ) of the query unit element ( 22 ) are formed.

MOS semiconductor device according to claim 1, characterized by a first channel formation region ( 7 ) in the base layer ( 4 ) of the main unit element ( 21 ) is located in an area between the source ( 5 ) of the main unit element ( 21 ) and the semiconductor layer ( 1 ), and a second channel formation area ( 71 ) in the base layer ( 41 ) of the query unit element ( 22 ) is located in an area between the source ( 51 ) of the query unit element ( 22 ) and the semiconductor layer ( 1 ).

MOS semiconductor device according to claim 1, characterized by a common drain electrode ( 13 ) connected to the main unit element ( 21 ) and the query unit element ( 22 ) connected is.

MOS semiconductor device according to claim 1, characterized in that the doped region ( 14 ), the base layer ( 4 ) of the main unit element ( 21 ) and the base layer ( 41 ) of the query unit element ( 22 ) have the same conductivity type.

MOS semiconductor device according to claim 1, characterized in that the gate electrode ( 9 ) of the query unit element ( 22 ) at least over part of the doped region ( 14 ).

MOS semiconductor device according to claim 1, characterized in that a first depletion layer at a junction of the first region ( 41 ) of the query unit element ( 22 ) and the semiconductor layer ( 1 ) is formed in response to the application of a potential to the gate electrode ( 9 ) and a second depletion layer at a junction of the doped region ( 14 ) and the semiconductor layer ( 1 ) is formed in response to the application of a potential, the gate electrode ( 9 ), wherein the first and second depletion layers are similarly expandable.