DE4216810C2 - Steuerschaltung für einen Leitfähigkeitsänderungs-MISFET - Google Patents

Description

Die Erfindung betrifft eine Steuerschaltung für einen Leitfähigkeitsänderungs-MISFET.

Ein Leitfähigkeitsänderungs-MISFET (m.i.s.f.e.t. = metal-insulator-semiconductor field effect transistor), beispielsweise ein bipolarer Transistor mit isoliertem Gate und ein IGBT (i.g.b.t. = insulated gate bipolar transistor), der einen bipolaren Transistor beinhaltet, obwohl er ähnlich aufgebaut ist wie ein Leistungs-MOSFET (m.o.s.f.e.t. = metal-oxide- semiconductor field effect transistor), ist eine Spannungssteuer-Einrichtung und mit einer niedrigen EIN-Spannung ausgestattet. Eine typische Ausbildung eines solchen MISFET ist in der Fig. 1 gezeigt.

In der Fig. 1 ist ein MOSFET 41 vom Leitfähigkeitsänderungstyp dargestellt, der eine Plat­ te bzw. ein Substrat 42 aus einem p⁺-Halbleiter aufweist, die als Senkenzone oder Abzugs­ bereich dient. Außerdem ist eine n-Pufferzone 43 auf der Oberseite der Platte 42 angeord­ net. Eine Widerstandsänderungsschicht 44 vom n^--Typ ist isoepitaxial auf der Oberseite der Pufferzone 43 vorgesehen. Ferner ist ein p-Kanaldiffusionsbereich 47 vorgesehen, der mit einem Polysilizium-Gate oder -Tor 46 diffusionsgebildet ist, das sich seinerseits als Maske auf der Oberseite eines oxidierten Silizium-Films 45 befindet. Außerdem ist ein n⁺- Quellendiffusionsbereich 48 auf der gegenüberliegenden Oberfläche vorgesehen. In die­ sem Fall weist ein parasitärer n-p-n Transistor eine n⁺-Quellendiffusionszone 48, eine p- Kanaldiffusionszone 47 und eine n^--Leitiähigkeitsänderungsschicht 44 (n-Pufferschicht 43) auf. Wenn somit ein großer Strom auf den Leitfähigkeitsänderungs-MOSFET 41 gege­ ben wird, wird der parasitäre Transistor eingeschaltet, d. h. ein parasitärer Thyristor, der durch einen n⁺-Quellendiffusionsbereich 48, einen p-Kanaldiffusionsbereich 47, eine n^-- Leitfähigkeitsänderungs- oder -modulationsschicht 44 (n-Pufferschicht 43) und ein p⁺- Halbleitersubstrat 42 gebildet wird (latch-up-Phänomen), und zwar aufgrund eines Span­ nungsabfalls im p-Kanal-Diffusionsbereich 47 direkt unterhalb des n-Quellendiffusionsbe­ reichs 48; eine Abschaltsteuerung des Leitfähigkeitsänderungs-MOSFET 41 ist hierdurch unmöglich. Indem ein p⁺-Diffusionsbereich 49 und eine Quellenelektrode 50, die wider­ standsmäßig mit dem p-Kanaldiffusionsbereich 47 und dem n⁺-Quellendiffusionsbereich 48 verbunden ist, gebildet werden, wird in dem p-Kanaldiffusionsbereich 49 der Span­ nungsabfall geregelt, um das latch-up-Phänomen zu vermeiden. Eine Abflußelektrode 51 ist elektrisch leitend mit dem p⁺-Halbleitersubstrat 42 verbunden, und eine Steuerelektrode 52 ist leitend mit dem Polysilizium-Gate 46 verbunden.

Bei dem Leitfähigkeitsänderungs-MOSFET 41 mit dem vorstehend beschriebenen Aufbau wird dann, wenn ein positives Potential auf die Steuerelektrode 52 gegeben wird - unter der Voraussetzung, daß die Quellenelektrode 50 geerdet und die Abflußelektrode 51 auf positives Potential gebracht wird - eine Inversionsschicht auf der Oberfläche 53 des P- Kanaldiffusionsbereichs 47 gebildet, die dem Polysilizium-Tor 46 über den oxidierten Sili­ ziumfilm 45 gegenüberliegt, und es werden Elektronen in die n^--Leitfähigkeitsänderungs­ schicht 44 injiziert. Gleichzeitig werden Löcher von dem p⁺-Halbleitersubstrat 42 durch diese Inversionsschicht injiziert.

Hierdurch verändert die n^--Leitfähigkeitsänderungsschicht 44 ihren elektrischen Wider­ stand, und es reduziert sich der EIN-Widerstand. Wenn beispielsweise ein Strom, wie er in der Fig. 2 durch eine ausgezogene Linie dargestellt ist, auf den Leitfähigkeitsänderungs- MOSFET 41 gegeben wird, wird eine hohe EIN-Übergangsspannung V_p zur Zeit t₁ vom MOSFET 41 erzeugt. Ist die n^--Leitfähigkeitsänderungsschicht 44 noch nicht vollständig leitfähigkeitsmäßig verändert oder moduliert, was durch die Änderung der EIN-Spannung mittels der ausgezogenen Linie 62 dargestellt ist, so wird die n^--Leitfähigkeitsänderungs­ schicht 44 widerstandsmäßig verändert, und die EIN-Spannung reduziert sich während der Zeit t₁₂. Diese niedrige EIN-Spannung ist eine Eigenschaft des Leitfähigkeitsänderungs- MOSFET 41.

Da die Arbeitsfrequenz bei einer herkömmlichen Schaltungsanordnung zwischen einigen kHz und mehreren 10 kHz liegt, stellte eine derartige transiente oder Übergangs-EIN- Spannung V_p bisher kein Problem dar. Die Abschalteigenschaften wurden hauptsächlich dadurch verbessert, daß eine Modenkurzschlußanordnung eingeführt wurde. Wenn indes­ sen die Arbeitstemperatur höher als die erwähnte ist, wird der Abschaltvorgang ausgeführt, bevor die n^--Leitfähigkeitsänderungsschicht 44 leitfähigkeitsmäßig verändert wird, wes­ halb der Leitfähigkeitsänderungs-MOSFET 41 keine niedrige EIN-Spannung bereitstellt, was ein Vorteil sein sollte. Andererseits stellten Rauschen und eine Zunahme der Verluste, die durch die Übergangs-EIN-Spannung verursacht wurden, Probleme dar.

Ein ähnlicher MOSFET ist auch aus der DE-PS 40 06 886 bekannt.

Der Erfindung liegt die Aufgabe zugrunde, einen Leitfähigkeitsänderungs-MISFET zu schaffen, dessen Übergangs-EIN-Charakteristiken beim Einschalten verbessert sind.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Patentanspruchs 1 gelöst.

Der mit der Erfindung erzielte Vorteil besteht neben dem besseren Einschaltverhalten unter anderem darin, daß sich für den Leitfähigkeitsänderungs-MISFET eine geeignete Steuerschaltung finden läßt. Der Leitfähigkeitsänderungs-MISFET besitzt eine parasitäre Transistorsteuerelektrode, d. h. eine Basiselektrode eines parasitären Transistors, eine Quellenelektrode, eine Steuerelektrode und eine Abzugselektrode bei einer Konstruktion mit vier Anschlüssen.

In diesem Fall ist es vorteilhaft, wenn ein hochdichter leitender Kontaktbereich von einem zweiten Leitfähigkeitstyp auf der Oberfläche der Kanaldiffusionsschicht gebildet wird, die von dem Quellbereich isoliert ist, und wenn die Steuerelektrode des parasitären Transistors leitungsmäßig mit der Kanaldiffusionsschicht verbunden ist, so daß die Steuerelektrode des parasitären Transistors mit Sicherheit widerstandsmäßig mit der Kanaldiffusions­ schicht verbunden ist, selbst wenn beispielsweise die Kanaldiffusionsschicht als ein Be­ reich mit einem höheren Widerstand als die Kanaldiffusionsschicht eines gemeinsamen Leitfähigkeitsänderungs-MISFET ausgebildet ist, um den parasitären Transistor leicht in den EIN-Zustand zu bringen.

Bei einem Leitfähigkeitsänderungs-MISFET der oben beschriebenen Art ist es vorteilhaft, wenn die Steuerelektrode des parasitären Transistors und die Quellenelektrode die Steuer­ schaltung beinhalten, die in einem Kurzschlußzustand oder in einem geöffneten Zustand mittels eines externen MISFET gesteuert wird, der mit dieser Elektrode verbunden ist, um den parasitären Transistor in einer einfachen Schaltung ein- oder auszuschalten.

Außerdem ist es vorteilhaft, daß ein MISFET - der mit einer Quellenzone und einer Sen­ ken- oder Abflußzone versehen ist, mit denen Schalteinrichtungen, wie z. B. eine Transi­ storsteuerschaltung und eine Quellenelektrode, mit der die Steuerelektrode des parasitären Transistors und die Quellenelektrode leitend verbunden sind, in einem Gebiet, das von dem Widerstandsänderungs-MISFET isoliert ist, um eine Schaltung zwischen diesen Elek­ troden abwechselnd in einen kurzgeschlossenen oder einen offenen Zustand zu bringen - auf einer Halbleiterplatte gebildet ist, auf welcher der Widerstandsänderungs-MISFET auf­ gebracht ist, statt eines externen MISFETs für die erwähnte Steuerschaltung.

In diesem Fall weist die Halbleiterschaltung eine Steuerelektrode am MISFET auf sowie eine Quellenelektrode, eine Steuerelektrode und eine Abflußelektrode am Widerstandsän­ derungs-MISFET bei einer 4-Anschluß-Auslegung.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im fol­ genden näher beschrieben. Es zeigen:

Fig. 1 einen Querschnitt durch einen herkömmlichen Widerstandsänderungs- MOSFET;

Fig. 2 eine Kurvendarstellung, welche die transienten Aus- und Einschalt­ charakteristiken des herkömmlichen Widerstandsänderungs-MOSFETs zeigt;

Fig. 3 einen Querschnitt durch eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung;

Fig. 4 eine Schaltungsanordnung, welche der Halbleitervorrichtung der Fig. 3 entspricht;

Fig. 5 ein Zeitdiagramm, welches die Betriebsweise des Leitfähigkeitsänderungs- MOSFET gemäß dem Ausführungsbeispiel der Erfindung darstellt;

Fig. 6 einen Querschnitt durch den Leitfähigkeitsänderungs-MOSFET gemäß einem zweiten Ausführungsbeispiel der Erfindung;

Fig. 7 eine Schaltungsanordnung, welche äquivalent zum Leitfähigkeitsänderungs- MOSFET gemäß Fig. 6 ist.

Die Fig. 3 zeigt einen Querschnitt durch eine Halbleitervorrichtung mit einem Leitfähig­ keitsänderungs-MOSFET, nachfolgend als IGBT bezeichnet, gemäß einer ersten Ausfüh­ rungsform der Erfindung.

In dieser Fig. 3 ist eine Halbleitervorrichtung 1 mit einer p⁺-Halbleiterunterlage 2 dar­ gestellt, die als Abfluß- oder Drainbereich wirkt. Eine n⁺-Pufferschicht 3 ist auf der Ober­ seite der Halbleiterplatte 2 angeordnet, während eine n^--Leitfähigkeitsänderungsschicht 4 sowie mehrere MOS-Teile des IGBT 1a auf der Oberfläche der Halbleitervorrichtung an­ geordnet sind. In diesen MOS-Teilen sind der p-Kanaldiffusionsbereich 7 und die n⁺- Quellendiffusionszone 8 durch doppelte Diffusion mit Polysilizium-Toren 6 auf einem sili­ ziumoxidierten Film 5 als Maske angeordnet. Der erste MOS-Teil 11a, der zweite MOS- Teil 11b und der dritte MOS-Teil 11c des IGBT 1a sind mit den Polysilizium-Toren 6, der p-Kanaldiffusionszone 7 und der n⁺-Quellendiffusionszone 8 verbunden.

In der Halbleitervorrichtung 1 gemäß dieser Ausführungsform der Erfindung besitzt der er­ ste MOS-Teil 11a einen p⁺-Kontaktbereich 9, der in einer Zone vorgesehen ist, die von der n⁺-Quellendiffusionszone 8 auf der Oberseite des p-Kanaldiffusionsbereichs 7 isoliert ist, während die Steuerelektrode 13 des parasitären Transistors widerstandsmäßig nur mit die­ sem p⁺-Kontaktbereich 9 verbunden ist. Die Quellenelektrode 12a ist dabei leitungsmäßig nur mit dem n⁺-Diffusionsbereich 8 verbunden, d. h. sie ist nicht elektrisch leitend mit dem p⁺-Kontaktbereich 9 verbunden. Andererseits sind bei den zweiten und dritten MOS- Teilen 11b und 11e die Quellenelektroden 12a und 12c leitend mit der n⁺-Diffusionszone 8 sowie mit der p-Kanaldiffusionszone 7 wie beim herkömmlichen IGBT verbunden. In diesem Fall werden für die MOS-Teile des IGBT 1a die Quellanschlüsse S leitend mit den Quellenelektroden 12a, 12b und 12c über die erste Verdrahtung 55a als externe Verdrah­ tungsschicht miteinander verbunden. Der erste Tor- oder Gateanschluß G₁ ist über die Torelektroden 14 leitend mit Polysilizium-Toren 6 verbunden. Außerdem ist der Abzugs­ anschluß D leitend mit der Abzugselektrode 10 verbunden.

Auf der Oberseite der Oberfläche der n^--Leitfähigkeitsänderungs-Schicht 4 sind die p-Ka­ naldiffusionszone 52, die n⁺-Quellendiffusionszone 53 und die n⁺-Abzugsdiffusionszone 54 der Oberseite in dem Bereich vorgesehen, der von demjenigen Gebiet getrennt ist, wo sich der IGBT befindet, und zwar durch doppelte Diffusion in das Polysilizium-Tor 51, das sich auf dem siliziumoxidierten Film 5 als Maske befindet. Ein horizontal eingebauter MOSFET 1b ist mit dem Polysilizium-Tor 51, der p-Kanaldiffusionszone 53 und der n⁺- Abzugsdiffusionszone 54 verbunden. In diesem Fall ist die Quellenelektrode 56 leitend mit der n-Quellendiffusionszone 53 und der p-Kanaldiffusionszone 52 verbunden. Die Ab­ zugselektrode 57 ist leitend mit dem n⁺-Abzugsdiffusionsbereich 54 und dem p-Kanal­ diffusionsbereich 52 verbunden. Während die Quellenelektrode 56 leitend mit der Steuer­ elektrode 13 des parasitären Transistors des ersten MOS-Teils 11a des IGBT 1a über die zweite Verdrahtung 55b als externe Verdrahtungsschicht verbunden ist, ist die Abzugs­ elektrode 57 leitend mit der Quellenelektrode 12a, 12b, 12c des IGBT 1a über die dritte Verdrahtung 55c verbunden. Die Steuerelektrode 51 des eingebauten MOSFET 1b ist lei­ tend mit einem zweiten Toranschluß G₂ verbunden. Somit hat die Halbleitervorrichtung 1 gemäß dieser Ausführungsform vier Anschlüsse: einen Abzugsanschluß D auf der Seite des IGBT 1a, einen Quellenanschluß S, mit dem die Quellenelektroden 12a, 12b und 12c des IGBT und der Abzugselektrode 57 des eingebauten MOSFET 1b leitend verbunden sind, einen ersten Toranschluß G₁, der leitend mit der Torelektrode 14 des IGBT 1a ver­ bunden ist, und einen zweiten Toranschluß G₂, der leitend mit der Steuerelektrode 51 des eingebauten MOSFET 1b verbunden ist.

Am IGBT 1a ist beispielsweise der erste MOS-Teil 11a - ein Transistor vom p-n-p-Typ mit einer n-Basis auf der n^--Leitfähigkeitsänderungsschicht 4 (n⁺-Pufferschicht 3) - an die p-Kanaldiffusionszone 7, die n^--Leitfähigkeitsänderungsschicht 4 und die p⁺-Halbleiter­ platte 2 angeformt. Außerdem ist ein parasitärer n-p-n-Transistor an die n⁺-Quellendiffu­ sionszone 8, die p-Kanaldiffusionszone 7 und die n^--Leitfähigkeitsänderungsschicht 4 an­ geformt. Die Steuerelektrode 13 des parasitären Transistors ist mit dem p-Kanaldiffusions­ bereich 7 verbunden, der eine p-Basis für diesen n-p-n-Transistor darstellt. Dementspre­ chend kann die Steuerelektrode 13 des parasitären Transistors als eine Steuerelektrode eines n-p-n-p-Thyristors angesehen werden, der den n⁺-Quellendiffusionsbereich 8, den p- Kanaldiffusionsbereich 7, die n^--Leitfähigkeitsänderungsschicht 4 (n⁺-Pufferschicht 3) und die p⁺-Halbleiterplatte 2 enthält.

Im folgenden wird die äquivalente Schaltungsanordnung beschrieben, die den Hauptteil der Halbleitervorrichtung 1 gemäß Fig. 3 darstellt. Hierbei handelt es sich um die äquiva­ lenten Schaltungen des ersten MOS-Teils 11a des IGBT 1a und des eingebauten MOS- FETs 1b gemäß Fig. 4.

Wie in der Fig. 4 dargestellt, handelt es sich bei dem p-n-p-Transistor 21 um einen solchen auf einer n-Basis auf der n^--Leitfähigkeitsänderungsschicht 4 (n⁺-Pufferschicht 3). Ein Toranschluß G 1 ist leitend mit dem Polysilizium-Tor 6 des ersten MOS-Teils 11a über die Steuerelektrode 14 und den parasitären Transistor 22 der n-p-n-Anordnung verbunden, während der parasitäre n-p-n-Transistor 22, der auf dem p-Kanaldiffusionsbereich 7 p- basiert, zwischen dem Quellenanschluß S und dem Abzugsanschluß D am IGBT der Halb­ leitervorrichtung 1 liegt. In diesem Fall ist R ein Kurzschlußwiderstand des p-Kanaldiffu­ sionsbereichs 7 direkt unterhalb der n⁺-Quellendiffusionszone 8, und der eingebaute MOSFET 1b als Schaltelement ist parallel zu diesem Kurzschlußwiderstand R geschaltet, d. h. er liegt zwischen der Quellenelektrode 12a und der Steuerelektrode 13 des parasitären Transistors 22 des IGBT 1a. Der eingebaute MOSFET 1b, der in dieser Ausführungsform verwendet wird, ist mit dem IGBT 1a über ein Quellenpotential verbunden, weshalb er kei­ ne große Aushalte-Spannung erfordert und eine extrem kleine Kapazität aufweisen kann.

Im folgenden wird die Wirkungsweise der Halbleitervorrichtung 1 beschrieben, wobei auf das Zeitdiagramm in Fig. 5 Bezug genommen wird. Die ausgezogenen Linien 31, 32 und 33 stellen das Tor-Treibersignal V_G1 dar, das auf den ersten Toranschluß G₁ der Halblei­ tervorrichtung 1 (IGBT 1a) gegeben wird, sowie das Tortreibersignal V_G2, das auf den zweiten Toranschluß G₂ der Halbleitervorrichtung 1 (MOSFET 1b) gegeben wird, ferner den Stromverlauf I zwischen dem Quellenanschluß S und dem Abzugsanschluß D der Halbleitervorrichtung 1 (IGBT 1a). Die gestrichelte Linie 34 zeigt die Spannung V₁ über dem Quellenanschluß S und dem Abzugsanschluß D der Halbleitervorrichtung 1 (IGBT 1a).

Beim IGBT 1a sind die Quellenelektroden 12a, 12b und 12c mit dem Minimalpotential versehen, d. h. geerdet, während die Abflußelektrode 10 mit positivem Potential beauf­ schlagt ist. Unter dieser Voraussetzung sind der IGBT 1a, der eingebaute MOSFET 1b und der parasitäre Transistor 22 (parasitärer Thyristor) ausgeschaltet.

Wird zur Zeit t₁ ein Impuls des Steuertreibersignals V_G1 auf den Steueranschluß G₁ ge­ geben, so hat das Polysiliziumtor 6 im IGBT 1a ein positives Potential. Es bildet sich eine Inversionsschicht auf der Oberfläche 7a des p-Kanaldiffusionsbereichs 7, die dem Polysili­ ziumtor 6 über dem siliziumoxidierten Film 5 gegenüberliegt. Hierdurch werden Elektro­ nen in die n^--Leitfäbigkeitsänderungsschicht 4 injiziert; desgleichen werden Löcher aus der p⁺-Halbleiterplatte 2 in die erwähnte Schicht 4 injiziert. Hierbei ist die Quellenelektro­ de 12a nur mit der n⁺-Quellendiffusionszone 8 leitend verbunden; sie ist dagegen nicht lei­ tend mit dem p⁺-Kontaktbereich 9 verknüpft, so daß der Kurzschlußwiderstand R direkt unterhalb des n⁺-Quellendiffusionsbereichs 8 relativ groß ist. Wenn aufgrund des Löcher­ stroms und des Kurzschlußwiderstands R im p-Kanaldiffusionsbereich 7 ein Spannungs­ abfall auftritt, nimmt der p-Kanaldiffusionsbereich 7 ein positives Potential zum n⁺-Dif­ fusionsbereich 8 an, und der durch die n⁺-Quellendiffusionszone 8, die p-Kanaldiffusions­ zone 7 und die n^--Leitfähigkeitsänderungsschicht 4 gebildete parasitäre Transistor 22 wird eingeschaltet (latch-up-Phänomen). Anders ausgedrückt: der parasitäre Thyristor wird ein­ geschaltet, und Elektronen werden von der n⁺-Quellendiffusionszone 8 in die p-Kanaldif­ fusionszone 7 und zusätzlich in die n^--Leitfähigkeitsänderungsschicht 4 injiziert. Somit wird ein Elektronen-Injektionspfad mit dem parasitären Transistor (parasitärer Thyristor) im IGBT 1a gebildet, und zwar zusätzlich zu dem üblichen Elektroneninjektionsweg. Beim Einschalten werden die Elektronen schnell von der n-Leitfähigkeitsänderungsschicht 4 ein­ gesammelt, während gleichzeitig die Löcher schnell aus der p⁺-Halbleiterplatte 2 injiziert werden. Folglich wird die n^--Leitfähigkeitsänderungsschicht 4 bezüglich ihrer Leitfähig­ keit vom Beginn des Anschaltvorgangs an moduliert. Dies bedeutet, daß die EIN-Span­ nung V₁ zu Beginn der Ausschaltoperation niedrig ist, wie es die gestrichelte Linie 34 dar­ stellt, und zwar selbst wenn der Strom 11, der durch die ausgezogene Linie 33 dargestellt ist, auf die Halbleitervorrichtung 1 gegeben wird. Eine große Übergangs-EIN-Spannung wie die EIN-Spannung V₂ des herkömmlichen IGBT, die durch die gestrichelte Linie 35 dargestellt ist, wird nicht erzeugt. Anders ausgedrückt: Die Halbleitervorrichtung 1 gemäß dieser Ausführungsform weist nicht die transienten Dioden-Charakteristiken wie ein her­ kömmlicher IGBT auf, sondern sie besitzt die transienten Eigenschaften eines Thyristors. Unter diesen Voraussetzungen ist beim IGBT 1a der parasitäre Transistor 22 (parasitäre Thyristor) eingeschaltet und kann nicht mit dem Tor-Treibersignal V_G1 gesteuert werden. Wenn deshalb ein Impuls des Tor-Treibersignals V_G2 auf den zweiten Toranschluß G₂ zur Zeit t₂ gegeben wird, um den MOSFET 1b einzuschalten, werden der n⁺-Quellendiffu­ sionsbereich 53 und der n⁺-Abzugsdiffusionsbereich 54 leitend, während der p-Kanaldif­ fusionsbereich 7 und der n⁺-Quellendiffusionsbereich 8 am IGBT 1a kurzgeschlossen sind. Somit werden die Löcher des p-Kanaldiffusionsbereichs 7 am Quellenanschluß S über den p-Kontaktbereich 9 herausgesogen. Der p-Kanaldiffusionsbereich 7 und der n⁺- -Quellendiffusionsbereich 8 haben hierbei das gleiche Potential, so daß der Transistor 22 ausgeschaltet wird. Dementsprechend geht der IGBT 1a vom Zeitpunkt t₂ an in seine nor­ male Betriebsweise zurück und wird so gesteuert, daß er mit dem Tortreibersignal V_G1 zur Zeit t₃ ausgeschaltet wird.

Die Halbleitervorrichtung 1 entsprechend dieser Ausführungsform hat folglich eine Steu­ erelektrode 13 für einen parasitären Transistor 22, um diesen parasitären Transistor 22 und den MOSFET 1b, der zwischen der Quellenelektrode 12a und der Steuerelektrode 13 des parasitären Thyristors liegt, ein- und auszuschalten, indem sie kurzgeschlossen oder geöff­ net werden, und zwar zusätzlich zu den Quellenelektroden 12a, 12b und 12c, der Abzugs­ elektrode 10 und der Steuerelektrode 11, die im allgemeinen bei einem IGBT vorgesehen sind. Der MOSFET 1b wird somit ferngehalten, die Eintrittsgeschwindigkeit der Träger in die n^--Leitfähigkeitsänderungsschicht 4 wird erhöht durch die positive Rückkopplung am IGBT 1a, die n^--Leitfähigkeitsänderungsschicht 4 wird schnell leitfähigkeitsmoduliert und der IGBT 1a wird vom Beginn des Abschaltvorgangs an konstant eingeschaltet.

Selbst wenn also die Arbeitsfrequenz hoch ist, weist der IGBT 1a eine niedrige EIN-Span­ nung zum Beginn des EIN-Vorgangs auf, weshalb der EIN-Verlust gering ist und das Rau­ schen vermindert werden kann. Wird die Halbleitervorrichtung 1 gemäß dieser Ausfüh­ rungsform in einem Schaltkreis verwendet, beispielsweise in einem Stromversorgungs­ kreis, so sind die Schaltverluste gering und der Wirkungsgrad der Wandlung kann erhöht werden. Obwohl der erste MOS-Teil 11a des IGBT 1a so ausgelegt ist, daß er für das latch-up-Phänomen geeignet ist, wird andererseits die Steuerelektrode 13 des parasitären Transistors mit der Quellenelektrode 12 durch einen Einschaltvorgang des MOSFET 1a nach dem transienten Einschalten kurzgeschlossen und widerstandsmäßig mit dem p- Kanaldiffusionsbereich 7 über den p⁺-Kontaktbereich verbunden. Der latch-up-Zustand wird somit aufgehoben und ein Wiederauftreten des latch-up-Phänomens verhindert.

Bei der Halbleitervorrichtung 1 gemäß diesem Ausführungsbeispiel wird eine externe Ver­ drahtungsschicht für die Herstellung der Verbindung vom eingebauten MOSFET 1b zum IGBT 1a verwendet. Es kann indessen auch eine Verdrahtungsschicht verwendet werden, die auf der Oberfläche der Halbleiterplatte vorgesehen ist.

Im folgenden wird unter Bezugnahme auf die Fig. 6 ein zweites Ausführungsbeispiel 2 der Halbleitervorrichtung mit einem IGBT beschrieben. Die Halbleitervorrichtung gemäß die­ sem Ausführungsbeispiel steuert den parasitären Transistor des IGBT mit einem externen MOSFET einer extern vorgesehenen Steuerschaltung statt mit dem eingebauten MOSFET in der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel. Die Grundanordnung des IGBT gemäß dem zweiten Ausführungsbeispiel ist dieselbe wie die bei der Halbleiter­ vorrichtung gemäß dem ersten Ausführungsbeispiel, weshalb die einander entsprechenden Teile mit denselben Bezugszeichen versehen sind.

Die Fig. 6 stellt einen Querschnitt durch einen Leitfähigkeitsänderungs-MOSFET (nach­ folgend als "IGBT" bezeichnet) gemäß dieser zweiten Ausführungsform dar.

In der Fig. 6 ist ein IGBT 1 mit einem p⁺-Halbleitergrundsubstrat bzw. einer Halbleiter­ platte 2 gezeigt, das als Abzugsgebiet dient. Auf der Oberseite der Halbleitergrundplatte 2 ist eine n⁺-Pufferschicht 3 vorgesehen, während eine n^--Leitfihigkeitsänderungsschicht 4 epitaxial auf der Halbleiterplatte 2 angeordnet ist. Weiterhin sind ein p-Kanaldiffusionsbe­ reich 7 und ein gegenüberliegender n⁺-Quellendiffusionsbereich 8 vorgesehen, die durch doppelte Diffusion gebildet sind und ein Polysilizium-Tor 6 auf einem siliziumoxidierten Film 5 auf der Oberseite als Maske aufweisen. Der MOS-Teil ist mit dem Polysilizium- Tor 6, dem p-Kanaldiffusionsbereich 7 und dem n⁺-Quellendiffusionsteil 8 verbunden. In diesem Fall ist der n⁺-Quellendiffusionsbereich 8 oberhalb des p-Kanaldiffusionsbereichs 7 angeformt. Außerdem ist der p⁺-Kontaktbereich 9 innen an einen Bereich angeformt, der von dem n⁺-Quellendiffusionsbereich 8 isoliert ist, und die Elektrode 13 des parasitären Transistors ist widerstandsmäßig mit dem p⁺-Kontaktbereich 9 verbunden. Der IGBT hat vier Anschlüsse: einen Abzugsanschluß D, der leitend mit dem Halbleitergrundsubstrat bzw. der Halbleiterplatte 2 über eine Abzugselektrode 10 verbunden ist, einen Steueran­ schluß, d. h. einen ersten Tor-Anschluß G₁, der auf der Oberfläche der p⁺-Halbleiterplatte 2 über eine Elektrode 14 mit dem Polysilizium-Tor 6 leitend verbunden ist, einen Quellen­ anschluß S₁, der nur mit dem n⁺-Quellendiffusionsbereich 8 über eine Quellenelektrode 12 verbunden ist, sowie einen Steueranschluß S₂ für den parasitären Transistor, der leitend mit dem p⁺-Kontaktbereich 9 (p-Kanaldiffusionsbereich 7) über die Steuerelektrode 13 des parasitären Transistors verbunden ist.

Auch in dem IGBT gemäß der vorbeschriebenen Bauweise wie auch im Fall der Halblei­ tervorrichtung gemäß der Ausführungsform 1 wird ein p-n-p-Transistor, der auf der n^-- Leitfähigkeitsänderungsschicht 4 n-basiert ist, an den p-Kanaldiffusionsbereich 7, die n^-- Leitfahigkeitsänderungsschicht 4 (n⁺-Pufferschicht 3) und das p⁺-Halbleitergrundsubsfrat 2 geformt, während ein parasitärer n-p-n-Transistor mit dem n⁺-Quellendiffusionsbereich 8, dem p-Kanaldiffusionsbereich 7 und der n^--Leitfähigkeitsänderungsschicht 4 verbunden ist. Die Steuerelektrode 13 des parasitären Transistors ist leitend mit dem p-Kanaldiffu­ sionsbereich 7 verbunden, der die p-Grundlage für den parasitären n-p-n-Transistor dar­ stellt. Deshalb kann die Steuerelektrode 13 des parasitären Transistors als eine Steuerelek­ trode für einen parasitären n-p-n-p-Thyristor angesehen werden, der mit der n⁺-Quellen­ diffusionszone 8, der p-Kanaldiffusionszone 7, der n-Widerstandsänderungsschicht 4 (n⁺- Pufferschicht 3) und der p⁺-Halbleitergrundschicht 2 verbunden ist. Der p-Kanaldiffu­ sionsbereich 7 dieser Ausführungsform ist so ausgebildet, daß er im Gegensatz zu einem herkömmlichen IGBT einen hohen Widerstand hat, so daß der parasitäre n-p-n-Transistor leichter eingeschaltet werden kann.

Das äquivalente Schaltbild des IGBT gemäß dieser Ausführungsform wird nachfolgend unter Bezugnahme auf die Fig. 7 beschrieben.

In der Fig. 7 ist ein p-n-p-Transistor 21 gezeigt, der eine n-Grundlage auf der n^--Leitfähig­ keitsmodulations- oder -änderungsschicht 4 hat (n⁺-Pufferschicht 3), einen Toranschluß G₁ des MOS-Teils, der leitend mit einem Polysilizium-Tor 6 über einen Torelektrode 14 und einen parasitären n-p-n-Transistor 22 verbunden ist, der auf eine p-Kanaldiffusions­ zone 7 zwischen dem Quellenanschluß S (Quellenanschluß S₁) und dem Abzugsanschluß D des IGBT 1a p-basiert ist. In der Zeichnung bedeutet R einen Kurzschlußwiderstand der p-Kanaldiffusionszone 7 unmittelbar unterhalb der n⁺-Quellendiffusionszone 8. Der IGBT 1a gemäß dieser Ausführungsform wird unter der Bedingung verwendet, daß er parallel zum Kurzschlußwiderstand R liegt, dies bedeutet, daß ein MOSFET 23 extern als Schalt­ element für eine Steuerschaltung zwischen dem Quellenanschluß S₁ und dem Anschluß S₂ des parasitären Transistors liegt. Der externe MOSFET 23, der bei dieser Ausführungs­ form verwendet wird, ist mit dem IGBT 1a über ein Quellenpotential verbunden und erfor­ dert deshalb keine große Aushaltespannung; es genügt ein preiswerter MOSFET mit einer extrem kleinen Kapazität.

Nachfolgend wird die Betriebsweise des IGBT beschrieben. Da die Betriebsweise die glei­ che ist wie die der IGBT-Seite der Halbleitervorrichtung 1, wird sie unter Bezugnahme auf das Zeitdiagramm der Fig. 3 beschrieben.

In der Zeichnung zeigen die ausgezogenen Linien 31, 32 und 33 bzw. die gestrichelte Linie 34 das Tor-Treibersignal V_G1, das auf den ersten Toranschluß G₁ des IGBT 1a gegeben wird, bzw. das Tor-Treibersignal V_G2, das auf den Toranschluß des externen MOSFET 23, d. h. den zweiten Tor-Anschluß G₂ gegeben wird, sowie den Strom I₁ des IGBT 1a und die Spannung V₁ des IGBT 1a.

Die Quellenelektrode 12 des IGBT 1a wird an ein Minimumpotential gelegt, d. h. geerdet, und die Abzugselektrode 10 wird mit positivem Potential beaufschlagt. Unter dieser Vor­ aussetzung sind der IGBT 1a, der externe MOSFET 23 und der parasitäre Transistor 22 (parasitäre Thyristor) ausgeschaltet.

Wird zur Zeit t₁ ein Impuls des Tor-Treibersignals V_G1 auf den ersten Toranschluß G₁ gegeben, hat das Polysilizium-Tor 6 ein positives Potential. Auf der Oberfläche 7a der p- Kanaldiffusionszone 7 bildet sich eine Inversionsschicht, die über dem siliziumoxidierten Film 5 dem Polysilizium-Tor 6 gegenüberliegt. Durch diese Inversionsschicht werden Elektronen in die n^--Leitfahigkeitsänderungsschicht 4 und Löcher aus dem p⁺-Halbleiter­ substrat 42 in die n^--Leittäigkeitsänderungsschicht 4 injiziert. Bei diesem Ausführungs­ beispiel ist die p-Kanaldiffusionszone 7 so ausgebildet, daß sie einen großen Widerstand und einen großen Kurzschlußwiderstand R besitzt. Wenn ein Spannungsabfall aufgrund des Löcherstroms und des Kurzschlußwiderstands R in der p-Kanaldiffusionszone 7 un­ mittelbar unterhalb der n⁺-Quellendiffusionszone auftritt, nimmt der p-Kanaldiffusionsbe­ reich 7 ein positives Potential zur n-Diffusionszone 8 an, und der parasitäre Transistor 22, der durch die n⁺-Quellendiffusionszone 8, den p-Kanaldiffusionsbereich 7 und die n^--Leit­ fähigkeitsänderungsschicht 4 gebildet wird, wird eingeschaltet. Anders ausgedrückt: der parasitäre Thyristor wird eingeschaltet, Elektronen werden aus der n⁺-Quellendiffusions­ zone 8 in die p-Kanaldiffusionszone 7 und außerdem in die n^--Leitfähigkeitsänderungs­ schicht 4 injiziert.

Somit bildet sich ein Elektroneninjektionspfad bezüglich des parasitären Transistors (para­ sitärer Thyristor) im IGBT 1a zusätzlich zu einem allgemeinen Elektroneninjektionspfad. Gleichzeitig mit dem Einschalten werden die Elektronen schnell durch die n^--Leitfähig­ keitsänderungsschicht 4 gesammelt, während die Löcher schnell aus dem p⁺-Halbleiter­ substrat bzw. der Halbleiterplatte 42 injiziert werden. Hierdurch wird die n^--Leitfähigkeits­ änderungsschicht 4 leitfähigkeitsmäßig zu Beginn des Einschaltvorgangs moduliert. Dem­ zufolge ist die EIN-Spannung V₁ zu Beginn des Abschaltvorgangs niedrig, wie dies durch die gestrichelte Linie 34 angedeutet ist, und zwar selbst dann, wenn der Strom I, wie es die ausgezogene Linie 33 zeigt, dem IGBT 1a zugeführt wird. Eine hohe transiente EIN-Span­ nung als EIN-Spannung V₂ beim herkömmlichen IGBT, wie es durch die gestrichelte Linie 35 gezeigt ist, wird nicht erzeugt.

In diesem Fall kann der IGBT nicht mit dem Tor-Treibersignal V_G1 gesteuert werden, weil der parasitäre Transistor 22 eingeschaltet ist. Der externe MOSFET 23 wird auf EIN gesetzt, indem das Tortreibersignal V_G2 zur Zeit t₂ auf den zweiten Toranschluß G₂ des externen MOSFET 23 gegeben wird, um den Quellenanschluß S₁ und den Steueranschluß S₂ des parasitären Transistors kurzzuschließen.

Somit werden die Löcher der p-Kanaldiffusionszone 7 über die p⁺-Kontaktzone 9 abgezo­ gen, die p-Kanaldiffusionszone 7 und die n⁺-Quellendiffusionszone 8 erhalten gleiches Potential, wobei der parasitäre Transistor 22 abgeschaltet wird. Nach der Zeit t₂ kehrt der IGBT in die normale IGBT-Stellung zurück und schaltet mit dem Tortreibersignal V_G1 zur Zeit t₃ ab.

Der IGBT 1a gemäß dieser Ausführungsform weist also eine Steuerschaltung 13 für den parasitären Transistor auf, um den parasitären Transistor 22 zusätzlich zu den üblichen Elektroden ein- und auszuschalten. Die Träger werden in die n^--Leitfiihigkeitsänderungs­ schicht 4 injiziert, indem der parasitäre Thyristor eingeschaltet wird.

Die Trägerinjizierungsgeschwindigkeit zur n^--Leitfähigkeitsänderungsschicht 4 wird folg­ lich durch die positive Rückkopplung von zwei Transistoren vergrößert, um die n^--Leit­ fähigkeitsänderungsschicht 4 schnell widerstandsmäßig zu modulieren. Hierzu bleibt der IGBT vom Beginn des Ausschaltvorgangs an durchgehend eingeschaltet. Selbst wenn die Arbeitsfrequenz hoch ist, weist der IGBT eine niedrige EIN-Spannung vom Beginn der EIN-Operation an auf und der EIN-Verlust ist niedrig, während das Rauschen verhindert werden kann. Wird der IGBT gemäß diesem Ausführungsbeispiel etwa in einem Schalt­ kreis einer Leistungsstufe verwendet, sind die Schaltverluste gering und der Umwand­ lungswirkungsgrad groß.

Der p-Kanaldiffusionsbereich 7 ist derart ausgebildet, daß er einen hohen Widerstand an­ nimmt, so daß das latch-up-Phänomen auftreten kann, aber die Steuerelektrode 13 des parasitären Thyristors widerstandsmäßig mit dem p⁺-Kontaktbereich 9 verbunden ist, der sich auf der Oberseite der p-Kanaldiffusionszone 7 befindet und sicher mit der p-Kanaldif­ fusionszone 7 leitend verbunden werden kann. Nach dem transienten Einschaltvorgang werden die Quellenelektrode 12 und die Steuerelektrode 13 des parasitären Transistors kurzgeschlossen, um den latch-up-Zustand des IGBT 1a zu beenden und um das Wieder­ auftauchen dieses latch-up-Phänomens zu verhindern. Der IGBT 1a, mit dem schnelle Operationen bei einfacher Schaltungsstruktur durchgeführt werden können, wird durch die Verwendung eines externen MOSFET realisiert.

Bei allen Ausführungsformen des IGBT kann, obwohl die Leitfahigkeitsänderungsschicht 4 als n^--Schichtausgelegt ist auch ein umgekehrt leitfähiger IGBT ausgebildet werden, wenn die Zonen mit umgekehrter Leitfähigkeit versehen sind. Es kann ferner eine MIS- Anordnung realisiert werden, indem ein Nitridfilm oder dergleichen anstelle der MOS-An­ ordnung mit einem Oxidfilm vorgesehen wird.

Wie oben beschrieben, ist die Erfindung dadurch gekennzeichnet, daß eine Steuerelektrode eines parasitären Transistors leitend mit einer Kanaldiffusionsschicht auf der Oberfläche der Leitfähigkeitsänderungsschicht verbunden ist. Somit werden erfindungsgemäß dann, wenn der IGBT durch eine externe Steuerschaltung eingeschaltet werden soll oder wenn eine Schalthandlung des Schaltelements auf demselben Grundelement wie der IGBT vor­ genommen wird, die Quellenelektrode und die Steuerelektrode des parasitären Transistors geöffnet, um den parasitären Transistor (parasitärer Thyristor) auf EIN-Stellung zu bringen. Dabei wird eine Trägerinjektion gemäß dem latch-up-Phänomen zusätzlich zu der regulären Injektion herangezogen. Somit wird die Leitfähigkeitsänderungsschicht schnell bezüglich ihres Widerstandswerts verändert und selbst dann, wenn die Arbeitsfrequenz hoch ist, treten nur geringe ON-Verluste des leitfähigkeitsmodulierten MISFET auf. Der parasitäre Transistor kann durch Kurzschluß der Quellenelektrode und der Steuerelektrode des parasitären Transistors ausgeschaltet werden. Der Abschaltvorgang des leitfähigkeits­ modulierten MISFET wird nicht behindert.

Wenn die Steuerelektrode des parasitären Transistors elektrisch über eine hochdichte zwei­ te Leitfähigkeitszone leitend mit der Kanaldiffusionsschicht verbunden ist, steigt der Widerstandswert der Kanaldiffusionsschicht an, so daß der parasitäre Thyristor leicht so wirken kann, daß man den Effekt erhält, daß die Steuerelektrode des parasitären Tran­ sistors sicher mit der Kanaldiffusionsschicht leitend verbunden werden kann.

Außerdem erzielt man es dann, wenn der Ein- oder Ausschaltvorgang des parasitären Thy­ ristors durch einen externen MISFET oder durch einen MISFET auf demselben Substrat gesteuert wird, den Effekt, daß die Steuerung mittels einer einfachen Konstruktion durch­ geführt werden kann.

Claims (4)

1. Steuerschaltung für einen Leitfähigkeitsänderungs-MISFET, wobei dieser MISFET enthält:

• 1. 1.1 eine Leitfähigkeitsänderungsschicht von einem ersten Leitungstyp;
• 2. 1.2 einen MIS-Teil von einem ersten Leitungstyp, wobei der MIS-Teil aufweist:
  • 1. 1.2.1 eine Gate-Elektrode über seine vordere Oberfläche;
  • 2. 1.2.2 eine Kanaldiffusionsschicht von einem zweiten Leitungstyp auf der vorderen Oberfläche der Leitfähigkeitsänderungsschicht vom ersten Leitungstyp;
  • 3. 1.2.3 eine Isolierschicht zwischen der Gate-Elektrode und der Kanaldiffusions­ schicht vom zweiten Leitungstyp;
  • 4. 1.2.4 einen Quellenbereich vom ersten Leitungstyp, der gegenüber der Ober­ fläche der Kanaldiffusionsschicht vom zweiten Leitungstyp vorgesehen ist;
• 3. 1.3 einen Bereich vom ersten Leitungstyp, der mit einer Quellenelektrode auf der vorderen Oberfläche der Kanaldiffusionsschicht vom zweiten Leitungstyp des MIS-Teils versehen ist;
• 4. 1.4 einen Abzugsbereich von einem zweiten Leitungstyp, der mit einer Abzugselektrode versehen ist, die leitend mit der Leitfähigkeits­ änderungsschicht in einem Bereich verbunden ist, der von dem MIS- Teil isoliert ist;
• 5. 1.5 eine Steuerelektrode für einen parasitären Transistor, der leitend mit der Kanaldiffusionsschicht verbunden ist,
  • 1. 1.5.1 wobei die Steuerelektrode für einen parasitären Transistor und die Quellenelektrode so gesteuert werden, daß sie in einem kurzgeschlossenen oder in einem offenen Zustand durch einen externen MISFET gebracht werden, der mit diesen Elektroden verbunden ist.

2. Steuerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Kanaldiffu­ sionsschicht einen Kontaktbereich hoher Dichte von dem zweiten Leitungstyp auf­ weist, der auf der vorderen Oberfläche der Kanaldiffusionsschicht vorgesehen ist, die von dem Quellenbereich isoliert werden soll, und daß die Steuerelektrode des parasi­ tären Transistors über einen Kontaktbereich leitend mit der Kanaldiffusionsschicht verbunden ist.

3. Steuerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß auf einem Halb­ leitersubstrat, auf dem der Leitfähigkeitsänderungs-MISFET gebildet ist, die Steuer­ elektrode des parasitären Transistors und die Quellenelektrode leitend in einem Be­ reich verbunden sind, der von dem Leitfähigkeitsänderungs-MISFET isoliert ist, und daß ein Schaltelement zum Umschalten einer Schaltung zwischen der Steuer- und der Quellenelektrode vom Kurzschluß in den offenen Zustand oder umgekehrt vorgese­ hen ist.

4. Steuerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Schaltele­ ment ein MISFET ist, der mit einem Quellen- und einem Abzugsbereich versehen ist, mit dem die Steuerelektrode des parasitären Transistors und die Quellenelektrode lei­ tend verbunden sind.