[go: up one dir, main page]

DE4142466A1 - Accelerating cooling in rapid thermal annealing of semiconductor wafer - using rows of light sources by moving reflector plates to reduce reflection - Google Patents

Accelerating cooling in rapid thermal annealing of semiconductor wafer - using rows of light sources by moving reflector plates to reduce reflection

Info

Publication number
DE4142466A1
DE4142466A1 DE19914142466 DE4142466A DE4142466A1 DE 4142466 A1 DE4142466 A1 DE 4142466A1 DE 19914142466 DE19914142466 DE 19914142466 DE 4142466 A DE4142466 A DE 4142466A DE 4142466 A1 DE4142466 A1 DE 4142466A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
light sources
lamellae
rows
cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19914142466
Other languages
German (de)
Other versions
DE4142466C2 (en
Inventor
Egon Dr Rer Nat Bussmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to DE19914142466 priority Critical patent/DE4142466C2/en
Publication of DE4142466A1 publication Critical patent/DE4142466A1/en
Application granted granted Critical
Publication of DE4142466C2 publication Critical patent/DE4142466C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Rapid thermal annealing (RTA) of semiconductor wafers involves heating the wafer, pref. in the quartz chamber, with radiation from several rows of light sources, so that the light falls on at least one side of the water and from a process chamber with reflecting surfaces. The novel features are that the reflecting surfaces are reflector plates above and/or below the wafer (1); and their reflectivity is reduced mechanically for rapid cooling of the wafers at the end of annealing. USE/ADVANTAGE - The process is useful in the mfr. of electronic devices from semiconductor wafers based on Si or GaAs. It provides a simple method of reducing the cooling time and hence increasing the efficiency.

Description

Die Erfindung betrifft ein Verfahren zum Kurzzeittempern einer Halbleiterscheibe mittels einer Bestrahlungsanordnung zur Er­ wärmung der vorzugsweise von einer Quarzkammer umgebenen Halb­ leiterscheibe, die aus mehreren in Reihen angeordneten Licht­ quellen besteht, durch deren Licht die Halbleiterscheibe min­ destens einseitig bestrahlt wird, sowie aus einer Prozeßkammer mit reflektierenden Oberflächen.The invention relates to a method for short-term tempering Semiconductor wafer by means of an irradiation arrangement for Er heating of the half, preferably surrounded by a quartz chamber conductor disc, which consists of several light arranged in rows sources exists, through whose light the semiconductor wafer min is irradiated on one side as well as from a process chamber with reflective surfaces.

Ein derartiges Verfahren ist beispielsweise aus der EP-A- 03 45 443 bekannt.Such a method is known for example from EP-A- 03 45 443 known.

Bei der Herstellung elektronischer Bauelemente aus Halbleiter­ scheiben auf Silizium- oder Galliumarsenidbasis gewinnen Kurz­ zeittemperverfahren (englisch: Rapid Thermal Processing = RTP oder Rapid Thermal Anealing = RTA) immer mehr an Bedeutung. De­ ren Hauptvorteile, eine verringerte Temperaturbelastung und ein rationeller Fertigungsprozeß, werden unter anderem bei der Herstellung dünner Dielektrika, bei Silizierreaktionen und beim Verfließen von Schichten, z. B. aus Borphosphorsilikat­ glas, ausgenutzt. Dabei werden die Halbleiterscheiben (Wafer) einzeln in eine Prozeßkammer gefahren und dann unter definier­ ter Atmosphäre durch Bestrahlung mit einer intensiven Licht­ quelle sehr schnell und mit möglichst homogener Temperaturver­ teilung über der Halbleiterscheibe aufgeheizt. Ein erwünsch­ ter, idealer Temperatur-Zeit-Zyklus ist z. B. eine Aufheizrate von 300°C/sec auf 1100°C, eine anschließende Temperzeit von 5 sec bei 1100°C und eine Abkühlrate von 100°C/sec. In the production of electronic components from semiconductors silicon or gallium arsenide based disks win short Zeittemperverfahren (English: Rapid Thermal Processing = RTP or Rapid Thermal Anealing = RTA) is becoming increasingly important. De main advantages, a reduced temperature load and a rational manufacturing process, among other things at Manufacture of thin dielectrics, in siliconizing reactions and when layers flow, e.g. B. from boron phosphorus silicate glass, exploited. The semiconductor wafers individually driven into a process chamber and then under defined atmosphere by exposure to intense light swell very quickly and with as homogeneous a temperature difference as possible division heated up over the semiconductor wafer. A desired ter, ideal temperature-time cycle is z. B. a heating rate from 300 ° C / sec to 1100 ° C, a subsequent tempering time of 5 sec at 1100 ° C and a cooling rate of 100 ° C / sec.  

Tatsächlich wird jedoch in modernen RTP-Geräten als Abkühl­ zeit eines 200 mm-Wafers von 1100°C auf 300°C etwa 100 sec benötigt, statt der möglichen circa 10 sec. Eine schnellere Abkühlung wird durch die hohe Reflektivität der Prozeßkammer behindert. Simulationen zeigen, daß beispielsweise bei einer Reflektivität von etwa 95% mehr als 80% der vom Wafer abge­ strahlten Energie wieder auf ihn zurückfällt, statt als Wär­ meabstrahlung zu seiner Abkühlung beizutragen.In fact, in modern RTP devices it is used as a cool down time of a 200 mm wafer from 1100 ° C to 300 ° C about 100 sec needed, instead of the possible approx. 10 sec. A faster one Cooling is due to the high reflectivity of the process chamber with special needs. Simulations show that, for example, with a Reflectivity of about 95% more than 80% of the distance from the wafer radiated energy falling back on him instead of as heat to contribute to its cooling.

In Fig. 2 ist ein weit verbreiteter RTP-Anlagentyp schematisch und im Schnitt dargestellt. Die aufzuheizende Halbleiterschei­ be 1 befindet sich üblicherweise in einer Quarzkammer 2. Die Lichtquelle besteht aus zwei Reihen von Quarz-Halogen-Lampen 3. Der Reflektor in Form einer quaderförmigen Prozeßkammer 4, der die Lampen 3 und die Halbleiterscheibe 1 umschließt, sorgt einerseits dafür, daß möglichst geringe Verluste des Lampen­ lichts auftreten, andererseits auch dafür, daß die Verluste durch die Wärmeabstrahlung der heißen Halbleiterscheibe 1 ge­ ring gehalten werden. Bei vielen RTP-Systemen ist es nur so möglich, ein ausreichend schnelles Hochheizen zu erzielen. Üblicherweise sind die inneren, vergoldeten Oberflächen der Prozeßkammer unmittelbar zur Reflexion vorgesehen. In Fig. 2 sind der Wafer und die energiespendenden Lampen 3 von einer oberen, einer unteren und drei seitlichen vergoldeten reflek­ tierenden Oberflächen umgeben.A widespread type of RTP system is shown schematically and in section in FIG . The semiconductor wafer 1 to be heated is usually located in a quartz chamber 2 . The light source consists of two rows of quartz halogen lamps 3 . The reflector in the form of a cuboid process chamber 4 , which encloses the lamps 3 and the semiconductor wafer 1 , on the one hand ensures that the lowest possible losses of the lamp light occur, on the other hand that the losses due to the heat radiation of the hot semiconductor wafer 1 are kept ge ring . With many RTP systems, this is the only way to achieve sufficiently rapid heating. Usually, the inner, gold-plated surfaces of the process chamber are provided directly for reflection. In Fig. 2, the wafer and the energy-giving lamps 3 are surrounded by an upper, a lower and three lateral gold-plated reflecting surfaces.

RTP-Geräte zum Aufheizen von Wafern für die Herstellung inte­ grierter Schaltungen erreichen eine umso gleichmäßigere Tempe­ raturverteilung über den Wafer mit umso geringerer Lampen-Lei­ stung, je höher die Reflektivität der Prozeßkammeroberfläche ist. Eben diese, insofern erwünschte hohe Reflektivität ver­ hindert jedoch andererseits eine schnelle Abkühlung der Wafer am Prozeßende. Die Folge ist eine zu geringe Produktivität der RTP-Geräte. Dieses Problem kann bisher nur durch Eingehen von Kompromissen hinsichtlich der Prozeßqualität gelöst werden. RTP devices for heating wafers for the manufacture inte Integrated circuits achieve an even temperature rature distribution over the wafer with less lamp lei the higher the reflectivity of the process chamber surface is. It is this very high reflectivity that is desired on the other hand, however, prevents rapid cooling of the wafers at the end of the process. The result is insufficient productivity RTP devices. So far, this problem can only be solved by Process quality compromises can be resolved.  

Einerseits ist es natürlich möglich, eine Reflexionskammer mit verminderter Reflektivität bei gleichzeitiger Erhöhung der Lampenleistung einzusetzen. Andererseits bietet sich auch die wenig effektive Möglichkeit einer aktiven Kühlung der Quarz­ kammer, in der sich die Halbleiterscheibe befindet, beispiels­ weise durch Preßluft. Auch dabei resultieren jedoch zu lange Wartezeiten.On the one hand, it is of course possible to use a reflection chamber reduced reflectivity while increasing the Use lamp power. On the other hand, there is also the little effective possibility of active cooling of the quartz chamber in which the semiconductor wafer is located, for example wise by compressed air. However, this too results too long Waiting times.

Aufgabe der Erfindung ist es, ein Verfahren der eingangs ge­ nannten Art anzugeben, das auf einfache Weise eine schnellere Abkühlung der Halbleiterscheiben am Prozeßende und damit eine höhere Produktivität der bisherigen RTP-Geräte gewährleistet.The object of the invention is to provide a method of ge specified type, which is a quicker Cooling of the semiconductor wafers at the end of the process and thus one ensures higher productivity of the previous RTP devices.

Die erfindungsgemäße Aufgabe wird durch ein Verfahren der ein­ gangs genannten Art gelöst, daß dadurch gekennzeichnet ist, daß die reflektierenden Oberflächen oberhalb und/oder unter­ halb der Halbleiterscheibe als Reflektorplatten ausgebildet werden und daß zur schnellen Abkühlung der Halbleiterscheibe am Ende der Temperung deren Reflektivität durch mechanische Mittel verringert wird.The object of the invention is achieved by a method of solved type mentioned that is characterized in that the reflective surfaces above and / or below half of the semiconductor wafer formed as reflector plates and that for rapid cooling of the semiconductor wafer at the end of the tempering, its reflectivity by mechanical Means is reduced.

Weiterbildungen der Erfindung sind Gegenstand von Unteransprü­ chen.Further developments of the invention are the subject of dependent claims chen.

Im folgenden wird die Erfindung anhand von Ausführungsbeispie­ len und den Figuren der Zeichnung näher erläutert. Es zeigenIn the following the invention is based on exemplary embodiments len and the figures of the drawing explained in more detail. Show it

Fig. 1 schematisch und im Schnitt als erstes Ausführungsbei­ spiel eine Anordnung zur Durchführung des erfindungs­ gemäßen Verfahrens, Fig. 1 shows schematically and in section the first game Ausführungsbei an arrangement for performing of the method according invention,

Fig. 2 in der gleichen Darstellungsweise eine bekannte RTP- Anlage, Fig. 2 in the same representation, a known RTP system,

Fig. 3 in der gleichen Darstellungsweise ein weiteres Aus­ führungsbeispiel einer Anordnung zur Durchführung des erfindungsgemäßen Verfahrens. Fig. 3 in the same representation, another exemplary embodiment from an arrangement for performing the method according to the invention.

Die erfindungsgemäße Verringerung der Reflektivität läßt sich besonders einfach dadurch erreichen, daß eine in Lamellen auf­ geteilte Reflektorplatte verwendet wird, die sich zwischen Bo­ den bzw. Decke der Prozeßkammer und der zugehörigen Reihe von Lichtquellen befindet, daß die um ihre Längsachsen drehbaren und vorzugsweise aneinandergrenzenden Lamellen der Halbleiter­ scheibe während der Temperung eine hochreflektierende, insbe­ sondere vergoldete Oberfläche zuwenden, während ihre umseiti­ gen, geschwärzten Oberflächen der Halbleiterscheibe erst am Ende der Temperung durch Drehung der Lamellen um mehr als etwa 45° mindestens teilweise zugewendet werden. Die Drehung der Lamellen um beispielsweise 180° kann über eine Zahnstange er­ folgen. Besonders vorteilhaft ist es, Lamellen 5 mit zu beiden Seiten pyramidal geformten Oberflächen, wie in Fig. 1 neben der Prozeßkammer 4 und den Lampen 3 angedeutet, zu verwenden. Auf diese Weise wird nicht nur für eine rasche Abkühlung am Ende der Temperung gesorgt, sondern während der Temperung gewähr­ leistet die einem Rückstrahler ähnliche Form der Lamellen 5 zusätzlich eine besonders gleichmäßige Temperaturverteilung über der Halbleiterscheibe.The reduction in reflectivity according to the invention can be achieved particularly simply by using a reflector plate divided into lamellae, which is located between the floor or ceiling of the process chamber and the associated row of light sources, in that the lamellae can be rotated about their longitudinal axes and preferably adjoining one another the semiconductor wafer during tempering turn a highly reflective, in particular special gold-plated surface, while their blackened surfaces on the opposite side, blackened surfaces of the semiconductor wafer are at least partially turned at the end of tempering by rotating the fins by more than about 45 °. The rotation of the slats, for example, 180 °, he can follow on a rack. It is particularly advantageous to use lamellae 5 with pyramidal surfaces on both sides, as indicated in FIG. 1 next to the process chamber 4 and the lamps 3 . In this way, not only is rapid cooling at the end of the tempering ensured, but during tempering the shape of the lamellae 5 , which is similar to a reflector, additionally ensures a particularly uniform temperature distribution over the semiconductor wafer.

Wie in Fig. 3 dargestellt, ist es auch möglich, flächig geform­ te Lamellen 6 zu verwenden und zur Abkühlung vorzugsweise um 90%, wie in Fig. 3 dargestellt, oder um 180° zu drehen. Gemäß Fig. 3 sind die Lamellen maximal geöffnet, so daß die von der Halbleiterscheibe ausgehende Wärmestrahlung zwischen den La­ mellen hindurch auf einen gut absorbierenden Hintergrund fällt.As shown in FIG. 3, it is also possible to use flat-shaped lamellae 6 and preferably to rotate by 90%, as shown in FIG. 3, or by 180 ° for cooling. Referring to FIG. 3, the blades are opened to the maximum, so that the radiation emanating from the semiconductor wafer heat radiation between the La mellen fall through a well-absorbing background.

Während der Temperung dient der Wärmeaustausch zwischen den absorbierenden Lamellenrückseiten und dem absorbierenden Hintergrund einer vorteilhaften Kühlung der Lamellen. Die Lamellen selbst sollten entweder eine ausreichende Wärmeka­ pazität, d. h. insbesondere eine ausreichende Dicke aufweisen, oder zusätzlich gekühlt werden.During the tempering, the heat exchange between the absorbent lamella backs and the absorbent Background of an advantageous cooling of the fins. The Slats themselves should either have sufficient heat capacity, d. H. in particular have a sufficient thickness, or additionally cooled.

Claims (4)

1. Verfahren zum Kurzzeittempern einer Halbleiterscheibe mittels einer Bestrahlungsanordnung zur Erwärmung der vorzugsweise von einer Quarzkammer umgebenen Halbleiterscheibe, die aus mehreren in Reihen angeordneten Lichtquellen besteht, durch deren Licht die Halbleiterscheibe mindestens einseitig bestrahlt wird, sowie aus einer Prozeßkammer mit reflektierenden Oberflächen, dadurch gekennzeichnet, daß die reflektierenden Oberflächen oberhalb und/oder unterhalb der Halbleiterscheibe (1) als Reflektorplatten ausgebildet werden und daß zur schnellen Abkühlung der Halbleiterscheibe (1) am Ende der Temperung deren Reflektivität durch mechanische Mittel verringert wird.1. A method for short-term tempering of a semiconductor wafer by means of an irradiation arrangement for heating the semiconductor wafer, which is preferably surrounded by a quartz chamber, which consists of a plurality of light sources arranged in rows, by means of which light the semiconductor wafer is irradiated on at least one side, and from a process chamber with reflecting surfaces, characterized in that that the reflecting surfaces above and / or below the semiconductor wafer ( 1 ) are designed as reflector plates and that for rapid cooling of the semiconductor wafer ( 1 ) at the end of the tempering, its reflectivity is reduced by mechanical means. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine in Lamellen aufgeteilte Reflektorplatte verwendet wird, die sich zwischen Boden bzw. Decke der Prozeßkammer (4) und der zugehörigen Reihe von Lichtquellen (3) befindet, daß die um ihre Längsachsen drehbaren und vorzugsweise aneinander­ grenzenden Lamellen der Halbleiterscheibe während der Temperung eine hochreflektierende, insbesondere vergoldete Oberfläche zu­ wenden, während ihre umseitigen, geschwärzten Oberflächen der Halbleiterscheibe (1) erst am Ende der Temperung durch Drehung der Lamellen um mehr als etwa 45° mindestens teilweise zugewen­ det werden.2. The method according to claim 1, characterized in that a divided into lamellar reflector plate is used, which is located between the floor or ceiling of the process chamber ( 4 ) and the associated row of light sources ( 3 ) that the rotatable about its longitudinal axes and preferably adjoining lamellae of the semiconductor wafer during the annealing to turn a highly reflective, in particular gold-plated surface, while their blackened surfaces on the reverse side of the semiconductor wafer ( 1 ) are at least partially turned towards the end of the annealing by rotating the lamellae by more than about 45 °. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß Lamellen (5) mit zu beiden Seiten pyramidal geformten Oberflächen verwendet werden. 3. The method according to claim 2, characterized in that lamellae ( 5 ) are used with pyramidal shaped surfaces on both sides. 4. Verfahren nach Anspruch 2 , dadurch gekennzeichnet, daß flächig geformte Lamellen (6) verwendet und zur Abkühlung vorzugsweise um 90° oder um 180° gedreht werden.4. The method according to claim 2, characterized in that flat-shaped lamellae ( 6 ) are used and are preferably rotated by 90 ° or 180 ° for cooling.
DE19914142466 1991-12-20 1991-12-20 Process for rapid cooling during short-term tempering of a semiconductor wafer Expired - Fee Related DE4142466C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19914142466 DE4142466C2 (en) 1991-12-20 1991-12-20 Process for rapid cooling during short-term tempering of a semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19914142466 DE4142466C2 (en) 1991-12-20 1991-12-20 Process for rapid cooling during short-term tempering of a semiconductor wafer

Publications (2)

Publication Number Publication Date
DE4142466A1 true DE4142466A1 (en) 1993-06-24
DE4142466C2 DE4142466C2 (en) 1995-11-30

Family

ID=6447808

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914142466 Expired - Fee Related DE4142466C2 (en) 1991-12-20 1991-12-20 Process for rapid cooling during short-term tempering of a semiconductor wafer

Country Status (1)

Country Link
DE (1) DE4142466C2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998028660A1 (en) * 1996-12-20 1998-07-02 Koninklijke Philips Electronics N.V. Furnace for rapid thermal processing
EP0844654A3 (en) * 1996-11-22 1999-01-27 Shin-Etsu Handotai Company Limited Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method
WO2004036630A2 (en) * 2002-10-16 2004-04-29 Mattson Technology, Inc. Rapid thermal processing system for integrated circuits
US7045746B2 (en) 2003-11-12 2006-05-16 Mattson Technology, Inc. Shadow-free shutter arrangement and method
US7622374B2 (en) 2005-12-29 2009-11-24 Infineon Technologies Ag Method of fabricating an integrated circuit

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DE-Buch: STELZER, F.: Wärmeübertragung und Strömung, Thiemig-Taschenbücher, Bd. 10, München 1971, S. 278-283 *
NL-Z: Nuclear Instruments and Methods in Physics Research, Bd. 86, 1985, S. 298-306 *
US-Z: IEEE Transactions on Semiconductor Manufacturing, Bd. 4, Feb. 1991, S. 9-13 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0844654A3 (en) * 1996-11-22 1999-01-27 Shin-Etsu Handotai Company Limited Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method
US6204188B1 (en) 1996-11-22 2001-03-20 Shin-Etsu Handotai Co., Ltd. Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method
WO1998028660A1 (en) * 1996-12-20 1998-07-02 Koninklijke Philips Electronics N.V. Furnace for rapid thermal processing
US6047107A (en) * 1996-12-20 2000-04-04 U.S. Philips Corporation Furnace for rapid thermal processing with optical switching film disposed between heater and reflector
WO2004036630A2 (en) * 2002-10-16 2004-04-29 Mattson Technology, Inc. Rapid thermal processing system for integrated circuits
WO2004036630A3 (en) * 2002-10-16 2004-10-14 Mattson Tech Inc Rapid thermal processing system for integrated circuits
US7045746B2 (en) 2003-11-12 2006-05-16 Mattson Technology, Inc. Shadow-free shutter arrangement and method
US7622374B2 (en) 2005-12-29 2009-11-24 Infineon Technologies Ag Method of fabricating an integrated circuit

Also Published As

Publication number Publication date
DE4142466C2 (en) 1995-11-30

Similar Documents

Publication Publication Date Title
DE4109956C2 (en)
DE69818267T2 (en) REFLECTIVE SURFACE FOR WALLS OF CVD REACTORS
DE102019002761B4 (en) SEMICONDUCTOR WAFER THINNING METHODS AND RELATED METHODS
EP0345443A2 (en) Process for the rapid thermal annealing of a semiconductor wafer using irradiation
DE2258444A1 (en) PROCESS AND MANUFACTURING OF ELECTRICAL INSULATING ZONES IN OPTICAL COMPONENTS
EP2609617B1 (en) Device and method for heat-treating a plurality of multi-layer bodies
JPS59178722A (en) Heat treatment furnace of semiconductor
WO2013167399A1 (en) Optoelectronic component and method for producing an optoelectronic component
DE3330032A1 (en) TREATMENT METHOD FOR CARRYING OUT A PLASTIC FLOW OF A GLASS LAYER ON A SEMICONDUCTOR BOARD
DE4142466C2 (en) Process for rapid cooling during short-term tempering of a semiconductor wafer
DE102007058002B4 (en) Device for the thermal treatment of disc-shaped semiconductor substrates
DE2203123C3 (en) Method for gettering semiconductors
DE10024709A1 (en) Lamp for thermal treatment of substrates has at least two filaments, each with at least one winding section extending along longitudinal lamp axis and arranged adjacent to other filament
DE4223133C2 (en)
DE102013113600B4 (en) Test device and high-focussing heating device for generating high heat flux densities
DE4437361A1 (en) Rapid thermal process and assembly semiconductor wafer tempered
DE10197002B3 (en) Method and system for heat treatment
DE10051125A1 (en) Device for the thermal treatment of substrates
EP1060504B1 (en) Device for the thermal treatment of substrates
WO1980000510A1 (en) Method for producing semi-conductor devices
DE4109156A1 (en) METHOD FOR SELECTIVELY CURING A FILM ON A SUBSTRATE
DD297037A5 (en) DEVICE FOR RADIATION HEATING OF DISCS OF SUBSTRATE
DE2621418C2 (en) Method and apparatus for doping semiconductor wafers
EP3472859A1 (en) Substrate support element for a support rack
DE102018203945B4 (en) Process for the manufacture of semiconductor wafers

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee