DE4132139C2 - Mikrocomputer mit Überwachungszeitgeber - Google Patents
Mikrocomputer mit ÜberwachungszeitgeberInfo
- Publication number
- DE4132139C2 DE4132139C2 DE4132139A DE4132139A DE4132139C2 DE 4132139 C2 DE4132139 C2 DE 4132139C2 DE 4132139 A DE4132139 A DE 4132139A DE 4132139 A DE4132139 A DE 4132139A DE 4132139 C2 DE4132139 C2 DE 4132139C2
- Authority
- DE
- Germany
- Prior art keywords
- input
- output
- microcomputer
- unit
- connections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
Die Erfindung bezieht sich auf einen Mikrocomputer mit
einer Zentraleinheit, einer Eingabe/Ausgabeeinheit, deren
Anschlüsse als Einheit- oder als Ausgabeanschlüsse schaltbar
sind und über die die Zentraleinheit ein externes System
steuern kann, und einem Überwachungszeitgeber ("watch-dog"-Zeitgeber)
zum Überwachen der Funktion der Zentraleinheit,
wobei der Überwachungszeitgeber beim Ausbleiben
eines Rücksetzsignals von der Zentraleinheit über einen
bestimmten Zeitraum an diese ein Überlaufsignal
abgibt.
Nachstehend wird ein Einchip-Mikrocomputer der eingangs
genannten Art beschrieben. Fig. 6 ist ein Blockschaltbild,
das schematisch die Anordnung des Einchip-Mikrocomputers
mit einem herkömmlichen Überwachungszeitgeber ("watch-dog"-Zeitgeber)
zeigt. Fig. 6 zeigt einen Einchip-Mikrocomputer
1, eine Zentraleinheit (CPU) 2 und einen
Überwachungszeitgeber 3, der einen voreingestellten Überlaufzähler
enthält, welcher an die Zentraleinheit 2 ein
Überlaufsignal abgibt, wenn er nicht zu einem vorbestimmten
Zeitpunkt durch die Zentraleinheit 2 rückgesetzt wird.
Ferner zeigt die Figur eine Eingabe/Ausgabeeinheit 4 des
Mikrocomputers 1, die über eine (nicht gezeigte) interne
Sammelleitung mit der Zentraleinheit 2 verbunden ist, ein
in vorbestimmten Zeitabständen aus der Zentraleinheit 2 an
den Überwachungszeitgeber 3 abgegebenes Rücksetzsignal 5,
ein vom Überwachungszeitgeber 3 an die Zentraleinheit 2
abgegebenes Überlaufsignal 6 und ein Steuersignal 7, durch
das die Zentraleinheit die Eingabe/Ausgabeeinheit 4
steuert. Mit 8 ist ein externes System wie ein Maschinensteuersystem
bezeichnet, das zur Steuerung durch die Zentraleinheit
2 des Mikrocomputers 1 mit der Eingabe/Ausgabeeinheit
4 verbunden ist.
Als zweites wird nachstehend die Funktion beschrieben. Der
Überwachungszeitgeber 3 dient zum Überwachen der
Zentraleinheit 2 hinsichtlich eines "Durchgehens" bzw.
Ablauffehlers und ist derart gestaltet, daß er an die Zentraleinheit
2 das Überlaufsignal 6 abgibt, falls an dieser
infolge von Ablauffehlern, die sich aus Störungen wie
Störsignalen ergeben, Schwierigkeiten hinsichtlich der
Abgabe des periodischen Rücksetzsignals auftreten, so daß
die Zentraleinheit 2 trotz des Ablaufs einer vorbestimmten
Zeitdauer keine Anfangseinstellung des Überwachungszeitgebers
3 vornimmt. Aus diesem nimmt die Zentraleinheit 2
das Überlaufsignal 6 als nicht maskierbares bzw. nicht
sperrbares Unterbrechungssignal auf, wodurch das Programm
von dem fehlerhaften Ablauf zurückkehrt. In diesem Fall
muß zum Vermeiden einer Beeinträchtigung des externen Systems
8 der Mikrocomputer 1 selbst von diesem getrennt werden.
Daher gibt die Zentraleinheit 2 an die
Eingabe/Ausgabeeinheit 4 beim Unterbrechungsprozeß das
Steuersignal 7 in der Weise ab, daß sie vom externen System
8 getrennt wird.
Aus "Der Elektroniker, Nr. 7, 1988, Seiten 49 bis 53" ist
ein Einchip-Mikrocomputer der eingangs genannten Art bekannt,
der sowohl mit einer Eingabe/Ausgabeeinheit als
auch einem Überwachungszeitgeber ("watch-dog"-Zeitgeber)
ausgestattet ist.
Weiterhin ist in der US 4 488 303 ein Mikrocomputersystem
offenbart, das im Falle eines Hardwarefehlers oder eines
Ablauffehlers in einen bestimmten Zustand übergeht. Dabei
wird das Auftreten eines Fehlerzustands anhand von Triggerimpulsen
überwacht. Wenn ein Fehler erkannt wurde, wird
der Systemdatenfluß blockiert. In diesem Mikrocomputersystem
ist eine Trenn- bzw. Abkopplungsvorrichtung vorgesehen,
die im Falle einer Zurücksetzung der Zentraleinheit
eine Ausgabe der Ausgangssignale verhindert.
Eine Zurücksetzung kann aber zu undefinierten Ausgangssignalen
an der Zentraleinheit und damit an der
Eingabe/Ausgabeeinheit führen, so daß bei einer Zurücksetzung
das externe System von der Zentraleinheit, respektive
von der Eingabe/Ausgabeeinheit, abgekoppelt bzw. getrennt
werden muß. Dazu gibt die Zentraleinheit beim Zurücksetzungsprozeß
ein Signal an die Eingabe/Ausgabeeinheit ab,
um auf diese Weise eine Ausgabe von undefinierten Ausgangssignalen
an das externe System zu verhindern bzw. um
eine ausgabeseitige Trennung von dem externen System zu
bewirken.
Dieses Vorgehen bedingt aber einen erhöhten Programmieraufwand
für die Zurücksetzungsroutinen und ist zudem aufgrund
der nicht vernachlässigbaren Abarbeitungszeit beim
Durchlaufen der Zurücksetzungsroutinen nur bedingt
echtzeitfähig.
Der Erfindung liegt daher die Aufgabe zugrunde, einen Mikrocomputer
der eingangs genannten Art derart weiterzubilden,
daß bei Auftreten eines Ablauffehlers eine Ausgabe
von undefinierten Ausgangssignalen an das externe System
auf einfache Weise in Echtzeit verhindert werden kann.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die
Eingabe/Ausgabeeinheit eine Steuereinrichtung umfaßt, die
das vom Überwachungszeitgeber abgegebene Überlaufsignal
ebenfalls empfangen kann und beim Empfang des Überlaufsignals
die als Ein- oder als Ausgabeanschlüsse geschalteten
Anschlüsse der Eingabe/Ausgabeeinheit als Eingabeanschlüsse
schaltet.
Auf diese Weise wird erreicht, daß die Zentraleinrichtung
nicht mehr während ihres Zurücksetzungsprozesses die Abkopplung
des externen Systems bewirken muß, da dies durch
die Steuereinrichtung durchgeführt wird, so daß eine
Verzögerung bei der Abkopplung verhindert werden kann.
Zudem ist aufgrund der einfachen Umschaltung sämtlicher
Anschlüsse der Eingabe/Ausgabeeinheit auf Nur-Eingabe eine
zusätzliche Trennvorrichtung nicht erforderlich.
In den Unteransprüchen sind vorteilhafte Ausgestaltungen
der Erfindung gekennzeichnet.
Die Erfindung wird nachstehend anhand von Ausführungsbei
spielen unter Bezugnahme auf die Zeichnung näher erläutert.
Es zeigt
Fig. 1 ein Blockschaltbild, das schema
tisch die Gestaltung des Mikrocomputers gemäß einem
ersten Ausführungsbeispiel zeigt.
Fig. 2 zeigt schematisch die Gestaltung eines
wesentlichen Teils des Mikrocomputers gemäß einem ersten Ausführungsbeispiel.
Fig. 3 zeigt schematisch die Gestaltung eines
wesentlichen Teils des Mikrocomputers gemäß einem zweiten Ausführungsbeispiel.
Fig. 4 zeigt schematisch die Gestaltung eines
wesentlichen Teils des Mikrocomputers gemäß einem dritten Ausführungsbeispiel.
Fig. 5 ist eine Darstellung zur Beschreibung
einer Maskierzusatzeinrichtung bei dem dritten Ausführungs
beispiel.
Fig. 6 ist ein Blockschaltbild, das schema
tisch die Anordnung einer herkömmlichen Vorrichtung zeigt.
Nachstehend werden die Ausführungsbeispiele in Anwendung bei
einem Einchip-Mikrocomputer beschrieben.
Die Fig. 1 zeigt einen Einchip-Mikrocomputer 1, eine Zen
traleinheit 2 und einen "watch-dog"-Zeitgeber bzw.
Überwachungszeitgeber 3, der derart gestaltet ist, daß er an
die Zentraleinheit 2 ein Überlaufsignal abgibt, wenn trotz
des Ablaufens einer vorbestimmten Zeitspanne von der Zen
traleinheit 2 keine Anfangseinstellung bzw. Rückstellung
eines Zählers ausgeführt wird. Ferner zeigt die Figur eine
Eingabe/Ausgabeeinheit 4 des Mikrocomputers 1, die über
einen (nicht gezeigten) internen Bus mit der Zentraleinheit
2 verbunden ist, ein Rücksetzsignal 5, das von der Zentral
einheit 2 in vorbestimmten Zeitabständen an den Überwa
chungszeitgeber 3 abgegeben wird, ein Überlaufsignal 6, das
von dem Überwachungszeitgeber 3 an die Zentraleinheit 2 und
die Eingabe/Ausgabeeinheit 4 abgegeben wird, und ein exter
nes System 8, das derart an die Eingabe/Ausgabeeinheit 4
angeschlossen ist, daß es durch die Zentraleinheit 2 des
Mikrocomputers 1 gesteuert wird. Hierbei ist in der Eingabe/
Ausgabeeinheit 4 des Mikrocomputers 1 eine Steuereinrichtung
9 zum Steuern des Zustands der Eingabe/Ausgabeeinheit 4
gemäß dem Überlaufsignal 6 aus dem Überwachungszeitgeber 3
in der Weise enthalten, daß nur die Eingabe wirksam wird.
Die Fig. 2 zeigt ausführlich die Gestaltung des
wesentlichen Teils des Mikrocomputers
bei diesem Ausführungsbeispiel. Die Eingabe/Ausgabeeinheit 4
hat zwar eine Vielzahl von Eingabe/Ausgabeanschlüssen,
jedoch wird zur Vereinfachung nur ein Eingabe/Ausgabean
schluß 10 beschrieben, da die Anschlüsse gleiche Gestaltung
haben. In der Fig. 2 ist mit 3 der Überwachungszeitgeber
bezeichnet, während mit 6 das Überlaufsignal aus dem Überwa
chungszeitgeber 3 bezeichnet ist, welches im aktiven Zustand
den hohen Pegel H und im Normalzustand den niedrigen Pegel "L"
annimmt. Ferner zeigt die Fig. 2 den Eingabe/Ausgabean
schluß 10, einen Puffer 11 mit drei Schaltzuständen für das
Steuern der Ausgabe an dem Eingabe/Ausgabeanschluß 10. Mit 12 ist
eine erste interne Schaltung (A) bezeichnet, die das Ein- und Ausschal
ten des Puffers 11 steuert, wenn an dem Überwachungszeitge
ber 3 kein Überlauf aufgetreten ist, nämlich wenn in der
Zentraleinheit 2 nach Fig. 1 kein Programmablauffehler
entstanden ist. Mit 13 ist ein NOR-Glied bezeichnet, das das
Überlaufsignal 6 aus dem Überwachungszeitgeber 3 und das
Ausgangssignal der ersten internen Schaltung (A) 12 aufnimmt und
dessen Ausgangssignal als Steuersignal 14 für den Puffer 11
dient, welches mit dem hohen Pegel "H" den Puffer 11 einschal
tet. Ferner ist mit 15 eine zweite interne Schaltung (B)
für die Ausgabe eines Signals über den Puffer 11 an dem
Eingabe/Ausgabeanschluß 10 bezeichnet. Des weiteren zeigt die Figur
eine Eingangsschaltung 16 für
die Aufnahme eines Signals von dem Eingabe/Ausgabeanschluß
10 her und einen internen Bus 17 des Mikrocomputers 1. Die
Steuereinrichtung 9 ist durch den Dreistufenpuffer 11 und
das NOR-Glied 13 gebildet.
Als nächstes wird nachstehend die Funktion des vorstehend
beschriebenen Ausführungsbeispiels erläutert. Gemäß Fig. 1
wird wie bei der herkömmlichen Vorrichtung der Überwachungs
zeitgeber 3 zum Überwachen der Zentraleinheit 2 auf Pro
grammablauffehler bzw. ein "Durchgehen" verwendet, d. h., zum
Ermitteln eines Zustands, bei dem infolge von Störungen, wie
beispielsweise Störsignalen, die Zentraleinheit 2 nicht das
periodische Rücksetzsignal 5 abgeben kann. Falls trotz des
Ablaufs von mehr als einer vorbestimmten Zeitspanne der
Überwachungszeitgeber 3 nicht rückgesetzt wird, gibt er an
die Zentraleinheit 2 das Überlaufsignal 6 ab. Die Zentral
einheit 2 nimmt das Überlaufsignal als nicht maskierbares
bzw. nicht unterdrückbares Unterbrechungssignal auf, wodurch
der Ablauffehlerzustand aufgehoben wird. Zugleich nimmt zum
Vermeiden einer nachteiligen Einwirkung auf das externe
System 8 die Eingabe/Ausgabeeinheit 4 das Überlaufsignal 6
aus dem Überwachungszeitgeber 3 direkt auf, wodurch die
Steuereinrichtung 9 alle Anschlüsse der Eingabe/Ausgabeein
heit 4 zu Eingabeanschlüssen umschaltet, um den Mikrocompu
ter 1 in Echtzeit von dem externen System zu trennen. Diese
Gestaltung wird ausführlich anhand der Fig. 2 beschrieben.
Da bei dem Überlauf des Überwachungszeitgebers 3 das Über
laufsignal 6 den hohen Pegel "H" annimmt, nimmt das von dem
NOR-Glied 13 abgegebene Steuersignal 14 für den Puffer 11
unabhängig vom Ausgangszustand der ersten internen Schaltung (A)
12 den niedrigen Pegel "L" an, wodurch der Puffer 11
ausgeschaltet wird, so daß an dem Eingabe/Ausgabeanschluß 10
zwangsweise nur die Eingabe wirksam wird.
Die Fig. 3 zeigt ausführlich die Gestaltung eines
wesentlichen Teils des Mikrocomputers
gemäß einem zweiten Ausführungsbeispiel, wobei wie bei dem
vorstehend beschriebenen ersten Ausführungsbeispiel nach
Fig. 2 nur ein Eingabe/Ausgabeanschluß 10 dargestellt ist und
die den Teilen in Fig. 2 entsprechenden Teile mit den glei
chen Bezugszeichen bezeichnet sind und deren Beschreibung
weggelassen ist. Die Fig. 3 zeigt einen ersten Zwischenspei
cher (A) 18a, der bestimmt, ob das Überlaufsignal 6 des Überwa
chungszeitgebers 3 in das NOR-Glied 13 eingegeben wird oder
nicht, und ein UND-Glied 19, das die Eingabe des Überlauf
signals 6 in das NDR-Glied 13 entsprechend dem Inhalt des
ersten Zwischenspeichers (A) 18a steuert, wobei das Überlaufsig
nal 6 des Überwachungszeitgebers 3 über das UND-Glied 19 dem
NDR-Glied 13 zugeführt wird, wenn der Inhalt des ersten
Zwischenspeichers (A) 18a "H" ist, oder das Überlaufsignal 6
maskiert bzw. unterdrückt wird, wenn der Inhalt "L" ist.
Ferner zeigt die Figur einen zweiten Zwischenspeicher (B) 20a
zum Einstellen des Pegels "H" oder "L" für die Ausgabe an dem
Eingabe/Ausgabeabschluß 10 bei dem Überlauf des Überwa
chungszeitgebers 3, und Schaltglieder 21a und 21b, die
jeweils durch ein Steuersignal "H" eingeschaltet und durch ein
Steuersignal "L" ausgeschaltet werden, wobei das Überlaufsig
nal 6 des Überwachungszeitgebers 3 direkt als Steuersignal
dem Schaltglied 21a zugeführt wird, das zwischen den zweiten
Zwischenspeicher (B) 20a und den Puffer 11 geschaltet ist,
während das Überlaufsignal 6 dem Schaltglied 21b, das
zwischen die zweite interne Schaltung (B) 15 und den Puffer 11
geschaltet ist, über einen Inverter 22 als Steuersignal
zugeführt wird. Somit sind die beiden Schaltglieder 21a und
21b derart geschaltet, daß nur eines von ihnen eingeschal
tet ist. Hierbei besteht die Steuereinrichtung 9 aus dem
Puffer 11 und dem NOR-Glied 13, eine erste Ein
stelleinrichtung 23 aus dem ersten Zwischenspeicher (A) 18a
und dem UND-Glied 19 und eine zweite Einstelleinrichtung 24
aus dem zweiten Zwischenspeicher (B) 20a, den Schaltgliedern
21a und 21b und dem Inverter 22. Da bei diesem Ausführungs
beispiel die erste und die zweite Einstelleinrichtung 23 und
24 jeweils mit dem ersten Zwischenspeicher 18a bzw. dem
zweiten Zwischenspeicher 20a versehen sind, welche an den
internen Bus 17 angeschlossen sind, ist jeder Anschluß durch
Software programmierbar.
Es ist ersichtlich, daß bei diesem Ausführungsbeispiel die
gleiche Funktion wie bei dem vorangehend beschriebenen
ersten Ausführungsbeispiel nach Fig. 2 ausgeführt wird, wenn
der Wert in dem ersten Zwischenspeicher (A) 18a "H" ist. Wenn
der Wert im ersten Zwischenspeicher (A) 18a den Pegel "L" annimmt,
wird durch das UND-Glied 19 das Überlaufsignal 6 des Überwa
chungszeitgebers 3 maskiert bzw. unterdrückt und der Puffer
11 wird durch die erste interne Schaltung (A) 12 gesteuert.
Falls der Wert der ersten internen Schaltung (A) 12 "L" ist und
damit der Puffer 11 eingeschaltet ist, wird dann, wenn das
Überlaufsignal 6 "L" ist, nämlich kein Überlauf an dem
Überwachungszeitgeber 3 vorliegt, mittels des Inverters 22
der Wert aus der zweiten internen Schaltung 15 an dem An
schluß 10 ausgegeben, während dann, wenn durch den Überlauf
des Überwachungszeitgebers 3 das Überlaufsignal 6 "H" ist,
an dem Anschluß 10 der in dem zweiten Zwischenspeicher 20a
eingestellte Wert "H" oder "L" ausgegeben wird. Auf diese Weise
werden wie bei dem vorangehend beschriebenen Ausführungsbei
spiel mittels der Steuereinrichtung 9 alle Anschlüsse der
Eingabe/Ausgabeeinheit 4 zu Eingangsanschlüssen umgestellt,
wodurch der Mikrocomputer 1 in Echtzeit von dem externen
System 8 getrennt werden kann; der Überwachungszeitgeber 3
kann das Überlaufsignal 6 mit dem Pegel "H" oder "L" abgeben,
falls zum Verhindern einer Gefahr oder dergleichen bei dem
Ablauffehler der Zentraleinheit 2 für das externe System 8
ein bestimmtes Vorgabesignal aus dem Mikrocomputer 1 erfor
derlich ist; außerdem kann an jedem Anschluß eine mit Soft
ware programmierbare Einstellung dieser Funktionen vorgenom
men werden, was eine außerordentlich hohe Flexibilität
ergibt.
Die Fig. 4 zeigt ausführlich die Gestaltung eines
wesentlichen Teils des Mikrocomputers
gemäß einem dritten Ausführungsbeispiel. Der Unterschied
gegenüber dem vorangehend beschriebenen zweiten Ausführungs
beispiel (nach Fig. 3) besteht darin, daß die Zwischenspei
cher 18a und 20a der ersten und zweiten Einstelleinrichtung
23 und 24 durch eine erste bzw. zweite Maskierzusatzeinrich
tung 18b bzw. 20b ersetzt sind, die jeweils durch Maskieran
weisung auf den normalen Pegel "H" oder "L" eingestellt werden
können. Während bei dem zweiten Ausführungsbeispiel die
Zustandseinstellung durch Software programmiert werden kann,
wird bei diesem dritten Ausführungsbeispiel der Zustand
durch Schaltungsmaßnahmen festgelegt, wobei die grundlegen
den Funktionen die gleichen sind. Gemäß Fig. 5 wird in den
Maskierzusatzeinrichtungen 18b und 20b jeweils einer von
durch eine gestrichelte Linie umrandeten zwei PMOS-Transis
toren 25a und 25b derart (mit Bor) dotiert, daß der PMOS-
Transistor eingeschaltet wird, um die Ausgangseinstellung
auf den Pegel "H" oder "L" auszuführen. Im Vergleich zu dem ersten
und zweiten Zwischenspeicher 18a und 20a kann durch diese Gestaltung
der Schaltungsaufwand verringert werden, was eine Größenver
ringerung und eine Kostenverringerung ermöglicht.
Die vorstehend beschriebenen Ausführungsbeispiele betreffen
zwar einen Einchip-Mikrocomputer mit einem eingebauten
Überwachungszeitgeber, jedoch ist die erfindungsgemäße
Gestaltung auch bei einer Vorrichtung anwendbar, bei der der
Mikrocomputer und der Überwachungszeitgeber unabhängig
voneinander auf verschiedenen Halbleiterplättchen angeordnet
sind. Dabei ergibt sich die gleiche Wirkung wie bei den
vorstehend beschriebenen Ausführungsbeispielen. Gemäß der
vorstehenden Beschreibung ist die Halbleitervorrichtung mit
der darin enthaltenen Programmablauf-Überwachungseinrichtung
bzw. dem Überwachungszeitgeber mit der Steuereinrichtung
versehen, die direkt den Zustand der Eingabe/Ausgabeeinheit
entsprechend dem Ausgangssignal bzw. Überlaufsignal der
Überwachungseinrichtung, d. h. des Überwachungszeitgebers,
derart steuert, daß im Ansprechen auf die Erfassung eines
Programmablauffehlers allein die Eingabe an der Eingabe/
Ausgabeeinheit wirksam wird, wodurch die Halbleitervorrich
tung in Echtzeit von dem externen System getrennt wird, wenn
an der Halbleitervorrichtung ein Programmablauffehler bzw.
ein "Durchgehen" auftritt.
Falls ferner die Halbleitervorrichtung mit der ersten und
der zweiten Einstelleinrichtung ausgestattet wird, wird
nicht nur gemäß der vorstehenden Beschreibung die Halblei
tervorrichtung in Echtzeit von dem externen System getrennt,
sondern auch das Ausgangssignal der Eingabe/Ausgabeeinheit
auf den Pegel "H" oder "L" eingestellt, wodurch auf flexible
Weise dem Fall Rechnung getragen ist, daß bei einem Pro
grammablauffehler für das externe System ein vorgegebenes
Signal zum Verhindern von Gefahren oder dergleichen erfor
derlich ist. Falls ferner die programmierte Einstellung für
einen jeden Anschluß ermöglicht wird, wird die Flexibilität
weiter verbessert. Wenn eine Maskierzusatzeinrichtung vorge
sehen wird, können Zwischenspeicher und dergleichen wegge
lassen werden, was eine Größenverringerung und Kostensenkung
ermöglicht.
Claims (4)
1. Mikrocomputer mit
einer Zentraleinheit (2),
einer Eingabe/Ausgabeeinheit (4), deren Anschlüsse als Ein- oder als Ausgabeanschlüsse schaltbar sind und über die die Zentraleinheit (2) ein externes System (8) steuern kann, und
einem Überwachungszeitgeber (3) zum Überwachen der Funktion der Zentraleinheit (2), wobei der Überwachungszeitgeber (3) beim Ausbleiben eines Rücksetzsignals (5) von der Zentraleinheit (2) über einen bestimmten Zeitraum an diese ein Überlaufsignal (6) abgibt,
dadurch gekennzeichnet, daß die Eingabe/Ausgabeeinheit (4) eine Steuereinrichtung (9) umfaßt, die das von dem Überwachungszeitgeber (3) abgegebene Überlaufsignal (6) ebenfalls empfangen kann und beim Empfang des Überlaufsignals (6) die als Ein- oder als Ausgabeanschlüsse geschalteten Anschlüsse der Eingabe/Ausgabeeinheit (4) als Eingabeanschlüsse schaltet.
einer Zentraleinheit (2),
einer Eingabe/Ausgabeeinheit (4), deren Anschlüsse als Ein- oder als Ausgabeanschlüsse schaltbar sind und über die die Zentraleinheit (2) ein externes System (8) steuern kann, und
einem Überwachungszeitgeber (3) zum Überwachen der Funktion der Zentraleinheit (2), wobei der Überwachungszeitgeber (3) beim Ausbleiben eines Rücksetzsignals (5) von der Zentraleinheit (2) über einen bestimmten Zeitraum an diese ein Überlaufsignal (6) abgibt,
dadurch gekennzeichnet, daß die Eingabe/Ausgabeeinheit (4) eine Steuereinrichtung (9) umfaßt, die das von dem Überwachungszeitgeber (3) abgegebene Überlaufsignal (6) ebenfalls empfangen kann und beim Empfang des Überlaufsignals (6) die als Ein- oder als Ausgabeanschlüsse geschalteten Anschlüsse der Eingabe/Ausgabeeinheit (4) als Eingabeanschlüsse schaltet.
2. Mikrocomputer nach Anspruch 1, gekennzeichnet durch
eine erste Einstelleinrichtung (23) für die Einstellung,
ob die Eingabe des Überlaufsignals (6) des Überwachungszeitgebers
(3) in die Steuereinrichtung (9) wirksam ist
oder nicht, und
eine zweite Einstelleinrichtung (24) für die Einstellung
eines Pegels "H" oder "L" als Ausgabezustand der Eingabe/Ausgabeeinheit
(4) ansprechend auf die Ermittlung
des Programmablauffehlers.
3. Mikrocomputer nach Anspruch 2, dadurch gekennzeichnet,
daß
die Steuereinrichtung (9) und die erste und zweite Einstelleinrichtung
(23, 24) für jeden der Anschlüsse (10)
der Eingabe/Ausgabeeinheit (4) vorgesehen sind und
die erste und die zweite Einstelleinrichtung (23, 24) an
jedem Anschluß durch Software programmierbar sind.
4. Mikrocomputer nach Anspruch 2, dadurch gekennzeichnet,
daß
die Steuereinrichtung (9) und die erste und zweite Einstelleinrichtung
(23, 24) für jeden der Anschlüsse (10)
der Eingabe/Ausgabeeinheit (4) vorgesehen sind und die
erste und die zweite Einstelleinrichtung (23, 24) durch Maskierzusatzeinrichtungen
(18b, 20b) für jeden Anschluß
einstellbar sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2285347A JPH04160438A (ja) | 1990-10-23 | 1990-10-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4132139A1 DE4132139A1 (de) | 1992-04-30 |
DE4132139C2 true DE4132139C2 (de) | 1994-02-17 |
Family
ID=17690382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4132139A Expired - Fee Related DE4132139C2 (de) | 1990-10-23 | 1991-09-26 | Mikrocomputer mit Überwachungszeitgeber |
Country Status (3)
Country | Link |
---|---|
US (1) | US5404356A (de) |
JP (1) | JPH04160438A (de) |
DE (1) | DE4132139C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10032597A1 (de) * | 2000-07-07 | 2002-01-24 | Daimler Chrysler Ag | Buswächtereinheit für einen Netzknoten eines zeitgetriggerten Datenkommunikationsnetzes |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5581794A (en) * | 1992-12-18 | 1996-12-03 | Amdahl Corporation | Apparatus for generating a channel time-out signal after 16.38 milliseconds |
JPH08132992A (ja) * | 1994-11-10 | 1996-05-28 | Mitsubishi Electric Corp | 車載用制御装置 |
US5528756A (en) * | 1995-01-30 | 1996-06-18 | Elsag International N.V. | Method and apparatus for performing supervisory functions in digital systems and obtaining diagnostics thereof |
JP3357514B2 (ja) * | 1995-09-20 | 2002-12-16 | シャープ株式会社 | 暴走検出復帰方式 |
DE19834331A1 (de) * | 1998-07-30 | 2000-02-10 | Bosch Gmbh Robert | Sicherheitsvorrichtung für eine speicherprogrammierbare Steuerung |
US7003775B2 (en) * | 2001-08-17 | 2006-02-21 | Hewlett-Packard Development Company, L.P. | Hardware implementation of an application-level watchdog timer |
US7155628B2 (en) * | 2003-04-10 | 2006-12-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Integrated circuit and method for detecting the state of an oscillating signal |
CN1293474C (zh) * | 2003-04-30 | 2007-01-03 | 松下电器产业株式会社 | 微计算机 |
EP1569336B1 (de) * | 2004-02-24 | 2010-04-07 | ACCENT S.p.A. | Verfahren zur Implementierung eines Abtastratenumsetzers mit rationalem Umsetzungsfaktor (FSRC) und entsprechende Architektur |
US20070050685A1 (en) * | 2005-08-23 | 2007-03-01 | Tsai Chung-Hung | Method of resetting an unresponsive system and system capable of recovering from an unresponsive condition |
KR100731506B1 (ko) | 2005-09-30 | 2007-06-21 | 지멘스 오토모티브 주식회사 | 와치독 회로를 가지는 마이크로 컨트롤러와 그 제어 방법 |
US7209066B1 (en) | 2005-10-18 | 2007-04-24 | Honeywell International Inc. | Circuit and method for extending microcontroller analog input capability |
US7783872B2 (en) * | 2007-03-30 | 2010-08-24 | Dell Products, Lp | System and method to enable an event timer in a multiple event timer operating environment |
KR20140105584A (ko) * | 2009-10-15 | 2014-09-01 | 가부시키가이샤 엘이테크 | 마이크로 컴퓨터 및 그 동작 방법 |
JP5743932B2 (ja) * | 2012-03-16 | 2015-07-01 | 株式会社デンソー | Ecuの異常監視回路 |
US9880894B2 (en) * | 2015-07-08 | 2018-01-30 | Microsoft Technology Licensing, Llc | High availability and energy-efficient watchdog timer |
WO2017214931A1 (en) * | 2016-06-16 | 2017-12-21 | Honeywell International Inc. | Hardware assist mechanisms for alive detection of redundant devices |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4314334A (en) * | 1977-08-30 | 1982-02-02 | Xerox Corporation | Serial data communication system having simplex/duplex interface |
US4307447A (en) * | 1979-06-19 | 1981-12-22 | Gould Inc. | Programmable controller |
US4535404A (en) * | 1982-04-29 | 1985-08-13 | Honeywell Information Systems Inc. | Method and apparatus for addressing a peripheral interface by mapping into memory address space |
US4488303A (en) * | 1982-05-17 | 1984-12-11 | Rca Corporation | Fail-safe circuit for a microcomputer based system |
US4625308A (en) * | 1982-11-30 | 1986-11-25 | American Satellite Company | All digital IDMA dynamic channel allocated satellite communications system and method |
JPS603755A (ja) * | 1983-06-22 | 1985-01-10 | Matsushita Electric Ind Co Ltd | 出力ポ−ト回路 |
US4610013A (en) * | 1983-11-08 | 1986-09-02 | Avco Corporation | Remote multiplexer terminal with redundant central processor units |
EP0205163B1 (de) * | 1985-06-11 | 1992-10-28 | Nec Corporation | Zeitüberwachungsschaltung geeignet für Gebrauch in Mikrorechner |
JPS62145454A (ja) * | 1985-12-20 | 1987-06-29 | Nec Corp | 入出力ポ−ト制御回路 |
JPS62167834A (ja) * | 1986-01-18 | 1987-07-24 | Sumitomo Metal Mining Co Ltd | 耐摩耗・耐食性遠心被覆用Ni基合金 |
JPH0263067A (ja) * | 1988-08-30 | 1990-03-02 | Konica Corp | 画像作成装置の安全装置 |
-
1990
- 1990-10-23 JP JP2285347A patent/JPH04160438A/ja active Pending
-
1991
- 1991-08-22 US US07/748,480 patent/US5404356A/en not_active Expired - Lifetime
- 1991-09-26 DE DE4132139A patent/DE4132139C2/de not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10032597A1 (de) * | 2000-07-07 | 2002-01-24 | Daimler Chrysler Ag | Buswächtereinheit für einen Netzknoten eines zeitgetriggerten Datenkommunikationsnetzes |
DE10032597B4 (de) * | 2000-07-07 | 2006-06-08 | Daimlerchrysler Ag | Buswächtereinheit für einen Netzknoten eines zeitgetriggerten Datenkommunikationsnetzes |
Also Published As
Publication number | Publication date |
---|---|
DE4132139A1 (de) | 1992-04-30 |
JPH04160438A (ja) | 1992-06-03 |
US5404356A (en) | 1995-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4132139C2 (de) | Mikrocomputer mit Überwachungszeitgeber | |
DE3700426C2 (de) | Überwachungszeitgeber | |
EP0512240B1 (de) | System zur Steuerung eines Kraftfahrzeuges | |
DE3919962C3 (de) | Verfahren und Anordnung zur Sicherung der Datenübertragung in einem linearen Rechnernetz | |
DE2731336A1 (de) | Taktsystem | |
DE4417091C2 (de) | Mikrocomputer mit einer Überwachungszeitsteuerschaltung | |
DE2413401A1 (de) | Einrichtung zur synchronisierung dreier rechner | |
DE69601030T2 (de) | Gefiltertes, serielles ereignisgesteuertes befehlstor für "flash" speicher | |
DE19712375A1 (de) | Watchdog-Schaltung | |
DE69114328T2 (de) | Überwachung von Mikroprozessoren. | |
DE3727035C2 (de) | ||
DE2059797B1 (de) | Taktversorgungsanlage | |
DE4421083C2 (de) | Verfahren zur Überwachung einer seriellen Übertragung von digitalen Daten auf einer Ein-Draht-Multiplexverbindung zwischen untereinander kommunizierenden Signalverarbeitungsgeräten | |
DE69522871T2 (de) | Verbesserter Zeitgeber für Datenprozessoren | |
EP0996060A2 (de) | Einzelprozessorsystem | |
DE19649577B4 (de) | Kommunikationssystem | |
EP0547259B1 (de) | Schaltungsanordnung zum Sichern des Betriebes eines rechnergesteuerten Gerätes | |
EP2287742B1 (de) | Programmgesteuerte Einheit | |
DE4303048C2 (de) | Verfahren und Umschalteinrichtung zum Umschalten zwischen einem Betriebssystem und mindestens einem Reservesystem innerhalb redunant aufgebauten Schaltungen | |
EP0896431B1 (de) | Verfahren und Schaltungsanordnung zur Bearbeitung digitaler Signale | |
DE69229378T2 (de) | Multiprozessorsystem für Anfangsverarbeitung für geteilte Schaltkreise | |
DE4430177A1 (de) | Überwachungsvorrichtung für einen Prozessor | |
DE3644248C2 (de) | ||
DE2949827A1 (de) | Fehler-ruecksetz-einrichtung fuer mikrocomputer | |
DE2737133C2 (de) | Schaltungsanordnung zum Verhindern von Doppelfehlern in einer Datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |