DE4119551A1 - Verzoegerungsleitungsvorrichtung und verfahren zur herstellung derselben - Google Patents
Verzoegerungsleitungsvorrichtung und verfahren zur herstellung derselbenInfo
- Publication number
- DE4119551A1 DE4119551A1 DE4119551A DE4119551A DE4119551A1 DE 4119551 A1 DE4119551 A1 DE 4119551A1 DE 4119551 A DE4119551 A DE 4119551A DE 4119551 A DE4119551 A DE 4119551A DE 4119551 A1 DE4119551 A1 DE 4119551A1
- Authority
- DE
- Germany
- Prior art keywords
- raw
- external
- layer arrangement
- ground electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004020 conductor Substances 0.000 claims description 96
- 239000010410 layer Substances 0.000 claims description 95
- 238000000034 method Methods 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 4
- 229910001252 Pd alloy Inorganic materials 0.000 claims description 3
- 229910010293 ceramic material Inorganic materials 0.000 claims description 3
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 claims description 3
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 claims description 2
- 239000011230 binding agent Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- SUBDBMMJDZJVOS-UHFFFAOYSA-N 5-methoxy-2-{[(4-methoxy-3,5-dimethylpyridin-2-yl)methyl]sulfinyl}-1H-benzimidazole Chemical compound N=1C2=CC(OC)=CC=C2NC=1S(=O)CC1=NC=C(C)C(OC)=C1C SUBDBMMJDZJVOS-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/30—Time-delay networks
- H03H7/34—Time-delay networks with lumped and distributed reactance
Landscapes
- Waveguides (AREA)
Description
Die vorliegende Erfindung betrifft eine Verzögerungslei
tungsvorrichtung zum Verzögern der Signalübertragung in
einem Computer oder Meßgerät und ein Verfahren zum Herstel
len der Verzögerungsleitungsvorrichtung, und insbesondere
einer solchen Verzögerungsleitungsvorrichtung, die eine
ausgezeichnete Frequenzcharakteristik in einem Hochfre
quenzband von 100 MHz oder darüber hat und ein Herstellver
fahren hierfür.
Fig. 1 zeigt eine herkömmliche Verzögerungsleitungsvorrich
tung mit einer ausgezeichneten Hochfrequenzcharakteristik.
Die Verzögerungsleitungsvorrichtung besteht aus einer Iso
lierplatte 31, einer Leiterbahn 32, die auf einer Oberflä
che der Platte 31 ausgebildet ist, einer Masse-Elektroden
schicht (nicht dargestellt), die auf der gesamten unteren
Fläche der Platte 31 ausgebildet ist, einem Paar Masselei
tungen 34, die an die Masse-Elektrodenschicht angeschlossen
sind, und Eingangs- und Ausgangsleitungen 35, 36, die je
weils mit den Enden der Leiterbahn 32 verbunden sind. Die
Leiterbahn 32 wird als eine Signalleitung verwendet.
Bei dem vorstehenden Aufbau erfordert eine Verlängerung der
Verzögerungszeit eine Verlängerung der Leiterbahn. Die aus
gedehnte Leiterbahn erfordert eine ziemlich große Platte,
wodurch die Realisierung einer kompakten Verzögerungslei
tungsvorrichtung verhindert wird.
Durch die JP-PA-1-1 43 403 ist eine Verzögerungsleitungsvor
richtung bekannt, die kompakt ist. Wie in der Fig. 2 darge
stellt, sind eine Anzahl von Mikrowellen-IC-Karten und eine
Anzahl isolierender Platten 41, 42 und 43 ohne Leiter ab
wechselnd angeordnet. Jede Mikrowellen-IC-Karte besteht aus
einer isolierenden Platte 44, 45 oder 46, einer Leiterbahn
47, 48 oder 49, die jeweils auf der Hauptfläche der Platte
44, 45 oder 46 ausgebildet ist, und einer Masseelektrode
(nicht dargestellt), die jeweils auf der gesamten Fläche
der anderen Hauptfläche der Platte 44, 45 oder 46 ausgebil
det ist. Die Leiterbahnen 47, 48 und 49 sind über Verbin
dungslöcher 51a, 51b und 51c und andere Verbindungslöcher
51d, 51e und 51f in Reihe geschaltet. Die Gesamtlänge der
miteinander verbundenen Leiterbahnen, die als eine Signal
leitung dienen, definiert eine Verzögerungszeit.
Eine derartige Verzögerungsleitungsvorrichtung kann infolge
der Reihenschaltung der Leiterbahnen kompakt sein. Die Mas
seelektroden sind jedoch über Durchgangslöcher, bestehend
aus einer Vielzahl an Löchern 52 bis 56 in jeder isolieren
den Platte, miteinander verbunden. Da die Löcher in einem
solchen Bereich hergestellt sein sollten, der keinen Ein
fluß auf die elektrischen Charakteristiken der Leiterbahnen
hat, sollte jede isolierende Platte einen Extrabereich für
diese Löcher aufweisen. Demgemäß ist die Kompaktheit einer
derartigen Verzögerungsleitungsvorrichtung begrenzt. Wei
terhin haben bahnförmige Leiter, die als Eingangs- und Aus
gangsklemmen verwendet werden, Extrainduktanzen, welche die
Hochfrequenzcharakteristiken der Verzögerungsleitungsvor
richtung verschlechtern. Die vorstehend beschriebene Verzö
gerungsleitungsvorrichtung wird wie folgt hergestellt. Die
eingebrannten Mikrowellen-IC-Karten und die nicht einge
brannten isolierenden Platten 41 bis 43 ohne Leiterbahnen
werden abwechselnd zusammengestellt und mit einem Binder
verbunden. Der Binder läßt möglicherweise die Kapazität
zwischen den Leiterbahnen und den Masseelektroden schwan
ken, wodurch die Hochfrequenzcharakteristik der Verzöge
rungsleitungsvorrichtung ebenfalls gestört wird. Darüber
hinaus ist es schwierig, die Mikrowellen-IC-Karten und die
isolierenden Platten geeignet auszurichten, so daß die Kar
ten und Platten leicht miteinander verbunden werden können.
Das Herstellen der isolierenden Platten und der Mikrowel
len-IC-Karten mit vielen Durchgangslöchern ist ebenfalls
mit Problemen behaftet.
Demgemäß ist es die Aufgabe der vorliegenden Erfindung,
eine Verzögerungsleitungsvorrichtung zu schaffen, die kom
pakt ist und ausgezeichnete Hochfrequenzcharakteristiken
hat, sowie ein Verfahren zur Herstellung einer derartigen
Verzögerungsleitungsvorrichtung zu schaffen, bei dem die
Masseelektroden elektrisch leicht angeschlossen und die
Schichten, welche die Verzögerungsleitung bilden, leicht
hergestellt werden können.
Diese Aufgabe wird gemäß der vorliegenden Erfindung gelöst
durch eine Verzögerungsleitungsvorrichtung zum Verzögern
der Signalübertragung, bestehend aus einer Übereinander
schichtung von einer obersten Masseelektrode, einer unter
sten Masseelektrode, einer Anzahl Leiterbahnen und einer
Anzahl dazwischenliegender Masseelektroden, die abwechselnd
aufgebracht und zwischen der obersten und untersten Mas
seelektrode angeordnet sind, wobei dielektrische Schichten
jeweils zwischen jedem benachbarten Paar Leiterbahn und da
zwischenliegender Masseelektrode angeordnet sind und auf
den Außenflächen der obersten und untersten Masseelektroden
jeweils Schutzschichten vorgesehen sind. Die Leiterbahnen
sind über Verbindungslöcher miteinander elektrisch leitend
verbunden, um eine Leiterbahnreihenschaltung zu bilden und
beide Enden der Leiterbahnreihenschaltung erstrecken sich
bis zu einer Seitenfläche der Schichtanordnung. Mit einem
Ende der Leiterbahnreihenschaltung an der Seitenfläche der
Schichtanordnung ist eine externe Eingangselektrode verbun
den. Eine externe Ausgangselektrode ist mit dem anderen
Ende der Leiterbahnreihenschaltung an der Seitenfläche der
Schichtanordnung verbunden. Mit den obersten Anschlußteilen
der obersten, untersten und mittleren Masseelektroden an
der Seitenfläche der Schichtanordnung ist eine externe Mas
seelektrode elektrisch leitend verbunden.
Die Leiterbahnen, Masseelektroden und externen Elektroden
können aus einem Metall, ausgewählt aus einer Gruppe, be
stehend aus Kupfer, Silber und einer Silber-Palladium-Le
gierung, und den dielektrischen Schichten gebildet sein.
Die Schutzschichten können aus Keramikmaterialien gebildet
sein. Die Leiterbahnen, die Masseelektroden, die elektri
schen Schichten und die externen Elektroden können einge
brannt sein, um ein integrierter Körper zu sein.
Die Masseelektroden können jeweils einen Oberflächenbereich
aufweisen, der ein wenig kleiner als ein Oberflächenbereich
einer Hauptoberflächen der dielektrischen Schicht ist, und
jede dazwischenliegende Masseelektrode kann an einer Ecke
derselben abgeschnitten sein, um einen Bereich der dielek
trischen Schicht direkt unterhalb der dazwischenliegenden
Masseelektrode einzusparen, und dieser Bereich kann ein
Loch aufweisen.
Die dielektrische Schicht direkt unterhalb jeder Leiterbahn
kann ein Loch aufweisen und zwei einander benachbarte Lei
terbahnen mit der jeweils dazwischen angeordneten einen
Masseelektrode können über ein Verbindungsloch elektrisch
leitend miteinander verbunden sein, das Verbindungsloch ist
aus den Löchern der dielektrischen Schichten, die zwischen
den vorstehend genannten beiden Leiterbahnen angeordnet
sind, gebildet.
Die Leiterbahnen können meanderförmig in Übereinstimmung
mit der gewünschten Verzögerungszeit angeordnet sein.
Die Schichtanordnung kann eine andere externe Masseelek
trode aufweisen. In diesem Fall ist eine der externen Mas
seelektroden an einer Seitenfläche der Schichtanordnung zu
sammen mit der externen Eingangselektrode und die andere
der externen Masseelektroden auf der Seitenfläche gegenüber
der vorstehend genannten einen Oberfläche zusammen mit der
externen Ausgangselektrode gebildet.
Die externen Elektroden können auf den Seitenflächen der
Schichtanordnung dergestalt ausgebildet sein, daß eine Lei
tung, die die externen Masseelektroden und eine Leitung,
die die externe Eingangselektrode und die externe Ausgangs
elektrode elektrisch leitend miteinander verbindet, diago
nal sind.
Die Abzweigleitungen können spiralförmig sein.
Bei der vorstehend beschriebenen Konstruktion sind die Mas
seelektroden über die externen Masseelektroden, die an
einer Seitenfläche der Schichtanordnung angeordnet sind,
verbunden. Daher benötigen die dielektrischen Schichten
keinen Raum zur Verbindung der Masseelektroden. Jede
dielektrische Schicht kann in dem Bereich, der die Leiter
bahn umgibt, 3 mm oder kleiner als bei den herkömmlichen
Modellen sein, bei denen jede dielektrische Schicht viele
Löcher zum Verbinden der Masseelektroden aufweist.
Infolge der Konstruktion, bei der die Leiterbahnen über
Verbindungslöcher miteinander verbunden sind, stehen ein
breiter Bereich an Verzögerungszeiten bei kompakter Bau
größe zur Verfügung.
Die Verwendung der externen Elektroden begrenzt die Schwan
kung der Verzögerungscharakteristik im Hochfrequenzband von
100 MHz oder darüber und ermöglicht auch eine Oberflächen
montage.
Da die Leiterbahnen darüberhinaus total durch die Mas
seelektroden abgeschirmt sind, wird die Verzögerungslei
tungsvorrichtung nur schwer durch externe elektromagneti
sche Elemente beeinflußt.
Die Leiterbahnen, die Masseelektroden und die externen
Elektroden, welche aus Kupfer, Silber oder Silber-
Palladium-Legierung gebildet sind, halten den Widerstand
niedrig. Insbesondere Kupfer und Silber sind bei der Ver
ringerung des Verlustes im Hochfrequenzband nützlich.
In Übereinstimmung mit den Merkmalen der vorliegenden Er
findung wird weiterhin ein Verfahren zum Herstellen einer
Verzögerungsleitungsvorrichtung vorgeschlagen. In einem
ersten Arbeitsschritt werden eine Vielzahl von ersten Roh
platten, die jeweils eine nicht eingebrannte Masseelektrode
auf einer oberen Fläche der Platte aufweisen und eine Viel
zahl von zweiten Rohplatten, die jeweils eine nicht einge
brannte Leiterbahn aufweisen, abwechselnd so aufeinanderge
legt, daß zwei der ersten Rohplatten in die oberste und un
terste Position gelangen. In einem zweiten Arbeitsschritt
wird eine dritte Rohplatte, die keine Metallschicht trägt,
auf die erste Rohplatte der obersten Position aufgelegt,
wobei eine Schichtanordnung erzeugt wird. In einem dritten
Schritt werden nicht eingebrannte externe Eingangs- und
Ausgangselektroden und eine externe Masseelektrode auf
einer Seitenfläche der Schichtanordnung gebildet. In einem
vierten Schritt wird die Schichtanordnung mit den externen
Elektroden festgebacken. Die Leiterbahnen werden über ein
Verbindungsloch, welches in der Schichtanordnung vorgesehen
ist, elektrisch in Reihe geschaltet, um eine Leiterbahn-
Reihenschaltung zu bilden, und beide Enden der Leiterbahn-
Reihenschaltung erstrecken sich bis zu der Seitenfläche der
Schichtanordnung, um jeweils an die externen Eingangs- und
Ausgangselektroden angeschlossen zu werden, und die An
schlußteile der Masseelektroden erstrecken sich bis zu der
Seitenfläche der Schichtanordnung, um mit der externen Mas
seelektrode verbunden zu werden.
Der erste Arbeitsschritt kann eine Wiederholung eines Vor
ganges sein, bei dem die Masseelektrode auf die Oberfläche
einer der ersten Rohplatten aufgedruckt wird, eine der
zweiten Rohplatten auf die Masseelektrode geschichtet wird,
die Leiterbahn auf die Oberfläche der vorstehend genannten
einen zweiten Rohplatte aufgedruckt wird, und eine andere
der ersten Rohplatten auf die Leiterbahn geschichtet wird.
Die ersten Rohplatten mit Ausnahme der Rohplatten an der
obersten und untersten Position können jeweils ein Loch
aufweisen, das an einem Teil derselben, der ohne Masseelek
trode ist, eingestanzt ist und die zweiten Rohplatten kön
nen mit Ausnahme der Rohplatte, die auf die erste Rohplatte
an der untersten Position geschichtet ist, jeweils ein ein
gestanztes Loch aufweisen und dann wird die Leiterbahn auf
gedruckt, wobei die Löcher der zwischen zwei der Leiterbah
nen liegenden Rohplatten mit einem elektrisch leitenden Ma
terial der Leiterbahn aufgefüllt werden und somit die vor
stehend genannten beiden Leiterbahnen elektrisch miteinan
der verbunden werden.
Die Schichtanordnung kann, bevor die nicht eingebrannten
externe Eingangs-, Ausgangs- und Masseelektroden auf der
Seitenfläche derselben ausgebildet werden, zusammengebacken
werden. In diesem Fall werden die externen Elektroden,
nachdem sie auf der Seitenfläche der Schichtanordnung auf
gebracht sind, eingebrannt.
In Übereinstimmung mit dem vorstehend beschriebenen Verfah
ren erstrecken sich die Verbindungspositionen der Leiter
bahnen und der Masseelektroden auf einer speziellen Seite
der Schichtanordnung. Daher werden die Rohplatten zueinan
der ausgerichtet und die externen Elektroden werden an den
geeigneten Positionen jeweils einfach unter Verwendung der
Verbindungspositionen als Markierungen ausgebildet. Dadurch
wird die Herstellgenauigkeit bemerkenswert verbessert.
Die Rohplatten sind leicht herzustellen, da nicht viele Lö
cher notwendig sind.
Da die Masseelektroden über die externen Masseelektroden,
welche durch Einbrennen gebildet sind, verbunden werden,
wird die Herstelleffizienz erhöht und die Verdrahtung ver
einfacht.
Die dielektrischen Schichten werden ohne Verwendung eines
Binders verpreßt, so daß es nicht vorkommt, daß Binder die
Kapazität zwischen den Leiterbahnen und den Masseelektroden
beeinflußt.
Ausführungsformen der Erfindung werden anhand der folgenden
Figuren im einzelnen beschrieben. Es zeigt:
Fig. 1 eine herkömmliche Verzögerungsleitungsvorrichtung
in der Vorderansicht;
Fig. 2 eine andere herkömmliche Verzögerungsleitungsvor
richtung in explosionsartiger perspektivischer
Darstellung;
Fig. 3 eine Verzögerungsleitungseinrichtung gemäß einer
Ausführungsform der vorliegenden Erfindung in aus
einandergezogener, perspektivischer Darstellung;
Fig. 4 die Verzögerungsleitungsvorrichtung gemäß der Aus
führungsform in perspektivischer Darstellung;
Fig. 5 eine Rohplatte, die für die Verzögerungsleitungs
vorrichtung gemäß der vorliegenden Erfindung ver
wendet werden kann in der Draufsicht;
Fig. 6 eine Leiterbahn, die für eine erste Abwandlung der
vorliegenden Ausführungsform verwendet werden
kann;
Fig. 7 eine Masseelektrode, wie sie für eine zweite Modi
fikation der vorliegenden Ausführungsform verwen
det wird in der Draufsicht;
Fig. 8 die zweite Modifikation in der perspektivischen
Außenansicht; und
Fig. 9 eine Modifikation der vorstehenden Ausführungsform
in auseinandergezogener Darstellung.
Fig. 3 zeigt eine Verzögerungsleitungsvorrichtung gemäß
einer Ausführungsform der vorliegenden Erfindung. Die Ver
zögerungsleitungsvorrichtung besteht aus einer Schichtan
ordnung 20, die aus acht dielektrischen Schichten 1 bis 8
gebildet ist, welche von unten nach oben übereinander ge
stapelt sind. Die Schichtanordnung 20 hat eine externe Ein
gangselektrode 16, eine externe Ausgangselektrode 17 und
zwei externe Masseelektroden 18 und 19 an den oberen, unte
ren und Seitenflächen der Anordnung. Die Schichtanordnung
20 und die Elektroden 16 bis 19 sind wie in der Fig. 4 dar
gestellt, zu einem Körper zusammengefaßt. Die dielektri
schen Schichten 1 bis 8 werden beispielsweise aus Keramik
materialien gebildet.
Die dielektrische Schicht 2 hat auf ihrer Oberseite eine
Masseelektrode 9. Die dielektrische Schicht 3 hat an einer
Ecke eine Bohrung 3a und auf ihrer Oberfläche eine Leiter
bahn 10. Die dielektrische Schicht 4 hat an einer Ecke eine
Bohrung 4a und auf einer Oberfläche eine Masseelektrode 11.
Die dielektrische Schicht 5 hat an einer Ecke ein Loch 5a
und auf einer Oberfläche eine Leiterbahn 12. Die dielektri
sche Schicht 6 hat an einer Ecke ein Loch 6a und auf einer
Oberfläche eine Masseelektrode 13. Die dielektrische
Schicht 7 hat auf einer Oberfläche eine Leiterbahn 14. Die
dielektrische Schicht 8 hat auf einer Oberfläche eine Mas
seelektrode 15.
Die Masseelektroden 9, 11, 13 und 15, die Leiterbahnen 10,
12 und 14 und die externen Elektroden 16 bis 19 sind aus
Kupfer gebildet.
Die Masseelektroden 9, 11, 13 und 15 haben jeweils zwei An
schlußteile 9a und 9b, 11a und 11b, 13a und 13b und 15a und
15b. Die Anschlußteile reichen bis zu den Seitenflächen der
Schichtanordnung 20, um mit den externen Masseelektroden 18
und 19 Verbunden zu werden.
Die Masseelektroden 11 und 13 sind an ihren Ecken abge
schnitten, um Raum für die Löcher 4a und 6a zu bilden.
Die Leiterbahnen 10, 12 und 14 sind meanderförmig.
Die Leiterbahnen 10 und 14 haben Anschlußteile 10a und 14a,
die sich bis zu den Seitenflächen der Schichtanordnung 20
hin erstrecken. Der Anschlußteil 10a ist mit der externen
Eingangselektrode 16 verbunden und der Anschlußteil 14a ist
mit der externen Ausgangselektrode 17 verbunden.
Da die dielektrischen Schichten 1 bis 8 gepreßt sind, wer
den die Löcher 3a und 4a mit dem Leitermaterial der Leiter
bahnen 10 gefüllt, wobei die Leiterbahnen 10 und 12 elek
trisch miteinander verbunden werden. Auf die gleiche Art
und Weise werden die Löcher 5a und 6a mit dem Leitermate
rial der Leiterbahn 12 gefüllt, wodurch die Leiterbahnen 12
und 14 elektrisch miteinander verbunden werden. Anders aus
gedrückt, die Leiterbahnen 10, 12 und 14 werden durch ein
Verbindungsloch, bestehend aus den Löchern 3a und 4a und
einem anderen Verbindungsloch, bestehend aus den Löchern 5a
und 6a, in Reihe geschaltet.
Bei einem derartigen Aufbau bilden die Masseelektrode 15,
die dielektrische Schicht 7, die Leiterbahn 14, die dielek
trische Schicht 6 und die Masseelektrode 13 eine erste
Bandleitung. Die Masseelektrode 13, die dielektrische
Schicht 15, die Leiterbahn 12, die dielektrische Schicht 4
und die Masseelektrode 11 bilden eine zweite Bandleitung.
Die Masseelektrode 11, die dielektrische Schicht 3, die
Leiterbahn 10, die dieelektrische Schicht 2 und die Mas
seelektrode 9 bilden eine dritte Bandleitung. Da die Lei
terbahnen 10, 12 und 14 miteinander verbunden sind, sind
die drei Bandleitungen in Reihe geschaltet.
Da die miteinander verbundenen Leiterbahnen als eine
Signalleitung dienen, kann eine lange Signalleitung in
einer kompakten Bauform gebildet werden. Da eine Verzöge
rungszeit proportional zur Länge der Signalleitung ist,
kann mit einer kompakten Verzögerungsleitungsvorrichtung
eine lange Verzögerungszeit erhalten werden.
Da die Masseelektroden 9, 11, 13 und 15 über die Anschluß
teile 9a, 9b, 11a, 11b, 13a, 13b, 15a und 15b und die ex
ternen Masseelektroden 18 und 19 miteinander verbunden
sind, besteht keine Notwendigkeit, die dielektrischen
Schichten 1 bis 8 mit Löchern zu versehen. Dies hat eben
falls einen großen Anteil an der Kompaktheit der Verzöge
rungsleitungsvorrichtung.
Die Hochfrequenzcharakteristik ist ausgezeichnet, da die
externen Eingangs- und Ausgangselektroden 16 und 17 keine
Extrainduktanzen aufweisen.
Wie eine derartige Verzögerungsleitungsvorrichtung herge
stellt wird, wird im folgenden beschrieben.
Acht Keramik-Rohplatten werden hergestellt, um in dielek
trische Schichten 1 bis 8 umgewandelt zu werden. (Die Roh
platten, die jeweils in die dielektrischen Schichten 1 bis
8 umgewandelt werden, werden zur Vereinfachung der Erläute
rung als die Rohplatten 1 bis 8 bezeichnet.)
Die Rohplatten 3, 4, 5 und 6 werden an speziellen Positio
nen, beispielsweise mittels einer NC-Stanzmaschine, ge
stanzt, um die Löcher 3a, 4a, 5a und 6a herzustellen.
Die Masseelektroden 9, 11, 13 und 15 sind jeweils auf den
Oberflächen der Rohplatten 2, 4, 6 und 8 ausgebildet. Die
Leiterbahnen 10, 12 und 14 werden jeweils auf den Oberflä
chen der Rohplatten 3, 5 und 7 ausgebildet. Die Masseelek
troden und die Leiterbahnen werden durch Drucken oder dgl.
hergestellt.
Die Rohplatten 1 bis 8 werden von oben nach unten in dieser
Reihenfolge zusammengestellt und miteinander verpreßt, um
die Schichtanordnung 20 zu erhalten. Die Anschlußteile 9a,
9b, 11a, 11b, 13a, 13b, 15a und 15b können als Markierungen
zum Ausrichten der Schichten verwendet werden. Wenn die
Schichten zusammengepreßt werden, gelangen die Leitermate
rialien der Leiterbahnen 10 und 12 jeweils in die Löcher 3a
und 4a und 5a und 6a, bis sie durch die Leiterbahnen 12 und
14 blockiert werden, wodurch die Leiterbahnen 10, 12 und 14
in Reihe geschaltet werden.
Die externe Eingangselektrode 16, die externe Ausgangselek
trode 17 und die zwei externen Masseelektroden 18 und 19
werden an der Schichtanordnung 20 beispielsweise durch
Drucken erzeugt und die Schichtanordnung 20 und die Elek
troden 16 bis 19 werden, wie in der Fig. 4 dargestellt, in
den Körper eingebrannt.
Gemäß dem vorstehend beschriebenen Verfahren sind die Mas
seelektroden 9, 11, 13 und 15 unter Verwendung der An
schlußteile 9a, 9b, 11a, 11b, 13a, 13b und 15a und 15b als
Markierungen leicht zueinander auszurichten.
Da der elektrische Anschluß der Masseelektroden 9, 11, 13
und 15 nicht viele Löcher in der jeweiligen Rohplatte er
fordert, können die Rohplatten leicht hergestellt werden.
Da die Schichten ohne Verwendung eines Binders miteinander
verpreßt werden, wird die Kapazität zwischen den Leiterbah
nen und den Masseelektroden nicht beeinflußt. Demgemäß kann
die Hochfrequenzcharakteristik ausgezeichnet gehalten wer
den.
Fig. 5 zeigt eine große Rohplatte 5A, die für die Massen
produktion der Verzögerungsleitungsvorrichtung verwendet
wird. Die Rohplatte 5A ist mit einer Anzahl von Leiterbah
nen 12 des gleichen Musters versehen. Die Rohplatte 5A wird
entlang der gestrichelten Linien in mehrere Platten ge
schnitten.
Bei der vorstehend beschriebenen Ausführungsform werden
drei Leiterbahnen in Reihe geschaltet. Die Leiterbahnen
können jedoch auch in jeder Anzahl von zwei bis zu mehreren
in Übereinstimmung mit der jeweils gewünschten Verzöge
rungszeit in Reihe geschaltet werden. Wenn zwei Leiterbah
nen miteinander verbunden werden sollen, kann eine der Lei
terbahnen als die eine ausgebildet sein, wie sie in der
Fig. 6 als Bahn 12′ auf der dielektrischen Schicht 5′ dar
gestellt ist. Die Leiterbahnen können eine für die ge
wünschte Verzögerungszeit geeignete Meanderform aufweisen.
Die Leiterbahnen können auch spiralförmig sein.
Obwohl die Leiterbahnen, die Masseelektroden und die exter
nen Elektroden aus Kupfer gebildet sind, können sie auch
aus Silber oder einer Silber-Palladium-Legierung herge
stellt sein.
Die Masseelektroden können so aussehen, wie dies in der
Fig. 7 dargestellt ist, in der die Masseelektrode über
sechs Anschlußteile anstatt von zwei Anschlußteilen ange
schlossen ist. Je mehr Anschlußteile der Masseelektroden
zum Anschluß derselben verwendet werden, umso exzellenter
ist die Hochfrequenzcharakteristik. In einer derartigen
Verzögerungsleitungsvorrichtung befindet sich die Ein
gangs- und Ausgangsklemmen bei A und B, wie in der Fig. 8
dargestellt.
Die Leiterbahnen können, wie in der Fig. 9 dargestellt, an
statt meanderförmig, auch spiralförmig sein. In der Fig. 9
umfaßt die Verzögerungsleitungsvorrichtung dielektrische
Schichten 31 bis 40, Masseelektroden 41 bis 45 und Leiter
bahnen 51 bis 54. Die spiralförmigen Leiterbahnen können
geradzahlig verwendet werden. Die Leiterbahnen werden über
die Löcher 51a, 42a, 52a, 52, 43b, 53b, 53a, 44a und 54a in
Reihe geschaltet.
Obwohl die vorliegende Erfindung vollständig anhand einer
Ausführungsform mit Bezug auf die Figuren beschrieben wor
den ist, bleibt anzumerken, daß zahlreiche Veränderungen
und Modifikationen innerhalb des Schutzumfanges der Erfin
dung denkbar sind.
Claims (14)
1. Verzögerungsleitungsvorrichtung zum Verzögern der
Signalübertragung, bestehend aus:
Einer Schichtanordnung aus einer obersten Masseelektrode,
einer untersten Masseelektrode, einer Vielzahl Leiterbahnen und einer Vielzahl dazwischenliegender Masseelektroden, die abwechselnd übereinandergeschichtet und zwischen der ober sten und untersten Masseelektrode angeordnet sind, wobei jeweils zwischen den benachbarten Paaren aus Leiterbahn und dazwischenliegender Masseelektrode dielektrische Schichten angeordnet sind, und auf den Außenflächen der obersten und untersten Masseelektroden jeweils Schutzschichten vorgese hen sind; die Leiterbahnen über eine Lochverbindung elek trisch miteinander verbunden sind, um eine Reihenschaltung der Leiterbahnen zu bilden, und beide Enden der Leiterbahn- Reihenschaltung sich bis zu einer Seitenfläche der Schicht anordnung erstrecken;
einer externen Eingangselektrode, die mit einem Ende der Leiterbahnen-Reihenschaltung an der Seitenfläche der Schichtanordnung verbunden ist;
einer externen Ausgangselektrode, die mit dem anderen Ende der Leiterbahn-Reihenschaltung an der Seitenfläche der Schichtanordnung verbunden ist; und
einer externen Masseelektrode, die mit den Anschlußteilen der obersten und untersten und den mittleren Masseelektro den an der Seitenfläche der Schichtanordnung verbunden ist.
Einer Schichtanordnung aus einer obersten Masseelektrode,
einer untersten Masseelektrode, einer Vielzahl Leiterbahnen und einer Vielzahl dazwischenliegender Masseelektroden, die abwechselnd übereinandergeschichtet und zwischen der ober sten und untersten Masseelektrode angeordnet sind, wobei jeweils zwischen den benachbarten Paaren aus Leiterbahn und dazwischenliegender Masseelektrode dielektrische Schichten angeordnet sind, und auf den Außenflächen der obersten und untersten Masseelektroden jeweils Schutzschichten vorgese hen sind; die Leiterbahnen über eine Lochverbindung elek trisch miteinander verbunden sind, um eine Reihenschaltung der Leiterbahnen zu bilden, und beide Enden der Leiterbahn- Reihenschaltung sich bis zu einer Seitenfläche der Schicht anordnung erstrecken;
einer externen Eingangselektrode, die mit einem Ende der Leiterbahnen-Reihenschaltung an der Seitenfläche der Schichtanordnung verbunden ist;
einer externen Ausgangselektrode, die mit dem anderen Ende der Leiterbahn-Reihenschaltung an der Seitenfläche der Schichtanordnung verbunden ist; und
einer externen Masseelektrode, die mit den Anschlußteilen der obersten und untersten und den mittleren Masseelektro den an der Seitenfläche der Schichtanordnung verbunden ist.
2. Verzögerungsleitungsanordnung nach Anspruch 1, da
durch gekennzeichnet, daß die Leiterbahnen,
die Masseelektroden und die externen Elektroden aus einem
Metall, ausgewählt aus einer Gruppe, bestehend aus Kupfer,
Silber und einer Silber-Palladium-Legierung, gebildet sind,
und die dielektrischen Schichten und Schutzschichten aus
Keramikmaterialien gebildet sind, wobei die Leiterbahnen,
die Masseelektroden, die dielektrischen Schichten und ex
ternen Elektroden zu einem integrierten Körper zusammenge
backen sind.
3. Verzögerungsleitungsvorrichtung nach Anspruch 2, da
durch gekennzeichnet, daß die Masseelektro
den jeweils einen Oberflächenbereich haben, der ein wenig
kleiner als der Oberflächenbereich der Hauptfläche der
dielektrischen Schicht ist und jede dazwischenliegende Mas
seelektrode an einer Ecke abgeschnitten ist, um einen Be
reich der dielektrischen Schicht direkt unterhalb der da
zwischenliegenden Masseelektrode einzusparen, wobei der Be
reich ein Loch aufweist.
4. Verzögerungsleitungsvorrichtung nach Anspruch 3, da
durch gekennzeichnet, daß die dielektrische
Schicht direkt unterhalb jeder Leiterbahn ein Loch aufweist
und zwei der Leiterbahnen, die einander benachbart sind und
zwischen sich eine Masseelektrode aufweisen, über eine
Lochverbindung miteinander elektrisch leitend verbunden
sind, wobei die Lochverbindung aus den Löchern in den
dielektrischen Schichten gebildet ist, die zwischen den
vorstehend genannten zwei Leiterbahnen liegen.
5. Verzögerungsleitungsvorrichtung nach Anspruch 4, da
durch gekennzeichnet, daß die Leiterbahnen
in Übereinstimmung mit einer gewünschten Verzögerungszeit
meanderförmig sind.
6. Verzögerungsleitungsvorrichtung nach Anspruch 5, da
durch gekennzeichnet, daß die Schichtanord
nung eine andere externe Masseelektrode aufweist, eine der
externen Masseelektroden auf der einen Seitenfläche der
Schichtanordnung zusammen mit der externen Eingangselek
trode und die andere externe Masseelektrode auf der Seiten
fläche gegenüber der vorstehend beschriebenen einen Seiten
fläche zusammen mit der externen Ausgangselektrode angeord
net ist.
7. Verzögerungsleitungsvorrichtung nach Anspruch 6, da
durch gekennzeichnet, daß die externen
Elektroden an den Seitenflächen der Schichtanordnung so an
geordnet sind, daß eine Leitung, die die externen Masse
elektroden und eine Leitung die die externe Eingangselek
trode und die externe Ausgangselektrode verbindet, diagonal
liegen.
8. Verzögerungsleitungsanordnung nach Anspruch 4, da
durch gekennzeichnet, daß die Abzweigungs
leiter spiralförmig sind.
9. Verfahren zur Herstellung einer Verzögerungslei
tungsvorrichtung, bestehend aus:
Einem ersten Arbeitsschritt zum abwechselnden Aufeinander schichten einer Vielzahl von ersten Rohplatten, die jeweils eine nicht eingebrannte Masseelektrode auf einer Oberfläche aufweisen und einer Vielzahl von zweiten Rohplatten, die jeweils eine nicht eingebrannte Leiterbahn tragen, so daß zwei der ersten Rohplatten an der obersten und untersten Position zu liegen kommen;
einem zweiten Arbeitsschritt zum Aufeinanderschichten einer dritten Rohplatte ohne Metallschicht auf der ersten Roh platte an der obersten Position, um eine Schichtanordnung zu erzeugen;
einem dritten Arbeitsschritt zum Erzeugen nicht eingebrann ter externer Eingangs- und Ausgangselektroden und einer ex ternen Masseelektrode an einer Seitenfläche der Schichtan ordnung; und
einem vierten Arbeitsschritt zum Zusammenbacken der Schichtanordnung mit den externen Elektroden;
wobei die Leiterbahnen über die Verbindungslöcher, welche in der Schichtanordnung ausgebildet sind, verbunden werden, um eine Leiterbahn-Reihenschaltung zu bilden, und beide En den der Leiterbahn-Reihenschaltung sich bis zur einen Sei tenfläche der Schichtanordnung erstrecken, um jeweils mit der externen Eingangs- und Ausgangselektrode verbunden zu werden, und Anschlußteile der Masseelektroden sich bis zu der Seitenfläche der Schichtanordnung erstrecken, um mit der externen Masseelektrode elektrisch leitend verbunden zu werden.
Einem ersten Arbeitsschritt zum abwechselnden Aufeinander schichten einer Vielzahl von ersten Rohplatten, die jeweils eine nicht eingebrannte Masseelektrode auf einer Oberfläche aufweisen und einer Vielzahl von zweiten Rohplatten, die jeweils eine nicht eingebrannte Leiterbahn tragen, so daß zwei der ersten Rohplatten an der obersten und untersten Position zu liegen kommen;
einem zweiten Arbeitsschritt zum Aufeinanderschichten einer dritten Rohplatte ohne Metallschicht auf der ersten Roh platte an der obersten Position, um eine Schichtanordnung zu erzeugen;
einem dritten Arbeitsschritt zum Erzeugen nicht eingebrann ter externer Eingangs- und Ausgangselektroden und einer ex ternen Masseelektrode an einer Seitenfläche der Schichtan ordnung; und
einem vierten Arbeitsschritt zum Zusammenbacken der Schichtanordnung mit den externen Elektroden;
wobei die Leiterbahnen über die Verbindungslöcher, welche in der Schichtanordnung ausgebildet sind, verbunden werden, um eine Leiterbahn-Reihenschaltung zu bilden, und beide En den der Leiterbahn-Reihenschaltung sich bis zur einen Sei tenfläche der Schichtanordnung erstrecken, um jeweils mit der externen Eingangs- und Ausgangselektrode verbunden zu werden, und Anschlußteile der Masseelektroden sich bis zu der Seitenfläche der Schichtanordnung erstrecken, um mit der externen Masseelektrode elektrisch leitend verbunden zu werden.
10. Verfahren nach Anspruch 9, dadurch gekenn
zeichnet, daß der erste Arbeitsschritt eine Wie
derholung des Vorganges zum Drucken der Masseelektrode auf
der Oberfläche der einen der ersten Rohplatten ist, eine
der zweiten Rohplatten auf die Masseelektode geschichtet
wird, die Leiterbahn auf die Oberfläche der vorstehend ge
nannten zweiten Rohplatte aufgedruckt wird, und eine wei
tere der ersten Rohplatten auf die Leiterbahn aufgeschich
tet wird.
11. Verfahren nach Anspruch 10, dadurch gekenn
zeichnet, daß in die ersten Rohplatten, mit Aus
nahme der Rohplatten für die oberste und unterste Position,
jeweils an einem Teil, der keine Masseelektrode trägt, ein
Loch eingestanzt wird und die zweiten Rohplatten mit Aus
nahme der Rohplatte, welche auf die erste Rohplatte an der
untersten Position aufgebracht wird, jeweils ein Loch ein
gestanzt wird und dann die Leiterbahn aufgedruckt wird, wo
bei die Löcher der Rohplatten zwischen zwei Leiterbahnen
mit einem leitenden Material der Leiterbahnen gefüllt wer
den und damit die vorstehend genannten zwei Leiterbahnen
elektrisch leitend miteinander verbunden sind.
12. Verfahren zum Herstellen einer Verzögerungsleitungs
vorrichtung, bestehend aus:
Einem ersten Arbeitsschritt zum abwechselnden Übereinander schichten einer Vielzahl von ersten Rohplatten, die jeweils auf einer Oberseite eine nicht eingebrannte Masseelektrode tragen, und einer Vielzahl von zweiten Rohplatten, die je weils eine nicht eingebrannte Leiterbahn tragen, derge stalt, daß zwei der ersten Rohplatten in die oberste und unterste Position kommen;
einem zweiten Arbeitsschritt zum Übereinanderschichten einer dritten Rohplatte ohne Metallschicht auf die erste Rohplatte an der obersten Position, wobei eine Schichtan ordnung erzeugt wird;
einem dritten Arbeitsschritt zum Zusammenbacken der Schichtanordnung;
einem vierten Arbeitsschritt zum Erzeugen einer nicht ein gebrannten externen Eingangs- und Ausgangselektrode und einer externen Masseelektrode auf einer Seitenfläche der zusammengebackenen Schichtanordnung; und
einem fünften Arbeitsschritt zum Zusammenbacken der Schichtanordnung mit den externen Elektroden;
wobei die Leiterbahnen über die Verbindungslöcher, welche in der Schichtanordnung ausgebildet sind, elektrisch lei tend verbunden werden, um eine Leiterbahn-Reihenschaltung zu erzeugen, und beide Enden der Leiterbahn-Reihenschaltung sich bis zu einer Seitenfläche der Schichtanordnung er strecken, um jeweils mit der externen Eingangs- und Aus gangselektrode elektrisch leitend verbunden zu werden.
Einem ersten Arbeitsschritt zum abwechselnden Übereinander schichten einer Vielzahl von ersten Rohplatten, die jeweils auf einer Oberseite eine nicht eingebrannte Masseelektrode tragen, und einer Vielzahl von zweiten Rohplatten, die je weils eine nicht eingebrannte Leiterbahn tragen, derge stalt, daß zwei der ersten Rohplatten in die oberste und unterste Position kommen;
einem zweiten Arbeitsschritt zum Übereinanderschichten einer dritten Rohplatte ohne Metallschicht auf die erste Rohplatte an der obersten Position, wobei eine Schichtan ordnung erzeugt wird;
einem dritten Arbeitsschritt zum Zusammenbacken der Schichtanordnung;
einem vierten Arbeitsschritt zum Erzeugen einer nicht ein gebrannten externen Eingangs- und Ausgangselektrode und einer externen Masseelektrode auf einer Seitenfläche der zusammengebackenen Schichtanordnung; und
einem fünften Arbeitsschritt zum Zusammenbacken der Schichtanordnung mit den externen Elektroden;
wobei die Leiterbahnen über die Verbindungslöcher, welche in der Schichtanordnung ausgebildet sind, elektrisch lei tend verbunden werden, um eine Leiterbahn-Reihenschaltung zu erzeugen, und beide Enden der Leiterbahn-Reihenschaltung sich bis zu einer Seitenfläche der Schichtanordnung er strecken, um jeweils mit der externen Eingangs- und Aus gangselektrode elektrisch leitend verbunden zu werden.
13. Verfahren nach Anspruch 12, dadurch gekenn
zeichnet, daß der erste Arbeitsschritt eine Wie
derholung eines Vorganges ist, bestehend aus Drucken der
Masseelektrode auf die Oberfläche einer der ersten Rohplat
ten, Aufbringen einer der zweiten Rohplatten auf die Mas
seelektrode, Aufdrucken der Leiterbahn auf die Oberfläche
der vorstehend genannten einen zweiten Rohplatte und Auf
bringen einer weiteren ersten Rohplatte auf die Leiterbahn.
14. Verfahren nach Anspruch 13, dadurch gekenn
zeichnet, daß in die ersten Rohplatten mit Aus
nahme der Rohplatten an der obersten und untersten Position
jeweils an einem Teil ohne Masseelektrode ein Loch einge
stanzt wird, und die zweiten Rohplatten mit Ausnahme der
Rohplatte, die auf die erste Rohplatte an der untersten Po
sition aufgebracht wird, jeweils ein Loch eingestanzt wird
und dann die Leiterbahn aufgedruckt wird, wobei die Löcher
der Rohplatten zwischen zwei Leiterbahnen mit einem elek
trisch leitenden Material der Leiterbahnen gefüllt werden
und dadurch die vorstehend genannten zwei Leiterbahnen
elektrisch miteinander verbunden sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2156288A JPH0446405A (ja) | 1990-06-13 | 1990-06-13 | ディレイライン及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4119551A1 true DE4119551A1 (de) | 1992-01-02 |
Family
ID=15624537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4119551A Ceased DE4119551A1 (de) | 1990-06-13 | 1991-06-13 | Verzoegerungsleitungsvorrichtung und verfahren zur herstellung derselben |
Country Status (4)
Country | Link |
---|---|
US (1) | US5146191A (de) |
JP (1) | JPH0446405A (de) |
DE (1) | DE4119551A1 (de) |
GB (1) | GB2246922B (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0675560A1 (de) * | 1994-03-29 | 1995-10-04 | Murata Manufacturing Co., Ltd. | Tiefpassfilter |
EP0747988A1 (de) * | 1995-05-31 | 1996-12-11 | Murata Manufacturing Co., Ltd. | Hochfrequenz-Verbundbauteile |
US5642085A (en) * | 1994-09-13 | 1997-06-24 | Murata Manufacturing Co., Ltd. | TM mode dielectric resonator having coupling holes with voids |
EP0818845A1 (de) * | 1996-07-08 | 1998-01-14 | Murata Manufacturing Co., Ltd. | Verzögerungsleitung |
US7579929B2 (en) | 2005-06-22 | 2009-08-25 | Hitachi Media Electronics Co., Ltd. | Transmission circuit, antenna duplexer, and radio-frequency switch circuit |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5343173A (en) * | 1991-06-28 | 1994-08-30 | Mesc Electronic Systems, Inc. | Phase shifting network and antenna and method |
JP3083416B2 (ja) * | 1992-11-06 | 2000-09-04 | 進工業株式会社 | ディレイライン素子およびその製造方法 |
US5467064A (en) * | 1994-01-28 | 1995-11-14 | Motorola, Inc. | Embedded ground plane for providing shielded layers in low volume multilayer transmission line devices |
EP0700584A4 (de) * | 1994-01-28 | 1996-05-15 | Motorola Inc | Elektrische schaltung mit mehrschichtigen übertragungsleitungsvorrichtungen niedrigen volumens |
US5499005A (en) * | 1994-01-28 | 1996-03-12 | Gu; Wang-Chang A. | Transmission line device using stacked conductive layers |
US5426404A (en) * | 1994-01-28 | 1995-06-20 | Motorola, Inc. | Electrical circuit using low volume multilayer transmission line devices |
JPH09260912A (ja) * | 1996-03-26 | 1997-10-03 | Murata Mfg Co Ltd | ディレイライン |
US5808241A (en) * | 1996-07-29 | 1998-09-15 | Thin Film Technology Corporation | Shielded delay line and method of manufacture |
US5815050A (en) * | 1996-12-27 | 1998-09-29 | Thin Film Technology Corp. | Differential delay line |
US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
SE519587C2 (sv) * | 1999-04-21 | 2003-03-18 | Bofors Defence Ab | Fördröjningskrets |
EP1186071A4 (de) * | 1999-06-14 | 2002-09-04 | K & L Microwave | Verzögerungsleitungsfilter |
US6317013B1 (en) | 1999-08-16 | 2001-11-13 | K & L Microwave Incorporated | Delay line filter |
KR100344625B1 (ko) * | 2000-07-25 | 2002-07-25 | 삼성전기주식회사 | 지향성 커플러 |
US6437658B1 (en) * | 2001-05-22 | 2002-08-20 | Triquint Semiconductor, Inc. | Three-level semiconductor balun and method for creating the same |
US6806558B2 (en) | 2002-04-11 | 2004-10-19 | Triquint Semiconductor, Inc. | Integrated segmented and interdigitated broadside- and edge-coupled transmission lines |
DE10348722B4 (de) * | 2003-10-16 | 2013-02-07 | Epcos Ag | Elektrisches Anpassungsnetzwerk mit einer Transformationsleitung |
FR2863108B1 (fr) * | 2003-11-28 | 2006-02-17 | Thales Sa | Dispositif permettant la variation des parametres d'une onde electromagnetique |
JP2008535207A (ja) | 2005-03-01 | 2008-08-28 | エックストゥーワイ アテニュエイターズ,エルエルシー | 共平面導体を有する調整器 |
WO2009052621A1 (en) | 2007-10-22 | 2009-04-30 | D-Wave Systems Inc. | Systems, methods, and apparatus for electrical filters and input/output systems |
CN103490135B (zh) * | 2013-09-12 | 2015-07-15 | 电子科技大学 | Ltcc延迟线组件 |
WO2017192733A2 (en) | 2016-05-03 | 2017-11-09 | D-Wave Systems Inc. | Systems and methods for superconducting devices used in superconducting circuits and scalable computing |
US11105866B2 (en) | 2018-06-05 | 2021-08-31 | D-Wave Systems Inc. | Dynamical isolation of a cryogenic processor |
US11839164B2 (en) | 2019-08-19 | 2023-12-05 | D-Wave Systems Inc. | Systems and methods for addressing devices in a superconducting circuit |
CN114079136A (zh) * | 2020-08-18 | 2022-02-22 | 康普技术有限责任公司 | 耦合器和基站天线 |
WO2022217427A1 (en) * | 2021-04-12 | 2022-10-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Signal delay device with reduced size |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4641114A (en) * | 1983-03-25 | 1987-02-03 | Dale Electrons, Inc. | Thick film delay line comprising a plurality of stacked delay assemblies formed by a printing process |
DE2912293C2 (de) * | 1979-03-28 | 1988-08-04 | Hull Corp., Hatboro, Pa., Us | |
JPH01143403A (ja) * | 1987-11-30 | 1989-06-06 | Nec Corp | 遅延線路 |
JPH01151805A (ja) * | 1987-12-09 | 1989-06-14 | Fujitsu Ltd | 遅延素子 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6212201A (ja) * | 1985-07-10 | 1987-01-21 | Tdk Corp | ストリツプライン製造方法 |
JPS6326002A (ja) * | 1986-07-17 | 1988-02-03 | Sanyo Electric Co Ltd | マイクロ波集積回路装置 |
JPH0775208B2 (ja) * | 1988-02-15 | 1995-08-09 | 株式会社村田製作所 | インダクター及びインダクターを含む複合部品並びにそれらの製造方法 |
JPH0237814A (ja) * | 1988-07-28 | 1990-02-07 | Fujitsu Ltd | 遅延素子及びその製造方法 |
JPH02189013A (ja) * | 1989-01-18 | 1990-07-25 | Fujitsu Ltd | チップ型ディレイライン |
JP2600918B2 (ja) * | 1989-08-16 | 1997-04-16 | 株式会社村田製作所 | バンドパスフィルタ |
JP3072845B2 (ja) * | 1989-10-11 | 2000-08-07 | 株式会社村田製作所 | ディレイライン |
US4999597A (en) * | 1990-02-16 | 1991-03-12 | Motorola, Inc. | Bifilar planar inductor |
-
1990
- 1990-06-13 JP JP2156288A patent/JPH0446405A/ja active Pending
-
1991
- 1991-06-10 US US07/712,546 patent/US5146191A/en not_active Expired - Lifetime
- 1991-06-10 GB GB9112396A patent/GB2246922B/en not_active Expired - Lifetime
- 1991-06-13 DE DE4119551A patent/DE4119551A1/de not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2912293C2 (de) * | 1979-03-28 | 1988-08-04 | Hull Corp., Hatboro, Pa., Us | |
US4641114A (en) * | 1983-03-25 | 1987-02-03 | Dale Electrons, Inc. | Thick film delay line comprising a plurality of stacked delay assemblies formed by a printing process |
JPH01143403A (ja) * | 1987-11-30 | 1989-06-06 | Nec Corp | 遅延線路 |
JPH01151805A (ja) * | 1987-12-09 | 1989-06-14 | Fujitsu Ltd | 遅延素子 |
Non-Patent Citations (1)
Title |
---|
Steinberg, J.I. et al.: Herstellen von Mehrlagenschaltungen mit niedrig sinterden grünen Keramikfolien. In: EPP .Hybridtechnik . Oktober 1986, S. 43-47 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0675560A1 (de) * | 1994-03-29 | 1995-10-04 | Murata Manufacturing Co., Ltd. | Tiefpassfilter |
US5668511A (en) * | 1994-03-29 | 1997-09-16 | Murata Manufacturing Co., Ltd. | Low-pass filter |
US5642085A (en) * | 1994-09-13 | 1997-06-24 | Murata Manufacturing Co., Ltd. | TM mode dielectric resonator having coupling holes with voids |
EP0747988A1 (de) * | 1995-05-31 | 1996-12-11 | Murata Manufacturing Co., Ltd. | Hochfrequenz-Verbundbauteile |
EP0818845A1 (de) * | 1996-07-08 | 1998-01-14 | Murata Manufacturing Co., Ltd. | Verzögerungsleitung |
US5990760A (en) * | 1996-07-08 | 1999-11-23 | Murata Manufacturing Co., Ltd. | Delay line for providing a delay time at a desired peak frequency |
US7579929B2 (en) | 2005-06-22 | 2009-08-25 | Hitachi Media Electronics Co., Ltd. | Transmission circuit, antenna duplexer, and radio-frequency switch circuit |
Also Published As
Publication number | Publication date |
---|---|
US5146191A (en) | 1992-09-08 |
GB2246922B (en) | 1994-05-04 |
JPH0446405A (ja) | 1992-02-17 |
GB9112396D0 (en) | 1991-07-31 |
GB2246922A (en) | 1992-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4119551A1 (de) | Verzoegerungsleitungsvorrichtung und verfahren zur herstellung derselben | |
DE19628890B4 (de) | LC-Filter | |
DE69033993T2 (de) | Mehrschicht-Hybridschaltkreis | |
DE69930680T2 (de) | Laminiertes Filter | |
DE69719680T2 (de) | Mehrschichtiges elektronisches Bauelement und Verfahren zu seiner Herstellung | |
DE69805391T2 (de) | Mehrschichtiger Hochfrequenzbauteil | |
DE4008507C2 (de) | Laminiertes LC-Filter | |
DE69315907T2 (de) | Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken | |
DE4116295C2 (de) | Zusammengesetztes elektronisches Bauteil und Verfahren zur Frequenzjustierung | |
DE2714426C3 (de) | Als Tiefpaß- oder als Laufzeitglied ausgebildetes passives Schaltungsglied | |
DE69936827T2 (de) | Baugruppe und verfahren zur herstellung | |
DE3706953A1 (de) | Filtersteckverbinder | |
DE2952441A1 (de) | Laminiertes elektronisches bauteil und verfahren zur herstellung solcher bauteile | |
DE19716896A1 (de) | LC-Filter | |
DE1800894A1 (de) | Modulare abstimmbare Schaltung und Verfahren zu ihrer Herstellung | |
DE112019006351T5 (de) | Mehrschichtfilter, umfassend eine durchkontaktierung mit geringer induktivität | |
DE10207957A1 (de) | Verfahren für hochdichtes Entkoppeln einer Kondensatorplazierung mit geringer Anzahl von Kontaktlöchern | |
DE10245688A1 (de) | Mehrschichtkeramikelektronikteil, Elektronikteilaggregat und Verfahren zum Herstellen eines Mehrschichtkeramikelektronikteils | |
DE10028014B4 (de) | Elektronisches Bauelement des Chiptyps | |
DE10317675A1 (de) | Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung | |
DE4420060C2 (de) | Streifenleitungsfilter | |
DE69733379T2 (de) | LSI-Gehäuse und Herstellungsverfahren dafür | |
DE4221012A1 (de) | Bandpassfilter | |
DE69330436T2 (de) | Dielektrische Filteranordnung | |
DE10064445A1 (de) | Elektrisches Vielschichtbauelement und Anordnung mit dem Bauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H03H 7/30 |
|
8131 | Rejection |