DE4116711A1

DE4116711A1 - IC chip bonding system - uses conductive areas and recesses formed in opposing surfaces of IC chip and carrier substrate

Info

Publication number: DE4116711A1
Application number: DE19914116711
Authority: DE
Inventors: Dimitry G Grabbe
Original assignee: AMP Inc
Current assignee: TE Connectivity Corp
Priority date: 1990-05-22
Filing date: 1991-05-22
Publication date: 1991-11-28

Abstract

The bonding system uses a field emitter current induction principle for attaching the IC chip (10) to a chip carrier substrate (12). The facing surfaces of the chip (10) and the carrier substrate (12) are provided with aligned conductive zones (18) and recesses (28). The base of each recess has a number of conical projections (32), the points of which lie immediately adjacent the surface of the chip (10) or the substrate (12). Pref. the points of the conical projections (32) have a radius of between 0.3 and 10 nm. ADVANTAGE - Bonding allows subsequent chip removal.

Description

Die vorliegende Erfindung bezieht sich auf die Montage und den elektrischen Anschluß von Schaltungschips mit integrierten Schaltungen, die im folgenden kurz als IC- Chips bezeichnet werden, auf einem Chipträgersubstrat und betrifft eine Anordnung zur Schaffung einer derartigen Montage und eines derartigen elektrischen Anschlusses mittels einer lösbaren Anordnung.The present invention relates to assembly and the electrical connection of circuit chips with integrated circuits, hereinafter referred to as IC Chips are referred to on a chip carrier substrate and relates to an arrangement for creating such Assembly and such an electrical connection by means of a detachable arrangement.

Die Montage von IC-Chips auf einem Chipträgersubstrat sowie die Herstellung elektrischer Signalverbindungen zwischen Anschlußflächen auf dem Chip und Anschluß flächen auf dem Stubstrat erfolgen herkömmlicherweise mittels metallurgischer Bond-Techniken bzw. Verbindungs techniken. Übliche Verbindungstechniken sind Lötan schlüsse und Lötvorgänge mit Wiederverflüssigung, Draht- Bonden unter Verwendung von Thermokompressions-Bonden, Wärmewellen-Bonden, automatisiertes Bonden mit Träger streifen usw. Bei diesen metallurgischen Bondverfahren gibt es eine Reihe von Nachteilen, und zwar meist auf grund der elektromagnetischen Eigenschaften, die eine ungewollte Selbstinduktion, Nebensprechen, eine Aus breitungsverzögerung sowie eine gesteigerte Rausch empfindlichkeit hervorrufen. Außerdem ist bei derartigen metallurgischen Bondverfahren die Möglichkeit eines Austausches von Chips auf dem Träger stark einge schränkt.The assembly of IC chips on a chip carrier substrate and the establishment of electrical signal connections between pads on the chip and connector surfaces on the substrate are conventionally done using metallurgical bonding techniques or bonding techniques. Common connection techniques are solder short circuits and soldering processes with re-liquefaction, wire Bonding using thermocompression bonding, Heat wave bonding, automated bonding with carrier strips etc. in these metallurgical bonding processes there are a number of disadvantages, mostly on due to the electromagnetic properties that a unwanted self-induction, crosstalk, an out spreading delay as well as increased noise cause sensitivity. In addition, such the possibility of a metallurgical bonding process Exchange of chips on the carrier heavily turned on limits.

Ein Ziel der vorliegenden Erfindung besteht daher in der Schaffung einer Anordnung, mit der sich ein IC-Chip in lösbarer Weise an einem Trägersubstrat anbringen sowie mit diesem elektrisch verbinden läßt, ohne daß dabei metallurgische Bond-Verbindungen zum Einsatz kommen.An object of the present invention is therefore that of Creation of an arrangement with which an IC chip is located attachable to a carrier substrate and can be electrically connected without this metallurgical bond connections are used.

Gemäß den Prinzipien der vorliegenden Erfindung ist eine Anordnung geschaffen, mit der sich ein IC-Chip in lösbarer Weise an einem Trägersubstrat montieren sowie mit diesem elektrisch verbinden läßt, ohne daß dabei irgendeine metallurgische Bond-Verbindung erfolgt, wobei diese Anordnung keine meßbare Selbstinduktion, kein Nebensprechen oder andere ungewollte elektromagnetische Eigenschaften besitzt. Die Anordnung umfaßt Signalsende- und Signalempfangszonen auf dem IC-Chip und auf dem Trägersubstrat. Die Sende-/Empfangszonen des Chips werden mit den entsprechenden Empfangs-/Sendezonen des Substrats in Ausrichtung gebracht. Jede Signal empfangszone umfaßt eine planare Schicht aus leitfähi gem Material. Jede Signalsendezone um faßt einen vertieften bzw. ausgesparten Bereich, von dessen Boden eine Mehrzahl sich verjüngender Vorsprünge nach oben wegstehen. Die Verbindung von der Sendezone zu der Empfangszone erfolgt durch einen durch den Feld emitter induzierten Strom.According to the principles of the present invention, one Arrangement created with an IC chip in detachably mount on a carrier substrate as well can be electrically connected without this any metallurgical bond is made, where this arrangement no measurable self-induction, no Crosstalk or other unwanted electromagnetic Possesses properties. The arrangement includes signal transmission and signal reception zones on the IC chip and on the Carrier substrate. The send / receive zones of the chip with the corresponding reception / transmission zones of the substrate brought into alignment. Any signal receiving zone comprises a planar layer of conductive according to material. Every signal transmission zone around holds a recessed or recessed area, from the bottom of which a plurality of tapered projections stand up. The connection from the transmission zone to the reception zone is made by a through the field emitter induced current.

Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.Preferred developments of the invention result from the subclaims.

Die Erfindung und Weiterbildungen der Erfindung werden im folgenden anhand der zeichnerischen Darstellungen eines Ausführungsbeispiels noch näher erläutert. In den Zeich nungen zeigen:The invention and developments of the invention are in following one based on the graphic representations Embodiment explained in more detail. In the drawing shows:

Fig. 1 eine Perspektivansicht von Bereichen eines IC-Chips und eines Chipträgersubstrats gemäß der vorliegenden Erfindung; Fig. 1 is a perspective view of portions of an IC chip and a chip carrier substrate according to the present invention;

Fig. 2 eine vereinfachte Querschnittsansicht unter Darstellung der Nebeneinanderanordnung der Sende- und Empfangszonen auf dem Chip und auf dem Strubstrat gemäß der vorliegenden Erfindung; und Fig. 2 is a simplified cross-sectional view showing the juxtaposition of the transmitting and receiving zones on the chip and on the Strub Trat according to the present invention; and

Fig. 3 eine auseinandergezogene, fragmentarische Perspektivansicht unter Darstellung eines Beispiels einer kompletten Anordnung gemäß der vorliegenden Erfindung. Fig. 3 is an exploded, fragmentary perspective view showing an example of a complete device according to the present invention.

Es wird nun auf die Zeichnungen Bezug genommen, wobei Fig. 1 einen Schaltungs-Chip 10 mit integrierter Schal tung zeigt, der im folgenden kurz als IC-Chip 10 be zeichnet wird und auf einem Chipträgersubstrat 12 zu montieren ist. Bei dem Substrat 12 kann es sich in herkömmlicher Weise um ein Siliziumbauteil handeln, das nach Art einer gedruckten Schaltungsplatte in Miniatur form ausgebildet ist, auf der ein Verschaltungsmuster (in einer oder mehr Lagen) sowie Kontaktflächen aufgebracht sind, wobei dieses Substrat unter Verwendung derselben Verfahren hergestellt wird, wie diese auch zur Her stellung von IC-Chips zum Einsatz kommen. Derartige Substrate können auch integrierte Leitungstreiber und Empfänger oder andere aktive Elemente enthalten. In herkömmlicher Weise würde man den Chip 10 mit dem Substrat 12 unter Verwendung von Drähten verbinden, die sich zwischen Kontaktflächen auf dem Chip 10 und Kontaktflächen auf dem Substrat 12 erstrecken, wobei die Drähte mit den jeweiligen Kontaktflächen metallurgisch verbunden würden. Es gibt auch andere herkömmliche Mittel zum elektrischen Anschließen des Chips 10, wie z. B. Wie derverflüssigungstechniken, Ultraschallverbinden sowie Verbinden unter Verwendung von Lötkügelchen. Die vorlie gende Erfindung hingegen erreicht die Eliminierung der Drähte, des Lötmaterials und der metallurgischen Ver bindung durch die Anwendung des Prinzips der Feldemitter- Strominduktion.Reference is now made to the drawings, in which Fig. 1 shows a circuit chip 10 with integrated scarf device, which will be referred to as IC chip 10 in the following and is to be mounted on a chip carrier substrate 12 . The substrate 12 may conventionally be a silicon component that is miniature-type printed circuit board on which an interconnection pattern (in one or more layers) and contact areas are applied, this substrate using the same methods is produced, as they are also used for the manufacture of IC chips. Such substrates can also include integrated line drivers and receivers or other active elements. In a conventional manner, one would connect the chip 10 to the substrate 12 using wires that extend between contact areas on the chip 10 and contact areas on the substrate 12 , the wires being metallurgically connected to the respective contact areas. There are other conventional means of electrically connecting the chip 10 , such as. B. Such as liquefaction techniques, ultrasonic bonding and bonding using solder balls. The vorlie invention, however, achieves the elimination of the wires, the soldering material and the metallurgical connection by the application of the principle of field emitter current induction.

Die Signalübertragung zwischen den Kontaktflächen auf dem Chip 10 und den Kontaktflächen auf dem Substrat 12 er folgt mit Wirkung in einer Richtung. D. h., eine Sende fläche auf dem Chip 10 ist mit einer Empfangsfläche auf dem Substrat 12 verbunden, und eine Sendefläche auf dem Substrat 12 ist mit einer Emfpangsfläche auf dem Chip 10 verbunden. Daher läßt sich die in zwei Richtungen wir kende Stromleitfähigkeit von Drähten ersetzen durch die in eine Richtung wirkende Stromleitfähigkeit von Feld emitter-Anordnungen, wie dies nachfolgend noch ausführ lich erläutert wird. The signal transmission between the contact areas on the chip 10 and the contact areas on the substrate 12 it follows with effect in one direction. D. h., A transmission area on the chip 10 is connected to a receiving surface on the substrate 12, and a transmitting area on the substrate 12 is connected to a Emfpangsfläche on the chip 10. Therefore, we can replace the two-way current conductivity of wires by the unidirectional current conductivity of field emitter arrangements, as will be explained in detail below.

Die Feldemitter-Strominduktion ist allgemein bekannt und wurde in der technischen Literatur beschrieben. Feld emitter-Anordnungen hat man als Elektronenquelle in mini aturisierten Vakuumelektronenröhren sowie als Elektronen strahlquelle in Elektronenmikroskopes verwendet. Die Feld emitter-Anordnungen besitzen eine Mehrzahl von Emitter spitzen, bei denen es sich um im allgemeinen konisch ausgebildete Vorsprünge handelt und die sich in einem Be reich entsprechend den Sendeflächen des Chips 10 oder des Substrats 12 befinden. Jede Empfangsfläche beinhaltet eine planare leitfähige Schicht, die vorzugsweise aus Gold besteht. Bei Montage des Chips 10 auf dem Substrat 12 werden die jeweiligen Sende- und Empfangszonen in Ausrichtung miteinander angeordnet. Durch Steuern der Distanz zwischen den Sende- und den Empfangszonen ist es möglich, die Schwellenwertspannung zu steuern, bei der ein Stromfluß ausgelöst wird.Field emitter current induction is well known and has been described in the technical literature. Field emitter arrangements have been used as an electron source in miniaturized vacuum electron tubes and as an electron beam source in an electron microscope. The field emitter arrangements have a plurality of emitter tips, which are generally conical projections and which are located in a range corresponding to the transmission areas of the chip 10 or the substrate 12 . Each receiving surface contains a planar conductive layer, which is preferably made of gold. When the chip 10 is mounted on the substrate 12 , the respective transmission and reception zones are arranged in alignment with one another. By controlling the distance between the transmit and receive zones, it is possible to control the threshold voltage at which a current flow is triggered.

Wie in Fig. 1 gezeigt ist, besitzt der dargestellte IC-Chip 10 eine Sendezone 14 und Empfangszonen 16 und 18 auf seiner planaren Oberfläche 20. In entsprechender Weise befinden sich auf der planaren Oberfläche 22 des Substrats 12 eine Empfangszone 24 sowie Sendezonen 26 und 28. Jede der Empfangszonen 16, 18 und 24 beinhaltet eine planare Schicht aus leitfähigem Material, die in der je weiligen planaren Fläche 20 bzw. 22 ausgebildet ist. Jede der Zonen 14, 16, 18, 24, 26, 28 bedeckt eine Fläche von beispielsweise ca. 0,001 mm². Bei Montage des Chips 10 auf dem Substrat 12 ist die Sendezone 14 des Chips 10 mit der Empfangszone 24 des Substrats 12 ausge richtet, die Empfangszone 16 des Chips 10 mit der Sende zone 26 des Substrats 12 ausgerichtet und die Empfangs zone 18 des Chips 10 mit der Sendezone 28 des Substrats 12 ausgerichtet. Jede der Sendezonen 14, 26, 28 befindet sich in einem Bereich, der von der jeweiligen planaren Oberfläche 20, 22 zurückgesetzt bzw. vertieft ausgebildet ist. Der Vertiefungsbereich besitzt einen Boden und eine Mehrzahl sich verjüngender Vorsprünge, die sich von dem Boden weg in Richtung auf die planare Oberfläche, jedoch nicht über diese hinaus, erstrecken. Diese Vorsprünge besitzen vorzugsweise eine konische Konfiguration. Die Vorsprünge haben alle im wesentlichen die gleiche Höhe, so daß ihre Spitzen entlang einer Ebene angeordnet sind, die parallel zu der planaren Oberfläche 20 oder 22 sowie von dieser beabstandet angeordnet ist. Vorzugsweise be sitzen die Spitzen der konischen Vorsprünge jeweils einen Radius im Bereich von ca. 0,3 bis ca. 10 nm sowie einen Abstand von mehr als ca. 1,2 nm von der pla naren Oberfläche 20 bzw. 22.As shown in FIG. 1, the IC chip 10 shown has a transmission zone 14 and reception zones 16 and 18 on its planar surface 20 . In a corresponding manner, a receiving zone 24 and transmitting zones 26 and 28 are located on the planar surface 22 of the substrate 12 . Each of the receiving zones 16 , 18 and 24 contains a planar layer made of conductive material, which is formed in the respective planar surface 20 and 22 , respectively. Each of the zones 14 , 16 , 18 , 24 , 26 , 28 covers an area of, for example, approximately 0.001 mm ² . When mounting the chip 10 on the substrate 12 , the transmission zone 14 of the chip 10 is aligned with the reception zone 24 of the substrate 12 , the reception zone 16 of the chip 10 is aligned with the transmission zone 26 of the substrate 12 , and the reception zone 18 of the chip 10 is aligned with the transmission zone 28 of the substrate 12 aligned. Each of the transmission zones 14 , 26 , 28 is located in an area that is recessed or recessed from the respective planar surface 20 , 22 . The depression region has a bottom and a plurality of tapered projections that extend from the bottom toward, but not beyond, the planar surface. These protrusions preferably have a conical configuration. The protrusions are all substantially the same height so that their tips are located along a plane that is parallel to and spaced from the planar surface 20 or 22 . Preferably, the tips of the conical projections each have a radius in the range from approximately 0.3 to approximately 10 nm and a distance of more than approximately 1.2 nm from the planar surface 20 and 22 .

Wie in der nicht maßstabsgetreuen Fig. 2 zu sehen ist, erstrecken sich die Vorsprünge 30 in der Sendezone 14 in Richtung auf die planare Oberfläche 22, erreichen diese jedoch nicht. In ähnlicher Weise erstrecken sich die Vor sprünge 32 der Sendezone 28 in Richtung auf die planare Oberfläche 22 und erreichen diese ebenfalls nicht. Die Vorsprünge 30, 32 können in irgendeinem von mehreren bekannten Verfahren gebildet werden, wie z. B. durch Flüssigätzen, Plasmaätzen, Ionenstrahlätzen, Elektronen strahlätzen, wobei dies manchmal in Kombination mit einer fotolithografischen Bearbeitung erfolgt. Die in Fig. 2 gezeigten Empfangszonen 18 und 24 sind vorzugsweise durch Schaffung einer dünnen planaren Schicht aus Gold oder einem anderen leitfähigen Material in einem der bekannten Verfahren gebildet. As can be seen in FIG. 2, which is not to scale, the projections 30 in the transmission zone 14 extend in the direction of the planar surface 22 , but do not reach it. Similarly, the projections 32 of the transmission zone 28 extend in the direction of the planar surface 22 and also do not reach it. The protrusions 30 , 32 can be formed in any of several known methods, such as e.g. B. by liquid etching, plasma etching, ion beam etching, electron beam etching, this sometimes being done in combination with photolithographic processing. The receiving zones 18 and 24 shown in FIG. 2 are preferably formed by creating a thin planar layer of gold or another conductive material in one of the known methods.

Durch Steuern der Distanz zwischen der durch die Spitzen der Vorsprünge gebildeten Ebene und der Ebene der Empfangszone wird gleichzeitig die Schwellenspannung ge steuert, bei der ein Stromfluß zwischen den Vorsprüngen und der Empfangszonenschicht initiiert wird. Aus der Leitungsmechanik ergibt sich, daß der effektive Energie transfer im wesentlichen in einer Richtung erfolgt, und zwar von der Sendezone zu der Empfangszone. Bei einem Chip, der ein Signal durch eine Feldemitter-Anordnung in einen entsprechenden Substratempfänger überträgt, sind daher die Schaltungseinrichtungen des Chips in inhärenter Weise gegen eine Reflexion der Signale durch das Sub strat geschützt. Die Einwirkung reflektierter Signale auf die Logik des Chips, wobei es sich um ein Hauptproblem bei mit hoher Geschwindigkeit arbeitenden Logikschal tungen handelt, ist somit durch Verwendung der vorstehend erläuterten Montage- und Verbindungsanordnung eliminiert.By controlling the distance between that through the tips the projections formed level and the level of Receiving zone, the threshold voltage is simultaneously ge controls a current flow between the protrusions and the reception zone layer is initiated. From the Line mechanics result in effective energy transfer takes place essentially in one direction, and from the sending zone to the receiving zone. At a Chip that transmits a signal through a field emitter arrangement transmits a corresponding substrate receiver hence the circuitry inherent in the chip Way against a reflection of the signals by the sub strat protected. The action of reflected signals the logic of the chip, which is a major problem with logic scarf operating at high speed tion, is thus by using the above explained assembly and connection arrangement eliminated.

Fig. 3 zeigt ein Beispiel für eine Anordnung zum lösbaren Montieren einer Mehrzahl von IC-Chips 10 auf einem Chipträgersubstrat 12. Wie in Fig. 3 zu sehen ist, ist eine Festlegeplatte 34 vorgesehen, die eine Mehrzahl voneinander beabstandeter Öffnungen 36 zum Halten der Chips 10 in festgelegten Positionen be sitzt. Das Substrat 12 ist mit geeignet positionierten Sende- und Empfangszonen ausgebildet, wie dies vorstehend beschrieben wurde, und die IC-Chips 10 sind ebenfalls in entsprechender Weise mit geeignet positionierten Sende- und Empfangszonen ausgebildet, und zwar derart, daß bei Plazierung der Chips 10 in den Öffnungen 36 und bei korrekter Ausrichtung der Festlegeplatte 34 auf dem Sub strat 12 die jeweiligen Sende- und Empfangszonen der Chips 10 und des Substrats 12 korrekt miteinander ausge richtet sind und miteinander fluchten und die Ebene der Spitzen der konisch ausgebildeten Vorsprünge parallel zu der planaren Schicht der jeweiligen Empfangszone verläuft. Weiterhin sind eine untere Klemmplatte 38 und eine obere Kühlkörper- und Klemmplatte 40 vorgesehen. Der Kühlkörper 40, die Festlegeplatte 34, das Substrat 12 und die untere Klemmplatte 38 sind in der dargestellten Weise mit Öffnungen 42 ausgebildet, die in ihren jeweiligen Elementen derart angeordnet sind, daß sie miteinander ausgerichtet sind, wenn der Kühlkörper 40, die Festlege platte 34, das Substrat 12 und die untere Klemmplatte 38 in Ausrichtung mit den jeweiligen Sende- und Empfangs zonen der Chips 10 und des Substrats 12 übereinander gestapelt sind. Befestigungsglieder, wie z. B. ein Gewindebolzen 44, können dann durch die Öffnungen 42 hindurchgeführt werden, um die Anordnung mittels Gewindemuttern 46 in lösbarer Weise zusammenzuhalten. Es ist zwar in den Zeichnungen nicht gezeigt, jedoch kann man die Stromzufuhr zu den Chips 10 sowie die Erdung derselben dadurch vornehmen, daß man die Rückseiten der Chips 10 metallisiert und man den metallisierten Bereichen an den Chips 10 durch den Kühlkörper 10 hindurch in geeigneter Weise Strom zuführt sowie diese erdet. Fig. 3 shows an example of an arrangement for detachably mounting a plurality of IC chips 10 on a chip carrier substrate 12. As can be seen in FIG. 3, a fixing plate 34 is provided which has a plurality of spaced apart openings 36 for holding the chips 10 in fixed positions. The substrate 12 is formed with suitably positioned transmission and reception zones, as has been described above, and the IC chips 10 are likewise designed in a corresponding manner with suitably positioned transmission and reception zones, in such a way that when the chips 10 are placed in the openings 36 and with the correct alignment of the fixing plate 34 on the sub strat 12, the respective transmission and reception zones of the chips 10 and the substrate 12 are correctly aligned and aligned with one another and the plane of the tips of the conical projections parallel to the planar layer the respective reception zone. A lower clamp plate 38 and an upper heat sink and clamp plate 40 are also provided. The heat sink 40 , the fixing plate 34 , the substrate 12 and the lower clamping plate 38 are formed in the manner shown with openings 42 which are arranged in their respective elements such that they are aligned with one another when the heat sink 40 , the fixing plate 34 , The substrate 12 and the lower clamping plate 38 are stacked one above the other in alignment with the respective transmission and reception zones of the chips 10 and the substrate 12 . Fasteners, such as. B. a threaded bolt 44 , can then be passed through the openings 42 to hold the arrangement by means of threaded nuts 46 in a detachable manner. Although it is not shown in the drawings, the power supply to the chips 10 and the grounding thereof can be carried out by metallizing the rear sides of the chips 10 and the metallized areas on the chips 10 through the heat sink 10 in a suitable manner Feeds electricity and grounds it.

Hiermit ist eine erfindungsgemäße Anordnung zum Montieren und elektrischen Verbinden von IC-Chips auf bzw. mit ei nem Chipträgersubstrat in lösbarer Weise und ohne die Verwendung metallurgischer Verbindungen offenbart.This is an arrangement for mounting according to the invention and electrically connecting IC chips on or with egg nem chip carrier substrate in a detachable manner and without the Use of metallurgical compounds disclosed.

Claims

1. Arrangement for creating a detachable electrical transmission path between an area on a substrate and an area on a further substrate, characterized by :
a first substrate ( 10 ) having a first planar surface ( 20 );
a planar layer ( 18 ) of conductive material covering a first predetermined area of the first planar surface ( 20 );
a second substrate ( 12 ) having a second planar surface ( 22 ), the second substrate ( 12 ) being formed with a second predetermined region ( 28 ) arranged deeply from the second planar surface ( 22 ) and the depression region being a bottom and has a plurality of tapered protrusions ( 32 ) extending from but not towards the second planar surface ( 22 ) and the free ends of the protrusions ( 32 ) being substantially planar surface ( 22 ) current level are arranged; and through
means ( 34 , 38 , 40 , 44 , 46 ) for releasably attaching the first substrate ( 10 ) to the second substrate ( 12 ) in such a manner that the first and second planar surfaces ( 20 , 22 ) overlap in parallel and the first and the second region ( 18 , 28 ) are aligned with one another.

2. Arrangement according to claim 1, characterized in that the projections ( 32 ) are conical.

3. Arrangement according to claim 2, characterized in that the tips of the conical projections ( 32 ) each have a radius in the range from about 0.3 to about 10 nm.

4. Arrangement according to one of claims 1 to 3, characterized in that the free ends of the projections ( 32 ) have a distance of more than about 1.2 nm from the second planar surface ( 22 ).

5. Arrangement for creating a detachable electrical transmission path between an area on a substrate and an area on a further substrate, characterized by:
a first substrate ( 10 ) with a planar layer ( 18 ) made of conductive material, which covers a first before certain area of the first substrate ( 10 ) be;
a second substrate ( 12 ) having a second predetermined region ( 28 ) having a bottom and a plurality of tapered projections ( 32 ) extending outwardly from the bottom, the free ends of the projections ( 32 ) in are arranged substantially along a plane;
and through
means ( 20 , 22 , 34 , 38 , 40 , 44 , 46 ) for releasably attaching the first substrate ( 10 ) to the second substrate ( 12 ) in such a manner that the planar layer ( 18 ) contacts the free ends of the Protrusions ( 32 ) aligned in parallel and in Ab stood above this is arranged.

6. Arrangement according to claim 5, characterized in that the free ends of the projections ( 32 ) each have a radius in the range from about 0.3 nm to about 10 nm.

7. Arrangement according to claim 5 or 6, characterized in that the planar layer ( 18 ) from the free ends of the projections ( 32 ) is arranged at a distance of more than about 1.2 nm.