DE4032014A1 - DRIVER CIRCUIT FOR POWER SWITCHING DEVICES - Google Patents
DRIVER CIRCUIT FOR POWER SWITCHING DEVICESInfo
- Publication number
- DE4032014A1 DE4032014A1 DE4032014A DE4032014A DE4032014A1 DE 4032014 A1 DE4032014 A1 DE 4032014A1 DE 4032014 A DE4032014 A DE 4032014A DE 4032014 A DE4032014 A DE 4032014A DE 4032014 A1 DE4032014 A1 DE 4032014A1
- Authority
- DE
- Germany
- Prior art keywords
- power switching
- monitoring
- switching device
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000012544 monitoring process Methods 0.000 claims description 53
- 238000012806 monitoring device Methods 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 15
- 230000005693 optoelectronics Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- NQLVQOSNDJXLKG-UHFFFAOYSA-N prosulfocarb Chemical group CCCN(CCC)C(=O)SCC1=CC=CC=C1 NQLVQOSNDJXLKG-UHFFFAOYSA-N 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
Die Erfindung betrifft eine Treiberschaltung für Leistungs schalteinrichtungen, die zwischen einem Hochspannungs-Lei stungsanschluß und einem Niederspannungs-Leistungsanschluß in Totem-Pole-Schaltung geschaltet sind.The invention relates to a driver circuit for power switching devices between a high-voltage Lei power connection and a low-voltage power connection are connected in totem pole circuit.
Das Blockschaltbild von Fig. 1 zeigt einen Wechselrichter mit Pulsbreitensteuerung bzw. Pulswechselrichter einer Drehstrom-Brückenschaltung, der allgemein zum Antreiben eines Motors 1, z. B. eines bürstenlosen Drehstrommotors, verwendet wird. Wie Fig. 1 zeigt, sind drei Paare von Lei stungsschalteinrichtungen 2U und 2L, 3U und 3L sowie 4U und 4L, die in Totem-Pole-Schaltung geschaltet sind, parallel zwischen einem Hochspannungs-Leistungsanschluß P und einem Niederspannungs-Leistungsanschluß N angeordnet. Die Lei stungsschalteinrichtungen 2U, 2L, 3U, 3L, 4U und 4L werden durch Steuersignale von einer Steuerschaltung 5 ein- bzw. ausgeschaltet. The block diagram of Fig. 1 shows an inverter with pulse width control or pulse inverter of a three-phase bridge circuit, which is generally used to drive a motor 1 , z. B. a brushless three-phase motor is used. As shown in Fig. 1, three pairs of Lei power switching devices 2 U and 2 L, 3 U and 3 L and 4 U and 4 L, which are connected in a totem pole circuit, are in parallel between a high-voltage power terminal P and a low voltage -Power connection N arranged. The power switching devices 2 U, 2 L, 3 U, 3 L, 4 U and 4 L are switched on and off by control signals from a control circuit 5 .
Das Blockschaltbild von Fig. 2 zeigt einen Teil der Steuer schaltung 5, der die Einphasen-Leistungsschalteinrichtungen 2U und 2L betrifft. In der Schaltung nach Fig. 2 werden als die Leistungsschalteinrichtungen 2U und 2L Isolierschicht- Bipolartransistoren bzw. IGBTs 6U und 6L verwendet.The block diagram of Fig. 2 shows a part of the control circuit 5 , which relates to the single-phase power switching devices 2 U and 2 L. In the circuit according to FIG. 2, 2 U and 2 L insulating layer bipolar transistors or IGBTs 6 U and 6 L are used as the power switching devices.
In Fig. 2 erzeugt ein Ein-Aus-Befehlssignalerzeuger 7 Be fehlssignale zur Ein-Aus-Steuerung der IGBTs 6U und 6L und liefert diese Signale an einen Eingangsanschluß 8U eines oberen Zweigs einer Hochspannungsseite bzw. einen weiteren Eingangsanschluß 8L eines unteren Zweigs einer Niederspan nungsseite. Der Pegel des am Eingangsanschluß 8U empfan genen Befehlssignals wird in einem Pegelumsetzer 9 erhöht und einem Treiberverstärker 10U zugeführt, an dem eine hohe Quellenspannung VP anliegt, während das am Eingangsanschluß 8L empfangene Befehlssignal direkt einem Treiberverstärker 10L zugeführt wird, an dem eine niedrige Quellenspannung VN anliegt. Der Pegelumsetzer 9 kann ein opto-elektronischer Koppler 11 sein, der eine Lichtquelle 11a und einen Licht empfänger 11b aufweist, wie beispielsweise Fig. 4 zeigt. Das Befehlssignal vom Eingangsanschluß 8U wird der Licht quelle 11a zugeführt, und der Lichtempfänger 11b ist mit der hohen Quellenspannung VP verbunden, so daß ein Befehls signal mit hohem Spannungspegel erzeugt wird. Die Treiber verstärker 10U und 10L verstärken die empfangenen Befehls signale. Das Ausgangssignal des Treiberverstärkers 10U wird dem Gate des IGBT 6U des oberen Zweigs durch einen Gate- Widerstand RGU zugeführt, und das Ausgangssignal des Trei berverstärkers 10L wird dem Gate des IGBT 6L des unteren Zweigs durch einen weiteren Gate-Widerstand RGL zugeführt.In Fig. 2, an on-off command signal generator 7 Be command signals for on-off control of the IGBTs 6 U and 6 L and supplies these signals to an input terminal 8 U of an upper branch of a high voltage side or a further input terminal 8 L of a lower one Branch of a low voltage side. The level of the command signal received at the input terminal 8 U is increased in a level converter 9 and fed to a driver amplifier 10 U, to which a high source voltage VP is applied, while the command signal received at the input terminal 8 L is fed directly to a driver amplifier 10 L, to which a low source voltage VN is present. The level converter 9 can be an opto-electronic coupler 11 , which has a light source 11 a and a light receiver 11 b, as shown for example in FIG. 4. The command signal from the input terminal 8 U is supplied to the light source 11 a, and the light receiver 11 b is connected to the high source voltage VP, so that a command signal with a high voltage level is generated. The driver amplifiers 10 U and 10 L amplify the received command signals. The output signal of the driver amplifier 10 U is supplied to the gate of the IGBT 6 U of the upper branch through a gate resistor RGU, and the output signal of the driver amplifier 10 L is supplied to the gate of the IGBT 6 L of the lower branch through a further gate resistor RGL .
Fig. 3 ist ein Impulsdiagramm, das die Ein-Aus-Signale zeigt, die an die Eingangsanschlüsse 8U und 8L geführt werden. Angenommen, der IGBT 6U des oberen Zweigs und der IGBT 6L des unteren Zweigs werden gleichzeitig eingeschal tet, so tritt am Hochspannungs-Leistungsanschluß P und am Niederspannungs-Leistungsanschluß N ein Kurzschluß auf, und ein großer Kurzschlußstrom fließt zu den IGBTs 6U und 6L, so daß sie durchbrechen können. Um dies zu vermeiden, sind zwischen den Ein-Aus-Befehlssignalen Totzeiten TR des obe ren und unteren Zweigs vorgesehen, die an die Eingangsan schlüsse 8U und 8L geführt werden. Dazu umfaßt der Ein-Aus- Befehlssignalerzeuger 7 von Fig. 2 einen Triggersignaler zeugungsteil 7a und einen Totzeiterzeugungsteil 7b. Der Triggersignalerzeugungsteil 7a erzeugt Triggersignale ohne Berücksichtigung von Totzeiten TR des oberen und unteren Zweigs, während der Totzeiterzeugungsteil 7b die Totzeiten TR des oberen und unteren Zweigs für die Signale erzeugt. Diese Funktionen des Triggersignalerzeugungsteils 7a und des Totzeiterzeugungsteils 7b sind z. B. durch einen Mikro computer implementiert. Alternativ kann die Funktion des Triggersignalerzeugungsteils 7a durch einen Mikrocomputer implementiert sein, während die Funktion des Totzeiterzeu gungsteils 7b durch einen Schaltkreis wie etwa eine Ver zögerungslogik implementiert sein kann. Fig. 3 is a timing diagram showing the on-off signals that are supplied to the input terminals 8 U and 8 L. Assuming that the IGBT 6 U of the upper branch and the IGBT 6 L of the lower branch are switched on simultaneously, a short circuit occurs at the high-voltage power connection P and at the low-voltage power connection N, and a large short-circuit current flows to the IGBTs 6 U and 6 L so that they can break through. In order to avoid this, dead times TR of the upper and lower branches are provided between the on-off command signals and are connected to the input connections 8 U and 8 L. For this purpose, the on-off 2 comprises command signal generator 7 of Fig. Signaler a trigger generation section 7 a and 7 b Totzeiterzeugungsteil. The trigger signal generating part 7 a generates trigger signals without taking into account dead times TR of the upper and lower branches, while the dead time generating part 7 b generates the dead times TR of the upper and lower branches for the signals. These functions of the trigger signal generating part 7 a and the dead time generating part 7 b are z. B. implemented by a micro computer. Alternatively, the function of the trigger signal generating part 7 a can be implemented by a microcomputer, while the function of the dead time generating part 7 b can be implemented by a circuit such as a delay logic.
Bei der so aufgebauten konventionellen Treiberschaltung für Leistungsschalteinrichtungen müssen die Totzeiten TR für den oberen und unteren Zweig notwendigerweise zwischen den Ein-Aus-Befehlssignalen für den oberen und unteren Zweig vorgesehen sein. Daher ist die Verarbeitung zur Erzeugung der Ein-Aus-Befehlssignale kompliziert, und die Belastung des Mikrocomputers wird insbesondere im Fall häufiger Schaltvorgänge erheblich erhöht.With the conventional driver circuit for Power switching devices must have the dead times TR for the upper and lower branch necessarily between the On-off command signals for the upper and lower branches be provided. Therefore, the processing is for generation the on-off command signals are complicated, and the load of the microcomputer becomes more common especially in the case Switching operations increased significantly.
Andererseits ist das Zeitintervall der Totzeiten TR des oberen und des unteren Zweigs in Abhängigkeit von den Ein- und Ausschaltzeiten der Leistungsschalteinrichtungen und den Verzögerungszeiten der Treiberverstärker bestimmt. Die Ein- und Ausschaltzeiten der Leistungsschalteinrichtungen ändern sich mit dem Typ und der Kapazität der Leistungs schalteinrichtungen oder mit den Lastbedingungen. Es ist erforderlich, das Zeitintervall der Totzeiten TR des oberen und unteren Zweigs, das allgemein mit unveränderlicher Dauer vorgegeben wird, auf die unter den schlechtesten Be dingungen bestimmte längste Dauer einzustellen. Außerdem ist es nachteilig, daß die Totzeiten TR des oberen und des unteren Zweigs neu vorgegeben werden müssen, wenn sich die Art der Leistungsschalteinrichtungen oder die Lastzustände ändern.On the other hand, the time interval of the dead times TR is upper and lower branches depending on the inputs and switch-off times of the power switching devices and determines the delay times of the driver amplifiers. The Switch-on and switch-off times of the power switching devices change with the type and capacity of the power switching devices or with the load conditions. It is required, the time interval of the dead times TR of the upper and lower branch, which is generally unchangeable Duration is given to the worst under conditions to set certain longest duration. Furthermore it is disadvantageous that the dead times TR of the upper and the lower branch must be specified again if the Type of power switching devices or the load conditions to change.
Aufgabe der Erfindung ist die Bereitstellung einer Treiber schaltung für Leistungsschalteinrichtungen, die regelmäßig korrekte Totzeiten des oberen und unteren Zweigs liefern kann, ohne daß eine vorherige Einstellung solcher Totzeiten erfolgen muß, und zwar auch im Fall einer Änderung der Art der Leistungsschalteinrichtungen oder der Lastbedingungen.The object of the invention is to provide a driver Circuit for power switching devices that are regular provide correct dead times of the upper and lower branches can without setting such dead times beforehand must take place, even in the event of a change in Art the power switching devices or the load conditions.
Durch die Erfindung wird eine Treiberschaltung angegeben zum Treiben einer ersten und einer zweiten Leistungsschalt einrichtung, die zwischen einem Hochspannungs-Leistungsan schluß und einem Niederspannungs-Leistungsanschluß in Totem-Pole-Schaltung geschaltet sind.The invention provides a driver circuit for driving a first and a second power switch device between a high voltage power supply circuit and a low voltage power connection in Totem pole circuit are switched.
Diese Treiberschaltung umfaßt einen mit der ersten Lei stungsschalteinrichtung verbundenen ersten Überwachungs schaltkreis zur Überwachung von Ein-Aus-Zuständen der er sten Leistungsschalteinrichtung und Erzeugung eines ersten Überwachungssignals, einen mit der zweiten Leistungsschalt einrichtung verbundenen zweiten Überwachungsschaltkreis zur Überwachung von Ein-Aus-Zuständen der zweiten Leistungs schalteinrichtung und Erzeugung eines zweiten Überwachungs signals, einen Befehlssignalerzeuger zur Erzeugung eines ersten Befehlssignals, das die Ein-Aus-Schaltung der ersten Leistungsschaltungseinrichtung bestimmt, und eines zweiten Befehlssignals, das die Ein-Aus-Schaltung der zweiten Lei stungsschalteinrichtung bestimmt, eine mit dem zweiten Überwachungsschaltkreis und dem Befehlssignalerzeuger ver bundene erste Treibereinrichtung, die das zweite Überwa chungssignal und das erste Befehlssignal empfängt und der ersten Leistungsschalteinrichtung ein erstes Treibersignal zum Einschalten zuführt, wenn das zweite Überwachungssignal einen Aus-Zustand der zweiten Leistungsschaltungseinrich tung bezeichnet und das erste Befehlssignal die Einschal tung der ersten Leistungsschalteinrichtung bestimmt, und eine mit der ersten Überwachungseinrichtung und dem Be fehlssignalerzeuger verbundene zweite Treibereinrichtung, die das erste Überwachungssignal und das zweite Befehls signal empfängt und der zweiten Leistungsschalteinrichtung ein zweites Treibersignal zum Einschalten zuführt, wenn das erste Überwachungssignal einen Aus-Zustand der ersten Lei stungsschalteinrichtung bezeichnet und das zweite Befehls signal das Einschalten der zweiten Leistungsschalteinrich tung bestimmt.This driver circuit includes one with the first Lei power switching device connected first monitoring Circuit for monitoring the on-off status of the Most power switching device and generation of a first Monitoring signal, one with the second power switch device connected to the second monitoring circuit Monitoring of on-off states of the second power switching device and generation of a second monitoring signals, a command signal generator for generating a first command signal that the on-off circuit of the first Power switching device determined, and a second Command signal that the on-off circuit of the second Lei power switching device determines one with the second Monitoring circuit and the command signal generator ver tied first driver device, the second monitoring and the first command signal received and the first power switching device a first driver signal to turn on when the second monitor signal an off state of the second power circuit device device designated and the first command signal the switch determination of the first power switching device, and one with the first monitoring device and the loading second driver device connected to false signal generator, the the first heartbeat and the second command receives signal and the second power switching device a second driver signal to turn on when that first monitoring signal an off state of the first Lei designated switching device and the second command signal that the second power switching device is switched on determined.
Da die Treiberschaltung gemäß der Erfindung für Leistungs schalteinrichtungen erste und zweite Überwachungsschalt kreise zur Überwachung von Ein-Aus-Zuständen von ersten und zweiten Leistungsschalteinrichtungen in Totem-Pole-Schal tung sowie erste und zweite Treiber zum abwechselnden Trei ben der ersten und zweiten Leistungsschalteinrichtungen unter vorbestimmten Bedingungen auf der Basis von vom ersten und zweiten Überwachungsschaltkreis empfangenen Überwachungssignalen und von Befehlssignalen, die den Ein- Aus-Zustand der ersten und zweiten Leistungsschalteinrich tungen bestimmen, umfaßt, wird zwangsläufig automatisch eine Totzeit zwischen dem Einschalten der einen Leistungs schalteinrichtung und dem Einschalten der anderen Lei stungsschalteinrichtung vorgesehen, ohne daß eine Totzeit des oberen und unteren Zweigs für die Befehlssignale zum Ein- bzw. Ausschalten der ersten und zweiten Leistungs schalteinrichtung vorgegeben wird, so daß auch bei einer Änderung der Art der Leistungsschalteinrichtungen oder der Lastbedingungen ordnungsgemäße Totzeiten für den oberne und unteren Zweig regelmäßig vorgesehen sind. Since the driver circuit according to the invention for power switching devices first and second monitoring switch circles for monitoring on-off states of first and second power switching devices in totem pole scarf device as well as first and second drivers for alternating trips ben of the first and second power switching devices under predetermined conditions based on from first and second monitoring circuit received Monitoring signals and command signals that Off state of the first and second power switching devices determinations, includes, inevitably becomes automatic a dead time between switching on the one power switching device and switching on the other Lei device provided without a dead time the upper and lower branches for the command signals for Switching the first and second power on and off switching device is specified so that even with a Change in the type of power switchgear or Load conditions proper dead times for the top and lower branch are regularly provided.
Die Erfindung wird nachstehend auch hinsichtlich weiterer Merkmale und Vorteile anhand der Beschreibung von Ausfüh rungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in:The invention is also described below with respect to others Features and advantages based on the description of exec examples and with reference to the enclosed Drawings explained in more detail. The drawings show in:
Fig. 1 ein Blockschaltbild der Schaltung eines kon ventionellen Drehstrom-Pulswechselrichters; Fig. 1 is a block diagram of the circuit of a conventional three-phase pulse inverter;
Fig. 2 ein Blockschaltbild einer konventionellen Treiberschaltung für eine Leistungsschaltein richtung; Fig. 2 is a block diagram of a conventional driver circuit for a power switching device;
Fig. 3 ein Impulsdiagramm, das Totzeiten eines oberen und unteren Zweigs für Befehlssignale zeigt; Fig. 3 is a timing diagram showing dead times of an upper and lower arm for command signals;
Fig. 4 ein Schaltbild eines beispielsweisen Aufbaus eines Pegelumsetzers; Fig. 4 is a circuit diagram of an exemplary structure of a level shifter;
Fig. 5 ein Blockschaltbild eines Ausführungsbeispiels der Treiberschaltung für Leistungsschaltein richtungen gemäß der Erfindung; Fig. 5 is a block diagram of an embodiment of the driver circuit for power switching devices according to the invention;
Fig. 6 ein Blockschaltbild, das die Implementierung des Ausführungsbeispiels von Fig. 5 zeigt; Fig. 6 is a block diagram showing the implementation of the embodiment of Fig. 5;
Fig. 7 ein Impulsdiagramm, das den Betrieb der Schal tung von Fig. 6 verdeutlicht; Fig. 7 is a timing diagram illustrating the operation of the circuit of Fig. 6;
Fig. 8 bis 13 Schaltbilder, die verschiedene beispielsweise Ausbildungen zur Überwachung von Ein-Aus-Zu ständen von Leistungsschalteinrichtungen zeigen; und Fig. 8 to 13 circuit diagrams showing various examples of training for monitoring on-off states of power switching devices; and
Fig. 14 ein Blockschaltbild einer weiteren beispiels weisen Ausbildung eines Überwachungsschalt kreises. Fig. 14 is a block diagram of another exemplary embodiment of a monitoring circuit.
Das Blockschaltbild von Fig. 5 zeigt ein Ausführungsbei spiel der Treiberschaltung für Leistungsschalteinrichtun gen. Ebenso wie Fig. 2 zeigt auch Fig. 5 nur Einphasen-Lei stungsschalteinrichtungen 2U und 2L, die in Totem-Pole- Schaltung zwischen einem Hochspannungs-Leistungsanschluß P und einem Niederspannungs-Leistungsanschluß N liegen.The block diagram of FIG. 5 shows a Ausführungsbei play the drive circuit for Leistungsschalteinrichtun gene. As Fig. 2 shows also FIG. 5, only single-phase Lei stungsschalteinrichtungen 2 U and 2 L, which in totem-pole circuit between a high-voltage power terminal P and a low-voltage power connection N.
Nach Fig. 5 erzeugt ein Ein-Aus-Befehlssignalgeber 7 Be fehlssignale zur Ein-Aus-Steuerung der Leistungsschaltein richtungen 2U und 2L und führt diese Signale den Eingangs anschlüssen 8U bzw. 8L zu. Die an den Eingangsanschlüssen 8U und 8L empfangenen Befehlssignale werden Entscheidern 12U bzw. 12L zugeführt. Überwachungsschaltkreise 13U und 13L überwachen Ein-Aus-Zustände der Leistungsschalteinrich tungen 2U und 2L. Der Pegel des Ausgangssignals des Über wachungsschaltkreises 13U des oberen Zweigs wird von einem Pegelumsetzer 14 verringert und dem Entscheider 12L des unteren Zweigs zugeführt, während das Ausgangssignal des Überwachungsschaltkreises 13L des unteren Zweigs direkt in den Entscheider 12U des oberen Zweigs eingeführt wird. Der Pegelumsetzer 14 kann ein optoelektronischer Koppler 11 sein, wie er beispielsweise in Fig. 4 gezeigt ist.According to FIG. 5, an on-off command signal generator generates 7 Be command signals for on-off control of the Leistungsschaltein 2 directions U and L 2, and supplies these signals to the input terminals 8 and 8 U L to. The command signals received at the input connections 8 U and 8 L are fed to decision-makers 12 U and 12 L, respectively. Monitoring circuits 13 U and 13 L monitor on-off states of the power switching devices 2 U and 2 L. The level of the output signal of the monitoring circuit 13 U of the upper branch is reduced by a level converter 14 and supplied to the decision maker 12 L of the lower branch while the output signal of the monitoring circuit 13 L of the lower branch is introduced directly into the decision maker 12 U of the upper branch. The level converter 14 can be an optoelectronic coupler 11 , as is shown for example in FIG. 4.
Wenn ein vom Ein-Aus-Befehlssignalgeber 7 empfangenes Be fehlssignal das Einschalten der Leistungsschalteinrichtung 2U des oberen Zweigs bestimmt und das Ausgangssignal des Überwachungsschaltkreises 13L den Aus-Zustand der Lei stungsschalteinrichtung 2L des unteren Zweigs bezeichnet, liefert der Entscheider 12U ein Treibersignal zum Einschal ten der Leistungsschalteinrichtung 2U des oberen Zweigs. Dieses Treibersignal wird vom Pegelumsetzer 9, der z. B. durch den optoelektronischen Koppler 11 von Fig. 4 gebildet ist, angehoben und dem Gate der Leistungsschalteinrichtung 2U des oberen Zweigs über einen Treiberverstärker 10U und einen Gate-Widerstand RGU zugeführt. Dadurch wird die Lei stungsschalteinrichtung 2U des oberen Zweigs eingeschaltet. If a command signal received by the on-off command signal generator 7 determines the switching on of the power switching device 2 U of the upper branch and the output signal of the monitoring circuit 13 L denotes the off state of the power switching device 2 L of the lower branch, the decision maker 12 U supplies a driver signal for switching on the power switching device 2 U of the upper branch. This driver signal is from the level converter 9 , the z. B. is formed by the optoelectronic coupler 11 of FIG. 4, raised and fed to the gate of the power switching device 2 U of the upper branch via a driver amplifier 10 U and a gate resistor RGU. As a result, the power switching device 2 U of the upper branch is switched on.
Wenn andererseits ein vom Ein-Aus-Befehlssignalgeber 7 empfangenes Befehlssignal das Einschalten der Leistungs schalteinrichtung 2L des unteren Zweigs bestimmt und das Ausgangssignal des Überwachungsschaltkreises 13U einen Aus zustand der Leistungsschalteinrichtung 2U des oberen Zweigs bezeichnet, liefert der Entscheider 12L ein Treibersignal zum Einschalten der Leistungsschalteinrichtung 2L des unte ren Zweigs. Dieses Treibersignal wird dem Gate der Lei stungsschalteinrichtung 2L des unteren Zweigs durch einen Treiberverstärker 10L und einen Gate-Widerstand RGL zuge führt. Dadurch wird die Leistungsschalteinrichtung 2L des unteren Zweigs eingeschaltet.On the other hand, if a command signal received by the on-off command signal generator 7 determines the switching on of the power switching device 2 L of the lower branch and the output signal of the monitoring circuit 13 U denotes an off state of the power switching device 2 U of the upper branch, the decision maker 12 L supplies a driver signal for Switch on the power switching device 2 L of the lower branch. This driver signal is the gate of the Lei power switching device 2 L of the lower branch through a driver amplifier 10 L and a gate resistor RGL leads. As a result, the power switching device 2 L of the lower branch is switched on.
Das Blockschaltbild von Fig. 6 zeigt einen beispielsweisen Aufbau, der unter Anwendung von IGBTs 6U und 6L, UND-Glie dern 15U und 15L und Nichtgliedern 16U und 16L als die Lei stungsschalteinrichtungen 2U und 2L bzw. die Entscheider 12U und 12L bzw. die Überwachungsschaltkreise 13U und 13L von Fig. 5 implementiert ist. Der Betrieb der Schaltung von Fig. 6 wird nachstehend unter Bezugnahme auf das Impuls diagramm von Fig. 7 erläutert.The block diagram of Fig. 6 shows an example of the structure using IGBTs 6 U and 6 L, AND gates 15 U and 15 L and non-elements 16 U and 16 L as the power switching devices 2 U and 2 L and the Decision maker 12 U and 12 L or the monitoring circuits 13 U and 13 L of FIG. 5 is implemented. The operation of the circuit of FIG. 6 is explained below with reference to the pulse diagram of FIG. 7.
Es sei angenommen, daß zum Zeitpunkt t1 ein am Eingangsan schluß 8L empfangenes Befehlssignal S1L von einem Hochpe gel, der das Einschalten des IGBT 6L des unteren Zweigs bestimmt, auf einen das Ausschalten bestimmenden Niedrig pegel fällt, während ein am Eingangsanschluß 8U empfangenes Befehlssignal S1U gleichzeitig von einem Niedrigpegel, der das Ausschalten des IGBT 6U des oberen Zweigs bestimmt, auf einen das Einschalten bestimmenden Hochpegel angehoben wird. Ein vom UND-Glied 15L geliefertes Treibersignal S3L nimmt aufgrund des Niedrigpegels des Befehlssignals S1L einen Niedrigpegel an, wodurch eine Gate-Spannung VGL (d. h. ein auf einer Emitterspannung VEL basierender Span nungswert) des IGBT 6L abzufallen beginnt. Das Nichtglied 16L empfängt die Gate-Spannung VGL, um Ein-Aus-Zustände des IGBT 6L zu überwachen. Der IGBT 6L wird zum Zeitpunkt t2 abgeschaltet, wenn die Gate-Spannung VGL unter eine Schwel lenspannung VTH(6L) des IGBT 6L fällt. Eine Schwellenspan nung VTH(16L) des Nichtglieds 16L ist niedriger als die Schwellenspannung VTH(6L) des IGBT 6L vorgegeben. Nach dem Abschalten des IGBT 6L wird zum Zeitpunkt t3 die Gate-Span nung VGL niedriger als die Schwellenspannung VTH(16L) des Nichtglieds 16L, so daß ein vom Nichtglied 16L geliefertes Uberwachungssignal S2L von einem Niedrigpegel auf einen Hochpegel steigt.It is assumed that at the time t 1, a command signal S 1 L received at the input terminal 8 L from a high level, which determines the switching on of the IGBT 6 L of the lower branch, falls to a low level which determines the switching off, while a at the input terminal 8 U received command signal S 1 U is simultaneously raised from a low level, which determines the switching off of the IGBT 6 U of the upper branch, to a high level determining the switching on. A driver signal S 3 L supplied by the AND gate 15 L assumes a low level due to the low level of the command signal S 1 L, as a result of which a gate voltage VGL (ie a voltage value based on an emitter voltage VEL) of the IGBT 6 L begins to drop. The non-gate 16 L receives the gate voltage VGL to monitor on-off states of the IGBT 6 L. The IGBT 6 L is switched off at the time t 2 when the gate voltage VGL falls below a threshold voltage VTH ( 6 L) of the IGBT 6 L. A threshold voltage VTH ( 16 L) of the non-element 16 L is set lower than the threshold voltage VTH ( 6 L) of the IGBT 6 L. After the IGBT 6 L has been switched off, the gate voltage VGL becomes lower than the threshold voltage VTH ( 16 L) of the non-element 16 L at time t 3 , so that a monitoring signal S 2 L supplied by the non-element 16 L changes from a low level to a high level increases.
Das Hochpegel-Befehlssignal S1U wird gleichzeitig dem UND- Glied 15U zugeführt, und somit steigt ein vom UND-Glied 15U geliefertes Treibersignal S3U von einem Niedrigpegel auf einen Hochpegel, wenn das Überwachungssignal S2L, das ein weiteres Eingangssignal des UND-Glieds 15U ist, hoch wird. Daraufhin beginnt eine Gate-Spannung VGU (d. h. ein auf einer Emitterspannung VEU basierender Spannungswert) anzu steigen. Ein vom Nichtglied 16U geliefertes Überwachungs signal S2U fällt zum Zeitpunkt t4 von einem Hochpegel auf einen Niedrigpegel, wenn die Gate-Spannung VGU die Schwel lenspannung VTH(16U) des Nichtglieds 16U überschreitet, und der IGBT 6U wird zum Zeitpunkt t5 eingeschaltet, wenn die Gate-Spannung VGU die Schwellenspannung VTH(6U) des IGBT 6U überschreitet.The high level command signal S 1 U is simultaneously supplied to the AND gate 15 U, and thus a driver signal S 3 U supplied by the AND gate 15 U rises from a low level to a high level when the monitoring signal S 2 L, which is another input signal of the AND gate is 15 U, becomes high. Thereupon a gate voltage VGU (ie a voltage value based on an emitter voltage VEU) begins to rise. A monitoring signal S 2 U supplied by the non-element 16 U falls at a time t 4 from a high level to a low level when the gate voltage VGU exceeds the threshold voltage VTH (16U) of the non-element 16 U, and the IGBT 6 U becomes at the time t 5 turned on when the gate voltage VGU exceeds the threshold voltage VTH ( 6 U) of the IGBT 6 U.
Somit ist eine Totzeit mit einer Dauer TR zwischen dem Aus schalten des IGBT 6L und dem Einschalten des IGBT 6U defi niert.Thus, a dead time with a duration TR between switching off the IGBT 6 L and switching on the IGBT 6 U is defi ned.
Es sei angenommen, daß zum Zeitpunkt t6 das Befehlssignal S1U auf einen Niedrigpegel fällt und das Befehlssignal S1L auf einen Hochpegel steigt. Aufgrund des Niedrigpegels des Befehlssignals S1U fällt ein vom UND-Glied 15U geliefertes Treibersignal S3U auf einen Niedrigpegel, wodurch die Gate- Spannung VGU des IGBT 6U zu fallen beginnt. Das Nichtglied 16U empfängt die Gate-Spannung VGU zur Überwachung von Ein- Aus-Zuständen des IGBT 6U. Zum Zeitpunkt t7 wird die Gate- Spannung VGU niedriger als die Schwellenspannung VTH(6U) des IGBT 6U, so daß der IGBT 6U ausgeschaltet wird. Die Schwellenspannung VTH(16U) des Nichtglieds 16U ist niedri ger als die Schwellenspannung VTH(6U) des IGBT 6U vorgege ben. Nachdem der IGBT 6U abgeschaltet ist, wird zum Zeit punkt t8 die Gate-Spannung VGU niedriger als die Schwellen spannung VTH(16U) des Nichtglieds 16U, so daß das vom Nichtglied 16U gelieferte Überwachungssignal S2U vom Niedrigpegel auf einen Hochpegel steigt.It is assumed that at time t 6, the command signal S 1 U falls to a low level and the command signal S 1 L rises to a high level. Due to the low level of the command signal S 1 U, a driver signal S 3 U supplied by the AND gate 15 U falls to a low level, as a result of which the gate voltage VGU of the IGBT 6 U begins to drop. The non-element 16 U receives the gate voltage VGU for monitoring the on-off states of the IGBT 6 U. At time t 7 , the gate voltage VGU becomes lower than the threshold voltage VTH ( 6 U) of the IGBT 6 U, so that the IGBT 6 U is switched off. The threshold voltage VTH ( 16 U) of the non-element 16 U is lower than the threshold voltage VTH ( 6 U) of the IGBT 6 U. After the IGBT 6 U is switched off, the gate voltage VGU is lower than the threshold voltage VTH ( 16 U) of the non-element 16 U at time t 8 , so that the monitoring signal S 2 U supplied by the non-element 16 U from the low level to one High level rises.
Das Hochpegel-Befehlssignal S1L wird gleichzeitig dem UND- Glied 15L zugeführt, und somit steigt das vom UND-Glied 15L gelieferte Treibersignal S3L vom Niedrigpegel auf den Hoch pegel, wenn das Überwachungssignal S2U, das ein weiteres Eingangssignal des UND-Glieds 15L ist, hoch wird. Daraufhin beginnt die Gate-Spannung VGL des IGBT 6L anzusteigen. Das vom Nichtglied 16L gelieferte Überwachungssignal S2L fällt zum Zeitpunkt t9 vom Hochpegel auf einen Niedrigpegel, wenn die Gate-Spannung VGL die Schwellenspannung VTH(16L) des Nichtglieds 16L überschreitet, und der IGBT 6L wird zum Zeitpunkt t10 eingeschaltet, wenn die Gate-Spannung VGL die Schwellenspannung VTH(6L) des IGBT 6L überschreitet.The high level command signal S 1 L is simultaneously supplied to the AND gate 15 L, and thus the driver signal S 3 L supplied by the AND gate 15 L rises from the low level to the high level when the monitoring signal S 2 U, which is another input signal of the AND gate is 15 L, becomes high. The gate voltage VGL of the IGBT 6 L then begins to rise. The monitoring signal S 2 L provided by the non-member 16 L drops from high level to low level at time t 9 when the gate voltage VGL exceeds the threshold voltage VTH ( 16 L) of the non-member 16 L, and the IGBT 6 L becomes 10 at time t 9 turned on when the gate voltage VGL exceeds the threshold voltage VTH ( 6 L) of the IGBT 6 L.
Dadurch ist eine weitere Totzeit der Dauer TR auch zwischen dem Abschalten des IGBT 6U und dem Einschalten des IGBT 6L definiert.As a result, a further dead time of the duration TR is also defined between switching off the IGBT 6 U and switching on the IGBT 6 L.
Es sei weiter angenommen, daß zum Zeitpunkt t11 das Be fehlssignal S1L ebenfalls hoch wird, wenn das Befehlssignal S1U einen Hochpegel hat. Das Überwachungssignal S2U vom Nichtglied 16U hat gleichzeitig einen Niedrigpegel, der den Ein-Zustand des IGBT 6U bezeichnet, und daher hält das Treibersignal S3L vom UND-Glied 15L den Niedrigpegel, den es erreicht hat, bevor das Befehlssignal S1L hoch wird. Somit wird ein Einschalten des IGBT 6L aufgrund des Hoch pegels des Befehlssignals S1L verhindert, wenn der IGBT 6U aufgrund des Hochpegels des Befehlssignals S1U eingeschal tet ist. Das Befehlssignal S1U fällt zum Zeitpunkt t12 vom Hochpegel auf einen Niedrigpegel, so daß der IGBT 6U aus geschaltet und der IGBT 6L eingeschaltet wird, was voll ständig dem vorher beschriebenen Betrieb nach dem Zeitpunkt t6 entspricht. Die Totzeit TR ist zu diesem Zeitpunkt wie oben beschrieben definiert.It is further assumed that at time t 11, the command signal S 1 L also goes high when the command signal S 1 U has a high level. The monitor signal S 2 U from the non-gate 16 U also has a low level, which indicates the on-state of the IGBT 6 U, and therefore the drive signal S 3 L from the AND gate 15 L keeps the low level that it has reached before the command signal S 1 L is high. Thus, turning on the IGBT 6 L due to the high level of the command signal S 1 L is prevented when the IGBT 6 U is switched on due to the high level of the command signal S 1 U. The command signal S 1 U falls at a time t 12 from a high level to a low level, so that the IGBT 6 U is switched off and the IGBT 6 L is switched on, which corresponds completely to the previously described operation after the time t 6 . At this point in time, the dead time TR is defined as described above.
Es sei angenommen, daß das Befehlssignal S1U zum Zeitpunkt t13 ebenfalls hoch wird, während das Befehlssignal S1L einen Hochpegel hat. Das Überwachungssignal S2L vom Nicht glied 16L hat den Niedrigpegel, der den Einschaltzustand des IGBT 6L bezeichnet, und daher hält das vom UND-Glied 15U gelieferte Treibersignal S3U den Niedrigpegel, den es erreicht hat, bevor das Befehlssignal S1U hoch wird. Somit wird ein Einschalten des IGBT 6U aufgrund des Hochpegels des Befehlssignals S1U verhindert, wenn sich der IGBT 6L wegen des Hochpegels des Befehlssignals S1L im Einschalt zustand befindet. Das Befehlssignal S1L fällt zum Zeitpunkt t14 vom Hochpegel auf einen Niedrigpegel, wodurch der IGBT 6L ausgeschaltet und der IGBT 6U eingeschaltet wird, was dem oben beschriebenen Betrieb nach dem Zeitpunkt t1 voll ständig gleicht. Die Totzeit TR zu diesem Zeitpunkt ist wie oben beschrieben definiert.It is assumed that the command signal S 1 U also goes high at time t 13 , while the command signal S 1 L has a high level. The monitoring signal S 2 L from the non-link 16 L has the low level, which denotes the switched-on state of the IGBT 6 L, and therefore the driver signal S 3 U supplied by the AND gate 15 U holds the low level which it reached before the command signal S 1 U becomes high. This prevents the IGBT 6 U from being switched on due to the high level of the command signal S 1 U when the IGBT 6 L is in the on state due to the high level of the command signal S 1 L. The command signal S 1 L falls from the high level to a low level at the time t 14 , as a result of which the IGBT 6 L is switched off and the IGBT 6 U is switched on, which is completely identical to the operation described above after the time t 1 . The dead time TR at this time is defined as described above.
Somit werden die IGBTs 6U und 6L auch dann nicht gleich zeitig eingeschaltet, wenn die Befehlssignale S1U und S1L gleichzeitig hoch werden, während die Totzeit TR zwischen dem Ausschalten des einen IGBT und dem Einschalten des anderen IGBT zwangsläufig definiert ist.Thus, the IGBTs 6 U and 6 L are not switched on at the same time when the command signals S 1 U and S 1 L simultaneously go high, while the dead time TR between the switching off of one IGBT and the switching on of the other IGBT is inevitably defined.
Gemäß dem oben beschriebenen Ausführungsbeispiel werden die IGBTs 6U und 6L auch dann nicht gleichzeitig stromführend, wenn zwischen den Befehlssignalen S1U und S1L überhaupt keine Totzeit vorgesehen ist oder wenn die Befehlssignale S1U und S1L gleichzeitig hoch werden. Ferner wird die rich tige Totzeit TR zwischen dem Ausschalten des einen und dem Einschalten des anderen der IGBTs 6U und 6L automatisch gebildet.According to the exemplary embodiment described above, the IGBTs 6 U and 6 L do not become live at the same time even if no dead time is provided at all between the command signals S 1 U and S 1 L or if the command signals S 1 U and S 1 L go high at the same time. Furthermore, the correct dead time TR between the switching off of one and the switching on of the other of the IGBTs 6 U and 6 L is formed automatically.
Das Ausführungsbeispiel entsprechend Fig. 6 kann in ver schiedener Weise modifiziert werden. Einige bevorzugte Möglichkeiten der Modifizierung werden nachstehend be schrieben.The embodiment according to Fig. 6 can be modified in ver VARIOUS manner. Some preferred ways of modification are described below.
(i) Anstelle des vorgenannten IGBT 6U (6L) kann die Lei stungsschalteinrichtung 2U (2L) vom spannungsgesteuerten Typ ähnlich einem IGBT sein, z. B. ein Leistungs-MOSFET 17U (17L) gemäß Fig. 8. Alternativ kann gemäß Fig. 9 ein Bipo lartransistor 18U (18L) verwendet werden. Zur Überwachung von Ein-Aus-Zuständen des Leistungs-MOSFET 17U (17L) von Fig. 8 kann seine Gate-Spannung VGU (VGL) (d. h. ein auf einer Source-Spannung VSU (VSL) basierender Spannungswert) vom Nichtglied 16U (16L) von Fig. 6 ähnlich wie im Fall des vorher genannten IGBT 6U (6L) detektiert werden. Zur Über wachung von Ein-Aus-Zuständen des Bipolartransistors 18U (18L) von Fig. 9 dagegen kann dessen Basis-Spannung VBU (VBL) (d. h. ein auf einer Emitterspannung VEU (VEL) basie render Spannungswert) vom Nichtglied 16U (16L) von Fig. 6 ähnlich wie im Fall des vorher genannten IGBT 6U (6L) de tektiert werden.(i) Instead of the aforementioned IGBT 6 U ( 6 L), the power switching device 2 U ( 2 L) of the voltage-controlled type can be similar to an IGBT, e.g. B. A power MOSFET 17 U ( 17 L) according to FIG. 8. Alternatively, a bipolar transistor 18 U ( 18 L) can be used according to FIG. 9. For monitoring the on-off states of the power MOSFET 17 U ( 17 L) of FIG. 8, its gate voltage VGU (VGL) (ie a voltage value based on a source voltage VSU (VSL)) can be obtained from the non-element 16 U ( 16 L) of Fig. 6 similar to the case of the aforementioned IGBT 6 U ( 6 L) can be detected. In contrast, for monitoring the on-off states of the bipolar transistor 18 U ( 18 L) of FIG. 9, its base voltage VBU (VBL) (ie a voltage value based on an emitter voltage VEU (VEL)) from the non-element 16 U ( 16 L) of FIG. 6 similar to the case of the aforementioned IGBT 6 U ( 6 L) can be detected.
(ii) Der erwähnte IGBT 6U (6L) kann durch einen IGBT 19U (19L) gemäß Fig. 10 ersetzt werden, der einen Stromfühler anschluß enthält, wie z. B. in der JP-OS 60-94 772 (US- Serial-Nr. 5 29 240) beschrieben ist. Zur Überwachung von Ein-Aus-Zuständen des IGBT 19U (19L) kann ein Stromfühler widerstand mit dem Stromfühleranschluß gekoppelt sein zur Aufnahme einer Spannung VMON (d. h. eines auf einer Emit terspannung VEU (VEL) basierenden Spannungswerts), die im Stromfühlerwiderstand 20 aufgrund eines im IGBT 19U (19L) fließenden Stroms z. B. vom Nichtglied 16U (16L) von Fig. 6 erzeugt wird. (ii) The mentioned IGBT 6 U ( 6 L) can be replaced by an IGBT 19 U ( 19 L) according to FIG. 10, which contains a current sensor connection, such as. B. is described in JP-OS 60-94 772 (US Serial No. 5 29 240). To monitor the on-off states of the IGBT 19 U ( 19 L), a current sensor resistor can be coupled to the current sensor connection in order to receive a voltage VMON (ie a voltage value based on an emitter voltage VEU (VEL)) which is caused in the current sensor resistor 20 a current flowing in the IGBT 19 U ( 19 L) z. B. is generated by the non-link 16 U ( 16 L) of Fig. 6.
(iii) Zur Erfassung von Ein-Aus-Zuständen des Bipolartran sistors 18U (18L) kann mit der Basis des Bipolartransistors 18U (18L) ein Stromfühlerwiderstand 21 gekoppelt sein, um eine am Widerstand 21 erzeugte Spannung als Überwachungs spannung VMON über einen Verstärker 22 abzuleiten, wie Fig. 11 zeigt. Als eine Ein-Aus-Überwachungsmethode, die bei jeder Art von Leistungsschalteinrichtung 2U (2L) anwendbar ist, kann ein Stromwandler 23 gemäß Fig. 12 oder ein Strom fühlerwiderstand 24 gemäß Fig. 13 in einen Hauptstromweg für die Leistungsschalteinrichtung 2U (2L) eingefügt sein, um eine vom Stromwandler 23 induzierte Spannung oder eine im Stromfühlerwiderstand 24 aufgrund eines in der Lei stungsschalteinrichtung 2U (2L) fließenden Hauptstroms er zeugte Spannung über einen Verstärker 25 als Überwachungs spannung VMON abzuleiten. Es ist z. B. durch das Nichtglied 16U (16L) nach Fig. 6 möglich festzustellen, ob die Über wachungsspannung VMON einen vorbestimmten Spannungspegel erreicht hat.(iii) For detection of on-off states of the Bipolartran sistors 18 U (18 L), with the base of the bipolar transistor 18 U (18 L), a current sensing resistor 21 may be coupled to a generated at the resistor 21 voltage as a monitor voltage VMON via deriving an amplifier 22 as shown in FIG . As an on-off monitoring method that can be used with any type of power switching device 2 U ( 2 L), a current transformer 23 according to FIG. 12 or a current sensor resistor 24 according to FIG. 13 can be inserted into a main current path for the power switching device 2 U ( 2 L) be inserted in order to derive a voltage induced by the current transformer 23 or a current sensor resistor 24 due to a main current flowing in the power switching device 2 U ( 2 L) he generated voltage via an amplifier 25 as the monitoring voltage VMON. It is Z. B. by the non-link 16 U ( 16 L) according to FIG. 6 possible to determine whether the monitoring voltage VMON has reached a predetermined voltage level.
(iv) Der Überwachungsschaltkreis 13U (13L) kann anstelle des Nichtglieds 16U (16L) aus einem Spannungsvergleicher 26 gemäß Fig. 14 bestehen. Dieser Vergleicher 26 empfängt eine zu überwachende Spannung wie etwa eine Überwachungsspannung VMON und eine vorher eingestellte Bezugsspannung Vref von einer Bezugsspannungsquelle 27 und bildet ein Niedrig- oder Hochpegel-Überwachungssignal S2U (S2L) in Abhängigkeit davon, ob die Überwachungsspannung VMON die Bezugsspannung Vref überschreitet.(iv) The monitoring circuit 13 U ( 13 L) can consist of a voltage comparator 26 according to FIG. 14 instead of the non-element 16 U ( 16 L). This comparator 26 receives a voltage to be monitored, such as a monitoring voltage VMON and a previously set reference voltage Vref from a reference voltage source 27 and forms a low or high level monitoring signal S 2 U (S 2 L) depending on whether the monitoring voltage VMON is the reference voltage Vref exceeds.
Das obige Ausführungsbeispiel wurde zwar unter Bezugnahme auf eine Treiberschaltung für die Leistungsschalteinrich tungen eines Pulswechselrichters beschrieben; die Erfindung ist aber bei allen Arten von Treiberschaltungen für Lei stungsschalteinrichtungen anwendbar, die in Totem-Pole- Schaltung zwischen Hochspannungs- und Niederspannungs-Lei stungsanschlüssen liegen.The above embodiment has been made with reference to a driver circuit for the power switching device described a pulse inverter; The invention is for all types of driver circuits for Lei power switching devices applicable in totem pole Circuit between high voltage and low voltage Lei connections.
Claims (15)
einen mit der ersten Leistungsschalteinrichtung (2U) verbundenen ersten Überwachungsschaltkreis (13U) zur Über wachung von Ein-Aus-Zuständen der ersten Leistungsschalt einrichtung und Erzeugung eines ersten Überwachungssignals;
einen mit der zweiten Leistungsschalteinrichtung (2L) verbundenen zweiten Überwachungsschaltkreis (13L) zur Über wachung von Ein-Aus-Zuständen der zweiten Leistungsschalt einrichtung und Erzeugung eines zweiten Überwachungssi gnals;
einen Befehlssignalerzeuger (7) zur Erzeugung eines ersten Befehlssignals, das die Ein-Aus-Schaltung der ersten Leistungsschaltungseinrichtung bestimmt, und eines zweiten Befehlssignals, das die Ein-Aus-Schaltung der zweiten Lei stungsschalteinrichtung bestimmt;
eine mit dem zweiten Überwachungsschaltkreis (13L) und dem Befehlssignalerzeuger (7) verbundene erste Treiberein richtung, die das zweite Überwachungssignal und das erste Befehlssignal empfängt und der ersten Leistungsschaltein richtung ein erstes Treibersignal zum Einschalten zuführt, wenn das zweite Überwachungssignal einen Aus-Zustand der zweiten Leistungsschalteinrichtung (2L) bezeichnet und das erste Befehlssignal die Einschaltung der ersten Leistungs schalteinrichtung (2U) bestimmt; und
eine mit der ersten Überwachungseinrichtung (13U) und dem Befehlssignalerzeuger (7) verbundene zweite Treiberein richtung, die das erste Überwachungssignal und das zweite Befehlssignal empfängt und der zweiten Leistungsschaltein richtung (2L) ein zweites Treibersignal zum Einschalten zuführt, wenn das erste Überwachungssignal einen Aus-Zu stand der ersten Leistungsschalteinrichtung (2U) bezeichnet und das zweite Befehlssignal das Einschalten der zweiten Leistungsschalteinrichtung (2L) bestimmt.1. Driver circuit for driving a first and a second power switching device ( 2 U, 2 L), which are connected between a high-voltage power connection and a low-voltage power connection in a totem-pole circuit, characterized by
a first monitoring circuit ( 13 U) connected to the first power switching device ( 2 U) for monitoring on-off states of the first power switching device and generating a first monitoring signal;
a second monitoring circuit ( 13 L) connected to the second power switching device ( 2 L) for monitoring on-off states of the second power switching device and generating a second monitoring signal;
a command signal generator ( 7 ) for generating a first command signal determining the on-off circuit of the first power switching device and a second command signal determining the on-off circuit of the second power switching device;
a first driver device connected to the second monitoring circuit ( 13 L) and the command signal generator ( 7 ), which receives the second monitoring signal and the first command signal and supplies the first power switching device with a first driver signal for switching on when the second monitoring signal is in an off state denotes the second power switching device ( 2 L) and the first command signal determines the activation of the first power switching device ( 2 U); and
a second driver device connected to the first monitoring device ( 13 U) and the command signal generator ( 7 ) which receives the first monitoring signal and the second command signal and which supplies the second power switching device ( 2 L) with a second driver signal for switching on when the first monitoring signal is one From-To was the first power switching device ( 2 U) and the second command signal determines the switching on of the second power switching device ( 2 L).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1305346A JPH03169273A (en) | 1989-11-22 | 1989-11-22 | Drive circuit for switching device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE4032014A1 true DE4032014A1 (en) | 1991-05-23 |
Family
ID=17944008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4032014A Ceased DE4032014A1 (en) | 1989-11-22 | 1990-10-09 | DRIVER CIRCUIT FOR POWER SWITCHING DEVICES |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5099138A (en) |
| JP (1) | JPH03169273A (en) |
| DE (1) | DE4032014A1 (en) |
| FR (1) | FR2654883B1 (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0664595A2 (en) * | 1994-01-20 | 1995-07-26 | Mitsubishi Denki Kabushiki Kaisha | Controller for power device and drive controller for motor |
| DE19503375A1 (en) * | 1994-03-02 | 1995-09-14 | Siemens Ag Oesterreich | Control circuit for two series transistors of clocked inverter |
| DE10147882A1 (en) * | 2001-09-28 | 2003-04-24 | Infineon Technologies Ag | Half bridge circuit for use with inductive loads, outputs drive signal dependent on input signal and current from gate of one of switching transistors to other switching transistor |
| DE10241564B3 (en) * | 2002-09-07 | 2004-01-15 | Semikron Elektronik Gmbh | Method for error detection in data transmission to a driver circuit |
| DE10316223B3 (en) * | 2003-04-09 | 2004-09-09 | Infineon Technologies Ag | Transistor circuit for monitoring switching state of MOSFET installed as low-side switch receives square-wave control signal and includes drive switch, current monitor and evaluation circuit |
| DE10343278B4 (en) * | 2003-09-18 | 2006-01-05 | Infineon Technologies Ag | Half-bridge circuit with a device for preventing cross-currents |
| WO2006007365A1 (en) * | 2004-07-01 | 2006-01-19 | Analog Devices, Inc. | Anti-cross conduction driver control circuit and method |
| EP1619782A2 (en) * | 2004-07-22 | 2006-01-25 | Hitachi, Ltd. | Power converter with short circuit protection |
| WO2012158427A1 (en) * | 2011-05-13 | 2012-11-22 | Mks Instruments, Inc. | Method and system for shoot-through protection |
| WO2014035775A3 (en) * | 2012-08-29 | 2014-04-24 | Eaton Corporation | System for optimizing switching dead-time and method of making same |
| US8749209B2 (en) | 2008-05-05 | 2014-06-10 | Infineon Technologies Austria Ag | System and method for providing adaptive dead times |
| EP2894776A1 (en) * | 2014-01-09 | 2015-07-15 | Dialog Semiconductor (UK) Limited | High voltage DC/DC Converter with master/slave buck output stages |
| EP2854276A3 (en) * | 2013-09-25 | 2016-03-09 | General Electric Company | System and method for controlling switching elements within a single-phase bridge circuit |
| EP3309964A1 (en) * | 2016-10-14 | 2018-04-18 | Siemens Aktiengesellschaft | Assembly for switch state detection of a voltage controlled semiconductor circuit element |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0534719B1 (en) * | 1991-09-26 | 1997-12-29 | National Semiconductor Corporation | Integrated circuit having reduced electromagnetic emissions |
| JP3142018B2 (en) * | 1992-03-12 | 2001-03-07 | 日本テキサス・インスツルメンツ株式会社 | Load drive circuit |
| US5274274A (en) * | 1992-03-23 | 1993-12-28 | Power Integrations, Inc. | Dual threshold differential discriminator |
| US5365118A (en) * | 1992-06-04 | 1994-11-15 | Linear Technology Corp. | Circuit for driving two power mosfets in a half-bridge configuration |
| US5408150A (en) * | 1992-06-04 | 1995-04-18 | Linear Technology Corporation | Circuit for driving two power mosfets in a half-bridge configuration |
| US5311084A (en) * | 1992-06-23 | 1994-05-10 | At&T Bell Laboratories | Integrated circuit buffer with controlled rise/fall time |
| US5410229A (en) * | 1992-07-31 | 1995-04-25 | Black & Decker Inc. | Motor speed control circuit with electronic clutch |
| US5406150A (en) * | 1992-08-24 | 1995-04-11 | Silicon Systems Inc | Control system for motors and inductive loads |
| US6377087B1 (en) * | 1993-01-19 | 2002-04-23 | U.S. Philips Corporation | Driving scheme for bipolar transistors |
| US5331593A (en) * | 1993-03-03 | 1994-07-19 | Micron Semiconductor, Inc. | Read circuit for accessing dynamic random access memories (DRAMS) |
| US5394037A (en) * | 1993-04-05 | 1995-02-28 | Lattice Semiconductor Corporation | Sense amplifiers and sensing methods |
| US5502610A (en) * | 1993-09-02 | 1996-03-26 | Micrel, Inc. | Switching regulator having high current prevention features |
| US5546045A (en) * | 1993-11-05 | 1996-08-13 | National Semiconductor Corp. | Rail to rail operational amplifier output stage |
| US5545955A (en) * | 1994-03-04 | 1996-08-13 | International Rectifier Corporation | MOS gate driver for ballast circuits |
| US6147545A (en) * | 1994-03-08 | 2000-11-14 | Texas Instruments Incorporated | Bridge control circuit for eliminating shoot-through current |
| US5841313A (en) * | 1995-08-30 | 1998-11-24 | Cherry Semiconductor Corporation | Switch with programmable delay |
| US5781058A (en) * | 1995-08-30 | 1998-07-14 | Cherry Semiconductor Corporation | Totem pole driver with cross conduction protection and default low impedance state output |
| US5754065A (en) * | 1995-11-07 | 1998-05-19 | Philips Electronics North America Corporation | Driving scheme for a bridge transistor |
| WO1997017761A1 (en) * | 1995-11-07 | 1997-05-15 | Philips Electronics N.V. | Circuit arrangement |
| JP3394377B2 (en) * | 1996-01-09 | 2003-04-07 | 三菱電機株式会社 | Semiconductor device and semiconductor module |
| DE19604341C2 (en) * | 1996-02-07 | 1998-07-02 | Fraunhofer Ges Forschung | Device for controlling switching elements, in particular MOS-FETS in pairs of bridges |
| US5777496A (en) * | 1996-03-27 | 1998-07-07 | Aeg Schneider Automation, Inc. | Circuit for preventing more than one transistor from conducting |
| JP3421507B2 (en) * | 1996-07-05 | 2003-06-30 | 三菱電機株式会社 | Driver circuit for semiconductor device |
| JPH10271710A (en) * | 1997-03-28 | 1998-10-09 | Mitsubishi Electric Corp | Power source transfer circuit |
| KR100433799B1 (en) * | 1998-12-03 | 2004-06-04 | 가부시키가이샤 히타치세이사쿠쇼 | Gate drive circuit of voltage drive switching element |
| EP1063772A1 (en) | 1999-04-21 | 2000-12-27 | Infineon Technologies AG | Half-bridge driver circuit |
| JP2001268899A (en) * | 2000-03-17 | 2001-09-28 | Fujitsu Ltd | Power supply control device, power supply circuit, power supply control method, and electronic device |
| US6323703B1 (en) * | 2000-05-04 | 2001-11-27 | Exar Corporation | Indirect output current sensing |
| WO2002063770A2 (en) * | 2001-02-06 | 2002-08-15 | Koninklijke Philips Electronics N.V. | Switching fet circuit |
| US6809571B2 (en) * | 2001-10-01 | 2004-10-26 | International Rectifier Corporation | Power control circuit with active impedance to avoid interference and sensing problems |
| US6687142B2 (en) * | 2001-12-17 | 2004-02-03 | Coolit Systems Inc. | AC to DC inverter for use with AC synchronous motors |
| EP1472783B1 (en) * | 2002-02-06 | 2007-10-31 | ebm-papst St. Georgen GmbH & Co. KG | Method for commutating an electronically commutated motor and motor for carrying out said method |
| US6747300B2 (en) * | 2002-03-04 | 2004-06-08 | Ternational Rectifier Corporation | H-bridge drive utilizing a pair of high and low side MOSFETs in a common insulation housing |
| JP2003324937A (en) * | 2002-05-09 | 2003-11-14 | Mitsubishi Electric Corp | Driving apparatus |
| US7551007B2 (en) * | 2005-02-11 | 2009-06-23 | Fairchild Semiconductor Corporation | Partial switch gate driver |
| JP2008259283A (en) * | 2007-04-03 | 2008-10-23 | Sanken Electric Co Ltd | Gate drive circuit |
| JP4650518B2 (en) * | 2008-04-10 | 2011-03-16 | 株式会社デンソー | Motor control device |
| JP5428919B2 (en) * | 2010-02-12 | 2014-02-26 | 株式会社デンソー | Penetration current prevention circuit and vehicle motor drive circuit |
| KR101297460B1 (en) * | 2012-04-24 | 2013-08-16 | 엘에스산전 주식회사 | Apparatus for driving gate |
| US9891640B2 (en) * | 2013-06-14 | 2018-02-13 | Infineon Technologies Ag | Sensing element for semiconductor |
| US9130552B2 (en) * | 2013-11-05 | 2015-09-08 | Texas Instruments Incorporated | Cross-conduction detector for switching regulator |
| JP6260552B2 (en) * | 2015-02-26 | 2018-01-17 | 株式会社オートネットワーク技術研究所 | Power supply |
| US9712058B1 (en) | 2016-08-29 | 2017-07-18 | Silanna Asia Pte Ltd | High speed tri-level input power converter gate driver |
| JP6615384B2 (en) | 2016-12-22 | 2019-12-04 | 三菱電機株式会社 | Semiconductor devices, inverters and automobiles |
| JP6961944B2 (en) * | 2017-01-18 | 2021-11-05 | 富士電機株式会社 | Power semiconductor module |
| DE102017218305A1 (en) * | 2017-10-13 | 2019-04-18 | Conti Temic Microelectronic Gmbh | Method for controlling a semiconductor bridge of an electrically operable motor by means of a ramp signal, control device and arrangement |
| TWI650922B (en) * | 2018-02-07 | 2019-02-11 | 新唐科技股份有限公司 | Half bridge circuit driving chip with protection circuit and protection method thereof |
| US10110221B1 (en) * | 2018-02-21 | 2018-10-23 | Navitas Semiconductor, Inc. | Power transistor control signal gating |
| US10345832B1 (en) * | 2018-05-14 | 2019-07-09 | Asm Ip Holding B.V. | Insulation system and substrate processing apparatus |
| EP4369604A1 (en) * | 2022-11-10 | 2024-05-15 | Mitsubishi Electric R&D Centre Europe B.V. | Overlapping protection using gate current mirror in a power converter |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4825102A (en) * | 1986-09-11 | 1989-04-25 | Matsushita Electric Industrial Co., Ltd. | MOS FET drive circuit providing protection against transient voltage breakdown |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58170379A (en) * | 1982-03-31 | 1983-10-06 | Hitachi Ltd | Switching element drive circuit |
| US4783690A (en) * | 1983-09-06 | 1988-11-08 | General Electric Company | Power semiconductor device with main current section and emulation current section |
| US4628397A (en) * | 1984-06-04 | 1986-12-09 | General Electric Co. | Protected input/output circuitry for a programmable controller |
| JPS62221219A (en) * | 1986-03-22 | 1987-09-29 | Toshiba Corp | Logic circuit |
| US4682054A (en) * | 1986-06-27 | 1987-07-21 | Motorola, Inc. | BICMOS driver with output voltage swing enhancement |
| US4736267A (en) * | 1986-11-14 | 1988-04-05 | Motorola, Inc. | Fault detection circuit |
| JPS63202126A (en) * | 1987-02-17 | 1988-08-22 | Toshiba Corp | Logic circuit |
| DE3708499A1 (en) * | 1987-03-16 | 1988-10-20 | Sgs Halbleiterbauelemente Gmbh | DIGITAL PRACTICAL DRIVER CIRCUIT |
| US4814638A (en) * | 1987-06-08 | 1989-03-21 | Grumman Aerospace Corporation | High speed digital driver with selectable level shifter |
| JPS6432719A (en) * | 1987-07-29 | 1989-02-02 | Seiko Instr & Electronics | Output device for semiconductor integrated circuit |
| US4910416A (en) * | 1988-03-04 | 1990-03-20 | Modicon, Inc. | Power switch monitor to improve switching time |
| JP2550138B2 (en) * | 1988-03-18 | 1996-11-06 | 株式会社日立製作所 | Semiconductor integrated circuit device having bipolar transistor and field effect transistor |
| US4876635A (en) * | 1988-12-23 | 1989-10-24 | General Electric Company | Series resonant inverter with lossless snubber-resetting components |
| US5001369A (en) * | 1990-07-02 | 1991-03-19 | Micron Technology, Inc. | Low noise output buffer circuit |
-
1989
- 1989-11-22 JP JP1305346A patent/JPH03169273A/en active Pending
-
1990
- 1990-07-12 US US07/551,995 patent/US5099138A/en not_active Expired - Fee Related
- 1990-08-29 FR FR9010763A patent/FR2654883B1/en not_active Expired - Fee Related
- 1990-10-09 DE DE4032014A patent/DE4032014A1/en not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4825102A (en) * | 1986-09-11 | 1989-04-25 | Matsushita Electric Industrial Co., Ltd. | MOS FET drive circuit providing protection against transient voltage breakdown |
Non-Patent Citations (1)
| Title |
|---|
| BARETT, J.: Interaktives Schalten in Brücken- zweigen, IN: elektronik industrie 2, 1988, S. 86-88 * |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0664595A3 (en) * | 1994-01-20 | 1997-04-23 | Mitsubishi Electric Corp | Controller for power device and drive controller for motor. |
| US6005366A (en) * | 1994-01-20 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Controller for power device and drive controller for motor |
| US6522098B1 (en) | 1994-01-20 | 2003-02-18 | Mitsubishi Denki Kabushiki Kaisha | Controller for power device and drive controller for motor |
| EP0664595A2 (en) * | 1994-01-20 | 1995-07-26 | Mitsubishi Denki Kabushiki Kaisha | Controller for power device and drive controller for motor |
| US6724169B2 (en) | 1994-01-20 | 2004-04-20 | Mitsubishi Denki Kabushiki Kaisha | Controller for power device and drive controller for motor |
| DE19503375A1 (en) * | 1994-03-02 | 1995-09-14 | Siemens Ag Oesterreich | Control circuit for two series transistors of clocked inverter |
| DE19503375C2 (en) * | 1994-03-02 | 1998-06-04 | Siemens Ag Oesterreich | Control circuit for two transistors connected in series |
| DE10147882B4 (en) * | 2001-09-28 | 2005-06-23 | Infineon Technologies Ag | Half-bridge circuit and method for its control |
| DE10147882A1 (en) * | 2001-09-28 | 2003-04-24 | Infineon Technologies Ag | Half bridge circuit for use with inductive loads, outputs drive signal dependent on input signal and current from gate of one of switching transistors to other switching transistor |
| US7068486B2 (en) | 2001-09-28 | 2006-06-27 | Infineon Technologies Ag | Half-bridge circuit and method for driving the half-bridge circuit |
| DE10241564B3 (en) * | 2002-09-07 | 2004-01-15 | Semikron Elektronik Gmbh | Method for error detection in data transmission to a driver circuit |
| DE10316223B3 (en) * | 2003-04-09 | 2004-09-09 | Infineon Technologies Ag | Transistor circuit for monitoring switching state of MOSFET installed as low-side switch receives square-wave control signal and includes drive switch, current monitor and evaluation circuit |
| DE10343278B4 (en) * | 2003-09-18 | 2006-01-05 | Infineon Technologies Ag | Half-bridge circuit with a device for preventing cross-currents |
| WO2006007365A1 (en) * | 2004-07-01 | 2006-01-19 | Analog Devices, Inc. | Anti-cross conduction driver control circuit and method |
| US7187226B2 (en) | 2004-07-01 | 2007-03-06 | Analog Devices, Inc. | Anti-cross conduction drive control circuit and method |
| EP1619782A2 (en) * | 2004-07-22 | 2006-01-25 | Hitachi, Ltd. | Power converter with short circuit protection |
| EP1619782A3 (en) * | 2004-07-22 | 2009-05-06 | Hitachi, Ltd. | Power converter with short circuit protection |
| US8749209B2 (en) | 2008-05-05 | 2014-06-10 | Infineon Technologies Austria Ag | System and method for providing adaptive dead times |
| DE102009002819B4 (en) * | 2008-05-05 | 2016-01-14 | Infineon Technologies Austria Ag | Method and circuit for adaptively controlling a dead time |
| US9473025B2 (en) | 2008-05-05 | 2016-10-18 | Infineon Technologies Austria Ag | System and method for providing adaptive dead times for a half bridge circuit |
| WO2012158427A1 (en) * | 2011-05-13 | 2012-11-22 | Mks Instruments, Inc. | Method and system for shoot-through protection |
| US8749939B2 (en) | 2011-05-13 | 2014-06-10 | Mks Instruments, Inc. | Method and system for shoot-through protection |
| WO2014035775A3 (en) * | 2012-08-29 | 2014-04-24 | Eaton Corporation | System for optimizing switching dead-time and method of making same |
| US9166469B2 (en) | 2012-08-29 | 2015-10-20 | Eaton Corporation | System for optimizing switching dead-time and method of making same |
| EP2854276A3 (en) * | 2013-09-25 | 2016-03-09 | General Electric Company | System and method for controlling switching elements within a single-phase bridge circuit |
| US9362859B2 (en) | 2013-09-25 | 2016-06-07 | General Electric Company | System and method for controlling switching elements within a single-phase bridge circuit |
| EP2894776A1 (en) * | 2014-01-09 | 2015-07-15 | Dialog Semiconductor (UK) Limited | High voltage DC/DC Converter with master/slave buck output stages |
| EP3309964A1 (en) * | 2016-10-14 | 2018-04-18 | Siemens Aktiengesellschaft | Assembly for switch state detection of a voltage controlled semiconductor circuit element |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03169273A (en) | 1991-07-22 |
| FR2654883B1 (en) | 1994-05-06 |
| US5099138A (en) | 1992-03-24 |
| FR2654883A1 (en) | 1991-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4032014A1 (en) | DRIVER CIRCUIT FOR POWER SWITCHING DEVICES | |
| DE19825211C2 (en) | Semiconductor circuit | |
| DE19614354C2 (en) | Control circuit for a MOS gate-controlled power semiconductor circuit | |
| DE102005022309B4 (en) | Semiconductor device | |
| DE19600808B4 (en) | A device for suppressing voltage transients and for detecting desaturation states in power transistor systems | |
| DE4403941C2 (en) | Method and circuit arrangement for controlling semiconductor switches in a series circuit | |
| DE4008376C2 (en) | ||
| DE69309193T2 (en) | Insulated gate semiconductor device | |
| DE10020981B4 (en) | Engine control unit with fault protection circuit | |
| DE3784960T2 (en) | CURRENT LIMITER FOR CONSTANT CURRENT FOR A DRIVER OF A SWITCHGEAR. | |
| DE10325588A1 (en) | Metal oxide semiconductor gate circuit includes driver circuit carrying out test to prevent simultaneous conduction when applied voltage cannot be resisted | |
| DE102019114881B4 (en) | CONTROL DEVICE AND SWITCHING DEVICE | |
| DE3640546C2 (en) | ||
| DE4342082C2 (en) | Control circuit for generating switching signals for power transistors | |
| DE4211270A1 (en) | INVERTER | |
| DE10328782B4 (en) | Control circuit for a synchronous rectification MOSFET | |
| DE2906961C2 (en) | Circuit arrangement with a field-controlled thyristor | |
| EP0219074A2 (en) | Two-wire type switch with a power transistor | |
| EP0314013B1 (en) | Method for regulating the base current of a switching transistor and circuit arrangement for carrying out the method | |
| DE3129521A1 (en) | MAGNETIC COUPLING CONTROL | |
| DE112021007000T5 (en) | Method and device for rapid short-circuit detection of a short circuit on a gate-controlled circuit breaker | |
| WO2003085832A1 (en) | Circuit arrangement for control of a semiconductor circuit | |
| DE68923748T2 (en) | Circuit for driving a capacitive load. | |
| DE102005003890A1 (en) | Overcurrent protection circuit and semiconductor device | |
| DE19907942B4 (en) | Speedlight |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |