DE3940811A1

DE3940811A1 - CIRCUIT FOR CONTROLLING AN IMAGE SIGNAL STORAGE

Info

Publication number: DE3940811A1
Application number: DE19893940811
Authority: DE
Inventors: Juergen Dipl Ing Kaaden
Original assignee: Deutsche Thomson Brandt GmbH
Current assignee: Deutsche Thomson Brandt GmbH
Priority date: 1989-12-09
Filing date: 1989-12-09
Publication date: 1991-06-13
Also published as: WO1991009496A1; AU6884691A

Abstract

A video-signal store is used, in particular, to convert the vertical frequency of a TV signal from 50 to 100 Hz or the line frequency from 16 to 32 kHz. The video-signal read-out operation then takes place in a shorter time than the recording operation. The aim of the invention is to provide a simple control circuit for the read-out operation. Resetting the store (M) at the end of the read-out operation is carried out using a vertical synchronizing signal split off from the signal which is read out.

Description

Die Erfindung geht aus von einer Schaltung zur Steuerung eines Bildsignalspeichers gemäß dem Oberbegriff des An spruchs 1.The invention is based on a circuit for control an image signal memory according to the preamble of the An saying 1.

Derartige Bildsignalspeicher werden in Fernsehgeräten z. B. benötigt, um das Signal eines Fernsehbildes zu verzögern, ein oder mehrmals zu wiederholen oder für eine Normenwand lung die Dauer eines Bildes zu ändern. Wenn mit einem derar tigen Bildspeicher eine Normenwandlung, z. B. von einer Bild frequenz von 50 Hz auf eine Bildfrequenz von 100 Hz oder von einer Zeilenfrequenz von 16 kHz auf eine Zeilenfrequenz von 32 kHz vorgenommen werden soll, sind beim Einschreiben und beim Auslesen des Speichers Hilfssignale erforderlich. Diese Hilfssignale müssen z. B. einmal pro Bild oder Halbbild anlie gen, d. h. bei einer Bildfrequenz von 50 Hz alle 20 ms und bei einer Bildfrequenz von 100 Hz alle 10 ms. Diese Signale müssen separat erzeugt werden. Beim Schreiben und Lesen mit der gleichen Bildfrequenz ist dieses relativ einfach, weil dann die Vertikalsynchronsignale des Eingangssignals verwen det werden können. Bei einem Schreibvorgang mit einer Bild frequenz von 50 Hz und einem Lesevorgang mit einer Bildfre quenz von 100 Hz müßte somit beim Lesevorgang ein Impuls mit einer Periodendauer von 10 ms gewonnen werden, um den Spei cher am Ende des 10 ms dauernden Bildes rückzusetzen. Ein derartiger Impuls ist aber nicht verfügbar und müßte in zu sätzlichen Schaltungen erzeugt werden.Such image signal memories are used in television sets such. B. needed to delay the signal of a television picture, Repeat one or more times or for a norm wall to change the duration of an image. If with a derar term image storage a change of standards, z. B. from a picture frequency from 50 Hz to a frame rate of 100 Hz or from a line frequency of 16 kHz to a line frequency of 32 kHz should be made when registered and auxiliary signals required when reading the memory. These Auxiliary signals must e.g. B. once per picture or field gen, d. H. at a frame rate of 50 Hz every 20 ms and at a frame rate of 100 Hz every 10 ms. These signals must be created separately. When writing and reading with the same frame rate, this is relatively easy because then use the vertical sync signals of the input signal can be detected. When writing with an image frequency of 50 Hz and a reading process with an image fre frequency of 100 Hz should therefore include a pulse during the reading process a period of 10 ms can be obtained to the Spei at the end of the 10 ms image. A such an impulse is not available and would have to be in additional circuits are generated.

Der Erfindung liegt die Aufgabe zugrunde, für den Lesevor gang des Bildsignals auf einfache Weise ein Signal für die Rahmensynchronisation zu schaffen.The invention has for its object for the reading gang of the image signal in a simple way a signal for the To create frame synchronization.

Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfin dung gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.This object is achieved by the inven in claim 1 solved. Advantageous developments of the invention are specified in the subclaims.

Die Erfindung beruht auf folgender Überlegung. Beim Lesevor gang wird das Signal mit einem konstanten Takt während einer vom Schreibvorgang zunächst unabhängigen Zeit, z. B. in der halben Zeit, ausgelesen. Das Bildsignal enthält andererseits das Vertikalsynchronsignal, das innerhalb des Bildsignals erkennbar ist und somit in einer Abtrennstufe vom Bildsignal getrennt werden kann. Dieses Vertikalsynchronsignal ist ein eindeutiges Kriterium für das Ende des jeweils gelesenen Bil des. Daher kann dieses Signal in vorteilhafter Weise zum Rücksetzen des Speichers gewonnen werden. Der Speicher er zeugt somit selbsttätig seine eigene Rahmensynchronisation, ohne daß dafür zusätzliche Schaltungen erforderlich sind. Die Erfindung ist besonders vorteilhaft anwendbar, wenn die Dauer des gelesenen Bildes von der Dauer des geschriebenen Bildes abweicht, wenn z. B. das Signal gemäß einer ersten Norm mit einer Vertikalfrequenz von 50 Hz entsprechend 20 ms geschrieben und entsprechend einer zweiten Norm mit einer Vertikalfrequenz von 100 Hz entsprechend 10 ms gelesen wird. Die Erfindung ist jedoch auch anwendbar, wenn die Dauer ei nes Bildes beim Schreiben und Lesen gleich ist.The invention is based on the following consideration. When reading the signal is sent with a constant clock during a time independent of the writing process, e.g. B. in the half time, read out. On the other hand, the image signal contains the vertical sync signal that is within the image signal is recognizable and thus in a separation stage from the image signal can be separated. This vertical synchronizing signal is a clear criterion for the end of the respective read bil des. Therefore, this signal can advantageously for Reset the memory can be obtained. The memory he thus automatically generates its own frame synchronization, without the need for additional circuits. The invention is particularly advantageously applicable when the Duration of the image read from the duration of the written one Image differs if z. B. the signal according to a first Standard with a vertical frequency of 50 Hz corresponding to 20 ms written and according to a second standard with a Vertical frequency of 100 Hz is read corresponding to 10 ms. However, the invention is also applicable when the duration is egg nes picture when writing and reading is the same.

Voraussetzung ist, daß die Synchronsignale zusammen mit dem eigentlichen Bildsignal in dem Speicher gespeichert sind. Die Synchronsignale können in ihrer ursprünglichen Lage oder Amplitude gespeichert werden oder auch in einem separaten Speicherbereich, auf den regelmäßig zurückgegriffen wird. Die Synchronsignale können auch mit einer modifizierten Am plitude gespeichert sein, um den Amplitudenbereich des Spei chers und der Wandler besser auszunutzen. Dabei kann die Am plitude der Synchronsignale nicht wie üblich im Ultraschwarz bereich, sondern im BA-Amplitudenbereich des Videosignals liegen. Eine derartige Lösung ist beschrieben in der DE-PS 25 58 168. Die Synchronsignale können auch zusammen mit einem anderen Signal gespeichert oder aus einem anderen gespeicherten Signal abgeleitet werden. Beispielsweise ist es möglich, auf eine Speicherung der Synchronsignale zu ver zichten und die Synchronsignale, insbesondere die Zeilensyn chronimpulse, aus dem PCM-Takt eines gleichzeitig gespeicher ten PCM-Tonsignals abzuleiten. Eine derartige Lösung ist be schrieben in der DE-PS 33 10 890.The prerequisite is that the synchronizing signals together with the actual image signal are stored in the memory. The synchronization signals can be in their original position or Amplitude can be saved or in a separate one Memory area that is used regularly. The sync signals can also be modified with a modified Am plitude can be stored to the amplitude range of the Spei chers and the converter better to use. The Am plitude of the synchronizing signals is not as usual in the ultrasonic black range, but in the BA amplitude range of the video signal lie. Such a solution is described in the DE-PS 25 58 168. The synchronizing signals can also be together stored with another signal or from another stored signal can be derived. For example it is possible to save the synchronization signals and the sync signals, especially the line sync chronimpulse, from the PCM clock of a stored at the same time derive PCM sound signal. Such a solution is wrote in DE-PS 33 10 890.

Ein wesentlicher Vorteil der Erfindung besteht darin, daß keine Hilfsimpulse erzeugt werden müssen und eine schaltungs technisch einfache Normenwandlung, z. B. von einer Bildfre quenz von 50 Hz auf eine Bildfrequenz von 100 Hz oder auch eine Änderung der Zeilenfrequenz möglich ist.A major advantage of the invention is that no auxiliary pulses have to be generated and a circuit technically simple change of standards, e.g. B. from a Bildfre frequency of 50 Hz to a frame rate of 100 Hz or also a change in the line frequency is possible.

Ein Ausführungsbeispiel der Erfindung wird anhand der Zeich nung erläutert. Darin zeigenAn embodiment of the invention is based on the drawing explained. Show in it

Fig. 1 ein Blockschaltbild eines erfindungsgemäß gesteuerten Speichers und Fig. 1 is a block diagram of a memory controlled according to the invention and

Fig. 2 das dazugehörige Zeitdiagramm. Fig. 2 shows the associated time diagram.

Fig. 1 zeigt einen Bildsignalspeicher M, der über die Lei tung 1 ein 8 Bit-Bildsignal an den D/A-Wandler W liefert. Der Wandler W liefert ein entsprechendes analoges Bildsi gnal, das über den Verstärker V gelangt und an der Klemme 2 als Signal Y2 verfügbar ist. Der Speicher M wird von der Lo gik A gesteuert, die durch einen Speicherbefehl MB gesteuert wird. Der Schreibvorgang im Speicher M erfolgt gemäß einer ersten Norm mit 50 Hz Bildfrequenz und 16 kHz Zeilenfre quenz. Der Lesevorgang indessen erfolgt gemäß einer zweiten Norm mit einer Bildfrequenz von 100 Hz und einer Zeilenfre quenz von 32 kHz. Das zu speichernde Signal Y1 steht an der Klemme 3 und wird über den A/D-Wandler W2 und die Leitung L als ein 8-Bit-Leuchtdichtesignal dem Eingang des Speichers M zugeführt. Im folgenden werden der Schreibvorgang und der Lesevorgang beschrieben. Fig. 1 shows an image signal memory M, the device via the Lei 1 supplies an 8-bit image signal to the D / A converter W. The converter W provides a corresponding analog Bildsi signal, which passes through the amplifier V and is available at terminal 2 as signal Y 2 . The memory M is controlled by the logic A, which is controlled by a memory command MB. The writing process in the memory M is carried out according to a first standard with 50 Hz frame rate and 16 kHz line frequency. The reading process, however, is carried out according to a second standard with an image frequency of 100 Hz and a line frequency of 32 kHz. The signal Y 1 to be stored is at terminal 3 and is supplied to the input of the memory M as an 8-bit luminance signal via the A / D converter W 2 and the line L. The following describes the writing process and the reading process.

Writing process

Aus dem in den Speicher M einzuschreibenden Signal Y1 an der Klemme 3 werden in der Synchronimpulsabtrennstufe F1 Verti kalsynchronsignale V1 und Zeilensynchronsignale H1 gewonnen. V1 gelangt über den Schalter S1 in der dargestellten Stel lung auf die Logik A und steuert dort jeweils den Beginn und das Ende des Einlesens des Bildsignals während eines Bildes mit einer Dauer von 20 ms. Die Zeilensynchronsignale H1 ge langen auf eine PLL-Schaltung mit dem Oszillator C, der Pha senvergleichsstufe B und dem Frequenzteiler D mit dem Teiler faktor 800 : 1. Der Oszillator C erzeugt eine Taktimpulsfolge T1 mit einer Frequenz von 12,5 MHz. Diese gelangt über den Schalter S2 in der dargestellten Stellung ebenfalls auf die Logik A und dient als Einlesetakt für das Bildsignal Y1. Das Schreiben eines Bildsignals beginnt jeweils mit der Vorder flanke des Vertikalsynchronsignals V1, und der Schreibtakt während eines Bildes ist mit der Horizontalfrequenz des Ein gangsignals Y1 verkoppelt. Beendet wird der Schreibvorgang eines Bildes mit der Vorderflanke des nächsten Vertikalsyn chronsignals.From the signal Y 1 to be written into the memory M at the terminal 3 , vertical synchronizing signals V 1 and line synchronizing signals H 1 are obtained in the synchronizing pulse separating stage F 1 . V 1 reaches the logic A via the switch S 1 in the position shown and controls the beginning and end of the reading of the image signal during an image with a duration of 20 ms. The line synchronizing signals H 1 ge on a PLL circuit with the oscillator C, the phase comparison stage B and the frequency divider D with the divider factor 800: 1. The oscillator C generates a clock pulse sequence T 1 with a frequency of 12.5 MHz. This also reaches the logic A via the switch S 2 in the position shown and serves as a reading clock for the image signal Y 1 . The writing of an image signal begins with the leading edge of the vertical synchronizing signal V 1 , and the write clock during an image is coupled to the horizontal frequency of the input signal Y 1 . The writing process of an image is ended with the leading edge of the next vertical sync signal.

Reading process

Für den Lesevorgang mit einer abweichenden Bildfrequenz von 100 Hz entsprechend einer Bilddauer von 10 ms sind die Schal ter S1 und S2 von der Logik A durch den Schaltimpuls 4 in die andere Stellung umgelegt. Der Lesetakt T2 mit der um den Faktor 2 erhöhten Frequenz von 25 MHz wird von dem frei schwingenden Quarzoszillator E geliefert. Die PLL-Schaltung ist nur noch durch H1 weiter synchronisiert, um ein Weglau fen des Oszillators C zu verhindern, wird aber für den Lese vorgang nicht mehr verwertet. Am Ende eines während 10 ms gelesenen Bildes erscheint am Ausgang der Synchronimpulsab trennstufe F2 ein Vertikalsynchronsignal V2, das zusammen mit dem eigentlichen Bildsignal gespeichert ist. Das Signal V2 gelangt über den durch den Impuls 4 umgelegten Schalter S1 auf die Logik A und bewirkt das Rücksetzen des Speichers M jeweils am Ende eines gelesenen Bildes. Der Speicher M wird immer mit der Vorderflanke des von F2 gelieferten Verti kalsynchronsignals V2 rückgesetzt. Der Kreis ist damit ge schlossen. Die Taktimpulsfolge T2 bestimmt die Dauer des ge lesenen Bildes, und das Rücksetzen des Speichers erfolgt durch V2 aus dem gelesenen Signal selbst heraus. Die Stufe F2 liefert außerdem an Ausgängen die Synchronimpulse H2, V2 für das an der Klemme 2 gelieferte gelesene Signal Y2.For the reading process with a different frame rate of 100 Hz corresponding to a frame duration of 10 ms, the switches S 1 and S 2 are switched from logic A by the switching pulse 4 to the other position. The reading clock T 2 with the frequency of 25 MHz increased by a factor of 2 is supplied by the freely oscillating quartz oscillator E. The PLL circuit is only further synchronized by H 1 to prevent the oscillator C from running away, but is no longer used for the reading process. At the end of 10 ms while the read image Synchronimpulsab appears at the output separation step F 2, a vertical synchronizing signal V 2, which is stored together with the actual image signal. The signal V 2 arrives at the logic A via the switch S 1 which is switched by the pulse 4 and causes the memory M to be reset at the end of a read image. The memory M is always reset with the leading edge of the vertical synchronization signal V 2 supplied by F 2 . The circle is closed. The clock pulse sequence T 2 determines the duration of the ge read image, and the memory is reset by V 2 from the read signal itself. Step F 2 also provides outputs to the sync pulses H 2, V 2 for the product delivered to the terminal 2 read signal Y. 2

Fig. 2 zeigt das zu Fig. 1 gehörende Zeitdiagramm. Fig. 2c zeigt das vom Speicher M entnommene Signal mit den Vortraban ten, den Vertikalsynchronimpulsen und den Nachtrabanten. Die ses Signal vom Ausgang des Speichers M gelangt auf den Ein gang der Stufe F2. In der Stufe F2 wird mit einer amplitu den- selektiven Abtrennung der Vertikalsynchronimpuls gemäß Fig. 2a gewonnen. Aus dem Impuls gemäß Fig. 2a wird durch eine logische Schaltung oder eine Differentiation der kurze Impuls gemäß Fig. 2b erzeugt. Der Impuls gemäß Fig. 2b ist das Rücksetzsignal für den Speicher M jeweils am Ende eines Lesevorganges, das für 150 ns am Eingang des Speichers M an steht. Die Linie G zum Zeitpunkt des Impulses gemäß Fig. b stellt das Ende eines Speicherbereiches SB1 und dem Beginn des nächsten Speicherbereiches FB2 dar. In diesem Zeitpunkt erfolgt die Umschaltung zwischen zwei verschiedenen Speicher bereichen des Speichers M, in dem jeweils das Signal eines Bildes gespeichert ist. FIG. 2 shows the time diagram belonging to FIG. 1. Fig. 2c shows the signal taken from the memory M with the Vortraban th, the vertical sync pulses and the night satellites. This signal from the output of the memory M reaches the input of stage F 2 . In stage F 2 , the vertical synchronizing pulse according to FIG. 2a is obtained with an amplitude-selective separation. The short pulse according to FIG. 2b is generated from the pulse according to FIG. 2a by a logic circuit or a differentiation. The pulse according to FIG. 2b is the reset signal for the memory M at the end of a reading process, which is at the input of the memory M for 150 ns. The line G at the time of the pulse according to FIG. B represents the end of a memory area SB 1 and the beginning of the next memory area FB 2. At this time, the switchover between two different memory areas of the memory M takes place, in each of which the signal of an image is saved.

Claims

1. A circuit for controlling an image signal memory for digital image signals, wherein the write operation is started gnal for an image signal having a Vertikalsynchronsi and terminates gnal to the next Vertikalsynchronsi and the read operation during a ge genüber the write operation or shorter occurs longer frame duration, characterized characterized in that the reset of the memory (M) takes place at the end of the reading process with a vertical sync signal obtained from the read signal (V 2 ).

2. Circuit according to claim 1, characterized in that the writing process is controlled with a pulse sequence (T 1 ) derived from the line synchronizing pulses of the written signal.

3. Circuits according to claim 1, characterized in that the reading process with a clock pulse sequence (T 2 ) is controlled by a freely oscillating crystal oscillator (E).

4. A circuit according to claim 1, characterized in that include the image signal in the image signal memory (M) Lich the sync signals is stored.

5. A circuit according to claim 1, characterized in that the duration of the reading of the signal of an image on the duration of the writing process of the signal Image differs.

6. Circuit according to claim 5, characterized in that the duration of the reading process (10 ms) is shorter than that Writing time (20 ms).