DE3938335A1

DE3938335A1 - METHOD AND DEVICE FOR WAVEFORM DIGITALIZATION

Info

Publication number: DE3938335A1
Application number: DE19893938335
Authority: DE
Inventors: Richard M Povenmire
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1989-11-02
Filing date: 1989-11-17
Publication date: 1991-06-06
Also published as: GB2237712B; GB8924775D0; GB2237712A

Description

Die Erfindung betrifft Abtast- und Wiedergabesysteme, und insbesondere eine Wellenformabtastung und -digitalisierung zur Verwendung bei digitalen Anzeigegeräten bzw. Oszillo skopen.The invention relates to scanning and playback systems, and especially waveform sampling and digitization for use with digital display devices or Oszillo scope.

Geräte, beispielsweise Oszilloskope, ermöglichen die physi kalische Aufzeichnung bzw. graphische Darstellung von Span nung auf einer vertikalen Achse gegenüber der Zeit auf einer horizontalen Achse. Aus dieser visuellen Wiedergabe bzw. graphischen Aufzeichnung läßt sich bestimmen, wieviel von einem gegebenen Signal Gleichstrom ist, wieviel Wechsel strom ist, wieviel Störung ist, welches die Frequenz des Signals ist, und die Art und Weise, mit welcher das Signal mit der Zeit sich ändert. Diese Aspekte eines Signals können in analoger Form als Teil eines Versuchs unter Verwendung herkömmlicher Oszilloskope wiedergegeben werden.Devices, such as oscilloscopes, enable the physi calic record or graphical representation of chip on a vertical axis versus time a horizontal axis. From this visual rendition or graphical recording can determine how much of a given signal is how much alternating current current is how much interference, which is the frequency of the Signal, and the way in which the signal changes over time. These aspects of a signal can in analog form as part of an experiment using conventional oscilloscopes are reproduced.

Diese herkömmlichen Oszilloskope empfangen ein Eingangs signal. Das Oszilloskop tastet das Signal vertikal und hori zontal ab. Dabei werden im Hinblick auf Spannung und Zeit die Signaländerungen bestimmt. Das Oszilloskop wird dann bei einer bestimmten Spannung oder Zeit getriggert für die Ausgabe einer analogen Wiedergabe des Eingangssignals an einer Aufzeichnungseinrichtung, beispielsweise einer Katho denstrahlröhre. Der Elektronenstrahl der Kathodenstrahlröhre wird horizontal und vertikal abgelenkt zur Aufzeichnung bzw. sichtbaren Darstellung eines Bildes des Eingangssignals, dessen Spannung sich mit der Zeit ändert. These conventional oscilloscopes receive an input signal. The oscilloscope scans the signal vertically and hori zontally. Thereby, in terms of tension and time determines the signal changes. The oscilloscope will then triggered at a certain voltage or time for that Output an analog reproduction of the input signal a recording device, for example a Katho the ray tube. The electron beam of the cathode ray tube is deflected horizontally and vertically for recording or visible representation of an image of the input signal, whose tension changes with time.

Digitale Oszilloskope sind erwünscht, da sie zuverlässig die Eingangswellenform mit hoher Auflösung darstellen kön nen. Jedoch ist die digitale Wiedergabe eines Signals auf einem analogen Anzeigegerät, beispielsweise einem Oszillo skop schwierig.Digital oscilloscopes are desirable because they are reliable can display the input waveform with high resolution nen. However, the digital reproduction of a signal is on an analog display device, for example an Oszillo skop difficult.

Eine Schaltung zur Steuerung der digitalen Sichtbarmachung von Wellenformen ist in der US-PS 46 54 584 dargestellt. Ein Abtastsystem ist in der US-PS 45 36 760 ebenfalls dar gestellt.A circuit for controlling the digital visualization of waveforms is shown in US Pat. No. 4,654,584. A scanning system is also shown in US-PS 45 36 760 posed.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur bildlichen Darstellung einer digitalen Darstellung von Wel lenformen an einem analogen Gerät für die sichtbare Wieder gabe zu schaffen.The object of the invention is to provide a circuit arrangement for pictorial representation of a digital representation of Wel len forms on an analog device for the visible re gift to create.

Zur Lösung dieser Aufgabe wird durch die Erfindung ein neues Verfahren und eine neue Vorrichtung zur Wellenformdigitali sierung vorgeschlagen.To achieve this object, the invention provides a new one Method and new device for waveform digitalization proposed.

Ein erfindungsgemäß ausgebildetes Gerät zur Wellenform digitalisierung enthält einen Zeitgeber, der mehrere periodische Impulse liefert. Ferner ist ein Analog-Digital umsetzer an den Zeitgeber angeschlossen und wandelt eine ankommende Wellenform in eine Anzahl N-Bits einer digitalen Information, welche die abgetastete Eingangswelle darstellen, um. An den Analog-Digitalumsetzer ist eine erste Schaltung zur Bestimmung eines Maximums angeschlossen. Diese erste Schaltung bestimmt den Maximalwert der abgetasteten Ein gangswellenform über eine vorbestimmte Zeit- bzw. Zeilen dauer. Eine zweite Schaltung dient zur Bestimmung eines Minimalwerts, wobei diese Schaltung ebenfalls an den Analog- Digitalaumsetzer angeschlossen ist. Die zweite Schaltung bestimmt den Minimalwert über eine vorbestimmte Zeit- bzw. Zeilendauer. Die Bestimmungen des Minimalwertes und des Maximalwertes werden in der Weise ausgeführt, daß die Mini mumstromwerte und die Maximimumstromwerte mit vorher be stimmten Minimumwerten und Maximumwerten verglichen werden. Wenn die Zeilendauer bzw. die vorbestimmte Zeit beendet ist, wird jeder Minimumwert und jeder Maximumwert festgesetzt. Wenn die Zeilendauer bzw. die vorbestimmte Zeit beendet ist, wird jeder Minimum- und Maximumwertesatz, der für eine bestimmte vertikale Bildelementlinie eindeutig ist, in einem Speicher gespeichert. Dies wird über die Frequenz der Ein gangswellenform wiederholt. Schließlich liest ein Prozessor die gespeicherten Minimum- und Maximumwertesätze und gibt die Liniensegmente für jede vertikale Bildelementlinie durch Verbinden dieser Minimum- und Maximumwerte auf einer Wieder gabeeinrichtung, beispielsweise einem Oszilloskop, bildlich wieder.An inventive waveform device digitization includes one timer that has multiple provides periodic impulses. Furthermore is an analog-digital converter connected to the timer and converts one incoming waveform into a number N bits of a digital Information representing the sampled input wave, around. A first circuit is connected to the analog-digital converter connected to determine a maximum. This first Circuit determines the maximum value of the sampled on gangswelleform over a predetermined time or lines duration. A second circuit is used to determine a Minimum value, whereby this circuit is also connected to the analog Digital converter is connected. The second circuit determines the minimum value over a predetermined time or Line duration. The provisions of the minimum value and the Maximum values are carried out in such a way that the Mini mum current values and the maximum current values with be agreed minimum values and maximum values are compared. When the line duration or the predetermined time has ended, each minimum and maximum value is set. When the line duration or the predetermined time has ended, each minimum and maximum value set, which for a certain vertical picture element line is unique in one Memory saved. This is about the frequency of the one repeated waveform. Finally, a processor reads the stored minimum and maximum value sets and returns through the line segments for each vertical pixel line Combining these minimum and maximum values on one again supply device, for example an oscilloscope, figuratively again.

Anhand der Figuren wird die Erfindung noch näher erläutert. Es zeigt:The invention is explained in more detail with reference to the figures. It shows:

Fig. 1 ein Blockschaltbild einer Minimum/Maximum speicherschaltung für Wellenformdigitalisierung; Fig. 1 is a block diagram of a minimum / maximum memory circuit for waveform digitization;

Fig. 2 eine gestaffelte Abtasttaktgeberschaltung für Wellenformdigitalisierung; Fig. 2 shows a staggered sampling clock circuit for waveform digitization;

Fig. 3A ein Flußdiagramm für ein Verfahren zur vertikalen Wiedergabe einer digitalen Wellenform; Figure 3A is a flow chart of a method for vertical reproduction of a digital waveform.

Fig. 3B ein Flußdiagramm für ein Verfahren zur vertikalen Wiedergabe einer digitalen Wellenform; Figure 3B is a flow chart of a method for vertical reproduction of a digital waveform.

Fig. 3C ein Flußdiagramm für ein Verfahren zur verti kalen Wiedergabe einer digitalen Wellenform; Fig. 3C is a flowchart for a process for the verti cal reproduction of a digital waveform;

Fig. 4A ein Flußdiagramm für ein Verfahren zur hori zontalen Wiedergabe einer digitalen Wellenform; und 4A is a flow chart of a method for hori zontal reproduction of a digital waveform. and

Fig. 4B ein Flußdiagramm für ein Verfahren zur hori zontalen Wiedergabe einer digitalen Wellenform. FIG. 4B is a flow chart of a method for hori zontal reproduction of a digital waveform.

In der Fig. 1 ist eine Minimum/Maximumspeicherschaltung für ein Abtastverfahren zur Wellenformdigitalisierung, welche ein Ausführungsbeispiel der Erfindung ist, dargestellt. Ein Abtasttaktsignal wird einem Taktsteuerungsgenerator 1 als Eingangssignal zugeleitet. Der Taktsteuerungsgenerator 1 ist an Torschaltungen 5 und 15, an einen Analog-Digitalumset zer 10, an einen Multiplexer 20 und an einen RAM-Speicher 25 angeschlossen. Der Taktsteuerungsgenerator 1 erzeugt mehrere periodische Impulse zur Aktivierung und Steuerung der Tor schaltungen 5 und 15 des Analog-Digitalumsetzers 10, des Multiplexers 20 und des RAM-Speichers 25.In FIG. 1, a minimum / maximum memory circuit is shown for a sampling of waveform digitizer which is an embodiment of the invention. A sampling clock signal is supplied to a clock control generator 1 as an input signal. The clock control generator 1 is connected to gate circuits 5 and 15 , to an analog-to-digital converter 10 , to a multiplexer 20 and to a RAM memory 25 . The clock control generator 1 generates several periodic pulses for activating and controlling the gate circuits 5 and 15 of the analog-to-digital converter 10 , the multiplexer 20 and the RAM memory 25 .

Die vom Taktsteuerungsgenerator 1 an den Analog-Digital umsetzer 10 gesendeten Impulse bewirken, daß der Analog- Digitalumsetzer 10 die Eingangsspannungswellenform VIN in eine Anzahl von N-Bits umsetzt. Diese N-Bits, welche in digitaler Form den vorhandenen Wert der Eingangsspannungs wellenform darstellen, werden mit den N-Bits, welche die Eingangsspannungswellenform der vorherigen Abtastperiode darstellen, mit Hilfe einer Vergleicherschaltung 12 vergli chen. Die größeren der beiden Abtastwerte werden in einer Verriegelungsschaltung 17 gespeichert. Zur Durchführung dieses Vorgangs wird ein Signal auf einer Leitung 9 über die Torschaltung 15 der Verriegelungsschaltung 17 zugeleitet. Wenn die Ergebnisse der Vergleicherschaltung 12 anzeigen, daß die in der Verriegelungsschaltung 17 vorher gespeicher ten Abtastwerte größer sind, ist das Signal in einer Leitung 13 logisch 0, und es wird verhindert, daß die neuen Ab tastwerte vom Analog-Digitalumsetzer 10 zur Verriegelungs schaltung 17 übertragen werden. Wenn jedoch die im Analog- Digitalumsetzer 10 vorhandenen Abtastwerte größer sind als die vorher in der Verriegelungsschaltung 17 abgespeicherten Abtastwerte, wird das Signal in der Leitung 13 logisch 1, und das Ausgangssignal der Torschaltung 15 steuert die Ver riegelungsschaltung 17 in der Weise an, daß die neuen Abtast werte des Analog-Digitalumsetzers 10 gespeichert werden können.The converter from the clock control generator 1 to the analog-to-digital transmitted pulses 10 cause the analog to digital converter 10 converts the input voltage waveform VIN into a number of N-bits. These N bits, which represent the existing value of the input voltage waveform in digital form, are compared with the N bits which represent the input voltage waveform of the previous sampling period by means of a comparator circuit 12 . The larger of the two samples are stored in an interlock circuit 17 . To carry out this process, a signal on a line 9 is fed via the gate circuit 15 to the locking circuit 17 . If the results of the comparator circuit 12 indicate that the samples previously stored in the latch 17 are larger, the signal in a line 13 is logic 0 and the new samples are prevented from the analog-to-digital converter 10 to the latch 17 be transmitted. However, if the existing sample values in the analog-to-digital converter 10 are larger than the sample values previously stored in the latch circuit 17 , the signal on line 13 becomes logic 1, and the output signal of the gate circuit 15 controls the latch circuit 17 in such a way that the new samples of the analog-to-digital converter 10 can be stored.

Gleichzeitig mit dem oben beschriebenen Vergleichsvorgang zur Erfassung des Maximums wird ein zweiter Vergleichs vorgang durchgeführt zur Erfassung des Minimums bzw. zur Feststellung, ob die vorhandenen Spannungsabtastwerte klei ner sind als vorher abgespeicherte Minimumabtastwerte. Der vorher in einer Verriegelungsschaltung 7 abgespeicherte Ab tastwert wird einer Vergleicherschaltung 2, zusammen mit dem vom Analog-Digitalumsetzer 10 kommenden gegenwärtigen Abtastwert, zugeleitet. Die Vergleicherschaltung 2 ver gleicht den gegenwärtigen Abtastwert mit dem vorher in der Verriegelungsschaltung 7 abgespeicherten Abtastwert. Das sich ergebende Ausgangssignal in einer Leitung 3 zeigt dann, wenn es eine logische 1 ist, an, daß der gegenwärtige Abtast wert im Analog-Digitalumsetzer 10 geringer ist als der in der Verriegelungsschaltung 7 vorher abgespeicherte Abtast wert. Als Ergebnis ergibt sich dann, daß die Torschaltung 5 die Verriegelungsschaltung 7 in der Weise betätigt, daß der gegenwärtige Abtastwert des Analog-Digitalumsetzers 10 als neuer Minimumwert gespeichert wird. Wenn der vorher in der Verriegelungsschaltung 7 gespeicherte Wert der geringere von den beiden Abtastwerten ist, liefert die Vergleicher schaltung 2 als Ausgangssignal in der Leitung 3 eine logi sche 0, und die Torschaltung 5 verhindert die Speicherung des gegenwärtigen Wertes des Analog-Digitalumsetzers 10. Die Torschaltungen 5 und 15 werden beide durch das Takt steuerungssignal in einer Leitung 9, welches ein Ausgangs signal des Taktsteuerungsgenerators 1 ist, zu den richtigen Zeitpunkten betätigt.Simultaneously with the comparison process described above for the detection of the maximum, a second comparison process is carried out for the detection of the minimum or to determine whether the existing voltage samples are smaller than the previously stored minimum samples. The sample value previously stored in a locking circuit 7 is fed to a comparator circuit 2 , together with the current sample value coming from the analog / digital converter 10 . The comparator circuit 2 compares the current sample value with the sample value previously stored in the latch circuit 7 . The resulting output signal in a line 3 , if it is a logical 1, indicates that the current sample value in the analog-to-digital converter 10 is less than the sample value previously stored in the locking circuit 7 . The result then is that the gate circuit 5 actuates the latch circuit 7 in such a way that the current sample value of the analog-digital converter 10 is stored as a new minimum value. If the value previously stored in the locking circuit 7 is the lower of the two samples, the comparator circuit 2 provides an output signal on line 3 of logic 0, and the gate circuit 5 prevents the storage of the current value of the analog-to-digital converter 10 . The gate circuits 5 and 15 are both operated by the clock control signal in a line 9 , which is an output signal of the clock control generator 1 , at the correct times.

Zu einem Zeitpunkt nach dem Ablauf der Abtastperiode und der Speicherung der neuen Minimum- und Maximumwerte in den Verriegelungsschaltungen 7 und 17 wird der Multiplexer 20 durch ein Signal 21 des Taktsteuerungsgenerators 1 betätigt. Zunächst wird der Multiplexer 20 so betätigt, daß er den Minimumwert der Verriegelungsschaltung 7 dem RAM-Speicher 25 zuleitet. Hier wird der Minimumwert durch Steuerung eines Taktsteuerungssignals 26 gespeichert. Dann wird der Multiplexer 20 durch ein Signal 21 so betätigt, daß der Maximumwert der Verriegelungsschaltung 17 dem nächstfolgen den Speicherplatz bezüglich dem Minimumwert im RAM-Speicher 25 zugeführt wird. Wiederum steuert das Taktsteuersignal 26 die Speicherung des Maximumwertes im RAM-Speicher 25.At a point in time after the end of the sampling period and the storage of the new minimum and maximum values in the latch circuits 7 and 17 , the multiplexer 20 is actuated by a signal 21 from the clock control generator 1 . First of all, the multiplexer 20 is actuated in such a way that it supplies the minimum value of the latch circuit 7 to the RAM memory 25 . Here, the minimum value is stored by controlling a clock control signal 26 . Then the multiplexer 20 is actuated by a signal 21 so that the maximum value of the latch circuit 17 is the next to the memory location with respect to the minimum value in the RAM memory 25 is supplied. The clock control signal 26 in turn controls the storage of the maximum value in the RAM memory 25 .

Der RAM-Speicher 25 ist ausreichend groß bemessen, so daß er mehrere Abtastwerte aufnehmen kann, da die Wiedergabe einrichtung 50 bei einer bedeutend geringeren Geschwindig keit arbeitet als die dargestellte Abtastschaltung. Die Wiedergabeeinrichtung 50 kann ein Oszilloskop oder ein ähn liches Gerät sein. The RAM memory 25 is of sufficient size so that it can take several samples, since the playback device 50 operates at a significantly lower speed than the sampling circuit shown. The display device 50 can be an oscilloscope or a similar device.

Ein Mikroprozessor 40 entnimmt über eine Pufferschaltung 30 Sätze von Minimum- und Maximumwerten aus dem RAM-Speicher 25. Jeder der Sätze von Minimum- und Maximumwerten einer gegebenen Abtastperiode enthält einen Datensatz. Jeder Daten satz wird aus dem RAM-Speicher 25 durch den Mikroprozessor 40 über die Pufferschaltung 30 gelesen. Dann bestimmt der Mikroprozessor die Länge eines vertikalen Zeilensegmentes, welches die Minimum- und Maximumwerte eines jeden Daten satzes verbindet. Dieses vertikale Liniensegment wird dann auf dem Wiedergabegerät 50 wiedergegeben. Die oben beschrie benen Schritte der Abtastung der Speicherung, des Lesens, des Rechnens und Wiedergebens werden für jeden der im RAM-Speicher 25 gespeicherten Datensätze für eine Dauer, wel che durch das Taktsteuersignal bestimmt ist, wiederholt. Da die Abtastgeschwindigkeit bedeutend größer ist als die Fre quenz des VIN-Signals, erscheint die auf dem Wiedergabegerät 50 gezeigte Wiedergabe als eine Anzahl von vertikalen Linien segmenten, das der Frequenz des VIN-Eingangssignals folgt.A microprocessor 40 takes sets of minimum and maximum values from the RAM 25 via a buffer circuit 30 . Each of the sets of minimum and maximum values for a given sampling period contains a data set. Each data set is read from the RAM memory 25 by the microprocessor 40 via the buffer circuit 30 . The microprocessor then determines the length of a vertical line segment that connects the minimum and maximum values of each data record. This vertical line segment is then reproduced on the reproduction device 50 . The above-described steps of scanning the storage, reading, computing and reproducing are repeated for each of the data sets stored in the RAM 25 for a period determined by the clock control signal. Since the scanning speed is significantly greater than the frequency of the VIN signal, the display shown on the display device 50 appears as a number of vertical line segments that follow the frequency of the VIN input signal.

Unter Bezugnahme auf die Fig. 3A wird die Arbeitsweise des Mikroprozessors für die Wiedergabe von Niedrigfrequenz- (bezüglich der Abtastfrequenz des Systems)-Daten im RAM-Speicher 25 dargestellt. Dieser Arbeitsablauf wird durch die Software des Mikroprozessors 40 ausgeführt. Der Betrieb beginnt bei einem Startblock 300. Dann wird in einem Block 301 ein Anfangssatz von Minimum- und Maximumwerten aus dem RAM-Speicher 25 gelesen. In einem Block 302 wird die Länge des Vertikalliniensegments zwischen dem Minimumwert und dem Maximumwert des entsprechenden aus dem RAM-Speicher gelesenen Satzes gerechnet. Das Liniensegment wird dann an seiner einmaligen vertikalen Bildelementlinie auf dem Oszilloskop bzw. einem ähnlichen Gerät im Block 303 sichtbar wieder gegeben. Referring to FIG. 3A, the operation of the microprocessor for reproducing low frequency (with respect to the system sampling frequency) data in RAM 25 is illustrated. This workflow is carried out by the software of the microprocessor 40 . Operation begins at a start block 300 . An initial set of minimum and maximum values is then read from RAM 25 in block 301 . In block 302 , the length of the vertical line segment between the minimum value and the maximum value of the corresponding record read from RAM is calculated. The line segment is then reproduced visibly in block 303 on its unique vertical picture element line on the oscilloscope or a similar device.

Im Block 304 wird bestimmt, ob der Wiedergabezyklus des Oszilloskops vervollständigt ist. Wenn der Wiedergabezyklus noch nicht vervollständigt ist, überträgt ein Block 304 über eine N-Bahn einen Steuerbefehl an Block 305. Block 305 erhöht dann eine Datensatzzählung, wodurch dann der nächst folgende Datensatz im RAM-Speicher 25 ausgewählt wird. Es werden dann die in den Blöcken 301, 302, 302 und 304 durch geführten Schritte wiederholt, bis der Wiedergabezyklus ver vollständigt ist. Wenn der Wiedergabezyklus vervollständigt ist, folgt der Vorgang der Y-Bahn vom Block 304, und der Vorgang wird in Block 306 beendet.At block 304 , it is determined whether the oscilloscope rendering cycle is complete. If the playback cycle is not yet completed, block 304 transmits a control command to block 305 via an N- lane . Block 305 then increments a record count, which then selects the next record to follow in RAM 25 . The steps performed in blocks 301 , 302 , 302 and 304 are then repeated until the playback cycle is completed. When the playback cycle is complete, the process follows the Y path from block 304 and the process ends at block 306 .

In der Fig. 3B ist ein Verfahrensablauf ähnlich dem in der Fig. 3A dargestellt mit der Ausnahme, daß Fig. 3B sich auf die Wiedergabe eines rasch ansteigenden (Zwischenfrequenz bezüglich der Abtastfrequenz des Systems) Eingangsspannungs signals (VIN) bezieht. Insbesondere tritt der dargestellte Fall dann auf, wenn der Maximalwert einer vorbestimmten Zeit dauer geringfügig geringer ist als der Minimumwert der fol genden Zeitdauer. In diesem Fall überlappen sich die benach barten Liniensegmente fast. Der Arbeitsablauf erfolgt im we sentlichen in der gleichen Weise wie der bei der Fig. 3A, mit der Ausnahme, daß in einem Block 307 eine Ermittlung durchgeführt wird. Im Block 307 wird eine Bestimmung dahin gehend durchgeführt, ob die Länge des Liniensegmentes, das die vorhandenen Abtastwerte (Maximum-Minimum) angibt, in einem ausreichenden Umfang die Länge des Liniensegmentes, das die vorherigen Abtastwerte (Maximum-Minimum) darstellt, überlappt. Wenn die Antwort bejaht wird, folgt der Ablauf der Y-Bahn vom Block 307 und Block 303 wird erreicht. Der restliche Ablauf erfolgt so, wie oben schon beschrieben wurde. In FIG. 3B is a process flow is similar to that shown in Fig. 3A with the exception that Fig. 3B (with respect to the intermediate frequency of the sampling frequency of the system) to the reproduction of a rapidly rising input voltage signal (VIN) refers. In particular, the case shown occurs when the maximum value of a predetermined time period is slightly less than the minimum value of the following time period. In this case, the adjacent line segments almost overlap. The workflow is essentially the same as that of FIG. 3A, except that a determination is made in block 307 . In block 307 , a determination is made as to whether the length of the line segment that indicates the existing samples (maximum-minimum) overlaps the length of the line segment that represents the previous samples (maximum-minimum) to a sufficient extent. If the answer is affirmative, the Y-path follows from block 307 and block 303 is reached. The rest of the procedure is as described above.

Wenn das gegenwärtige Liniensegment und das vorherige Liniensegment sich nicht überlappen, wird auf der bildlichen Wiedergabe des Oszilloskops eine visuelle Diskontinuität beobachtet. Der Umfang an Überlappung, der zur Triggerung dieses Vorgangs erforderlich ist, kann in vorbestimmter Weise ausgewählt werden. Wenn das gegenwärtige Liniensegment und das vorherige Liniensegment sich jenseits dieser Schwelle nicht überlappen, überträgt Block 307 einen Steuerbefehl an Block 308 über eine N-Bahn. In Block 308 wird der Minimum wert des gegenwärtigen Liniensegments um den halben Wert der Länge des vorherigen Liniensegments erweitert. Block 308 überträgt dann einen Steuerbefehl an Block 303, und der Rest des Arbeitsablaufs wird dann in der gleichen Weise, wie er für Fig. 3A schon beschrieben wurde, fortgeführt.If the current line segment and the previous line segment do not overlap, visual discontinuity is observed on the imagery of the oscilloscope. The amount of overlap required to trigger this process can be selected in a predetermined manner. If the current line segment and the previous line segment do not overlap beyond this threshold, block 307 transmits a control command to block 308 via an N-lane. At block 308 , the minimum value of the current line segment is expanded by half the length of the previous line segment. Block 308 then transmits a control command to block 303 and the rest of the process continues in the same manner as described for Figure 3A.

Diese Erweiterung des Minimumwertes erlaubt für das mensch liche Auge eine verbesserte kontinuierliche Wiedergabe. Dem zufolge ist die Wiedergabe besser lesbar und sieht eine höhe re Auflösung vor. Für eine Eingangsspannung (VIN) mit starker Neigung des Kurvenverlaufs wird obiger Ablauf wiederholt. Das heißt, eine halbe Länge des vorherigen Liniensegments wird dem Maximumwert des gegenwärtigen Liniensegmentes hinzuaddiert.This extension of the minimum value allows for humans eye improved continuous playback. The According to the reproduction is more legible and sees a height re resolution. For an input voltage (VIN) with strong The slope of the curve is repeated. That is, half a length of the previous line segment becomes the maximum value of the current line segment added.

Für den Fall eines sich rasch ändernden (hohe Frequenz be züglich der Abtastfrequenz des Systems) Spannungseingangs signals VIN verwendet der Mikroprozessor 40 einen Arbeits ablauf, wie er in Fig. 3C dargestellt ist. Ein Hochfrequenz signal ist in dem Fall vorhanden, wenn der Maximalwert für jede Zeitdauer erheblich geringer als der Minimumwert für die folgende Zeitdauer ist. Wie in Fig. 3B dargestellt ist, bestimmt ein Block 307, ob das vorherige Liniensegment durch das gegenwärtige Liniensegment in ausreichendem Umfang über lappt wird. Falls eine ausreichende Überlappung vorhanden ist, überträgt Block 307 einen Steuerbefehl an Block 308. Block 308 bestimmt den Unterschied zwischen den folgenden Liniensegmentminimum- und -maximumwerten, d. h. den Wert des Liniensegments, der dem wiederzugebenden gegenwärtigen Liniensegment folgt.In the case of a rapidly changing (high frequency with respect to the sampling frequency of the system) voltage input signal VIN, the microprocessor 40 uses a workflow as shown in Fig. 3C. A high-frequency signal is present in the case when the maximum value for each period is considerably less than the minimum value for the following period. As shown in FIG. 3B, block 307 determines whether the previous line segment is overlapped sufficiently by the current line segment. If there is sufficient overlap, block 307 transmits a control command to block 308 . Block 308 determines the difference between the following line segment minimum and maximum values, ie the value of the line segment that follows the current line segment to be displayed.

Dann erweitert Block 309 das gegenwärtige Liniensegment maximum um die Differenz des folgenden Maximumwertes, abzüg lich des folgenden Minimumwertes. Block 310 bestimmt die Differenz zwischen dem vorherigen Liniensegmentminimum und Liniensegmentmaximum. Block 311 erweitert das gegenwärtige Liniensegmentminimum um die Differenz aus vorherigem Linien segmentmaximumwert abzüglich dem Minimumwert. Block 311 überträgt dann einen Steuerbefehl an Block 303, und der Ablauf ist dann der gleiche, wie er in Fig. 3B beschrieben ist.Block 309 then extends the current line segment maximum by the difference of the following maximum value, minus the following minimum value. Block 310 determines the difference between the previous line segment minimum and line segment maximum. Block 311 extends the current line segment minimum by the difference from the previous line segment maximum value minus the minimum value. Block 311 then transmits a control command to block 303 , and the process is then the same as that described in Figure 3B.

Hieraus ergibt sich, daß der in Fig. 3C dargestellte Ablauf eine noch verbesserte Überlappung der vertikalen Linien segmente erreicht und für rasch sich ändernde Eingangs spannungssignale VIN eine noch höhere Auflösung erreicht wird.It follows from this that the sequence shown in FIG. 3C achieves an even better overlap of the vertical line segments and an even higher resolution is achieved for rapidly changing input voltage signals VIN.

Im Falle eines stark zitternden Spannungseingangssignals VIN erfolgt eine Wiedergabe mit einem Ablauf, wie er in Fig. 4A dargestellt ist und bei welchem eine horizontale digitale Wiedergabe erzeugt wird. Der Ablauf beginnt bei Block 400. Block 401 errechnet die Differenz zwischen dem Minimumwert und dem Maximumwert des gegenwärtigen Liniensegments. Ein Drei-Bildelemente langes, horizontales Liniensegment wird bei einem Spannungspegel wiedergegeben, der dem Maximumwert des gegenwärtigen Liniensegments entspricht. Diese Drei-Bild element lange, horizontale Linie erstreckt sich von dem vorherigen vertikalen Liniensegment zum folgenden vertikalen Liniensegment, und daher erstreckt sich die Linie über drei benachbarte vertikale Bildelemente, was im Block 402 er folgt.In the case of a strongly trembling voltage input signal VIN, a reproduction takes place with a sequence as shown in FIG. 4A and in which a horizontal digital reproduction is generated. The process begins at block 400 . Block 401 calculates the difference between the minimum value and the maximum value of the current line segment. A three-pixel horizontal line segment is displayed at a voltage level that corresponds to the maximum value of the current line segment. This three-picture element long, horizontal line extends from the previous vertical line segment to the following vertical line segment, and therefore the line extends over three adjacent vertical picture elements, which follows in block 402 .

Dann wird in Block 403 bestimmt, ob alle horizontalen Liniensegmente aufgezeichnet worden sind. Wenn dies nicht der Fall ist, verfolgt der Ablauf eine N-Bahn von Block 403 zu Block 404. Block 402 gibt eine Drei-Bildelement lange, horizontale Linie in der neuen Stellung wieder. Diese ist um eine Ein-Bildelementlinie niedriger als die vorherige horizontale Bildelementlinie. Block 403 wird erneut erreicht, und es wird festgestellt, ob alle im gleichen Abstand ange ordneten horizontalen Segmente vervollständigt sind. Die horizontalen Segmente sind vervollständigt, wenn die Anzahl der gezeigten horizontalen Linien gleich der Differenz zwischen dem Maximumwert und dem Minimumwert des gegenwärti gen vertikalen Liniensegments ist.It is then determined in block 403 whether all horizontal line segments have been recorded. If not, the flow traces an N-path from block 403 to block 404 . Block 402 represents a three-pixel horizontal line in the new position. This is one pixel line lower than the previous horizontal pixel line. Block 403 is reached again and a determination is made as to whether all horizontal segments spaced equidistant have been completed. The horizontal segments are completed when the number of horizontal lines shown is equal to the difference between the maximum value and the minimum value of the current vertical line segment.

Wenn alle horizontalen Liniensegmente aufgezeichnet sind, überträgt Block 403 an Block 405 über den Y-Bahn einen Steuerbefehl. Block 405 bestimmt, ob der Taktzyklus vervoll ständigt ist. Wenn der Wiedergabezyklus nicht vollständig ist, wird die N-Bahn zum Block 401 verfolgt. Zur Vervoll ständigung des Wiedergabezyklus werden Block 402 bis 404 wiederholt. Wenn der Wiedergabezyklus vervollständigt ist, überträgt Block 405 über die Y-Bahn an Block 406 einen Steuerbefehl, und der Vorgang wird beendet. When all horizontal line segments are recorded, block 403 transmits a control command to block 405 via the Y-path. Block 405 determines whether the clock cycle is complete. If the playback cycle is not complete, the N-track is traced to block 401 . To complete the playback cycle, blocks 402 through 404 are repeated. When the playback cycle is complete, block 405 transmits a control command via block Y6 to block 406 and the process is ended.

Die Fig. 4B zeigt einen weiteren Ablauf, welcher vom Mikro prozessor 40 in dem Fall verwendet wird, in welchem das Eingangsspannungssignal VIN zittert und VIN sich in dem Zwischenfrequenzbereich bzw. Hochfrequenzbereich befindet, welche oben definiert sind. Block 400 startet den Ablauf. Dann berechnet Block 401 den Unterschied zwischen dem Mini mumwert des gegenwärtigen Segments und dem Minimumwert des nächsten Segments. Block 402 gibt eine Drei-Bildelement lange, horizontale Linie wieder, welche am Minimumwert für das nächste Liniensegment angeordnet ist. Dieses Drei-Bild element lange horizontale Linie erstreckt sich vom vorherigen Liniensegment zum folgenden vertikalen Liniensegment. Fig. 4B shows another process used by the microprocessor 40 in the case where the input voltage signal VIN trembles and VIN is in the intermediate frequency range or high frequency range, which are defined above. Block 400 starts the process. Block 401 then calculates the difference between the minimum value of the current segment and the minimum value of the next segment. Block 402 represents a three-pixel long horizontal line arranged at the minimum value for the next line segment. This three-picture element long horizontal line extends from the previous line segment to the following vertical line segment.

Anschließend bestimmt Block 403, ob alle Segmente vervoll ständigt sind. Alle Segmente sind vervollständigt, wenn der Schritt von Block 402 so oft wiederholt worden ist, daß gleiche Abstände zwischen den Drei-Bildelementlinien zwischen dem Minimumwert des vorliegenden Liniensegments und dem nächsten Liniensegment vorhanden sind. Wenn alle Segmente noch nicht vervollständigt sind, überträgt Block 403 über die N-Bahn an Block 404 einen Steuerbefehl. Block 404 bewegt dann die Wiedergabelinie um ein Bildelement tiefer. Block 404 überträgt dann an Block 402 einen Steuerbefehl. Block 402 gibt ein anderes horizontales Liniensegment wieder, das niedriger als das vorherige horizontale Liniensegment ist.Block 403 then determines whether all segments are complete. All segments are completed when the step from block 402 is repeated so many times that there are equal distances between the three-pixel lines between the minimum value of the present line segment and the next line segment. If all segments have not yet been completed, block 403 transmits a control command to block 404 via the N-lane. Block 404 then moves the rendering line down one pixel. Block 404 then transmits a control command to block 402 . Block 402 represents another horizontal line segment that is lower than the previous horizontal line segment.

Block 403 wird wiederum erreicht, und es wird festgestellt, ob alle Liniensegmente vervollständigt sind. Wenn dies der Fall ist, überträgt Block 403 an Block 405 einen Steuer befehl. Block 405 stellt fest, ob der Wiedergabezyklus ver vollständigt ist. Wenn der Wiedergabezyklus nicht vollstän dig ist, überträgt Block 405 einen Steuerbefehl an Block 401. Als Ergebnis hiervon werden die Schritte von Block 401 bis 404 so lange wiederholt, bis der Wiedergabezyklus voll ständig ist. Wenn der Wiedergabezyklus vervollständigt ist, überträgt Block 405 an Block 406 über die Y-Bahn einen Steuerbefehl, und der Vorgang wird beendet.Block 403 is reached again and a determination is made as to whether all line segments have been completed. If so, block 403 transmits a control command to block 405 . Block 405 determines whether the playback cycle is complete. If the playback cycle is not complete, block 405 transmits a control command to block 401 . As a result, the steps from blocks 401 to 404 are repeated until the playback cycle is completely continuous. When the playback cycle is complete, block 405 transmits a control command to block 406 via the Y-lane and the process is ended.

In Fig. 2 ist eine Schaltung zur Erzeugung eines gestaffel ten Abtaststeuersignals dargestellt. Diese Schaltung erzeugt Abtaststeuerimpulse, welche von einem Triggerpunkt auf der Eingangsspannungwellenform inkremental verzögert sind. Diese Schaltung arbeitet in der Weise, daß periodische Wel lenformen durch Erhöhung der Verzögerungszeit, mit welcher jeder Abtasttakt gegenüber dem Triggerpunkt startet, erfaßt werden, so daß unterschiedliche Punkt der Wellenform erfaßt sind. Bei mehrfacher Durchführung dieses gestaffelten Abtastnäherungsverfahrens läßt sich die gesamte Wellenform erfassen. Dies ist insbesondere vorteilhaft bei Wellen formen, welche sich im Vergleich zur Abtastrate des Systems äußerst rasch ändern.In Fig. 2, a circuit for generating a staggered th scan control signal is shown. This circuit generates sample control pulses which are incrementally delayed from a trigger point on the input voltage waveform. This circuit works in such a way that periodic waveforms are detected by increasing the delay time with which each sampling clock starts with respect to the trigger point, so that different points of the waveform are detected. If this staggered scan approximation method is carried out several times, the entire waveform can be acquired. This is particularly advantageous in the case of wave forms which change extremely rapidly in comparison with the sampling rate of the system.

Diese Schaltung besitzt Eingänge für ein TRIGGER-Signal und ein RÜCKSETZ-Signal sowie ein SYSTEMTAKT-Signal. Diese Signale werden von einer nicht näher dargestellten System steuerschaltung übertragen. Als Ausgangssignal wird ein ABTASTTAKT-Signal geliefert, welches zum Betrieb der Minimum/Maximum-Speicherschaltung, die in Fig. 1 gezeigt ist, verwendet wird. Zähler 201, 202 und 203 sind an den Prozes sor über Datenbusleitungen des Prozessors angeschlossen.This circuit has inputs for a TRIGGER signal and a RESET signal as well as a SYSTEM CLOCK signal. These signals are transmitted by a system control circuit, not shown. A SAMPLE CLOCK signal is supplied as the output signal, which is used to operate the minimum / maximum memory circuit shown in FIG. 1. Counters 201 , 202 and 203 are connected to the processor via data bus lines of the processor.

Der Zähler 203 ist ein programmierbarer Divisionszähler, welcher das SYSTEMTAKT-Signal herunterdividiert zur Erzeu gung des ABTASTTAKT-Signals. Der Zähler 202 wird durch den Prozessor mit der Anzahl der Abtastungen geladen, die wäh rend jedes Erfassungsvorgangs erfaßt werden müssen. Er zählt jede Abtasttaktkante, bis eine Nullzählung erreicht ist, und dann wird der Abtastvorgang beendet.The counter 203 is a programmable division counter which divides down the SYSTEM CLOCK signal to generate the SCAN CLOCK signal. Counter 202 is loaded by the processor with the number of samples that must be acquired during each acquisition. It counts each scan clock edge until a zero count is reached and then the scan ends.

Der Zähler 2 wird vom Prozessor durch den Zählungswert geladen, welcher die Verzögerungszeit vom Triggerpunkt bis zu dem Zeitpunkt, zu welchem die jeweiligen Abtasttakte vom Zähler 203 ausgegeben worden sind, angibt.The counter 2 is loaded by the processor by the count value, which indicates the delay time from the trigger point to the point in time at which the respective sampling clocks were output by the counter 203 .

Wenn das Triggersignal bei logisch 1 ist, zählt der Zähler 201 vom vorprogrammierten Zählungswert auf 0 herab. Wenn der Zähler 201 seine Nullzählung erreicht, taktet er ein Flip-Flop 210. Das Ausgangssignal des Flip-Flops 210 wird durch eine Torschaltung 215 geleitet, so daß der Zähler 203 Abtastsignale erzeugen kann.When the trigger signal is logic 1, counter 201 counts down from the preprogrammed count value to 0. When counter 201 reaches its zero count, it clocks flip-flop 210 . The output signal of the flip-flop 210 is passed through a gate circuit 215 so that the counter 203 can generate scanning signals.

Wenn die Abtasttaktsignale erzeugt werden, zählt der Zähler 202 vom vorprogrammierten Wert herab, bis 0 erreicht ist. Zu diesem Zeitpunkt taktet der Zähler 202 ein Flip-Flop 211, welches über die Torschaltung 215 mit dem Zähler 203 ver bunden ist. Als Ergebnis des gesetzten Flip-Flop 211 sperrt die Torschaltung 215 den Zähler 203. Dies hält den Erfas sungsvorgang so lange an, bis der Systemprozessor einen nächsten Erfassungszyklus initiiert.When the sampling clock signals are generated, the counter 202 counts down from the preprogrammed value until 0 is reached. At this time, the counter 202 clocks a flip-flop 211 , which is connected to the counter 203 via the gate circuit 215 . As a result of the flip-flop 211 being set, the gate circuit 215 blocks the counter 203 . This continues the acquisition process until the system processor initiates a next acquisition cycle.

Claims

1. Device for digital reproduction of an input waveform, characterized by

- a clock control generator ( 1 ) which provides a plurality of periodic signals;
- One connected to the clock control generator ( 1 ) analog-to-digital converter ( 10 ), which receives the input waveform and generates depending on the clock control generator ( 1 ) N-bits that represent a sampled amplitude of the input waveform, the analog-to-digital converter ( 10 ) in dependence on the clock control generator ( 1 ) for generating successive sets of N bits is operated cyclically;
- A first determination means ( 17 ) for determining a maximum value between a set of N bits and a previous set of N bits, which is connected to the analog-digital converter ( 10 ) and the clock control generator ( 1 );
- A second determination means ( 7 ) for determining a minimum value between a set of N bits and a previous set of N bits, which is connected to the analog-to-digital converter ( 10 ) and the clock control generator ( 1 );
- A memory device ( 25 ) which is connected to the clock control generator ( 1 ) and the first determination means ( 17 ) and the second determination means ( 7 ), the memory device periodically depending on the clock control generator ( 1 ) sets of the maximum and minimum values stores;
- A processor device ( 40 ) which is connected to the memory device ( 25 ) and works in dependence on the respectively stored set of maximum and minimum values for generating line segments which connect the minimum and maximum values; and
- A playback device ( 50 ), which is connected to the processor device ( 40 ) and, depending on the processor device ( 40 ), provides a visual reproduction of the line segments, which are described digitally in the input waveform.

2. Device for waveform digitization according to claim 1, characterized in that the first determination means has the following components:

- A comparator circuit ( 12 ) which is connected to the analog-digital converter ( 10 ) and compares a current maximum value (set of N bits) with a previous maximum value (set of N bits);
- A locking circuit ( 17 ) which is connected to the comparator circuit ( 12 ) and the analog-digital converter ( 10 ) and which stores the maximum value of the comparator circuit ( 12 ); and
- A gate circuit ( 15 ), which is connected to the clock control generator ( 1 ), the comparator circuit ( 12 ) and the locking circuit ( 17 ) and, depending on the comparator circuit ( 12 ), the storage of a new maximum value in the locking circuit ( 17 ) enables.

3. Device for waveform digitization according to claim 1, characterized in that the second determination means has the following components:

- A comparator circuit ( 2 ), which is connected to the analog-digital converter ( 10 ) and compares a current minimum value (set of N bits) with a previous minimum value (set of N bits);
- a latch circuit (7), the talumsetzer to the analog to digi (10) and the comparator (2)-jointed, and which circuit the minimum value of the comparator (2) stores; and
- A gate circuit ( 5 ) which is connected to the clock control generator ( 1 ), the comparator circuit ( 2 ) and the locking circuit ( 7 ) and, depending on the comparator circuit ( 2 ), the storage of a new minimum value in the locking circuit ( 7 ) he makes possible.

4. Device for waveform digitization according to one of claims 1 to 3, characterized in that the memory device has the following components:

- A multiplexer ( 20 ) which is connected to the clock control generator ( 1 ), the analog-to-digital converter ( 10 ) and the locking switches ( 17 and 7 ) of the first and second determination means and which, depending on the speed of the clock control generator ( 1 ), are connected to one another subsequently transmits the locked minimum and maximum values as sets;
- A random access memory ( 25 ) which is connected to the clock control generator ( 1 ) and the multiplexer ( 20 ) and which stores the sets of the minimum and maximum values supplied by the multiplexer; and
- A buffer circuit ( 30 ) which is connected to the multiplexer ( 20 ) and the random access memory ( 25 ) and which transmits the stored sets of the minimum and maximum values.

5. Device for waveform digitization according to one of claims 1 to 4, characterized in that the re-output device ( 50 ) comprises an oscilloscope.

6. Process for waveform digitization, characterized by the steps:

- periodically sampling ( 301 ) minimum and maximum values of the input waveform;
- storing ( 301 ) the minimum and maximum values as a set in a memory;
- reading ( 301 ) a set of minimum and maximum values from this memory;
- computing ( 302 ) a vertical line segment between the minimum and maximum values of the set;
- recording ( 303 ) the calculated line segment on a display device for visual observation;
- repeating ( 304 ) the reading, calculating and rendering steps for each of the sets of minimum and maximum values during a rendering period.

7. The waveform digitization method of claim 6, characterized in that the repeating step further includes the step of incrementing ( 305 ) a record counter for displaying a new set of minimum and maximum values to be displayed.

8. Process for waveform digitization, characterized by the steps:

- periodically sampling ( 301 ) an input waveform for minimum and maximum values;
- storing ( 301 ) the minimum and maximum values as a set in a memory;
- reading ( 301 ) a set of minimum and maximum values from this memory;
- computing ( 302 ) a vertical line segment between the minimum and maximum values of the set;
- determining ( 307 ) whether the length of an existing line segment overlaps a previous line segment;
- Extending ( 308 ) the existing line segment by half a length of the previous line segment in a non-overlapping state of previous and currently existing line segments;
- displaying ( 303 ) the extended line segment on a display device for visual observation; and
- repeating ( 304 ) the reading, calculating, determining, expanding, and rendering steps for each of the sets of minimum and maximum values during a rendering period.

9. Method for digitizing an input waveform, characterized by the steps:

- periodically sampling ( 301 ) the input waveform for multiple minimum and maximum values;
- storing ( 301 ) the minimum and maximum values as a set in a memory;
- reading ( 301 ) a set of minimum and maximum values from this memory;
- computing ( 302 ) a vertical line segment between the minimum and maximum values of the set;
- determining ( 307 ) whether the length of a current line segment overlaps a previous line segment;
- First expansion ( 308 , 309 ) of the maximum value of the current line segment by the difference between the maximum and minimum values of the next line segment in a non-overlapping state of the previous line segment with the existing line segment;
- second expansion ( 310 , 311 ) of the minimum value of the existing line segment by the difference between the maximum and minimum values of the previous line segment in the non-overlapping state of the previous line segment and the existing line segment;
- displaying ( 303 ) the extended line segment on a display device for visual observation; and
- repeating ( 304 ) the reading, calculating, determining, first and second expanding and rendering steps for each of the sets of minimum and maximum values during a rendering period.

10. A method for digitizing an input waveform, characterized by the steps

- periodically sampling ( 401 ) the input waveform for minimum and maximum values;
- storing ( 401 ) the minimum and maximum values as a set in a memory;
- reading ( 401 );
- computing ( 401 ) the difference between the maximum value and the minimum value of a particular set;
- reproducing ( 402 ) a horizontal line segment with a fixed length on the reproducing device at the maximum value of the set;
- first iterating ( 403 , 404 ) the reproduction step in order to achieve a plurality of horizontal line segments with the same distance between the maximum value and the minimum value; and
- second iterating ( 405 ) the calculation, rendering and first iteration steps for a predetermined rendering period.

11. Method for digitizing an input waveform, characterized by the steps:

- periodically sampling ( 401 ) the input waveform for minimum and maximum values;
- storing ( 401 ) the minimum and maximum values as a set in a memory;
- calculating ( 401 ) the difference between the minimum value of a given sentence and a minimum value of a next sentence;
- Playback ( 402 ) a horizontal line segment with a fixed length on a playback device for visual observation;
- first iterating ( 403 , 404 ) the rendering step for rendering multiple horizontal line segments equally spaced at the minimum value of the next sentence; and
- second iteration ( 405 ) of the calculation, playback and first iteration steps for a predetermined time period.

12. A circuit for staggered sampling of a high frequency input waveform for generating a sampling clock signal, characterized by

- a processor device ( 40 ) which provides values;
- A clock device ( 1 ) for generating periodic signals;
- A first counter device ( 201 ) which is connected to the processor device ( 40 ) and the clock device ( 1 ), and which counts down to zero as a function of the periodic signals from a predetermined first value of the processor device;
- A first locking device ( 210 ) which is connected to the first counter device ( 201 ) and in dependence on the zero count of the first counter device ( 201 ) stores an indication of the zero count;
- a second counter device ( 202 ) which is connected to the processor device ( 40 ) and the clock device ( 1 ) and which counts down to zero as a function of the periodic signals;
- A second locking device ( 211 ), which is connected to the second counter device ( 202 ) and a display at the zero count of the second counter device ( 202 ) stores; and
- A third counter device ( 203 ), which is connected to the first and second locking device ( 210 , 211 ) and which generates a sampling clock signal as a function of the zero display of the first locking device ( 210 ) and as a function of the zero display of the second locking device ( 211 ) prevents the generation of the sampling clock signal.

13. Circuit according to claim 12, characterized in that a gate circuit ( 215 ) is also connected to the first locking device ( 210 ) and the second locking device ( 211 ) and to the third counter device ( 203 ), which for the third counter device ( 203 ) Generation and drives to prevent the generation of the sampling clock signal.