DE3923533A1

DE3923533A1 - ARRANGEMENT OF AN INTEGRATED CIRCUIT ON A CIRCUIT BOARD

Info

Publication number: DE3923533A1
Application number: DE19893923533
Authority: DE
Inventors: Armin Dipl Ing Lederer; Juergen Dipl Ing Zimmermann
Original assignee: Diehl GmbH and Co
Current assignee: Diehl Verwaltungs Stiftung
Priority date: 1989-07-15
Filing date: 1989-07-15
Publication date: 1991-01-24
Also published as: GB2233823B; GB2233823A; GB9015235D0; FR2649851A1

Description

Die Erfindung betrifft eine Anordnung gemäß dem Oberbegriff des Anspruches 1, insbesondere für einen kompakten Schaltungsaufbau von Signalprozessoren in Flugkörpern gemäß etwa US-PS 46 98 729.The invention relates to an arrangement according to the preamble of Claim 1, in particular for a compact circuit structure of signal processors in missiles according to about US-PS 46 98 729.

Eine derartige Anordnung ist etwa aus der EP-OS 02 72 046 oder aus der PCT-Puplikation WO 87/01 510 bekannt. Der mehrschichtig aufgebau te und zwischen seinen Leiterbahnen-Ebenen mittels elektrisch leiten der Durchstiege (vgl. EP-OS 02 20 508) selektiv konktakierte Schal tungsträger weist im Chip-Montagebereich eine Einsenkung mit ab gesetzten Seitenwänden auf, deren Stufen durch verschiedene Sub strat-Ebenen des Schaltungsträgers gegeben und mit Anschlüssen für die Bond-Verbindungen zu den Schaltkreis-Anschlüssen ausgestattet sind. Durch diese Staffelung quer zur Schaltkreis-Berandung lassen sich längs der Berandung mehr Substrat-Anschlüsse unterbringen, als in einem schmalen Streifen längs der Schaltkreis-Berandung. Vorteilhaft bei der breiten Staffelung ist, daß die Substrat-An schlüsse in ihrer Querschnittsfläche so groß ausgelegt werden können, daß sie zugleich als Stirnbereiche der zugeordneten Durchstiege in die schaltungstechnisch gewünschte Sandwich-Ebene des Schaltungs trägers dienen können. Nachteilig ist jedoch nicht nur der große Platzbedarf um den Schaltkreis herum, was eine dichte Anordnung von Schaltkreisen auf dem Schaltungsträger verbietet; nachteilig ist vor allem, daß für das Verlegen der Bond-Drähte aus der Anschluß-Ebe ne des Schaltkreises in dagegen versetzte Anschlußebenen auf dem Schaltungsträger keine herkömmliche Bondeinrichtung einsetzbar ist und daß aus dem Verlauf der relativ große Bögen bei kleinen Seitenab ständen überbrückenden Bond-Drähte erhöhte Kurzschlußgefahr resul tiert. Grundsätzlich wäre es deshalb anzustreben, die Substrat-An schlüsse alle in einer Ebene und jeweils dicht benachbart zu den Schaltkreisanschlüssen anzuordnen, wie es als solches aus der her kömmlichen Chip-Bondtechnologie kleiner Schaltkreise bekannt ist. Bei hochintegrierten großen Schaltkreisen sind längs deren Berandungen aber derart viele Bond-Anschlüsse vorhanden, daß die geometrisch zugeordneten, dicht benachbarten Substrat-Anschlüsse nicht groß genug für Ausbildung des Verdrahtungs-Durchstieges ins Innere des geschichteten Schaltungsträgers ausgeführt werden können.Such an arrangement is known from EP-OS 02 72 046 or the PCT publication WO 87/01 510. The multi-layer structure and between its conductor levels by means of electrical conduct the hatches (cf. EP-OS 02 20 508) selectively contacted scarf Tungträger also countersinks in the chip assembly area set sidewalls, the steps of which by different Sub Strat levels of the circuit board and with connections for the bond connections to the circuit connections are. Let this stagger across the circuit boundary place more substrate connections along the edges, than in a narrow strip along the edge of the circuit. An advantage of the wide staggering is that the substrate type conclusions can be interpreted so large in their cross-sectional area that they are also the end areas of the assigned accesses into the sandwich level of the circuit desired in terms of circuitry can serve carrier. Not only the big one is disadvantageous Requires space around the circuit, which is a tight arrangement forbidden by circuits on the circuit carrier; disadvantageous is mainly that for laying the bond wires from the connection level ne of the circuit in offset connection levels on the Circuit carrier no conventional bonding device can be used and that from the course of the relatively large sheets with small sides bridging bond wires increased risk of short circuit resul animals. In principle, it would therefore be desirable to use the substrate type close all in one plane and close to each other Arrange circuit connections as it is as such from the forth conventional chip bond technology of small circuits is known. In the case of highly integrated large circuits, their boundaries are longitudinal but there are so many bond connections that the geometric assigned, closely adjacent substrate connections are not large enough for training the wiring access inside the layered circuit carrier can be executed.

In Erkenntnis dieser Gegebenheiten liegt der Erfindung die Aufgabe zugrunde, eine Anordnung gattungsgemäßer Art zu schaffen, die einer seits kurze Bond-Drahtverbindung und andererseits im Querschnitt möglichst großflächige Durchstiege zu realisieren sowie dabei eine enge Packung der Schaltkreise auf dem Schaltungsträger gestattet.The invention is based on the knowledge of these circumstances based on creating an arrangement of the generic type, the one short bond wire connection and cross section to realize as large as possible entrances as well as one tight packing of the circuits on the circuit carrier allowed.

Diese Aufgabe ist erfindungsgemäß im wesentlichen dadurch gelöst, daß die gattungsgemäße Anordung gemäß dem Kennzeichnungsteil des Anspruches 1 ausgelegt ist.According to the invention, this object is essentially achieved by that the generic arrangement according to the labeling part of the Claim 1 is designed.

Nach dieser Lösung weist der schmale Streifen für die Anordnung der Substrat-Anschlüsse nur den Flächenbedarf der Schaltkreis-An schlüsse auf und kann deshalb unmittelbar parallel zu diesen außerhalb der Chip-Berandung auf der Schaltungsträger-Oberfläche angeordnet sein. Die Substrat-Anschlüsse sind in dieser obersten Ebene über Leiterbahnen mit den stirnseitigen Enden der Durchstiege verbun den, die außerhalb des Schaltkreises keinen Raum auf dem Schaltungsträger beanspruchen, weil sie in einen relativ breiten Randstreifen des Chip-Montagebereiches unter den Schaltkreis verlegt sind. Dort können sie in optimaler Querschnittsabmessung und ge genseitiger Orientierung ausgebildet werden und mit leitendem Kern ausgestattet sein, der zusätzlich zur elektrischen Verbindungsfunktion auch eine Wärmeableitfunktion übernimmt.According to this solution, the narrow strip shows for the arrangement of the substrate connections only the area required by the circuit conclusions and can therefore be directly parallel to these outside the chip edge arranged on the circuit carrier surface be. The substrate connections are over at this top level Connect conductor tracks to the front ends of the access hatches those who have no space on the outside of the circuit Circuit carriers claim because they are in a relatively wide Edge strips of the chip assembly area laid under the circuit are. There they can be in optimal cross-sectional dimensions and ge mutual orientation and with a conductive core be equipped, in addition to the electrical connection function also performs a heat dissipation function.

Vorzugsweise ist der Sandwich-Schaltungsträger aus einem Stapel von in ungebranntem Zustand etwa papierförmigen Keramikblättern erstellt, die gemäß den schaltungstechnischen Anforderungen mit Leiterbahnen-Mustern bedruckt werden, nachdem die später axial mit einander fluchtenden Durchstiegslöcher eingebracht und mit Kern material gefüllt werden. Der mechanisch feste Keramik-Schaltungsträger ergibt sich, wenn der verpreßte Stapel gebrannt und gesintert ist. Durch diese Wärmebehandlung wird das Keramiksubstrat nicht nur (aufgrund seines hohen Glasanteiles) hermetisch dicht, sondern die zunächst noch nicht-elektrisch leitende Dickschicht-Leiterbahnstruktur auf den einzelnen Ebenen wird auch elektrisch leitend.The sandwich circuit carrier is preferably from a stack of paper-like ceramic sheets in the unfired state created in accordance with the circuitry requirements Conductor patterns are printed after the later axial through holes aligned with each other and with core material to be filled. The mechanically strong ceramic circuit carrier results when the pressed stack is fired and sintered. This heat treatment does not only make the ceramic substrate (due to its high glass content) hermetically sealed, but the initially not yet electrically conductive thick-film conductor structure on the individual levels it also becomes electrically conductive.

Für die einzelnen Substrat-Lagen wird vorteilhaft auf ein Material zurückgegriffen, das unter dem Handelsnamen GREEN TAPE von der Firma DU PONT auf den Markt gebracht wird. Für die Realisierung der Ver bindungs-Leiterbahnen, zwischen den Substrat-Anschlüssen und den stirnseitigen Enden der Durchstiege, in Finleitertechnik kann eine Film-Struktur aufgedampft werden, wie sie als hochenergetische Ex plosionbeschichtung DYBO der Firma Schering bekannt ist. Aber auch andere Feinstruktur-Verfahren sind anwendbar, wie etwa das additive Aufbringen von chemischem Kupfer der Firma Schering oder das als DU PONT-PCS-Verfahren bekannte Goldpulvertauchbekeimen. Gegenüber herkömmlicher Dünnfilmtechnik weisen diese relativ dickschichtigen Verfahren zur Ausbildung der feinen Leiterbahnen den Vorteil auf, daß größere Ströme über die kleinen Leiterquerschnitte fließen können; und außerdem sind diese dickeren Strukturen unempfindlicher gegen Feinriß-Bildung aufgrund mechanischer Beanspruchungen. Die beim Sinterprozeß auftretende Schrumpfung des Leiterbahnen-Belichtungs musters ist zwar anisotrop über dem Material, aber quantitativ be kannt, so daß eine Kompensation durch entsprechend verzerrte Geometrie beim Aufbringen der Belichtungs-Leiterbahnen vor dem Sinterprozeß realisiert werden kann. Dies gilt entsprechend für die Lage der Durchstiege, um zu vermeiden, daß die Löcher in den einzelnen Sub strat-Lagen einen derartigen Versatz gegeneinander aufweisen, daß sich kein durchgehender Leitungs-Kern beim Stapeln der gefüllten Löcher ergäbe.A material is advantageously used for the individual substrate layers resorted to that under the trade name GREEN TAPE by the company DU PONT is launched. For the realization of ver bond interconnects, between the substrate connections and the frontal ends of the access hatches, one can be made using fine conductor technology Film structure are evaporated as they are as high-energy ex plating coating DYBO from Schering is known. But also other fine structure methods are applicable, such as the additive Application of chemical copper from Schering or as DU PONT-PCS process known gold powder dip germination. Across from Conventional thin film technology have these relatively thick layers Methods of forming the fine conductor tracks have the advantage that larger currents can flow over the small conductor cross-sections; and also these thicker structures are less sensitive to Formation of fine cracks due to mechanical stress. The at Sintering process occurring shrinkage of the conductor track exposure pattern is anisotropic over the material, but quantitative knows, so that compensation by appropriately distorted geometry when applying the exposure conductor tracks before the sintering process can be realized. This applies accordingly to the location of the Accesses to avoid the holes in the individual sub strat layers have such an offset against each other that there is no continuous line core when stacking the filled There would be holes.

Zusätzliche Alternativen und Weiterbildungen sowie weitere Merkmale und Vorteile der Erfindung ergeben sich aus den weiteren Ansprüchen und, auch unter Berücksichtigung der Darlegungen in der Zusammen fassung, aus nachstehender Beschreibung eines in der Zeichnung unter Beschränkung auf das Wesentliche stark abstrahiert aber angenähert maßstabsgerecht skizzierten bevorzugten Realisierungsbeispiels zur erfindungsgemäßen Lösung. Die einzige Figur der Zeichnung zeigt in abgebrochener Darstellung die Draufsicht auf einen mehrlagigen Schaltungsträger mit darauf montiertem integriertem Schaltkreis.Additional alternatives and further training as well as further features and advantages of the invention result from the further claims and, also taking into account the statements in the context version, from the description below one in the drawing below Restriction to the essentials is highly abstract but approximate preferred implementation example outlined to scale solution according to the invention. The only figure in the drawing shows the top view of a multilayer in broken form Circuit carrier with integrated circuit mounted on it.

Bei dem stark vergrößert und abgeschnitten dargestellten integrier ten Schaltkreis 11 (IC-Chip) quadratischer Struktur mit Bond-Anschlüs sen 12 (Pads) in einem schmalen Anschlußstreifen 26 längs jeder seiner seitlichen Berandungen 13 handelt es sich um einen sog. Groß schaltkreis, der sich durch eine Vielfalt darin realisierter sig nalverarbeitungstechnischer Funktionen und durch dadurch bedingte sehr große Anzahl von Anschlüssen 12 für die Zufuhr der Betriebs spannungspegel und der Eingangsinformationen sowie für die Ausgabe der Verarbeitungsinformationen auszeichnet. Die Unterfläche des Schaltkreises 11 ist (in der Zeichnung nicht erkennbar) in als solcher bekannter Weise mittels eines gut wärmeleitenden Klebers direkt, bzw. erforderlichenfalls unter Zwischenlage einer elektrischen lso lierschicht (unter einer Leitschicht zum rückseitigen Potential anschluß an dem Schaltkreis 11) , in vorgegebenem Montagebereich 22 (Die Pad) auf der Oberfläche 14 eines mehrlagigen Schaltungsträgers 15 (Substrat) befestigt. Dieser weist auf seinen einzelnen, über einander montierten Träger-Lagen Leiterbahnenstrukturen zur Verbindung bestimmter Chip-Anschlüsse 12 untereinander und mit den Anschlüssen weiterer auf dem Träger 15 entsprechend angeordneter Schaltkreise auf. Die Querverbindung zwischen den einzelnen Leiterbahnen-Ebenen im Inneren des mehrlagigen Schaltungsträgers 15 erfolgt mittels sog. Durchstiege 16 (Vias), also mittels Bohrungen 17, die zur Durch kontaktierung einen Kern 18 aus elektrisch leitendem Material auf weisen.In the greatly enlarged and cut-off integrated circuit 11 (IC chip) square structure with bond connections 12 (pads) in a narrow connecting strip 26 along each of its lateral borders 13 , it is a so-called large circuit characterized by a variety of signal processing functions implemented therein and by the resulting very large number of connections 12 for the supply of the operating voltage level and the input information and for the output of the processing information. The undersurface of the circuit 11 is (not recognizable in the drawing) in a manner known per se by means of a heat-conducting adhesive directly, or, if necessary, with the interposition of an electrical insulating layer (under a conductive layer to the rear potential connection to the circuit 11 ) in a predetermined manner Mounting area 22 (the pad) attached to the surface 14 of a multilayer circuit carrier 15 (substrate). This has, on its individual carrier layers mounted one above the other, conductor track structures for connecting certain chip connections 12 to one another and to the connections of further circuits correspondingly arranged on the carrier 15 . The cross-connection between the individual interconnect levels in the interior of the multilayer circuit carrier 15 takes place by means of so-called openings 16 (vias), that is to say by means of bores 17 which have a core 18 made of electrically conductive material for contacting.

Die die Substrat-Oberfläche 14 erreichenden Stirnbereiche der Durch stiege 16 sind über Leiterbahnen 19 mit Substrat-Anschlüssen 20 (Bonding Pads) auf der Substrat-Oberfläche 14 elektrisch leitend verbunden. Die Substrat-Anschlüsse 20 sind in einem schmalen Streifen 26 parallel zur Schaltkreis-Berandung 13 außerhalb der Schaltkreis fläche in einem Muster angeordnet, das dem Anordnungsmuster der Chip-Anschlüsse 12 geometrisch zumindest ähnlich ist, vorzugsweise durch gleiche Folgelinie und dichte Staffelung damit übereinstimmt (vgl. in der Zeichnung die geometrische Zuordnung der quadratisch dargestellten Substrat-Anschlüsse 20 zu den als kleine Ringe dar gestellten Chip-Anschlüssen 12). Die elektrische Verbindung zwischen den geometrisch jeweils zugeordneten Chip- und Substratanschlüssen 12-20 erfolgt in als solcher bekannter Weise, z. B. durch Bond-Drähte 21 oder durch ein Tape Automatic Bonding Verfahren.The substrate surface 14 reach the end regions of the hatches 16 are electrically conductively connected via conductors 19 with substrate terminals 20 (bonding pads) on the substrate surface fourteenth The substrate connections 20 are arranged in a narrow strip 26 parallel to the circuit boundary 13 outside of the circuit area in a pattern which is geometrically at least similar to the arrangement pattern of the chip connections 12 , preferably with the same sequence line and dense staggering (cf. in the drawing, the geometric assignment of the square-shaped substrate connections 20 to the chip connections 12 ) represented as small rings. The electrical connection between the geometrically assigned chip and substrate connections 12-20 takes place in a manner known per se, for. B. by bond wires 21 or by a tape automatic bonding method.

Um die funktionell erforderliche große Anzahl von Anschlüssen 12 (und dementsprechend 20) längs einer Schaltkreis-Berandung 13 unter zubringen, können die Breitenabmessungen der Anschlüsse 12, 20 nicht wesentlich größer ausgebildet werden, als die nebeneinander verlau fenden Leiterbahnen 19 auf der Substrat-Oberfläche 14. In der Praxis werden die Anschluß-Abmessungen so klein gewählt, daß z. B. eine automatische Verlegung der Bond-Drähte 21 mit handelsüblichen Bond einrichtungen gerade noch durchführbar ist. Diese Querschnittsab messungen sind aber zu gering für die Ausbildung der Durchstiege 16. Denn aus technologischen Gründen können die Bohrungen 17, die in den einzelnen Lagen des Schaltungsträgers 15 vor dessen Sand wich-Komplettierung angebracht werden, nicht beliebig kleinen Durch messer haben, damit der nicht ganz auszuschließende gegenseitige Versatz der einzelnen Sandwich-Lagen nicht zu einer Unterbrechung des Durchkontaktierungs-Kernes 18 bzw. zu einer Kontaktierung mit dicht heranreichenden aber nicht zutreffenden benachbarten Leiter bahnen in der jeweiligen Träger-Ebene führt. Wollte man die Sub strat-Anschlüsse 20 selbst auf derartige Querschnitte vergrößern, daß sie sich zugleich als stirnseitige Enden der Durchstiege 16 einsetzen ließen, dann könnte das Raster der Chip-Anschlüsse 12 nicht eingehalten bleiben; denn infolge der Durchmesservergrößerung würde die Länge einer Chip-Berandung 13 nicht ausreichen, alle Durchstiege 16 in einer Linie nebeneinander anzuordnen. Man müßte deshalb dann die Durchstiege 16 auch quer zur Chip-Berandung 13 staffeln, also in einem breiteren Streifen in zwei Richtungen auf der Substrat-Oberfläche 14 auffächern. Das würde aber einerseits einer dicht benachbarten Anordnung von Schaltkreisen 11 auf dem Schaltungsträger 15 entgegenstehen, weil um einen Schaltkreis 11 herum der breitere Anschlußstreifen für aufgefächert angeordnete Durchstiege 16 beansprucht wäre; und andererseits wäre von Nachteil, daß weiter von der Schaltkreis-Berandung 13 fort gelegenen Durch stiegs-Substratanschlüsse längere Bond-Drähte zu den zugeordneten Chip-Anschlüssen 12 bedingten, was wegen der extrem dünnen Drähte herstellungstechnisch und hinsichtlich der mechanischen Beanspruch barkeit problematisch wäre. Statt dessen ist deshalb die Auffächerung der im Querschnitt relativ großflächigen Durchstiege 16 (zwar in einem Streifen 25 entlang der Berandung 13, aber) unter dem Mon tagebereich 22 des Schaltkreises 11 auf die Substrat-Oberfläche 14 verlegt. Von dort führen die Leiterbahnen 19 zur dichten Folge von (den Chip-Anschlüssen 12 zugeordneten) Substrat-Anschlüssen 20, so daß nun der Flächenbedarf des Anschlußstreifens 26 dort nur noch in der Größenordnung der Fläche der Chip-Anschlüsse 12 selbst liegt, wie aus der Zeichnung ersichtlich. Im Montagebereich 22 da gegen, also unter dem Schaltkreis 11, ist genügend Platz verfügbar, um die Größe und gegenseitige Anordnung der Durchstiege 16 in Hinblick auf die technologischen Erfordernisse bei der Erstellung des ge schichteten Schaltungsträgers 15 zu optimieren, also die gegenüber den schmalen Leiterbahnen 19 im Querschnitt sehr viel größeren Durchstiegs-Stirnflächen auf den breiteren Randstreifen 25 zu ver teilen.In order to accommodate the functionally required large number of connections 12 (and accordingly 20) along a circuit boundary 13 , the width dimensions of the connections 12 , 20 cannot be made substantially larger than the side-by-side conductor tracks 19 on the substrate surface 14 . In practice, the connection dimensions are chosen so small that, for. B. an automatic laying of the bond wires 21 with commercially available bond devices is just feasible. However, these cross-sectional dimensions are too small for the formation of the openings 16 . For technological reasons, the bores 17 , which are attached in the individual layers of the circuit carrier 15 before its sandwich completion, cannot have arbitrarily small diameters, so that the mutual offset of the individual sandwich layers, which cannot be entirely ruled out, does not lead to an interruption of the Through-core 18 or leads to contact with closely approaching but not applicable adjacent conductors in the respective carrier level. If you wanted to enlarge the sub strat connections 20 themselves to such cross sections that they could also be used as the front ends of the openings 16 , then the grid of the chip connections 12 could not be maintained; because due to the increase in diameter, the length of a chip border 13 would not be sufficient to arrange all the entrances 16 in a line next to one another. It would then be necessary to stagger the entrances 16 transversely to the chip boundary 13 , that is, to fan them out in a wider stripe in two directions on the substrate surface 14 . This would, on the one hand, stand in the way of a closely adjacent arrangement of circuits 11 on the circuit carrier 15 , because around a circuit 11 the wider connection strip for fanned-out openings 16 would be claimed; and on the other hand, it would be disadvantageous that further bond wires from the circuit boundary 13 located through rose substrate connections required longer bond wires to the associated chip connections 12 , which would be problematic in terms of production technology and mechanical stress due to the extremely thin wires. Instead of this, the fanning out of the cross-sections which are relatively large in area 16 (although in a strip 25 along the edge 13 , but) under the Mon day area 22 of the circuit 11 is moved to the substrate surface 14 . From there, the conductor tracks 19 lead to the dense sequence of (associated with the chip connections 12 ) substrate connections 20 , so that the area requirement of the connecting strip 26 there now only lies in the order of magnitude of the area of the chip connections 12 itself, as shown in FIG Drawing can be seen. In the assembly area 22 there against, that is, under the circuit 11 , enough space is available to optimize the size and mutual arrangement of the openings 16 with regard to the technological requirements in the creation of the ge layered circuit carrier 15 , that is, compared to the narrow conductor tracks 19th share in cross section much larger access end faces on the wider edge strips 25 ver.

Zwar ist nun ein breiter Randstreifen 25 des Montagebereiches 22 (entlang der Schaltkreis-Berandung 13) durch die Anordnung der Durchstiege 16 und ihrer Leiterbahnen 19 belegt. Im Zentrum 23 des Montagebereiches 22 verbleibt aber immer noch Freiraum für die An ordnung einer Wärmesenke in Form eines Wärmeableit-Stempels 24, der in als solche bekannter Weise die Verlustwärme beim Betrieb des Schaltkreises 11 aus der Ebene des Montagebereiches 22 ins lnnere des Schaltungsträgers 15 abführt und dort beispielsweise auf groß flächige Leiterbahnenbereiche überführt. Im Randstreifen 25 ist die Wärmeabfuhr-Problematik dagegen nicht so groß, weil hier die Umgebungsatmosphäre über den Schaltkreis-Rand großflächiger einwirkt. Im übrigen erfolgt dort eine zusätzliche Wärmeabfuhr zum Innern des Schaltungsträgers 15 durch die relativ dichte Folge der in un terschiedliche Substrat-Tiefen hinabreichenden Durchstiegskerne 18 aus elektrisch und thermisch gut leitendem Material.A wide edge strip 25 of the assembly area 22 (along the circuit boundary 13 ) is now occupied by the arrangement of the openings 16 and their conductor tracks 19 . In the center 23 of the mounting area 22 , however, there is still free space for the arrangement of a heat sink in the form of a heat dissipation stamp 24 , which dissipates the heat loss during operation of the circuit 11 from the level of the mounting area 22 into the interior of the circuit carrier 15 in a manner known as such and transferred there, for example, to large-area conductor track areas. In contrast, the problem of heat dissipation in the edge strip 25 is not so great, because here the ambient atmosphere acts over a large area over the edge of the circuit. In addition, there is an additional heat dissipation to the inside of the circuit carrier 15 by the relatively dense consequence of the access cores 18 made of electrically and thermally highly conductive material that extend down to different substrate depths.

Der außerhalb der Chip-Montagefläche 22 für die Substrat-Anschlüsse 20 und die angrenzenden Enden ihrer Leiterbahnen 19 nun nur noch benötigte schmale Anschlußstreifen 26 längs der Schaltkreis-Berandung 13 ist durch einen entsprechend schmalen Rahmen nach der Ausbil dung der Bond-Verbindungen 21 abdeckbar, neben dem sich unmittelbar ein solcher Anschlußstreifen für einen benachbart zu montierenden Schaltkreis auf der Schaltungsträger-Oberfläche 14 anschließen kann.The outside of the chip mounting area 22 for the substrate connections 20 and the adjacent ends of their conductor tracks 19 now only required narrow connection strips 26 along the circuit boundary 13 can be covered by a correspondingly narrow frame after the formation of the bond connections 21 , in addition to which such a connecting strip for a circuit to be mounted next to one another can directly connect to the circuit carrier surface 14 .

Claims

1. Arrangement of an integrated circuit ( 11 ) on a multi-layer plated-through circuit carrier ( 15 ) with bond wires ( 21 ) between chip and substrate connections ( 12-20 ), characterized in that in a narrow connecting strip ( 26 ) in parallel for Beran formation ( 13 ) of the chip mounting area ( 22 ) the substrate connections ( 20 ) in approximately the same dimension and geometric sequence as on the circuit ( 11 ) the chip connections ( 12 ) in the plane of the substrate -Surface ( 14 ) are arranged on the thin conductor tracks ( 19 ) from the substrate connections ( 20 ) in an edge strip ( 25 ) of the chip mounting area ( 22 ) under the circuit ( 11 ) and fanning out there , end at mutually offset end faces of steps ( 16 ) which have a cross section which is substantially larger than the width of the conductor tracks ( 19 ).

2. Arrangement according to claim 1, characterized in that the large cross-sectional openings ( 16 ) as Boh stanchions ( 17 ) in the individual layers of the circuit carrier ( 15 ) and are filled by an electrically and thermally conductive core ( 18 ).

3. Arrangement according to claim 1 or 2, characterized in that the conductor tracks ( 19 ) are formed on the top layer of a stack of ceramic laminates in thick-film technology.

4. Arrangement according to one of the preceding claims, characterized in that the connecting strips ( 26 ) outside of the circuit Beran extension ( 13 ) with their bond wires ( 21 ) to the circuit connections Sen ( 12 ) are covered by a narrow frame .