[go: up one dir, main page]

DE3885257T2 - Verfahren, um die Kollektorfläche eines lateralen PNP Transistors differentiel zu vergrössern während des elektrischen Tests einer integrierten Schaltung auf einem Wafer. - Google Patents

Verfahren, um die Kollektorfläche eines lateralen PNP Transistors differentiel zu vergrössern während des elektrischen Tests einer integrierten Schaltung auf einem Wafer.

Info

Publication number
DE3885257T2
DE3885257T2 DE88830552T DE3885257T DE3885257T2 DE 3885257 T2 DE3885257 T2 DE 3885257T2 DE 88830552 T DE88830552 T DE 88830552T DE 3885257 T DE3885257 T DE 3885257T DE 3885257 T2 DE3885257 T2 DE 3885257T2
Authority
DE
Germany
Prior art keywords
collector
metal
region
area
collector region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88830552T
Other languages
English (en)
Other versions
DE3885257D1 (de
Inventor
Franco Bertotti
Paolo Ferrari
Mario Foroni
Maria Teresa Gatti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of DE3885257D1 publication Critical patent/DE3885257D1/de
Application granted granted Critical
Publication of DE3885257T2 publication Critical patent/DE3885257T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137Collector regions of BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60Impurity distributions or concentrations

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft integrierte Analogschaltungen vom bipolaren Typ, genauer gesagt Einstelltechniken der spezifischen Eigenschaften von integrierten Vorrichtungen während deren Herstellung.
  • Bei vielen Anwendungsfällen von integrierten Analogschaltungen, beispielsweise bei TV-Ablenkschaltungen, Telecom-Summern u.ä., ist es erforderlich, sehr genaue Ausgangsströme der integrierten Vorrichtung sicherzustellen. Eine üblicherweise zum Erfüllen dieser Genauigkeitsforderung angewendete Technik besteht darin, daß man auf besonders genauen Spannungsreferenzen aufbaut, wie beispielsweise Wisler-, Zenerund entsprechenden Spannungsreferenzeinheiten, die außerhalb der integrierten Schaltung an Widerstände mit hoher Präzision angeschlossen werden können. Diese Technik ist jedoch sehr teuer.
  • Diese Probleme der Herstellung von integrierten Vorrichtungen, die in der Lage sind, einen Ausgangsstrom einer Größe sicherzustellen, die in bezug auf einen vorgegebenen Konstruktionswert in extrem strenge Toleranzgrenzen fällt, werden in wirksamer Weise durch die vorliegende Erfindung beseitigt, die sich auf eine Technik zum Einstellen des von einer integrierten Schaltung gelieferten Stromes bezieht, indem die Kollektorfläche von relevanten lateralen PNP- Transistoren während eines elektrischen Teststadiums der integrierten Vorrichtung selbst, das während der Herstellung auf dem Siliciumwafer durchgeführt wird, modifiziert wird.
  • Die diversen Aspekte und Vorteile der Erfindung, wie sie in den beigefügten Patentansprüchen offenbart sind, werden aus der nachfolgenden Beschreibung von diversen bevorzugten Ausführungsformen der Erfindung mit der beigefügten Zeichnung deutlich. Es zeigen:
  • Figur 1 einen Basisschaltplan einer Erzeugungsstufe eines Ausgangsstromes;
  • Figur 2 eine schematische Draufsicht auf eine integrierte Einheit von den beiden PNP- Transistoren der Schaltung der Figur 1;
  • Figur 3 eine Schnittansicht der Einheit der Figur 2 entlang der Schnittebene III-III;
  • Figur 4 einen weiteren Schaltungstyp zum Erzeugen einer Vielzahl von Strömen, die untereinander ein voreingestelltes Verhältnis besitzen; und
  • Figur 5 eine schematische Draufsicht auf die integrierte Einheit der beiden PNP-Transistoren, die in der Schaltung der Figur 4 Verwendung finden.
  • Eine Stromerzeugungsschaltung, die schematisch in Figur 1 dargestellt ist, findet in integrierten Schaltungen in großem Umfang Verwendung. Üblicherweise besitzt die Schaltung eine typische integrierte Einheit zum Realisieren der beiden lateralen PNP-Transistoren T1 und T2, die in der Schaltung der Figur 1 Verwendung finden. Die integrierte Einheit der beiden Transistoren T1 und T2 besitzt in erfindungsgemäßer Weise eine Form, wie sie im wesentlichen durch die schematische Draufsicht der Figur 2 dargestellt ist, bei der die Diffufionsprofile durch eine strichpunktierte Linie angedeutet sind, während die Relativprofile der elektrischen Kontaktflächen, die durch die überlagernden Metallschichten verborgen sind, durch eine gestrichelte Linie angedeutet sind, die sich innerhalb der entsprechenden Kontaktdiffusionsprofilfläche befindet, die durch die strichpunktierte Linie angedeutet ist.
  • Die für beide Transistoren gemeinsame Basis (n-Typ-Bereich) kann durch die epitaxiale Schicht (EPI) selbst gebildet sein, bei der ein stärker dotierter n&spplus;-Bereich, der mit der Basiskontaktfläche (durch den Buchstaben B in Figur 1 angedeutet) zusammenfällt, üblicherweise durch Implantation hergestellt wird. Der Emitter (p-Typ-Bereich) E wird durch Diffusion in einer zentralen Zone der integrierten Einheit erhalten, wobei ein derartiger Emitter-Bereich für beide Transistoren T1 und T2 gemeinsam ist. Der relative Emitterkontakt wird in einer konzentrischen Position relativ zum diffundierten Emitterbereich hergestellt und ist durch eine gestrichelte Linie unter dem entsprechenden Kontaktmetall, das durch den schraffierten Bereich ME angedeutet ist, wiedergegeben. Die beiden diffundierten Kollektorbereiche voin p-Typ C1 und C2, die zum Transistor T1 und T2 gehören, können, wie in Figur 2 gezeigt, durch Diffundieren des Dotierstoffes in Bereiche, die den gemeinsamen Emitterbereich E benachbart umgeben, hergestellt sein. Die entsprechenden Kollektorkontaktbereiche sind durch eine gestrichelte Linie unter den relativen Kontaktmetallen MC1 und MC2 angedeutet, welche wiederum durch die entsprechenden schraffierten Flächen in Figur 2 verdeutlicht sind.
  • Natürlich gehört das Kollektorkontaktmetall MC1 sowohl zum C1-Kollektorkontakt des Transistors T1 als auch zum Basiskontakt B, der für beide Transistoren T1 und T2 gemeinsam ist, und die einzigartige Metallschicht ist in den Figuren mit MC1+B bezeichnet. Bei einer integrierten Einheit dieser Art hängt der Ausgangsstrom IOUT von dem Strom, der vom Stromerzeuger Io zugeführt wird, und von dem Verhältnis zwischen den Kollektorflächen C1 und C2 ab, die zu den beiden Transistoren gehören. Mit dem Ziel der Einstellung dieses Flächenverhältnisses ist zweckmäßigerweise ein Sekundärkollektor (diffundierter Bereich C3 vom p-Typ) in einer Lage ausgebildet, die benachbart zu mindestens einem der beiden primären Kollektorbereiche C1 und C2 vorgesehen ist, und vorzugsweise in einer Lage, die benachbart zu beiden ist. Die Fläche eines derartigen diffundierten Sekundärkollektorbereiches C3 stellt einen geringen Anteil der Fläche der beiden diffundierten Primärkollektorbereiche C1 und C2 dar. Der Sekundärkollektorbereich C3 steht mit einem Metall MC3 in Kontakt, das sich bis zu einem in der Figur nicht gezeigten Kontaktkissen erstreckt.
  • Dieser p-Typ-diffundierte Sekundärkollektorbereich C3 kann funktionell dem p-Typ-diffundierten Primärkollektorbereich, der zu dem einen oder anderen der beiden Transistoren der integrierten Einheit gehört, hinzugefügt werden, um das Verhältnis zwischen den Kollektorflächen der beiden Transistoren T1 und T2 einzustellen. Mit anderen Worten, es ist möglich, die Kollektorfläche eines lateralen PNP-Transistors während eines elektrischen Testschrittes auf dem Wafer inkrementell zu erhöhen, indem zu der konstruierten Kollektorfläche des Transistors die Fläche eines Sekundärkollektorbereiches hinzugefügt wird, der zu diesem Zwecke benachbart zur Fläche des Primärkollektors ausgebildet wird. Die Vereinigung der beiden diffundierten Kollektorbereiche wird erreicht, indem eine permanente Kurzschlußverbindung zwischen den entsprechenden Kontaktmetallen mit Hilfe einer bekannten Technik erzeugt wird, die üblicherweise als "Zener Zapping" bezeichnet wird. Bei Durchführung einer solchen bekannten Technik wird während eines elektrischen Testschrittes auf dem Wafer der hergestellten integrierten Schaltungen ein elektrischer Stromfluß zwischen dem Primärkollektorkontakt des Transistors, dessen Kollektorfläche inkrementell durch Hinzufügung derselben zur Fläche eines p-Typ-diffundierten Sekundärkollektorbereiches erhöht wird, und dem Kontaktkissen, das an einen solchen Sekundärkollektorbereich angeschlossen ist, bewirkt, indem eine Spannung von etwa 25-50 V angelegt wird. Indem man in bekannter Weise die Basis-Kollektor-Verbindung auf einem solchen Spannungspegel invers vorspannt, tritt der Durchbruch der Verbindung bei ihrer BVEBO-Durchbruchsspannung auf, und es findet eine lokalisierte Energievernichtung im Silicium statt, die das Schmelzen der benachbarten Kontaktmetalle an der Grenzfläche des Silicium/Metall-Kontaktes und eine Überführung des geschmolzenen Metalls entlang der Oxid-Silicium-Grenzfläche bewirkt, so daß ein Metall-Whisker erzeugt wird, der die beiden Kontaktmetalle permanent kurzschließt, obwohl er gegenüber dem benachbarten Silicium im wesentlichen isoliert bleibt. Der Effekt dieses "Zener-Zapping"-Vorganges ist in Figur 3 gezeigt, die eine schematische Schnittansicht der integrierten Einheit der Figur 2 entlang der Schnittebene III-III in Figur 2 zeigt.
  • Wie man aus Figur 3 entnehmen kann, wird durch das Anlegen einer Spannung und eines Stromes an das Kontaktmetall MC3 des sekundären p-diffundierten C3-Bereiches und das Kontaktmetall MC1+B des p-diffundierten Primärkollektorbereiches C1 des Transistors T1 eine permanente Verbindung zwischen den beiden Metallen über einen dünnen Metallwhisker (Einschluß) M, der sich direkt unter der Isolation SiO&sub2; bildet, jedoch im wesentlichen gegenüber dem darunter befindlichen Silicium isoliert bleibt, gebildet.
  • Wenn es gewünscht wird, das Verhältnis zwischen den entsprechenden Kollektorflächen C1 und C2 der beiden Transistoren der integrierten Einheit in entgegengesetzter Weise zu modifizieren, kann natürlich der Hilfskollektorbereich C3 dem Primärkollektorbereich C2 des Transistors T2 funktionell hinzugefügt werden, indem eine permanente Verbindung zwischen den entsprechenden Metallen über ein Verfahren hergestellt wird, das mit dem vorstehend für den Transistor T1 beschriebenen Verfahren vollständig identisch ist. Falls erforderlich, können auch die Kontaktmetalle der beiden Primärkollektoren an geeignete Kontaktkissen angeschlossen werden, um das "Zener-Zapping" zu verwirklichen. Durch die Begünstigung der Ausbildung einer derartigen permanenten Verbindung zwischen einem Primärkollektorbereich und einem Teilflächen-Sekundärkollektorbereich, der zweckmäßigerweise in der Nähe des Primärbereiches ausgebildet ist, über die sogenannte "Zener-Zapping"-Technik, insbesondere dann, wenn der Basisbereich der integrierten Einheit ein besonders niedriges Dotierungsniveau aufweist, in einem Oberflächenbereich des Siliciums direkt unterhalb der Zone, in der durch Wanderung des geschmolzenen Metalles zwischen die beiden diffundierten Kollektorbereiche die permanente elektrische Verbindung ausgebildet werden kann, kann ein in geeigneter Weise erhöhter Dotierungspegel in bezug auf die Masse des Basisbereiches aufgebaut werden. Diese Dotierungsvergrößerung kann durch Implantation und nachfolgende Diffusion des speziellen Dotierstoffes erzielt werden. Eine derartige "Einstellung" des Dotierungspegels des Basisbereiches direkt unterhalb der Zone, in der schließlich die Kurzschlußschaltung durch die "Zener-Zapping"-Technik erzeugt wird, ist in der Schnittansicht der Figur 3 und in der Draufsicht der Figur 2 durch Andeutung des erhöhten Dotierungsprofiles vom n- Typ durch die gestrichelte Linie W gezeigt.
  • Ein weiteres Ausführungsbeispiel in bezug auf die Durchführung des erfindungsgemäßen Verfahrens ist schematisch in den Figuren 4 und 5 gezeigt. Bei der in Figur 4 dargestellten Stromerzeugungsschaltung handelt es sich um eine weitere in großem Umfang verwendete Schaltung zum Erzeugen von zwei oder mehreren Ausgangsströmen I/n eines voreingestellten Verhältnisses zwischen diesen in Abhängigkeit von einem Strom, der vom Stromerzeuger Io zugeführt wird. Bei der Schaltung finden zwei laterale PNP-Transistoren TA und TB in einer entsprechenden Konfiguration Verwendung, wie die beiden Transistoren T1 und T2 der Schaltung der Figur 1. Der Ausgangstransistor TB ist mit einer Vielzahl von Kollektoren C2, C2'.. etc. versehen. Das Verhältnis zwischen den Ausgangsströmen I/n hängt vom Flächenverhältnis zwischen den einzelnen Kollektoren des Ausgangstransistors TB ab.
  • Figur 5 zeigt in schematischer Weise eine Draufsicht auf die einzelnen Diffusionsbereiche, die die integrierte Einheit bilden. Diese Diffusionsbereiche sind mit den gleichen Buchstaben gekennzeichnet, die bereits in Figur 4 zum Angeben der entsprechenden Klemmen der beiden Transistoren TA und TB der Einheit verwendet worden sind. Ein p-Typ-diffundierter Sekundärkollektorbereich C3, der in bezug auf die Abmessungen der beiden p-Typ-diffundierten Primärkollektorbereiche C2 und C2' des mehrere Kollektoren aufweisenden Transistors TB Teilabmessungen besitzt, ist erfindungsgemäß in einer Lage benachbart zu den beiden Primärkollektorbereichen des Ausgangstransistors ausgebildet. Das Verhältnis zwischen den Flächen der beiden einzelnen Kollektoren C2 und C2' des Ausgangstransistors TB kann während eines elektrischen Testschrittes auf dem Wafer der herzustellenden integrierten Schaltung eingestellt werden, indem, falls erforderlich, der Sekundärkollektorbereich C3 entweder dem einen oder dem anderen der beiden Primärkollektorbereiche C2 und C2' unter Verwendung der gleichen "Zener-Zapping"-Technik, wie vorstehend beschrieben, hinzugefügt wird. Auch für diesen Fall treffen die für die vorhergehenden Beispiele angegebenen Überlegungen in bezug auf die Anordnung der Kontaktmetalle der verschiedenen Siliciumbereiche der integrierten Einheit und in bezug auf eine mögliche Einstellung des Dotierniveaus des Basisbereiches der integrierten Einheit in den speziellen Zonen, wie vorstehend erläutert, zu.

Claims (2)

1. Verfahren zum inkrementellen Vergrößern der Kollektorfläche eines lateralen PNP-Transistors einer integrierten Vorrichtung während eines elektrischen Testschrittes direkt auf einem Wafer, wobei der Transistor einen diffundierten Primärkollektorbereich vom p-Typ aufweist, der mit einem Kollektormetall in Kontakt steht, mit den folgenden Schritten:
Ausbilden eines diffundierten Sekundärkollektorbereiches vom p-Typ benachbart zu dem Primärkollektorbereich, wobei der Sekundärkollektorbereich relativ zu den Abmessungen des Primärkollektorbereiches beträchtliche Teilabmessungen besitzt,
wobei der Sekundärkollektorbereich mit einem Metall in Kontakt steht, das den Sekundärkollektorbereich elektrisch an ein Kontaktkissen der integrierten Vorrichtung anschließt, und
Verbinden des Sekundärkollektorbereiches mit dem Primärkollektorbereich, um einen resultierenden Kollektorbereich auszubilden, dessen Fläche um die Fläche des Sekundärkollektorbereiches inkrementell erhöht ist, durch permanentes Kurzschließen der entsprechenden Metalle, indem man einen elektrischen Strom zwischen den entsprechenden Metallen über die entgegengesetzt vorgespannte Basis-Kollektor-Verbindung des PNP-Transistors fließen läßt, wobei dieser Strom ausreichend groß ist, um eine lokalisierte Energievernichtung und ein lokalisiertes Schmelzen des Metalls an den benachbarten Metall-Halbleiter-Kontaktgrenzflächen sowie eine Wanderung des örtlich geschmolzenen Metalles zur Ausbildung eines permanenten Verbindungsmetallwhiskers zwischen den beiden entsprechenden Metallen zu bewirken.
2. Verfahren zum inkrementellen Einstellen des Verhältnisses zwischen unterschiedlichen Kollektorflächen einer integrierten Stromabgabeeinheit von lateralen PNP-Transistoren während eines elektrischen Testschrittes auf einem Wafer einer integrierten Vorrichtung, wobei die Einheit einen üblichen p-Typ- diffundierten Emitterbereich, einen üblichen Basisbereich und eine Vielzahl von p-Typ-diffundierten Primärkollektorbereichen, die jeweils über ein entsprechendes Kontaktmetall miteinander in Kontakt stehen, aufweist, mit den folgenden Schritten:
Ausbilden mindestens eines p-Typ-diffundierten Sekundärkollektorbereiches, der in bezug auf die Abmessungen der Primärkollektorbereiche beträchtliche Teilabmessungen besitzt, in einer Zwischenlage in bezug auf zwei benachbarte Primärkollektorbereiche,
Kontaktieren des Sekundärkollektorbereiches durch ein elektrisch an ein Kontaktkissen der integrierten Vorrichtung angeschlossenes Metall und
Verbinden des Sekundärkollektorbereiches mit dem einen oder dem anderen der beiden benachbarten Primärkollektorbereiche zur Ausbildung eines Kollektorbereiches mit einer Fläche, die durch die Fläche des Sekundärkollektorbereiches inkrementell erhöht ist, durch permanentes Kurzschließen der entsprechenden Metalle durch Leiten eines elektrischen Stromes zwischen den entsprechenden Metallen über die ausgewählte entgegengesetzt vorgespannte Basis-Kollektorverbindung der integrierten Stromabgabeeinheit, wobei dieser Strom ausreichend groß ist, um eine lokalisierte Energievernichtung zu bewirken und damit das lokalisierte Schmelzen des Metalles an den benachbarten Metall-Halbleiter-Kontaktgrenzflächen sowie eine Überführung des örtlich geschmolzenen Metalles zur Ausbildung einer permanenten elektrischen Verbindung zwischen den beiden Metallen zu erreichen.
DE88830552T 1987-12-22 1988-12-21 Verfahren, um die Kollektorfläche eines lateralen PNP Transistors differentiel zu vergrössern während des elektrischen Tests einer integrierten Schaltung auf einem Wafer. Expired - Fee Related DE3885257T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT83683/87A IT1220189B (it) 1987-12-22 1987-12-22 Metodo per aumentare incrementalmente in fase di collaudo elettrico su fetta di un dispositivo integrato l'area di collettore di un transistore pnp laterale

Publications (2)

Publication Number Publication Date
DE3885257D1 DE3885257D1 (de) 1993-12-02
DE3885257T2 true DE3885257T2 (de) 1994-02-17

Family

ID=11323798

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88830552T Expired - Fee Related DE3885257T2 (de) 1987-12-22 1988-12-21 Verfahren, um die Kollektorfläche eines lateralen PNP Transistors differentiel zu vergrössern während des elektrischen Tests einer integrierten Schaltung auf einem Wafer.

Country Status (4)

Country Link
US (1) US4910159A (de)
EP (1) EP0322380B1 (de)
DE (1) DE3885257T2 (de)
IT (1) IT1220189B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4042740B4 (de) * 1989-07-20 2004-09-09 Hitachi, Ltd. Sensor
DE4042719C2 (de) * 1989-07-20 2003-01-30 Hitachi Ltd Sensor
JP3145694B2 (ja) * 1990-08-28 2001-03-12 日本電気株式会社 半導体装置
US5610079A (en) * 1995-06-19 1997-03-11 Reliance Electric Industrial Company Self-biased moat for parasitic current suppression in integrated circuits

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761787A (en) * 1971-09-01 1973-09-25 Motorola Inc Method and apparatus for adjusting transistor current
US3958267A (en) * 1973-05-07 1976-05-18 National Semiconductor Corporation Current scaling in lateral pnp structures
JPS5216943A (en) * 1975-07-30 1977-02-08 Hitachi Ltd Analog operation circuit
US4451839A (en) * 1980-09-12 1984-05-29 National Semiconductor Corporation Bilateral zener trim
US4646427A (en) * 1984-06-28 1987-03-03 Motorola, Inc. Method of electrically adjusting the zener knee of a lateral polysilicon zener diode
US4775884A (en) * 1984-08-03 1988-10-04 Linear Technology Corporation Integrated circuit having permanent adjustment circuitry which requires low adjustment current
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
FR2592526B1 (fr) * 1985-12-31 1988-10-14 Radiotechnique Compelec Circuit integre comportant un transistor lateral
US4730127A (en) * 1986-12-22 1988-03-08 Motorola, Inc. Method of matching currents from split collector lateral pnp transistors
US4820657A (en) * 1987-02-06 1989-04-11 Georgia Tech Research Corporation Method for altering characteristics of junction semiconductor devices

Also Published As

Publication number Publication date
EP0322380B1 (de) 1993-10-27
IT1220189B (it) 1990-06-06
DE3885257D1 (de) 1993-12-02
US4910159A (en) 1990-03-20
EP0322380A2 (de) 1989-06-28
EP0322380A3 (de) 1991-03-13
IT8783683A0 (it) 1987-12-22

Similar Documents

Publication Publication Date Title
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE3714790A1 (de) Zenerdiode unter der oberflaeche und herstellungsverfahren
DE2422912A1 (de) Integrierter halbleiterkreis
DE69122598T2 (de) Integrierte Struktur eines bipolaren Leistungstransistors und eines Wiederspannungsbipolartransistors in Emittorschaltungs- oder Halbbrückenanordnung und dies bezügliche Herstellungsverfahren
DE69404700T2 (de) Referenzdiode in integriertem Bipolarschaltkreis
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE3885257T2 (de) Verfahren, um die Kollektorfläche eines lateralen PNP Transistors differentiel zu vergrössern während des elektrischen Tests einer integrierten Schaltung auf einem Wafer.
DE2054863A1 (de) Spannungsverstärker
DE3039009A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2263075A1 (de) Monolithische integrierte halbleiteranordnung
DE68912415T2 (de) Integrierte Stromspiegelschaltung mit vertikalen Transistoren.
DE2444589A1 (de) Integrierte halbleiterschaltung
DE2800240A1 (de) Integrierte halbleiterschaltung
DE4439131C2 (de) Halbleitereinrichtung mit einem Verbindungsbereich und Verfahren zur Herstellung derselben
DE2531164A1 (de) Transistorvorrichtung
DE1189658C2 (de) Verfahren zum Herstellen eines Flaechentransistors
DE4032816A1 (de) Halbleiterbauteil mit lateralstruktur
DE3026779C2 (de)
DE3886703T2 (de) Programmierbare aktive oder passive Zellenanordnung.
WO1985005223A1 (fr) Dispositif semiconducteur monolithique integre et procede pour sa fabrication
DE3333242C2 (de) Monolithisch integrierter Halbleiterschaltkreis
DE2731443A1 (de) Transistor fuer hohe sperrspannung
DE4039103A1 (de) Bipolare halbleiteranordnung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee