DE3833933A1 - Informationsverarbeitungseinrichtung mit einer adressenerweiterungsfunktion - Google Patents

Description

Die Erfindung betrifft eine Informationsverarbeitungseinrichtung mit einer Adressenerweiterungsfunktion, insbesondere eine Informationsverarbeitungseinrichtung, die bei Erhaltung der Kompatibilität mit bereits entwickelten Softwares den Adressenraum zu erweitern in der Lage ist.

In einer gegenwärtigen Universalrechnerachitektur werden im allgemeinen ein Befehlszähler, Universalregister und ähnliches mit jeweils 31 Bits oder 32 Bits verwendet. Softwares sind ebenfalls auf der Basis von 31-Bit-Adressen entwickelt worden. Eine Universalrechnerachitektur dieses Typs wird beispielsweise in IBM-System 370 "Extended Architecture Principles of Operation", SA22-7085-1, 1987, S. 3-21 bis 3-38, besprochen.

In einer Informationsverarbeitungseinrichtung werden ein Befehl oder Daten unter Benutzung einer realen Adresse gelesen, wobei diese reale Adresse aus einer virtuellen Adresse übersetzt worden ist und diese virtuelle Adresse von einem Adressengenerator, d. h. einem Adressenaddierer, erhalten wurde. Eine virtuelle Adresse weist im allgemeinen einen Segmentindex, einen Seitenindex und einen Byte-Index auf. Zu dem Segmentindex wird ein Segmentlistenanfangspunkt, der eine den Beginn einer Segmentliste bezeichnende Adresse darstellt, hinzugefügt. Aus dem Ergebnis dieser Addition wird der Seitenlistenanfangspunkt der Segmentliste, die eine der Adressenübersetzungslisten darstellt, gewonnen. Dann wird dieser Seitenlistenanfangspunkt, d. h. die Startadresse der Seitenliste, die eine weitere Adressenübersetzungsliste darstellt, zum Seitenindex hinzugefügt, um aus der Seitenliste die reale Adresse des Seitenrasters zu erhalten. Um eine reale Adresse zu erhalten, wird die reale Adresse des Seitenrasters mit dem Byte-Index verknüpft.

Aufgrund des Anstiegs der zu verarbeitenden Datenmengen sind heutzutage sowohl virtuelle als auch reale Adressen mit 31 Bits oder mehr notwendig geworden. Bei der Bildung neuer Architekturen mit Adressen von 31 oder mehr Bits ist es wichtig, die Kompatibilität mit den bereits entwickelten Architekturen mit 31-Bit-Adressen zu erhalten. Für eine Informationsverarbeitungseinrichtung mit neuer Architektur ist es nämlich notwendig, daß diese Softwares mit 31-Bit-Adressen ohne Änderung benutzen kann.

Aufgabe der Erfindung ist es daher, eine Informationsverarbeitungseinheit mit einer erweiterte Adressen aufweisenden Architektur und Funktion zu schaffen, die vor der Adressenerweiterung entwickelte Software zu benutzen in der Lage ist.

Diese Aufgabe wird erfindungsgemäß gelöst durch eine Informationsverarbeitungseinrichtung, in der zur Erweiterung des Adressenraumes ein Bereichsindex geschaffen wird, der einen Index höherer Ordnung gegenüber dem Segmentindex der Adresse vor der Erweiterung darstellt, wobei diese Adresse durch den Segmentindex, den Seitenindex und den Byte-Index ausgedrückt wird. Der Bereich ist ein Raum, der durch die Adresse vor der Erweiterung adressiert wird, der erweiterte Adressenraum wiederum besteht aus mehreren Bereichen. Ferner sind in der Adressenübersetzungsliste eine Bereichsliste und ein Bereichslistenbezeichnungsregister, das den Bereichslistenanfangspunkt enthält, vorgesehen. Die Bereichslisteneintragung enthält den Segmentlistenanfangspunkt. Bei der Übersetzung einer virtuellen Adresse in eine reale Adresse wird ein die Startadresse einer Bereichsliste darstellender Bereichslistenanfangspunkt zum Bereichsindex hinzugefügt, um eine Bereichslisteneintragungsadresse zu erhalten. Die aus der Bereichsliste geholte Eintragung enthält den Segmentlistenanfangspunkt der Bereichsliste. Danach wird die virtuelle Adresse auf die gleiche Weise übersetzt wie in einem nicht erweiterten Adressenraum.

Die Informationsverarbeitungseinrichtung ist mit Bereichsregistern zur Speicherung von Bereichsindizes von Befehls- oder Operandenadressen versehen. Adressenaddierer führen die Adressenaddition für eine Adresse vor der Erweiterung durch. Wenn keine Adressenerweiterung vorgenommen wird, so werden die Inhalte der Bereichsregister auf "0" gesetzt. Wenn der Inhalt eines Bereichsregisters "0" ist, so wird eine vom Adressenaddierer ausgegebene virtuelle Adresse auf herkömmliche Weise in eine reale Adresse übersetzt. Wenn der Inhalt des Bereichsregisters nicht "0" ist, so wird die vom Adressenaddierer erhaltene virtuelle Adresse unter Verwendung des Segmentlistenanfangspunktes, der aus der Bereichsliste erhalten wird, in eine reale Adresse übersetzt.

Der Inhalt eines Bereichsregisters wird durch die Informationsverarbeitungseinrichtung gesetzt; im Falle einer Adressenerweiterung wird der Inhalt manchmal auch in Übereinstimmung mit dem Ergebnis der Adressenaddition inkrementiert. Die Informationsverarbeitungseinrichtung ist mit einer Einrichtung zum Speichern der Information ausgerüstet, aufgrund der die Adressenerweiterung hinsichtlich Befehl und/oder Operand unterschieden wird. Wenn vom Adressenaddierer ein Übertragungsbit ausgegeben wird, so wird dieses Übertragungsbit unbeachtet gelassen, während im Falle einer Adressenerweiterung der Inhalt des Bereichsregisters um 1 inkrementiert wird.

Wenn in der erfindungsgemäßen Informationsverarbeitungseinrichtung ein Übersetzungsrückhaltpuffer ("translation look-aside buffer", TLB), dessen Eintragung im allgemeinen den Segmentlistenanfangspunkt, einen Teil des oder den ganzen Segmentindex und einen Teil des oder den ganzen Seitenindex enthält, und Seitenrasteradressen verwendet werden, dann speichert der TLB ferner die Bereichsindizes und, anstatt der Segmentlistenanfangspunkte, die Bereichslistenanfangspunkte. Beim Vergleichen der im TLB gespeicherten Inhalte mit einer zu übersetzenden virtuellen Adresse werden der Inhalt eines Bereichsregisters und das Bereichsindexfeld der TLB-Eintragung auch dann miteinander verglichen, wenn keine Adressenerweiterung vorgenommen worden ist.

Erfindungsgemäß ist es möglich, die Adressenerweiterung leicht zu steuern, obwohl die Menge zusätzlicher Hardware, etwa zusätzliche Bereichsregister, klein ist, während die Kompatibilität mit gegenwärtig benutzten Architekturen und Softwares erhalten bleibt.

Die Erfindung wird im folgenden anhand eines Auführungsbeispieles unter Bezug auf die Zeichnungen näher erläutert; es zeigt

Fig. 1 das Format einer erfindungsgemäß erweiterten virtuellen Adresse;

Fig. 2 eine herkömmliche Adressenübersetzung;

Fig. 3 eine Adressenübersetzung mit der erfindungsgemäßen Adressenerweiterung;

Fig. 4 ein eine erfindungsgemäße Ausführungsform der Informationsverarbeitungseinrichtung erläuterndes Blockschaltbild;

Fig. 5 ein Beispiel des Formats einer Segmentlisteneintragung;

Fig. 6 ein Beispiel des Formats eines Bereichslistenanfangspunktregisters;

Fig. 7 ein Beispiel des Formats einer Bereichslisteneintragung; und

Fig. 8 ein Beispiel des Formats einer erweiterten Seitenlisteneintragung.

In der erfindungsgemäßen Ausführungsform besitzen das Befehlsbereichsregister (IDR) und die Operandenbereichsregister (ODRj) alle eine 16-Bit-Konfiguration. Die ODRs enthalten einen ersten Operanden (ODR1) (j = 1) und einen zweiten Operanden ODR2 (j = 2).

In der Fig. 1 ist das Format einer in dieser Ausführungsform verwendeten erweiterten virtuellen Adresse gezeigt. Die Adresse besitzt eine 47-Bit-Konfiguration. Die 31 Bits vom 16-ten Bit bis zum 46-ten Bit sind dieselben wie die einer herkömmlichen virtuellen 31-Bit-Adresse: der Segmentindex (SX) ist aus 11 Bits aufgebaut, der Seitenindex (PX) aus 8 Bits und der Byte-Index (BX) aus 12 Bits. Die Segmentgröße beträgt 1 M-Byte, die Seitengröße beträgt 4 K-Bytes. Erfindungsgemäß wird ein zusätzlicher 16-Bit-Bereichsindex (DX) hinzugefügt. Ein virtueller Adressenraum mit einer Größe von 2 G-Bytes wird hier virtueller Bereich genannt. Somit werden die virtuellen Bereiche der 2¹⁶ (= 64 K) virtuellen Bereiche in dem durch 47 Bits dargestellten virtuellen Adressenraum zugeordnet. Ein durch DX = d dargestelltes Gebiet wird hier mit "virtueller Bereich d" bezeichnet.

Vor der Beschreibung des Ausführungsbeispieles wird zunächst die sich von der herkömmlichen Adressenerweiterung unterscheidende erfindungsgemäße Adressenerweiterung beschrieben.

Fig. 2 erläutert die herkömmliche Adressenübersetzung, bei der keine Adressenerweiterung vorgenommen wird. Eine virtuelle Adresse ist aus einem Segmentindex (SX), einem Seitenindex (PX) und einem Byte-Index (BX) zusammengesetzt. Ein Segmentlistenanfangspunkt (STO) bezeichnet die Startadresse einer Segmentliste. Der Segmentlistenanfangspunkt (STO) wird zum Segmentindex (SX) hinzugefügt und die sich ergebende Adresse wird dazu verwendet, aus der Segmentliste einen Seitenlistenanfangspunkt (PTO) zu erhalten. Der Seitenlistenanfangspunkt (PTO) bezeichnet die Startadresse der Seitenliste. Der Seitenlistenanfangspunkt (PTO) und der Seitenindex (PX) werden zusammengefügt und die sich ergebende Adresse wird dazu verwendet, aus der Seitenliste eine reale Adresse des Seitenrasters (PFRA) zu erhalten. Aus der realen Adresse des Seitenrasters und dem Byte-Index (BX) wird eine reale Adresse erhalten.

Fig. 3 zeigt die Adressenübersetzung, bei der die erfindungsgemäße Adressenerweiterung Anwendung findet. Wie im Zusammenhang mit Fig. 1 beschrieben, weist eine virtuelle Adresse einen Bereichsindex (DX), einen Segmentindex (SX), einen Seitenindex (PX) und einen Byte-Index (BX) auf. Ein Bereichslistenanfangspunkt (DTO) bezeichnet die Startadresse einer Bereichsliste, die in der Adressenübersetzungsliste vorgesehen ist. Der Bereichslistenanfangspunkt (DTO) und der Bereichsindex (DX) werden zusammengefügt und die sich ergebende Adresse wird dazu verwendet, aus der Bereichsliste einen Segmentlistenanfangspunkt (STO) zu erhalten. Der Segmentlistenanfangspunkt bezeichnet die Startadresse der Segmentliste der Mehrzahl der Segmentlisten. Nach Erhalt des Segmentlistenanfangspunktes (STO) ist die Adressenübersetzungsoperation dieselbe wie die in Zusammenhang mit Fig. 2 beschriebene, so daß die Beschreibung hiervon weggelassen wird. Wenn die Adresse erweitert wird, so werden Bereichslisten, Segmentlisten und Seitenlisten entsprechend dem erweiterten Raum vorgesehen.

Fig. 4 ist ein Blockschaltbild, das eine Ausführungsform der erfindungsgemäßen Informationsverarbeitungseinrichtung zeigt.

Zunächst wird der Speicherzugriff für einen Befehl beschrieben. In einem Programmzähler (PC) 1 wird eine Befehlsadresse (31 Bits) gespeichert, während die Länge des ausgeführten Befehles in einem Befehlslängencode- Register (ILC) 2 gespeichert wird. Die Inhalte des PC 1 und des ILC 2 werden mit einem PC-Addierer 3 zusammengefügt, um die Adresse des als nächstes auszuführenden Befehls zu erhalten. Das Additionsergebnis wird in einem Ausgaberegister (PCD) 4 und im PC 1 gesetzt. Die Beschreibung geht von dem Fall aus, wo bei einer solchen Additionsoperation kein Übertragungsbit erzeugt wird. Der Inhalt des PCD 4 wird an ein virtuelles Adressenregister (VAR) 5 geschickt, um einen Befehl aus dem Speicher zu holen. Der Satz von virtuellen Adressen im VAR 5 ist aus dem Segmentindex (SX), dem Seitenindex (PX) und dem Byte-Index (BX) zusammengesetzt; unabhängig von der Durchführung einer Adressenerweiterung enthält er keinen Bereichsindex (DX). Der Satz virtueller Adressen wird dazu benutzt, bei der Übersetzung der virtuellen Adresse in eine reale Adresse auf einen Adressenübersetzungspuffer (TLB) 6 Bezug zu nehmen. In dieser Ausführungsform wird SX der virtuellen Adresse als Adresse für den TLB 6 benutzt. Jede Eintragung im TLB 6 enthält ein V-Feld, das die Gültigkeit der betreffenden Eintragung anzeigt, ein DTO/STO-Feld, in dem im Falle, wo der virtuelle Bereich "0" ist, der Segmentlistenanfangspunkt (STO) und im Falle, wo der virtuelle Bereich nicht "0" ist, der Bereichslistenanfangspunkt (DTO) gespeichert wird, ein Bereichsindex-(DX)-Feld, ein Seitenindex- (PX)-Feld und ein Feld für die realen Adressen des Seitenrasters (PFRA). Die Werte eines Befehlsbereiches und erster und zweiter Operandenbereiche werden von der Informationsverarbeitungseinrichtung entsprechend dem Inhalt eines auszuführenden Programmes im IDR7, im ODR1 8 und im ODR2 9 gespeichert. Von einem Selektor 30 wird in Abhängigkeit von einem Befehlsabruf, einer ersten Operandenanforderung oder einer zweiten Operandenanforderung eine der Ausgaben aus diesen drei Bereichsregistern gewählt. Die Zahl oder der Inhalt des gewählten Bereiches werden von einem Durchgehend-"0"-Detektor 10 daraufhin überprüft, ob sie "0" sind oder nicht. Wenn sie "0" sind, so wird durch einen Selektor 31 ein STO- Register (STOR) 11 gewählt, falls nicht, so wird ein DTO-Register (DTOR) 12 gewählt.

Im Falle eines Befehlsabrufes wird das IDR 7 gewählt. Komparatoren 13, 14 und 15 stellen die Übereinstimmungen zwischen dem IDR 7 und dem DX-Feld des TLB 6, zwischen dem STOR 11 oder dem DTOR 12 und dem DTO/STO-Feld des TLB 6 und zwischen dem PX des VAR 5 und dem PX-Feld des TLB 6 fest. Wenn überall Übereinstimmung festgestellt wird und das V-Feld des TLB 6 "1" ist, dann wird die Ausgabe HIT eines UND-Gatters 25 "1". In diesem Fall wird geurteilt, daß im TLB 6 ein objektives Adressenübersetzungspaar gespeichert (hit) wird. Deswegen wird der Inhalt des PFRA-Feldes des TLB 6 auf einen höheren Abschnitt eines Realadressenregisters (RAR) 16 gesetzt, während der niedrigere Byte-Index des VAR 5 auf einen niedrigeren Abschnitt gesetzt wird. Die reale Adresse im RAR 16 wird an den Hauptspeicher (MS) 28 geschickt, um einen Befehl abzurufen.

Wenn keine Adressenerweiterung vorgenommen wird, so wird ein Programm so geordnet, daß im VAR 5 eine virtuelle Adresse herkömmlichen Formates gesetzt wird, um auf den TLB 6 Bezug zu nehmen. Daher kann eine herkömmliche Adressenübersetzungs-Hardware ohne Änderungen benutzt werden.

Als nächstes wird eine Operandenanforderung an einen Speicher beschrieben. Eine Operandenadresse (31 Bits) wird durch die Zusammenfügung der Inhalte eines Basisregisters (BR), eines Indexregisters (XR) und der durch einen Adressenaddierer (ADR-Addierer) 17 hervorgerufenen Verschiebung erhalten. Das Additionsergebnis wird im VAR 5 gesetzt. Das Verfahren zum Erhalt einer realen Adresse unter Bezugnahme auf den TLB 6 ist das gleiche wie dasjenige des oben beschriebenen Befehlsabrufes, so daß die Beschreibung hiervon weggelassen wird. Ein sich vom Befehlsabruf unterscheidender Punkt ist jedoch, daß anstelle des IDR 7 das ODR1 8 (Zugriff zum ersten Operanden) oder das ODR2 9 (Zugriff zum zweiten Operanden) gewählt wird.

Als nächstes wird der Fall beschrieben, wo ein Übertragungsbit bei der Adressenadditionsoperation erzeugt wird. Wenn eine Adressenerweiterung des Befehls und/oder des Operanden vorgenommen wird, so wird ein die Betriebsart der erweiterten Befehlsadresse anzeigendes Bit (IE) 18 und/oder ein die Betriebsart der erweiterten Operandenadresse anzeigendes Bit (OE) 19 auf "1" gesetzt, während diese Bits auf "0" zurückgesetzt werden, wenn keine Adressenerweiterung vorgenommen wird, weshalb diese Bits als Unterscheidungsbits dienen. Sie können durch eine Mikrosteuerung (MPC) 20 auf einen Programmbefehl hin gesetzt oder zurückgesetzt werden. Wenn IE 18 "0" ist und aus dem PC-Addierer 3 ein Übertragungsbit ausgegeben wird, so wird dieses Übertragungsbit nicht beachtet. Ist OE "0" und wird aus dem ADR-Addierer 17 ein Übertragungsbit ausgegeben, so wird das Übertragungsbit ebenfalls nicht beachtet. Ist andererseits IE 18 "1" und wird aus dem höchsten (ganz links stehenden) Bit im PC-Addierer 3 ein Übertragungsbit erzeugt (wenn ein Überlauf stattfindet), so wird über das UND-Gatter 26 ein Signal an die MPC 20 geschickt, um ein IDR-Erneuerungsmikroprogramm in Gang zu setzen und zum Inhalt des IDR 7 "1" zu addieren. Daher wird der Inhalt des IDR 7 um "1" inkrementiert, wobei das Ergebnis in ihm gespeichert wird. Bei der Adressenübersetzung wird der neu gespeicherte Wert im IDR 7 benutzt. Wenn entsprechend das OE 19 "1" ist und aus dem höchsten Bit im ADR-Addierer 17 ein Übertragungsbit erzeugt wird, so wird über ein UND-Gatter 27 an die MPC 20 ein Signal geschickt, um ein ODR-Erneuerungsmikroprogramm in Gang zu setzen und um "1" zum Inhalt des ODR1 8 für den ersten Operandenzugriff und zum Inhalt des ODR2 9 für den zweiten Operandenzugriff zu addieren. Das Additionsergebnis im ODR1 8 oder im ODR2 9 wird zur Adressenübersetzung benutzt. Eine solche Addition wird durch eine bereits eingebaute MPC 20 durchgeführt. Wenn eine solche Addition von "1" zum IDR 7, zum ODR1 8 oder zum ODR2 9 die Erzeugung eines Übertragungsbits aus dem höchsten (ganz links stehenden) Bit bewirkt, dann wird das Programm unterbrochen.

Die Informationsverarbeitungseinrichtung ist mit einem Befehl zum Lesen der Inhalte der IDR 7, ODR1 8 und ODR2 9 und mit einem Befehl zum Setzen eines beliebigen Wertes in diesen Registern ausgestattet, so daß das Lesen der Inhalte dieser Register und das Setzen eines beliebigen Wertes in diesen Registern durch ein Programm durchgeführt werden kann.

Als nächstes wird die Adressenübersetzung beschrieben für den Fall, daß kein objektives Adressenübersetzungspaar im TLB 6 gespeichert ist.

Wenn in bezug auf den TLB 6 kein "HIT" aufgenommen wird, so wird durch eine Adressenübersetzungssteuerung (ATC) 21 ein Adressenübersetzungsaddierer (AT-Addierer) 23 aktiviert. Ein Signal vom Durchgehend-"0"-Detektor 10, das anzeigt, ob der Inhalt des Bereichsregisters IDR 7, ODR1 8 oder ODR2 9 "0" ist oder nicht, wird in die ATC 21 eingegeben. Wenn der Inhalt des Bereichsregisters "0" ist, so wird die Adressenübersetzung mit einer herkömmlichen 31-Bit-Architektur durchgeführt, während eine erweiterte Adressenübersetzung durchgeführt wird, wenn der Inhalt nicht "0" ist.

Zunächst wird eine herkömmliche Adressenübersetzung beschrieben. Eine zu übersetzende virtuelle Adresse wird aus dem VAR 5 in ein Übersetzungsadressenregister (TAR) 22 gebracht. Über Selektoren 32 und 33 werden der im STOR 11 sich befindende STO und der im TAR 22 sich befindende SX an einen Adressenübersetzungsaddierer (AT-Addierer) 23 geliefert, wo sie zusammengefügt werden; das Additionsergebnis wird im RAR 16 gesetzt, um unter Verwendung des Inhaltes des RAR 16 den MS 28 zu adressieren und um eine Segmentliste aus dem MS 28 abzurufen. In einem Listenregister (TBR) 24 wird in einer Segmentliste (ST) eine STO-Eintragung gesetzt. Das Format der ST-Eintragung ist in Fig. 5 gezeigt. Zusätzlich zum STO enthält die STO-Eintragung ein einen ungültigen Zustand darstellendes I-Bit und ein die Segmentlistenlänge anzeigendes STL. Der PTO der im TBR 24 gesetzten ST-Eintragung und der im TAR 22 gesetzte PX werden durch den AT-Addierer 23 zusammengefügt; das Additionsergebnis wird im RAR 16 gesetzt, um unter Verwendung des Inhaltes des RAR 16 den MS 28 zu adressieren und aus dem MS 28 eine Seitenliste (PT) abzurufen. Die PFRA in der PT-Eintragung wird über einen Selektor 34 im RAR 16 gespeichert; das im TAR 22 gesetzte BX wird ebenfalls im RAR 16 gespeichert, um sie zu kombinieren und dadurch eine reale Adresse zu erhalten. Die PFRA im RAR 16, die Inhalte des STOR 11, des ODR1 8 oder des ODR2 9 und der PX im TAR 22 werden in den TLB 6 eingetragen. Zu diesem Zeitpunkt wird das V-Feld der Eintragung im TLB 6 auf "1" gesetzt.

Falls der Inhalt des Bereichsregisters "0" ist, so wird wie oben eine herkömmliche Adressenübersetzung, wie sie in Fig. 2 gezeigt ist, durchgeführt, so daß ein herkömmliches Adressenübersetzungsprogramm ohne irgendeine Änderung benutzt werden kann.

Als nächstes wird eine erweiterte Adressenübersetzung beschrieben, wenn der Inhalt des Bereichsregisters nicht "0" ist. Wenn der Inhalt des Bereichsregisters nicht "0" ist, so wird nicht STOR 11, sondern DTOR 12 gewählt. Das Format des DTOR 12 ist in Fig. 6 gezeigt. Der DTO des DTOR 12 und ein Bereichsindex aus dem IDR 7, dem ODR1 8 oder dem ODR2 9 werden über die Selektoren 31 und 32 und über die Selektoren 30 und 33 an den AT-Addierer 23 geschickt, wo sie zusammengefügt werden, um die Adresse einer Bereichsliste (DT) zu erhalten. Die DT-Eintragung wird im TBR 24 gesetzt. Das Format der DT-Eintragung ist in Fig. 7 gezeigt, wobei dieses Format so ausgebildet ist, daß es ein Ungültigkeitsbit I enthält, welches zum Format der Segmentlisten-(ST)-Kennzeichnung einer herkömmlichen Architektur hinzugefügt wird. Der STO in der DT-Eintragung wird anstatt des in einer herkömmlichen Adressenübersetzung benutzten STOR 11 benutzt, um dadurch eine der oben beschriebenen Operation ähnliche Adressenübersetzungsoperation durchzuführen. In diesem Fall bezieht sich jedoch die herkömmliche Adressenübersetzung auf die zwei Listen STO und PT, während sich die erweiterte Adressenübersetzung, wie in Fig. 3 gezeigt ist, auf die drei Listen DT, ST und PT bezieht. Falls die reale Adresse ebenfalls erweitert wird, so sollte ferner die PT auf 8 Bytes erweitert werden; das entsprechende Format ist in Fig. 8 gezeigt. In diesem Fall hat die PFRA 35 Bits. Das in Fig. 8 gezeigte Format enthält ein O-Bit, ein Ungültigkeitsbit und ein Seitenschutzbit P, das zur Sperrung der Speicherung in einem durch die PFRA bezeichneten Abschnitt verwendet wird, falls das Bit auf "1" gesetzt ist. Im TLB 6 ist anstatt des STOR 11 das DTOR 12 eingetragen.

In der obigen Ausführungsform ist die erweiterte Adressenübersetzung mit einer Dreilisten-Anordnung durchgeführt worden. Es kann jedoch auch eine Zweilisten-Anordnung angewendet werden. Außerdem wurde für den Bereich, dessen Inhalt nicht "0" ist, die gleiche Größe des Segmentes und der Seite wie im herkömmlichen Fall verwendet. Im erweiterten Adressenraum mit maximal 2 G-Bytes kann jedoch die Größe des Segmentes und der Seite verschieden vom herkömmlichen Fall gewählt werden. Außerdem braucht das Seitenkonzept nicht verwendet werden, um dadurch das Segment als die kleinste Einheit bei der Seiten/ Adressen-Übersetzung zu machen. In diesem Fall findet die Zweilisten-Anordnung mit DT und ST Verwendung.

Wie in Fig. 6 gezeigt ist, ist der DTO aus 19 Bits zusammengesetzt, so daß die DT in einem Realadressenraum ohne Realadressenerweiterung zugeordnet werden kann. Ferner können die ST und PT für den erweiterten Adressenabschnitt in einem Realadressenraum ohne Realadressenerweiterung zugeordnet werden.

Ein Ladebefehl stellt einen zusätzlichen Befehl dar, um einen beliebigen Wert wenigstens in das IDR 7, das ODR1 8 und das ODR2 9 zu laden. Falls in einem Programmstatuswort (PSW) momentan nicht verwendete Bits verwendet werden, so kann das IE 18 und das OE 19 durch einen Befehl zum Laden des PSW (LPSW) gesetzt oder zurückgesetzt werden.

Die obige Ausführungsform erlaubt die Verwendung eines virtuellen/realen Adressenraumes von maximal 31 Bits und eine Erweiterung der Befehls/Daten-Adressen mit wenig zusätzlicher Hardware. Wenn beispielsweise, wie beschrieben, eine virtuelle/reale Adresse auf 47 Bits erweitert wird, so erfordern lediglich das RAR 16 und das TBR 24 der Hardware eine 47-Bit-Adresse, die zusätzlich geforderten Register sind DTOR 12, IDR 7, ODR1 8 und ODR2 9, jeweils mit einer 16-Bit-Struktur, und ein IE 18 und ein OE 19 mit jeweils 1 Bit. Der PC-Addierer 3 und der ADR-Addierer 17 weisen beide wie im herkömmlichen Fall eine 31-Bit-Struktur auf. Ferner kann der AT-Addierer wie im herkömmlichen Fall eine 31-Bit-Struktur haben, falls die Adressenübersetzungsliste, etwa eine Bereichsliste, im Fall, daß der Bereichsinhalt "0" ist, innerhalb des Realadressenraumes zugeordnet wird.

Claims (6)

1. Informationsverarbeitungseinrichtung mit einer Adressenerweiterungsfunktion,
gekennzeichnet durch
Adressenaddierer (3, 17) zur Durchführung einer Adressenaddition in bezug auf einen ersten Anteil einer Befehls- und/oder einer Datenadresse, der dem nicht erweiterten Bitbereich der Adresse entspricht,
ein virtuelles Adressenregister (5) zum Speichern einer durch die Adressenaddition erhaltenen virtuellen Adresse,
einen Satz von Registern (7, 8, 9), von denen jedes einen zweiten Anteil der Befehls- und/oder Datenadresse, der dem erweiterten Bitbereich der Adresse entspricht, speichert,
einen Hauptspeicher (28) zum Speichern eines Satzes von Adressenübersetzungslisten, die verwendet werden, wenn keine Adressenerweiterung vorgenommen wird, und einer zusätzlichen Adressenübersetzungsliste, die hinzugenommen wird, wenn eine Adressenerweiterung vorgenommen wird,
wobei in dem Fall, daß keine Adressenerweiterung vorgenommen wird, die Adressenübersetzung unter Verwendung des Satzes von Adressenübersetzungslisten durchgeführt wird und wobei in dem Fall, daß eine Adressenerweiterung vorgenommen wird, darüber hinaus auf der Grundlage des Inhaltes des virtuellen Adressenregisters (5) und des Inhaltes des Satzes von Registern (7, 8, 9) die zusätzliche Adressenübersetzungsliste für die Adressenübersetzung verwendet wird.

2. Informationsverarbeitungseinrichtung gemäß Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung ferner einen Satz von zweiten Registern (12, 18, 19), in denen jeweils ein vorbestimmter Wert gesetzt wird, falls eine Adressenerweiterung für einen Befehl und/oder Daten vorgenommen wird, und Einrichtungen (26, 27, 20), die, falls in einem der Register des Satzes von zweiten Registern (12, 18, 19) ein eine Adressenerweiterung anzeigendes Bit gesetzt wird und falls aus dem diesem Register entsprechenden Addierer ein Übertragungsbit ausgegeben wird, eine "1" zum Inhalt des diesem Register entsprechenden Addierers addieren, aufweist.

3. Informationsverarbeitungseinrichtung gemäß Anspruch 1, dadurch gekennzeichnet, daß bei der Übersetzung einer Befehls- und/oder Datenadresse entschieden wird, daß die Adressenerweiterung nicht vorgenommen wird, falls der dem zu übersetzenden Adressenanteil entsprechende Inhalt eines Registers des Satzes von ersten Registern (7, 8, 9) zum Speichern des zweiten Anteils der Adresse null ist, und daß entschieden wird, daß eine Adressenerweiterung vorgenommen wird, falls der Inhalt nicht null ist.

4. Informationsverarbeitungseinrichtung gemäß Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung mit einem Befehl zum Lesen der Inhalte des Satzes von ersten Registern (7, 8, 9) und mit einem Befehl zum Setzen eines beliebigen Wertes in dem Satz von ersten Registern (7, 8, 9) ausgebildet ist.

5. Informationsverarbeitungseinrichtung gemäß Anspruch 2, dadurch gekennzeichnet, daß die Adressenübersetzungsliste sogar dann im Realadressenraum mit nicht erweiterten Adressen zugeordnet wird, falls der Inhalt des Satzes von ersten Registern (7, 8, 9) nicht null ist.

6. Informationsverarbeitungseinrichtung gemäß Anspruch 1, gekennzeichnet durch eine Adressenübersetzungsliste (6), die unabhängig davon, ob eine Adressenerweiterung vorgenommen wird oder nicht, den Anteil einer virtuellen Adresse, der dem erweiterten Bitbereich entspricht, enthält, wobei dieser erweiterte Bitbereich den Wert null annimmt, falls keine Adressenerweiterung vorgenommen wird.