DE3813642A1

DE3813642A1 - CIRCUIT ARRANGEMENT WITH A MICROPROCESSOR

Info

Publication number: DE3813642A1
Application number: DE19883813642
Authority: DE
Inventors: Ralph Von Vignau
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1988-04-22
Filing date: 1988-04-22
Publication date: 1989-11-02
Also published as: WO1989010595A1

Abstract

Circuit arrangement with a microprocessor (1), to which a timing signal with a clock frequency higher than a predetermined minimum clock frequency is supplied, and at least one digital circuit (8, 9, 10), which is coupled with the microprocessor (1) through a bus system (6). When a data exchange signal is given, the microprocessor (1) exchanges data with at least one digital circuit (8, 9, 10). A control circuit (7) supplying the timing signal for the microprocessor (1) decreases the clock frequency when the data exchange signal is supplied until data exchange starts.

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung mit einem Mikroprozessor, dem ein Taktsignal mit einer größeren Taktfrequenz als eine vorgegebene minimale Takt frequenz geliefert wird, und mit wenigstens einer Digital schaltung, die über ein Bussystem mit dem Mikroprozessor gekoppelt ist, der nach Ausgabe eines Datenaustausch signals Daten mit wenigstens einer Digitalschaltung austauscht.The invention relates to a circuit arrangement with a microprocessor to which a clock signal with a clock frequency greater than a predetermined minimum clock frequency is supplied, and with at least one digital circuit via a bus system with the microprocessor is coupled, after the output of a data exchange signals data with at least one digital circuit exchanges.

Ein Mikroprozessor ist üblicherweise über ein Bussystem, das mindestens aus Steuer- und Datenleitungen besteht, mit weiteren Digitalschaltungen, z.B. Speicherschaltungen, gekoppelt. Das Bussystem wird so gesteuert, daß Daten, die zwischen den Digitalschaltungen und dem Mikroprozessor ausgetauscht werden, d.h. geliefert bzw. empfangen werden, in der zeitlichen Reihenfolge ihres Auftretens abge arbeitet werden. Liefert eine erste Digitalschaltung an den Mikroprozessor Daten, so kann eine zweite Digital schaltung erst dann weitere Daten an den Mikroprozessor liefern, wenn der Datenaustausch mit der ersten Digital schaltung abgeschlossen ist. Es kann ein Datenaustausch zwischen dem Mikroprozessor und einer weiteren Digital schaltung auch erst dann stattfinden, wenn die weitere Digitalschaltung austauschbereit ist. Häufig führt diese eine Funktion durch, bei der kein Datenaustausch möglich ist.A microprocessor is usually via a bus system, which consists of at least control and data lines with other digital circuits, e.g. Memory circuits, coupled. The bus system is controlled so that data that between the digital circuits and the microprocessor be exchanged, i.e. delivered or received, in the chronological order of their occurrence be working. Delivers a first digital circuit the microprocessor data, so a second digital only then switch further data to the microprocessor deliver when exchanging data with the first digital circuit is complete. There can be a data exchange between the microprocessor and another digital circuit only take place when the further Digital circuit is ready for replacement. Often this leads a function in which no data exchange is possible is.

Bei einigen Mikroprozessoren ist vorgesehen, daß diese in einen Wartezustand gesetzt werden, beispielsweise wenn zwischen einer Digitalschaltung und dem Mikroprozessor kein Datenaustausch möglich ist. Bei anderen Mikro prozessoren wie z.B. den Typen 8031 und 8051 ist eine Wartezustandsfunktion aber nicht vorgesehen. Nach Ausgabe eines Datenaustauschsignales des Mikroprozessors werden die Daten sofort auf das Bussystem gegeben oder die Daten sofort von dem Bussystem empfangen. Ist die betreffende Schaltung nicht bereit mit dem Mikroprozessor einen Datenaustausch durchzuführen, so gibt der Mikroprozessor trotzdem die Daten auf das Bussystem bzw. holt sich Daten vom Bussystem. Diese Daten gehen verloren bzw. es werden falsche Daten empfangen.Some microprocessors are designed to be used in a waiting state can be set, for example if between a digital circuit and the microprocessor no data exchange is possible. With other micro processors such as types 8031 and 8051 is one Waiting state function not provided. After issue a data exchange signal of the microprocessor the data is immediately transferred to the bus system or the data received immediately by the bus system. Is the one in question Circuit not ready with the microprocessor The microprocessor indicates that data is to be exchanged nevertheless the data on the bus system or fetches data from the bus system. This data is lost or it becomes received incorrect data.

Der Mikroprozessor erhält auch ein Taktsignal von einer Takterzeugerschaltung. Diese Takterzeugerschaltung kann außerhalb oder innerhalb des Mikroprozessors angeordnet sein. Das Taktsignal muß insbesondere bei den oben genannten Typen eine bestimmte minimale Frequenz über schreiten, damit der normalerweise mit annähernd maximaler Frequenz betriebene Mikroprozessor ordnungsgemäß arbeitet. Es existieren allerdings auch andere Mikro prozessoren, die sogar bei einer Taktunterbrechung nicht funktionsuntüchtig werden.The microprocessor also receives a clock signal from one Clock generator circuit. This clock generator circuit can arranged outside or inside the microprocessor be. The clock signal must be especially in the above mentioned types above a certain minimum frequency so that the normally with approximately maximum Frequency operated microprocessor properly is working. However, there are other microphones processors that fail even at a clock interruption become inoperable.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungs anordnung der eingangs genannten Art so auszubilden, daß nach Ausgabe eines Datenaustauschsignals bei einer nicht zum Datenaustausch bereiten Digitalschaltung keine Daten verloren bzw. falsche Daten vom Mikroprozessor eingelesen werden.The invention has for its object a circuit arrangement of the type mentioned in such a way that after issuing a data exchange signal at a not digital circuitry does not prepare any data for data exchange lost or incorrect data read in by the microprocessor will.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß eine das Taktsignal für den Mikroprozessor liefernde Steuerschaltung nach Empfang eines Datenaustauschsignals die Taktfrequenz bis zum Beginn eines Datenaustausches herabsetzt. This object is achieved in that one providing the clock signal for the microprocessor Control circuit after receiving a data exchange signal the clock frequency until the start of data exchange belittles.

In der erfindungsgemäßen Schaltungsanordnung ist eine Steuerschaltung vorgesehen, die das Taktsignal für den Mikroprozessor liefert. Der Mikroprozessor führt der Steuerschaltung das Datenaustauschsignal zu, welches der Steuerschaltung anzeigt, daß der Mikroprozessor nach Ausgabe des Datenaustauschsignales Daten liefern bzw. empfangen wird. Die Steuerschaltung stellt dann fest, ob ein Datenaustausch des Mikroprozessors mit einer ausge wählten Digitalschaltung stattfinden kann. Die Steuer schaltung kann so ausgeführt sein, daß sie selbst über prüft, ob der Datenaustausch möglich ist, oder dies von dem Bussystem mitgeteilt bekommt. Ist die betreffende Digitalschaltung zum Datenaustausch bereit, kann der Datenaustausch sofort beginnen. Die Taktfrequenz braucht dann nicht herabgesetzt bzw. vermindert werden. Der Beginn des Datenaustausches ist also gleich dem Zeitpunkt der Ausgabe des Datenaustauschsignales. Es kann aber auch immer eine Herabsetzung der Taktfrequenz um einen bestimmten Faktor während einer vorgegebenen Zeit nach Ausgabe des Datenaustauschsignales erfolgen.In the circuit arrangement according to the invention there is a Control circuit provided that the clock signal for the Microprocessor supplies. The microprocessor runs the Control circuit to the data exchange signal, which the Control circuit indicates that the microprocessor is after Output of the data exchange signal Will be received. The control circuit then determines whether a data exchange of the microprocessor with a selected digital circuit can take place. The tax circuit can be designed so that it itself checks whether the data exchange is possible or by gets notified to the bus system. Is the one in question Digital circuit ready for data exchange, the Start exchanging data immediately. The clock frequency needs then not be reduced or reduced. The beginning of the data exchange is therefore equal to the time of the Output of the data exchange signal. But it can also always a reduction in the clock frequency by one certain factor during a given time The data exchange signal is output.

Ist die Digitalschaltung, welche zum Datenaustausch mit dem Mikroprozessor vorgesehen ist, aber nicht bereit, so setzt die Steuerschaltung die Frequenz des Taktsignales herab. Der Mikroprozessor tauscht die Daten mit einer Digitalschaltung erst nach einem Vorbereitungszyklus von mehreren Takten während eines darauffolgenden Daten austauschzyklus von mehreren Takten aus. Der Vor bereitungszyklus ist vorgesehen, um die notwendigen Verbindungen zwischen der Digitalschaltung und dem Mikro prozessor herzustellen und kann z.B. auch Adressen vor dem Beginn des Datenaustausches bereitstellen. Durch die Herabsetzung der Frequenz wird die Dauer des Vor bereitungszyklus und/oder des Datenaustauschzyklus verlängert, aber nicht die Anzahl der Takte eines solchen Zyklus. Wenn die Digitalschaltung zum Datenaustausch bereit ist, sind möglicherweise einige Takte des Vorbereitungszyklus vergangen. Der Vorbereitungszyklus ist ebenso wie der nachfolgende Austauschzyklus in der Regel so ausgelegt, daß bei einer Verringerung beider Zyklen um einige Takte immer noch Daten ausgetauscht werden können. Die Herabsetzung muß also spätestens dann beendet sein, wenn noch eine ausreichende Anzahl von Takten zum Daten austausch übrigbleibt. Mit Hilfe der Steuerschaltung wird also für den Mikroprozessor eine zeitlich begrenzte Warte zustandsfunktion erzeugt. Bei vielen Mikroprozessoren dient ein Vorbereitungszyklus nur zur Bereitstellung der Adressen. Dann wird ein Datenaustauschsignal erst zu Beginn des Datenaustauschzyklus ausgegeben.Is the digital circuit that is used for data exchange with the microprocessor is provided, but not ready, so the control circuit sets the frequency of the clock signal down. The microprocessor exchanges the data with one Digital switching only after a preparation cycle of several bars during a subsequent data exchange cycle from several cycles. The before preparation cycle is provided to the necessary Connections between the digital circuit and the micro processor and can e.g. also addresses before Provide the start of the data exchange. Through the Decreasing the frequency becomes the duration of the pre preparation cycle and / or the data exchange cycle extended, but not the number of bars of such Cycle. If the digital circuit for data exchange ready, there may be a few bars of the Preparation cycle has passed. The preparation cycle is as well as the subsequent exchange cycle as a rule designed to reduce both cycles by some clocks data can still be exchanged. The reduction must therefore have ended at the latest, if there is still a sufficient number of clocks for data exchange remains. With the help of the control circuit So for the microprocessor a time-limited wait state function generated. With many microprocessors a preparatory cycle only serves to provide the Addresses. Then a data exchange signal only becomes Output of the data exchange cycle issued.

In einer Weiterbildung der Erfindung ist vorgesehen, daß der Datenaustausch von einer Buskontrollschaltung gesteuert wird, die mittels eines Freigabesignals den Datenaustausch zwischen dem Mikroprozessor und wenigstens einer Digitalschaltung freigibt. Das Bussystem enthält eine Buskontrollschaltung, die den Datenaustausch zwischen dem Mikroprozessor und einer oder mehreren Digital schaltungen und zwischen den Digitalschaltungen steuert. Nach Empfang eines Datenaustauschsignals vom Mikro prozessor muß die Buskontrollschaltung nur noch ein Signal von der Digitalschaltung erhalten, mit welcher der Mikro prozessor Daten auszutauschen beabsichtigt. Nach Empfang dieses Signales erzeugt die Buskontrollschaltung ein Freigabesignal, womit das Bussystem für den Datenaustausch freigegeben wird. Alle anderen angeschlossenen Digital schaltungen können keinen Datenaustausch vornehmen. Die Buskontrollschaltung kann als ein Schaltungsteil des Mikroprozessors oder als ein Schaltungsteil der Steuer schaltung ausgebildet sein. In a development of the invention it is provided that the data exchange from a bus control circuit is controlled, which by means of a release signal Data exchange between the microprocessor and at least releases a digital circuit. The bus system contains a bus control circuit that enables data exchange between the microprocessor and one or more digital circuits and controls between the digital circuits. After receiving a data exchange signal from the micro processor, the bus control circuit only needs one signal received from the digital circuit with which the micro processor intends to exchange data. Upon receipt the bus control circuit generates this signal Release signal, which the bus system for data exchange is released. All other connected digital circuits cannot exchange data. The Bus control circuit can be used as a circuit part of the Microprocessor or as a circuit part of the control be trained circuit.

Die Herabsetzung der Taktfrequenz des Taktsignals kann so erfolgen, daß ein Taktsignal mit einer um einen bestimmten Faktor verminderten Taktfrequenz oder ein konstanter Signalwert dem Mikroprozessor geliefert wird. Ein konstanter Signalwert, d.h. das dem Takteingang des Mikro prozessors zugeführte Signal bleibt auf einem Signal zustand, bedeutet eine Taktfrequenzherabsetzung auf Null. Ein solcher konstanter Signalwert kann aber nur einem Mikroprozessor geliefert werden, der hierdurch nicht funktionsunfähig wird. Die vorgegebene minimale Takt frequenz des Mikroprozessors ist in diesem Fall gleich Null.The clock frequency of the clock signal can be reduced in this way occur that a clock signal with a by a certain Factor reduced clock frequency or a constant Signal value is supplied to the microprocessor. A constant signal value, i.e. the clock input of the mic processor supplied signal remains on one signal state, means a clock frequency reduction to zero. Such a constant signal value can only be used by one Microprocessor can be supplied, which does not becomes inoperable. The default minimum clock frequency of the microprocessor is the same in this case Zero.

Zur Erzeugung eines Taktsignals mit herabgesetzter Takt frequenz ist einerseits vorgesehen, daß das von der Steuerschaltung gelieferte Taktsignal einem Eingang einer von der Steuerschaltung betätigbaren Umschalter zugeführt wird, dessen erster Ausgang direkt und dessen zweiter Ausgang über eine Schaltung zur Taktherabsetzung mit dem Takteingang des Mikroprozessors verbunden ist und der den Eingang mit dem zweiten Ausgang nur dann verbindet, wenn ein Datenaustauschsignal, aber kein Freigabesignal vorliegt. Die Schaltung zur Taktherabsetzung kann als Frequenzteiler ausgebildet sein. Der Frequenzteiler liefert dann ein Taktsignal, dessen Taktfrequenz um einen bestimmten Faktor vermindert ist.To generate a clock signal with a reduced clock frequency is provided on the one hand that the Control circuit supplied clock signal an input one supplied by the control circuit operated switch whose first exit is direct and its second Output through a clock reduction circuit with the Clock input of the microprocessor is connected and the Connect input to second output only if a data exchange signal, but no release signal is present. The clock reduction circuit can be used as Frequency divider be formed. The frequency divider then delivers a clock signal whose clock frequency by one certain factor is reduced.

Andererseits ist vorgesehen, daß ein weiteres Signal einem ersten Eingang und das von der Steuerschaltung gelieferte Taktsignal einem zweiten Eingang einer von der Steuer schaltung betätigbaren Umschalter zugeführt wird, dessen Ausgang mit dem Takteingang des Mikroprozessors verbunden ist und der den Ausgang mit dem ersten Eingang nur dann verbindet, wenn ein Datenaustauschsignal, aber kein Freigabesignal vorliegt. Das weitere Signal kann ein Taktsignal mit herabgesetzter Taktfrequenz oder ein konstanter Signalwert sein. On the other hand, it is provided that a further signal first input and that supplied by the control circuit Clock signal a second input one of the control circuit actuated switch is supplied, the Output connected to the clock input of the microprocessor and that is the output with the first input only connects when a data exchange signal but not Release signal is present. The further signal can be on Clock signal with reduced clock frequency or on be a constant signal value.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnungen näher erläutert. Es zeigtEmbodiments of the invention are as follows explained in more detail with reference to the drawings. It shows

Fig. 1 eine Schaltungsanordnung mit einem Mikroprozessor, der über ein Bussystem mit mehreren Digitalschaltungen gekoppelt ist, Fig. 1 shows a circuit arrangement with a microprocessor, which is coupled via a bus system with a plurality of digital circuits,

Fig. 2 und 3 Ausführungsbeispiele einer in Fig. 1 verwendbaren Schaltung zur Taktfrequenzänderung und FIGS. 2 and 3 embodiments of a circuit for changing the clock frequency and in FIG. 1

Fig. 4 und 5 Signale, die in der Schaltungsanordnung nach Fig. 1 auftreten. FIGS. 4 and 5 signals appearing in the circuit arrangement of FIG. 1.

Die in Fig. 1 dargestellte Schaltungsanordnung enthält einen Mikroprozessor 1, der über Adreß-, Steuer- und Datenleitungen 2 mit einer Schnittstellenschaltung 3 verbunden ist. Zwischen dem Mikroprozessor 1 und der Schnittstellenschaltung 3 sind noch zwei weitere Steuer verbindungen vorhanden, über die Datenaustauschsignale geliefert werden. Die Leitung 4 überträgt ein Signal, wenn Daten empfangen werden sollen und die Leitung 5 ein Signal, wenn Daten geliefert werden sollen. Die Schnitt stellenschaltung 3 ist mit einem Bussystem verbunden, welches Adreß-, Steuer- und Datenleitungen 6 enthält. Das Bussystem enthält noch eine Steuerschaltung 7 mit einer Buskontrollschaltung 30, die den Datenaustausch zwischen dem Mikroprozessor 1 und verschiedenen Digitalschaltungen steuert. In der Schaltungsanordnung nach Fig. 1 sind exemplarisch drei Digitalschaltungen 8 bis 10 dargestellt, die z.B. Speicherschaltungen, Auswerteschaltungen oder Datenausgabeschaltungen (Drucker, Bildschirm) sein können. Die Digitalschaltungen 8 bis 10 sind gegebenen falls über weitere Schnittstellenschaltungen an die Busleitungen 6 angeschlossen. Die Schnittstellen schaltung 3 und die Steuerschaltung 7 sind noch über zwei Steuerleitungen 11 und 12 miteinander verbunden. Die Steuerschaltung 7 liefert über die Steuerleitung 11 der Schnittstellenschaltung 3 ein Freigabesignal, und die Schnittstellenschaltung 3 liefert über die Steuer leitung 12 der Steuerschaltung 7 ein Datenaustausch signal. Das Datenaustauschsignal wird von der Schnitt stellenschaltung 3 erzeugt, wenn diese ein Empfangssignal oder ein Liefersignal über die Leitungen 4 bzw. 5 erhalten hat. Das Datenaustauschsignal gibt also der Steuer schaltung 7 an, daß der Mikroprozessor 1 bereit ist, Daten auszutauschen.The circuit arrangement shown in FIG. 1 contains a microprocessor 1 , which is connected to an interface circuit 3 via address, control and data lines 2 . Between the microprocessor 1 and the interface circuit 3 , two further control connections are available via which data exchange signals are supplied. Line 4 transmits a signal when data is to be received and line 5 transmits a signal when data is to be supplied. The interface circuit 3 is connected to a bus system which contains address, control and data lines 6 . The bus system also contains a control circuit 7 with a bus control circuit 30 , which controls the data exchange between the microprocessor 1 and various digital circuits. In the circuit arrangement according to FIG. 1, three digital circuits 8 to 10 are shown as examples, which can be, for example, memory circuits, evaluation circuits or data output circuits (printer, monitor). The digital circuits 8 to 10 are optionally connected to the bus lines 6 via further interface circuits. The interface circuit 3 and the control circuit 7 are still connected to one another via two control lines 11 and 12 . The control circuit 7 supplies a release signal via the control line 11 of the interface circuit 3 , and the interface circuit 3 supplies a data exchange signal via the control line 12 of the control circuit 7 . The data exchange signal is generated by the interface circuit 3 when it has received a received signal or a delivery signal via lines 4 and 5 , respectively. The data exchange signal indicates the control circuit 7 that the microprocessor 1 is ready to exchange data.

Der Takteingang 13 des Mikroprozessors 1 ist mit einem Ausgang 14 einer Schaltung 15 zur Taktfrequenzänderung verbunden. Ein Umschaltsteuereingang 16 der Schaltung 15 ist mit einem Ausgang 17 der Steuerschaltung 7 verbunden. Ein von der Steuerschaltung 7 erzeugtes Taktsignal wird über den Ausgang 19 auf einen Taktsignaleingang 18 der Schaltung 15 gegeben. Außerdem ist es möglich, ein Takt signal in der Schaltung 15 zu erzeugen. Die Schaltung 15 gibt abhängig vom Umschaltsteuersignal der Steuer schaltung 7, das über den Eingang 16 der Schaltung 15 zugeführt wird, entweder das Taktsignal an seinem Ausgang 14 ab oder ein in der Taktfrequenz herabgesetztes Taktsignal.The clock input 13 of the microprocessor 1 is connected to an output 14 of a circuit 15 for changing the clock frequency. A changeover control input 16 of the circuit 15 is connected to an output 17 of the control circuit 7 . A clock signal generated by the control circuit 7 is fed via the output 19 to a clock signal input 18 of the circuit 15 . It is also possible to generate a clock signal in the circuit 15 . The circuit 15 is dependent on the changeover control signal of the control circuit 7 , which is supplied via the input 16 of the circuit 15 , either the clock signal at its output 14 or a clock signal reduced in the clock frequency.

Ein erstes Ausführungsbeispiel der Schaltung 15 zur Taktfrequenzänderung ist in Fig. 2 dargestellt. Die Schaltung 15 enthält einen Umschalter 20 und einen Frequenzteiler 21. Der Taktsignaleingang 18 der Schaltung 15 ist auch der Eingang des Umschalters 20. Ein erster Ausgang 22 des Umschalters 20 ist mit dem Frequenz teiler 21 verbunden, dessen Ausgang den Ausgang 14 der Schaltung 15 bildet. Der zweite Ausgang 23 des Umschalters 20 ist mit dem Ausgang 14 verbunden. Abhängig vom Umschaltsteuersignal der Steuerschaltung 17, das dem Umschaltsteuereingang 16 zugeführt wird, ist der Eingang 18 mit dem ersten Ausgang 22 oder mit dem zweiten Ausgang 23 verbunden. Der Frequenzteiler 21 liefert ein um einen bestimmten Faktor in der Taktfrequenz herabgesetztes Taktsignal dem Takteingang des Mikroprozessors 1, und der zweite Ausgang des Umschalters 20 liefert das von der Steuerschaltung 7 erzeugte Taktsignal direkt dem Takt eingang 13 des Mikroprozessors 1.A first exemplary embodiment of the circuit 15 for changing the clock frequency is shown in FIG. 2. The circuit 15 contains a changeover switch 20 and a frequency divider 21 . The clock signal input 18 of the circuit 15 is also the input of the switch 20 . A first output 22 of the switch 20 is connected to the frequency divider 21 , the output of which forms the output 14 of the circuit 15 . The second output 23 of the switch 20 is connected to the output 14 . Depending on the changeover control signal of the control circuit 17 , which is supplied to the changeover control input 16 , the input 18 is connected to the first output 22 or to the second output 23 . The frequency divider 21 supplies a clock signal reduced by a certain factor in the clock frequency to the clock input of the microprocessor 1 , and the second output of the switch 20 supplies the clock signal generated by the control circuit 7 directly to the clock input 13 of the microprocessor 1 .

Ein zweites Ausführungsbeispiel der Schaltung 15 zur Taktfrequenzänderung ist in Fig. 3 dargestellt. Diese enthält ebenfalls einen Umschalter 25, dessen Ausgang den Ausgang 14 der Schaltung 15 bildet. Der erste Eingang 26 des Umschalters 25 ist mit einem Taktsignalgenerator 27 verbunden, der ein Taktsignal liefert, dessen Taktfrequenz kleiner ist als die Taktfrequenz des von der Steuer schaltung 7 gelieferten Taktsignals. Der zweite Eingang 27 des Umschalters 25 ist der Eingang 18 des Umschalters 15. Abhängig vom Umschaltsteuersignal am Umschaltsteuer eingang 16 verbindet der Umschalter 25 seinen Ausgang 14 mit seinem ersten Eingang 26 oder mit seinem zweiten Eingang 27.A second exemplary embodiment of the circuit 15 for changing the clock frequency is shown in FIG. 3. This also contains a changeover switch 25 , the output of which forms the output 14 of the circuit 15 . The first input 26 of the switch 25 is connected to a clock signal generator 27 which supplies a clock signal whose clock frequency is lower than the clock frequency of the clock signal supplied by the control circuit 7 . The second input 27 of the switch 25 is the input 18 of the switch 15 . Depending on the changeover control signal at the changeover control input 16 , the changeover switch 25 connects its output 14 to its first input 26 or to its second input 27 .

Falls ein Mikroprozessor verwendet wird, der nicht funktionsunfähig wird, wenn ein konstanter Signalwert, d.h. ein Taktsignal mit einer Taktfrequenz von Null geliefert wird (Taktsignal nimmt einen seiner beiden Pegel ein), kann der Taktsignalgenerator 27 in Fig. 3 durch ein Element ersetzt werden, welches einen konstanten Signal wert liefert.If a microprocessor is used which does not become inoperable if a constant signal value, ie a clock signal with a clock frequency of zero is supplied (clock signal takes one of its two levels), the clock signal generator 27 in FIG. 3 can be replaced by an element, which provides a constant signal value.

Im folgenden wird die Funktionsweise der Schaltungs anordnung nach Fig. 1 mit Hilfe der Fig. 4 und 5 erläutert. Wenn der Mikroprozessor 1 einen Datenaustausch einleitet, d.h. Daten empfangen oder liefern wird, wird ein Empfangs- bzw. Liefersignal abgegeben, das der Schnittstellenschaltung 3 über die Leitungen 4 bzw. 5 zuge führt wird. Die Schnittstellenschaltung 3 erzeugt aus dem Empfangs- bzw. Liefersignal ein Datenaustauschsignal, welches als Impuls in Fig. 4a dargestellt ist. Nach Empfang des Datenaustauschsignales in der Steuer schaltung 7 überprüft diese, ob beispielsweise mit der Digitalschaltung 9 ein Datenaustausch möglich ist. Über die Busleitungen 6 erhält die Buskontrollschaltung 30 und damit die Steuerschaltung 7 die Information, ob die Digitalschaltung 9 bereit ist, Daten auszutauschen. Kann die Digitalschaltung 9 Daten übernehmen oder Daten abgeben, detektiert dies die Steuerschaltung 7 und erzeugt daraufhin ein Freigabesignal. Ist die Digitalschaltung 9 sofort bei Aussendung des Datenaustauschsignales austauschbereit, wird das Freigabesignal praktisch ohne Verzögerung erzeugt. Dieses Freigabesignal ist in Fig. 4b als Impuls dargestellt. Bis zur Erzeugung des Daten austauschsignales wird dem Takteingang des Mikro prozessors 1 das normale (kein herabgesetztes) Taktsignal geliefert. Ist unmittelbar nach Ausgabe des Daten austauschsignales das Freigabesignal erzeugt worden, wird das Taktsignal nicht in seiner Frequenz herabgesetzt. Folglich ist bei Verwendung des Ausführungsbeispieles nach Fig. 2 der Eingang 18 des Umschalters 20 mit seinem zweiten Ausgang 23 verbunden, und bei Verwendung der Schaltung 15 nach Fig. 3 der Eingang 27 des Umschalters 25 mit seinem Ausgang 14 verbunden. Dem Takteingang 13 des Mikroprozessors 1 wird also das in Fig. 4c dargestellte Taktsignal geliefert.In the following the operation of the circuit arrangement according to FIG. 1 will be explained with the aid of FIGS. 4 and 5. When the microprocessor 1 initiates a data exchange, ie data is received or delivered, a receive or delivery signal is emitted which leads to the interface circuit 3 via lines 4 and 5, respectively. The interface circuit 3 generates a data exchange signal from the received or delivery signal, which is shown as a pulse in FIG. 4a. After receiving the data exchange signal in the control circuit 7 , this checks whether, for example, data exchange is possible with the digital circuit 9 . Via the bus lines 6 , the bus control circuit 30 and thus the control circuit 7 receives the information as to whether the digital circuit 9 is ready to exchange data. If the digital circuit 9 can take over data or output data, the control circuit 7 detects this and then generates an enable signal. If the digital circuit 9 is ready for replacement immediately when the data exchange signal is transmitted, the enable signal is generated with practically no delay. This release signal is shown in Fig. 4b as a pulse. Until the data exchange signal is generated, the clock input of the microprocessor 1 is supplied with the normal (not reduced) clock signal. If the enable signal has been generated immediately after the data exchange signal has been output, the frequency of the clock signal is not reduced. Consequently, the embodiment of the input is used in accordance with FIG. 2, 18 of the changeover switch 20 is connected to its second output 23, and when using the circuit 15 of FIG. 3, the input 27 of the change-over switch 25 is connected with its output 14. The clock input 13 of the microprocessor 1 is therefore supplied with the clock signal shown in FIG. 4c.

Der zeitliche Ablauf eines Datenaustausches eines Mikro prozessors ist eingeteilt in einen Vorbereitungszyklus, einen Datenaustauschzyklus und einen Nachbereitungs zyklus. Während des Vorbereitungszyklus, der beispiels weise eine Zeitdauer T 1 von vier Takten aufweist, wird der Leitungsweg zwischen dem Mikroprozessor 1 und der Digital schaltung 9 freigemacht und beispielsweise auch Adressen bereitgestellt. Während des folgenden Datentaustausch zyklus, der eine Zeitdauer T 2 von fünf Takten aufweist, wird z.B. ein 8-Bit-Wort parallel über die Busleitungen 6 der Digitalschaltung 9 zugeführt. Während des Nach bereitungszyklus, der eine Zeitdauer T 3 von drei Takten aufweist, wird der Zustand hergestellt, der vor dem Daten austausch bestand. Die Daten werden in die Digitalschal tung 9 mit der Rückflanke eines Datenübernahmesignals übernommen. Dieses Datenübernahmesignal ist in Fig. 4d dargestellt und verändert seinen Zustand am Ende des Vorbereitungs- und am Anfang des Nachbereitungszyklus.The timing of a microprocessor's data exchange is divided into a preparatory cycle, a data exchange cycle and a postprocessing cycle. During the preparation cycle, which has a time period T 1 of four clocks, for example, the line path between the microprocessor 1 and the digital circuit 9 is cleared and, for example, addresses are also provided. During the following data exchange cycle, which has a time duration T 2 of five clock cycles, an 8-bit word, for example, is fed in parallel via the bus lines 6 to the digital circuit 9 . During the post-processing cycle, which has a duration T 3 of three clocks, the state is established that existed before the data exchange. The data are transferred to the digital circuit 9 with the trailing edge of a data transfer signal. This data transfer signal is shown in FIG. 4d and changes its state at the end of the preparation and at the beginning of the postprocessing cycle.

Stellt die Steuerschaltung 7 nach Ausgabe eines Daten austauschsignales fest, daß beispielsweise die Digital schaltung 10 keine Daten empfangen kann, weil sie z.B. Daten mit der Digitalschaltung 8 austauscht, wird von der Steuerschaltung kein Freigabesignal erzeugt. Wenn das Datenaustauschsignal, aber kein Freigabesignal vorliegt, wird die Schaltung 15 zur Taktfrequenzänderung durch das Umschaltsteuersignal so beeinflußt, daß ein Taktsignal mit herabgesetzter Taktfrequenz dem Takteingang 13 des Mikro prozessors 1 zugeführt wird. Sobald der Datenaustausch zwischen den Digitalschaltungen 8 und 10 beendet ist, wird das Freigabesignal erzeugt, und die Schaltung 15 liefert wieder das Taktsignal mit normaler Taktfrequenz der Steuerschaltung 7. Wie man aus den Fig. 5a und b entnehmen kann, wird die Vorderflanke des Freigabesignals um eine Zeitdauer T 4 später erzeugt als die Vorderflanke des Datenaustauschsignals. Das dem Takteingang 13 des Mikro prozessors 1 zugeführte Taktsignal ist in Fig. 5d darge stellt. Dieses Taktsignal ist gegenüber dem Taktsignal, das von der Steuerschaltung 7 geliefert wird und in Fig. 5c dargestellt ist, um den Faktor 8 in der Frequenz während der Zeitdauer T 4 herabgesetzt. Hierdurch ver längert sich der Vorbereitungszyklus auf eine Zeit dauer T 11, die vier Takte aufweist. Nach dem Vor bereitungszyklus erfolgt der Datenaustauschzyklus mit der Zeitdauer T 2 und anschließend der Nachbereitungszyklus mit der Zeitdauer T 3. Das Datenübernahmesignal, welches in Fig. 5e dargestellt ist, verändert seinen Signalzustand nur während der Zeitdauer T 2 (Datenaustauschzyklus). Am Ende des Datenaustauschzyklus werden die Daten von dem Mikroprozessor 1 in die Digitalschaltung 10 übernommen.If the control circuit 7 determines after outputting a data exchange signal that, for example, the digital circuit 10 can not receive any data because, for example, it exchanges data with the digital circuit 8 , no release signal is generated by the control circuit. If the data exchange signal, but no enable signal is present, the circuit 15 for changing the clock frequency is influenced by the switching control signal so that a clock signal with a reduced clock frequency is supplied to the clock input 13 of the microprocessor 1 . As soon as the data exchange between the digital circuits 8 and 10 has ended, the release signal is generated and the circuit 15 again supplies the clock signal with the normal clock frequency to the control circuit 7 . As can be seen from FIGS. 5a and b, the leading edge of the release signal is generated by a time period T 4 later than the leading edge of the data exchange signal. The clock input 13 of the microprocessor 1 supplied clock signal is shown in Fig. 5d Darge. This clock signal is reduced by a factor of 8 in frequency during the time period T 4 compared to the clock signal which is supplied by the control circuit 7 and is shown in FIG. 5c. As a result, the preparation cycle is extended to a time T 11 which has four cycles. After the preparation cycle, the data exchange cycle takes place with the time period T 2 and then the post-processing cycle with the time period T 3 . The data transfer signal, which is shown in FIG. 5e, changes its signal state only during the time period T 2 (data exchange cycle). At the end of the data exchange cycle, the data are transferred from the microprocessor 1 into the digital circuit 10 .

Mit Hilfe der erfindungsgemäßen Schaltungsanordnung ist es also möglich, Daten zwischen dem Mikroprozessor und einer Digitalschaltung auszutauschen, auch wenn die Digital schaltung zum Zeitpunkt der Ausgabe eines Datenaustausch signales noch nicht austauschbereit ist. Mit Hilfe der Steuerschaltung 7 und der Schaltung 15 zur Taktfrequenz änderung wird also ein Wartezustandsfunktion für den Mikroprozessor 1 erzeugt.With the help of the circuit arrangement according to the invention, it is therefore possible to exchange data between the microprocessor and a digital circuit, even if the digital circuit is not yet ready for exchange at the time of the output of a data exchange signal. With the help of the control circuit 7 and the circuit 15 for changing the clock frequency, a waiting state function for the microprocessor 1 is generated.

Claims

1. A circuit arrangement comprising a microprocessor (1) to which a clock signal is provided with a larger frequency than a predetermined minimum clock rate, and at least one digital circuit (8, 9, 10) via a bus system (6) to the microprocessor (1 ) which, after outputting a data exchange signal, exchanges data with at least one digital circuit ( 8 , 9 , 10 ), characterized in that a control circuit ( 7 ) providing the clock signal for the microprocessor ( 1 ) delivers the clock frequency up to the start after receiving a data exchange signal of a data exchange.

2. Circuit arrangement according to claim 1, characterized in that the data exchange is controlled by a bus control circuit which releases the data exchange between the microprocessor ( 1 ) and at least one digital circuit ( 8 , 9 , 10 ) by means of a release signal.

3. Circuit arrangement according to claim 2, characterized in that the bus control circuit is a circuit part of the microprocessor ( 1 ).

4. Circuit arrangement according to claim 2, characterized in that the bus control circuit ( 30 ) is a circuit part of the control circuit ( 7 ).

5. Circuit arrangement according to one of claims 2 to 4, characterized in that the clock signal supplied by the control circuit ( 7 ) is supplied to an input ( 18 ) of a switch ( 20 ) actuatable by the control circuit ( 7 ), the first output ( 23 ) directly and its second output ( 22 ) is connected to the clock input ( 13 ) of the microprocessor ( 1 ) via a clock reduction circuit ( 21 ) and which only connects the input ( 18 ) to the second output ( 22 ), if there is a data exchange signal but no enable signal.

6. Circuit arrangement according to claim 5, characterized in that the circuit for clock reduction is designed as a frequency divider ( 21 ).

7. Circuit arrangement according to one of claims 2 to 4, characterized in that a further signal a first input ( 26 ) and the clock signal supplied by the control circuit ( 7 ) a second input ( 27 ) of a switch operated by the control circuit ( 7 ) ( 25 ) is supplied, the output ( 14 ) of which is connected to the clock input ( 13 ) of the microprocessor ( 1 ) and which connects the output ( 14 ) to the first input ( 26 ) only when a data exchange signal but no release signal is present .