DE3641527C1

DE3641527C1 - Circuit arrangement to interrogate a contact matrix

Info

Publication number: DE3641527C1
Application number: DE19863641527
Authority: DE
Inventors: Peter Dipl-Ing Wirbitzki
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1986-12-05
Filing date: 1986-12-05
Publication date: 1988-03-31

Abstract

A circuit arrangement to interrogate a contact matrix by a computer is specified. The computer, which is activated only after at least one matrix element is activated, carries out an interrogation cycle. In the row and column lines of the matrix, switching means are provided for this purpose, and, when the matrix is not activated, they cause switching of a test voltage in parallel to all matrix elements and, after a switching control signal has been given by the computer, connection of an interrogation potential column by column, and access by the computer to the row lines. The computer is caused to produce the switching control signal via an AND circuit, if the test voltage on at least one row line breaks down because at least one matrix element is activated. <IMAGE>

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs.The invention relates to a circuit arrangement according to the preamble of the claim.

Zur Abfrage von matrixartig angeordneten Kontakten, wie sie z. B. in Tastensätzen vorkommen, durch einen Rechner wird heute zumeist ein Software-Verfahren benutzt, wie es z. B. in U. Tietze, Ch. Schenk, "Halbleiter-Schaltungstechnik", 4. Auflage, 1978, Seiten 569 bis 575, beschrieben ist.For querying contacts arranged in a matrix, such as they z. B. occur in key sets, by a computer a software process is mostly used today, such as it z. B. in U. Tietze, Ch. Schenk, "Semiconductor circuit technology", 4th edition, 1978, Pages 569 to 575.

Dabei sind die Tasten als Matrix angeordnet, und es wird per Software eine Abfrage im Multiplexverfahren durchgeführt. Die Zeilenleitungen sind mit Ausgängen und die Spaltenleitungen mit Eingängen eines Rechners verbunden. Falls keine Taste gedrückt ist, liegt an den Eingängen ein H-Potential an. Zur Abfrage wird nacheinander an jeweils eine Zeilenleitung L-Potential angelegt (alle anderen Zeilen haben H-Potential). Falls nun eine Taste gedrückt ist, tritt an einem Eingang des Rechners (Spaltenleitung) ein L-Pegel auf, wenn die entsprechende Zeile angesteuert wird. Ein entsprechender Zähler gibt die Zeilenadresse an. The keys are arranged as a matrix, and it will a software query using the multiplex method carried out. The row lines are with outputs and the column lines with inputs of a computer connected. If no key is pressed, it is up to the Inputs at an H potential. To query one after the other to a row line L potential created (all other lines have H potential). If now a key is pressed, occurs at an entrance of the computer (column line) to an L level if the corresponding line is driven. A the corresponding counter indicates the line address.

Eine weitere Abfrage einer Matrix aus Einzelkontakten ist aus dem IBM Technical Disclosure Bulletin, Vol. 27, No. 5, Oktober 1984, Seiten 2779, 2780, bekannt. Die Spalten der Matrix werden, gesteuert durch ein Programm, zyklisch nacheinander auf ein bestimmtes Potential gelegt, wobei jeweils alle Zeilen der Matrix auf ihren jeweiligen Zustand hin abgefragt werden. Falls nun eine Taste gedrückt wird, ergibt sich aus der jeweiligen Spaltenadresse und dem zugehörigen Zeilenstatus die Adresse der betätigten Taste. Another query of a matrix of individual contacts is from the IBM Technical Disclosure Bulletin, Vol. 27, No. 5, October 1984, pages 2779, 2780. The Columns of the matrix are controlled by a Program, cyclically in succession to a specific one Potential, where all rows of the matrix be queried for their respective status. If a key is pressed now, it results from the respective column address and the associated Line status the address of the key pressed.

Da der Rechner die Matrix ständig (z. B. alle 10 ms) wiederholt abfragt, ist er stark beansprucht und kann entsprechend weniger für andere Aufgaben genutzt werden, obgleich die meiste Zeit keine Betätigung der Kontaktmatrix erfolgt. Um diese ständige Beanspruchung des Rechners zu vermeiden, besteht die Möglichkeit, den Rechner erst dann aktiv zu schalten, wenn ein Kontakt betätigt wird. Dies erfordert jedoch bis heute die Bereitstellung von Doppelkontakten in der Kontaktmatrix, von denen jeweils einer lediglich der Aktvierung des Rechners dient.Since the computer constantly uses the matrix (e.g. every 10 ms) repeatedly queried, he is heavily used and can correspondingly less used for other tasks, although most of the time no actuation of the Contact matrix is done. To this constant strain to avoid the computer, it is possible to Only activate the computer when a contact is operated. However, this still requires that Provision of double contacts in the contact matrix, one of which is only the activation of the Calculator serves.

Solche Doppelkontakte sind aufwendig und lassen sich in manchen Tastensatzausführungen (z. B. Gummimatten-Tastensätze) schlecht realisieren.Such double contacts are complex and can be in some key set versions (e.g. Realize rubber mat key sets).

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art zu schaffen, welche die Abfrage einer Matrix aus Einzelkontakten mit Hilfe eines Rechners zuläßt, wobei der Rechner nur bei Betätigung mindestens eines Kontaktes der Matrix zur Abfrage aktivgeschaltet ist.The invention has for its object a Circuit arrangement of the type mentioned create which is the query of a matrix Allows individual contacts with the help of a computer, whereby the computer only when at least one contact is activated the matrix for query is activated.

Diese Aufgabe wird durch die Merkmale des kennzeichnenden Teils des Patentanspruchs 1 gelöst.This task is characterized by the characteristics of the Part of claim 1 solved.

Damit steht der Rechner außerhalb der Zeiten, in denen tatsächlich Eingaben über die Matrix erfolgen, zur Durchführung anderer Aufgaben zur Verfügung.The computer is therefore outside of the times when inputs are actually made via the matrix Performing other tasks available.

Vor allem für die Abfrage von Tastensätzen, deren Kontakte, wie im Anspruch 2 beschrieben, über Dome einer Gummimatte betätigt werden und die deshalb zur Anordnung von Doppelkontakten ungeeignet sind, stellt die Erfindung eine einfache und wirtschaftliche Lösungsmöglichkeit dar. Especially for querying key sets whose Contacts as described in claim 2, via a dome Rubber mat are operated and therefore for arrangement of double contacts are unsuitable, the invention provides a simple and economical solution.

Weiterbildungen der Schaltungsanordnung nach der Erfindung sind in den Patentansprüchen 3 und 4 beschrieben. Der Gegenstand des Anspruchs 4 ermöglicht die Abfrage zusätzlicher elektrischer Funktionen zusammen mit der Abfrage einer Kontaktmatrix. So können z. B. eine Reihe von Prüf- und Überwachungsfunktionen in einen Matrix-Abfragezyklus integriert werden. Ein besonderes Unterprogramm zur Abfrage von Prüfspannungen kann damit entfallen.Developments of the circuit arrangement according to the Invention are in claims 3 and 4 described. The subject of claim 4 enables the query of additional electrical functions together with the query of a contact matrix. So z. Legs Series of testing and monitoring functions in one Matrix query cycle can be integrated. A special Subroutine for querying test voltages can thus omitted.

Eine im Patentanspruch 5 beschriebene Ausgestaltung der erfindungsgemäßen Schaltungsanordnung betrifft ein einfaches Ausführungsbeispiel.An embodiment of the described in claim 5 Circuit arrangement according to the invention relates to a simple embodiment.

Die Erfindung soll im folgenden anhand eines Ausführungsbeispiels und einer Figur eingehend beschrieben und ihre Funktion näher erklärt werden.The invention is based on a Embodiment and a figure in detail described and their function explained in more detail.

Die Figur zeigt schematisch ein Blockschaltbild des Ausführungsbeispiels. Es ist dort eine Matrix M mit vier Spaltenzuleitungen S 1 . . .S 4 und vier Zeilenzuleitungen Z 1 . . .Z 4 dargestellt. Die Matrix soll als Matrixelemente lediglich einfache Konatakte enthalten und keine Entkoppeldioden aufweisen. Zur Abfrage der Matrix wird ein taktgesteuerter Rechner R benutzt, der über Adreßausgänge 1 . . . 4 und einen Adreßdecoder AD den Anschluß einzelner Spaltenleitungen an Nullpotential bewirken kann. Über einen Paralleleingang (Anschlußleitungen 6 . . . 9) ist der Rechner in der Lage, den Zustand der Zeilenleitungen der Matrix abzufragen. In den Spaltenzuleitungen sowie in den Zeilenzuleitungen befinden sich sogenannte Open-Drain-Treiber T 1 . . . T 4 und T 5 . . . T 8 als Torschaltungen. Die Torschaltungen in den Spaltenzuleitungen verbinden diese unmittelbar mit Nullpotential und können über NOR-Glieder NG 1 . . . NG 4 sowohl einzeln von den Ausgängen D 1 . . . D 4 des Adreßdecoders AD her als auch gemeinsam durch ein über die Anschlußleitung 5 vom Rechner ausgegebenes Signal durchgeschaltet werden. Die Torschaltungen in den Zeilenzuleitungen können nur gemeinsam durch das auf der Anschlußleitung 5 des Rechners ausgegebene Signal beeinflußt werden. Sie schalten die Zeilenleitungen auf den Parallelausgang des Rechners durch.The figure shows schematically a block diagram of the embodiment. There is a matrix M with four column leads S 1 . . . S 4 and four line feeds Z 1 . . . Z 4 shown. The matrix should only contain simple contacts as matrix elements and should have no decoupling diodes. To interrogate the matrix, a clock-controlled computer R is used, the above address outputs. 1 . . 4 and an address decoder AD can cause the connection of individual column lines to zero potential. The computer is able to query the state of the row lines of the matrix via a parallel input (connecting lines 6 ... 9 ). So-called open drain drivers T 1 are located in the column leads and in the row leads. . . M 4 and M 5 . . . T 8 as goal circuits. The gate connections in the column leads connect them directly to zero potential and can be done using NOR gates NG 1 . . . NG 4 both individually from the outputs D 1 . . . D 4 of the address decoder AD can also be connected through together by a signal output by the computer via the connecting line 5 . The gate connections in the line feed lines can only be influenced together by the signal output on the connecting line 5 of the computer. You connect the row lines to the parallel output of the computer.

Die in der Figur wiedergegebene Schaltungsanordnung enthält weiterhin ein UND-Glied UG, dessen Eingänge an die bei nichtbetätigter Matrix über Pull-up-Widerstände RP 1 . . . RP 4 mit positivem Potential verbundenen Zeilenleitungen angeschlossen sind. Der Ausgang des UND-Gliedes ist sowohl über eine Anschlußleitung 10 als auch über eine Entprellschaltung EP und eine Anschlußleitung 12 mit dem Rechner verbunden. Eine Anschlußleitung 11 des Rechners dient der Ausgabe eines Zeittaktes für die aus einer Flipflop-Kette bestehende Entprellschaltung.The circuit arrangement shown in the figure also contains an AND gate UG , the inputs of which to the non-actuated matrix via pull-up resistors RP 1 . . . RP 4 row lines connected to positive potential are connected. The output of the AND gate is connected to the computer both via a connecting line 10 and via a debouncing circuit EP and a connecting line 12 . A connecting line 11 of the computer is used to output a time clock for the debouncing circuit consisting of a flip-flop chain.

Die erste Zeilenleitung Z 1 führt nicht direkt zur Torschaltung T 5, sondern über eine Torschaltung T 11 und ein ODER-Glied OG. Letzteres verknüpft das Signal der Zeilenleitung mit zwei an Schaltungseingängen F 1 und F 2 anstehenden Signalen, die anstelle der nicht benutzten Matrixelemente S 1 Z 1 und S 2 Z 2 anderen, zusammen mit der Abfrage der Matrix abzufragenden elektrischen Funktionen zugeordnet sind. Diese Signale werden über Torschaltungen T 9 oder T 10 auf das ODER-Glied OG und damit zum Rechnereingang durchgeschaltet, wenn die Spaltenleitungen S 1 bzw. S 2 vom Adreßdecoder AD angesteuert werden. The first row line Z 1 does not lead directly to the gate circuit T 5 , but via a gate circuit T 11 and an OR gate OG . The latter combines the signal of the row line with two signals present at circuit inputs F 1 and F 2 which, instead of the unused matrix elements S 1 Z 1 and S 2 Z 2, are assigned to other electrical functions to be queried together with the query of the matrix. These signals are switched through gate circuits T 9 or T 10 to the OR gate OG and thus to the computer input when the column lines S 1 and S 2 are controlled by the address decoder AD .

Gleichzeitig wird in diesen Fällen das Signal der Zeilenleitung Z 1 durch die über ein weiteres NOR-Glied NG 5 gesperrte Torschaltung T 11 vom Rechnereingang abgetrennt und das entsprechende Signal des Einganges F 1 oder F 2 mit dem Rechnereingang verbunden.At the same time, in these cases the signal of the row line Z 1 is separated from the computer input by the gate circuit T 11 blocked by a further NOR gate NG 5 , and the corresponding signal of the input F 1 or F 2 is connected to the computer input.

Die Funktion der in der Figur dargestellten Schaltungsanordnung ist wie folgt:The function of that shown in the figure Circuit arrangement is as follows:

Im Ruhezustand ist die Taktversorgung des Rechners abgeschaltet. Der Rechner benötigt lediglich Ruhestrom. Die Spaltenleitungen sind über die durchgeschalteten Torschaltungen T 1 . . . T 4 mit Nullpotential verbunden. Die Torschaltungen T 5 . . . T 8 sind gesperrt. Die Zeilenleitungen der Matrix liegen über ihre Pull-up-Widerstände an positivem Potential. Erfolgt nun eine Betätigung eines Matrixelementes, so wird dadurch eine der Zeilenleitungen auf Nullpotential gelegt. Über den Ausgang des UND-Gliedes und die Anschlußleitung 10 wird dadurch die Takterzeugung des Rechners aktiviert. Der Rechner leitet aus seinem eigenen Arbeitstakt einen reduzierten Abfragetakt ab, den er der Entprellschaltung über die Leitung 11 zuführt. Die Entprellschaltung enthält eine Flipflop-Kette, deren Glieder durch den Abfragetakt getaktet werden und der das Ausgangssignal des UND-Gliedes zugeführt wird. Das zugeführte Ausgangssignal ist prellfrei, wenn es alle Flipflops durchlaufen hat, ohne daß eine Signalunterbrechung erfolgt ist. Letzteres wird durch eine UND-Verknüpfung der Flipflop-Ausgänge festgestellt und führt zu einem Interrupt für den Rechner über die Anschlußleitung 12. Dieser Interrupt signalisiert dem Rechner eine gültige Betätigung eines Matrixelementes und wird erst zurückgesetzt, wenn die nun anlaufende Ausleseprozedur der Matrix beendet ist. Die Ausleseprozedur beginnt mit einem Umschaltsignal, welches der Rechner auf der Anschlußleitung 5 ausgibt. Dieses Umschaltsignal hebt einerseits die Durchschaltung der Torschaltungen T 1 . . . T 4 auf und schaltet andererseits die Torschaltungen T 5 . . . T 8 durch. Damit kann der Rechner die Matrixspalten über den Adreßdecoder einzeln mit Nullpotential verbinden und über seinen Paralleleingang zu jeder adressierten Spalte den Status der Zeilenleitungen auslesen. Ein betätigter Matrixkontakt läßt sich dann mit Hilfe der dem Rechner bekannten Spaltenadresse und dem zugeordneten Zeilenstatus eindeutig ermitteln. Mehrfachbetätigungen der Matrixelemente, die eine falsche Betätigung vortäuschen können, werden mit Hilfe eines besonderen Programmes festgestellt und als ungültig verworfen.The clock supply of the computer is switched off in the idle state. The computer only needs quiescent current. The column lines are via the switched gate circuits T 1 . . . T 4 connected to zero potential. The gate circuits T 5 . . . T 8 are blocked. The row lines of the matrix are at their positive potential via their pull-up resistors. If a matrix element is now actuated, one of the row lines is thereby set to zero potential. The clock generation of the computer is thereby activated via the output of the AND gate and the connecting line 10 . The computer derives from its own work cycle a reduced query cycle, which it supplies to the debouncing circuit via line 11 . The debouncing circuit contains a flip-flop chain, the links of which are clocked by the interrogation clock and to which the output signal of the AND gate is fed. The supplied output signal is bounce-free when it has passed through all flip-flops without an interruption in the signal. The latter is determined by an AND operation of the flip-flop outputs and leads to an interrupt for the computer via the connecting line 12 . This interrupt signals to the computer that a matrix element has been actuated and is only reset when the matrix readout procedure that has now started has ended. The readout procedure begins with a switchover signal which the computer outputs on the connecting line 5 . This changeover signal on the one hand cancels the connection of the gate circuits T 1 . . . T 4 on and on the other hand switches the gate circuits T 5 . . . M 8 through. This enables the computer to connect the matrix columns individually to zero potential via the address decoder and to read the status of the row lines via its parallel input to each addressed column. An actuated matrix contact can then be clearly determined with the help of the column address known to the computer and the assigned row status. Multiple operations of the matrix elements, which can simulate an incorrect operation, are determined with the help of a special program and rejected as invalid.

Ist die Ausleseprozedur beendet, wird der Interrupt zurückgesetzt. Das Umschaltsignal auf der Zuleitung 5 verschwindet, und der Ruhezustand der Schaltungsanordnung ist wiederhergetellt, bis die nächste Betätigung eines Matrixelementes erfolgt.When the readout procedure is finished, the interrupt is reset. The switchover signal on the feed line 5 disappears and the idle state of the circuit arrangement is restored until the next actuation of a matrix element takes place.

In der dargestellten Schaltungsanordnung sind die Matrixelemente an den Kreuzungen der Spalten S 1 und S 2 mit der Zeile Z 1 nicht mit Kontakten besetzt. Anstelle des Zustandes dieser beiden Matrixelemente können über Zuleitungen F 1 und F 2 zugeführte elektrische Signale auf ihr Vorhandensein überprüft werden. Ein Ansteuerungssignal auf einem der Ausgänge D 1 oder D 2 des Adreßdecoders AD bewirkt über das NOR-Glied NG 5 die Sperrung der Torschaltung T 11 und die Durchschaltung einer der Torschaltungen T 9 und T 10. Das zu überprüfende Signal wird so anstelle des Signals der Zeilenleitung Z 1 auf die Rechnerzuleitung 6 durchgeschaltet. Eine Initiierung einer Abfrageprozedur kann über die Eingänge F 1 oder F 2 nicht erfolgen. Durch Erweiterung des UND-Gliedes um zwei Eingänge, die mit den Eingängen F 1 und F 2 verbunden werden, läßt sich diese Möglichkeit aber leicht schaffen.In the circuit arrangement shown, the matrix elements at the intersections of columns S 1 and S 2 with row Z 1 are not populated with contacts. Instead of the state of these two matrix elements, the presence of electrical signals supplied via feed lines F 1 and F 2 can be checked. A control signal on one of the outputs D 1 or D 2 of the address decoder AD causes the gate circuit T 11 to be blocked and the gate circuits T 9 and T 10 to be switched through via the NOR gate NG 5 . The signal to be checked is switched through to the computer feed line 6 instead of the signal of the row line Z 1 . An inquiry procedure cannot be initiated via inputs F 1 or F 2 . By expanding the AND gate by two inputs, which are connected to the inputs F 1 and F 2 , this possibility can easily be created.

Claims

1.Circuit arrangement for querying a matrix of individual contacts or electrical replicas of such contacts with the aid of a clock-controlled computer, in which the column lines of the matrix are placed one after the other at a predetermined potential in a query cycle and the row lines of the matrix are queried for their respective status and at the actuated matrix elements are determined from the respective column address and the associated row status, characterized in that in the column and row inlets ( S 1 ... S 4 ; Z 1 ... Z 4 ) of the matrix (M) switching means ( T 1 ... T 8 ) are arranged which, depending on a changeover control signal of the computer (R), either enable the column-wise connection of the predetermined potential required for the query and the access of the computer to the row lines or a parallel connection of a test voltage to all matrix elements cause an AND circuit (UG) is provided t, whose inputs to the row lines ( Z 1 . . . Z 4 ) are connected to the matrix and which monitors the presence of the test voltage at the matrix elements and outputs an activation signal for the computer at its output if the test voltage breaks down on at least one row line as a result of a matrix element being switched through, and that the computer after it has been activated for a time period corresponding at least to the duration of a query cycle outputs the switchover control signal to the switchover means and executes a query cycle.

2. Circuit arrangement according to claim 1, characterized characterized in that all or part of the matrix elements Contacts of a button set are assigned to the buttons Soak in the dome of a rubber mat.

3. Circuit arrangement according to claim 1 or 2, characterized characterized in that all or part of the matrix elements are electrical replicas of contacts.

4. Circuit arrangement according to claim 1, 2 or 3, characterized in that a part of the matrix element locations is not occupied with branches or contacts, that for each such unoccupied matrix element location further switching means ( T 9 , T 10 , T 11 ) are provided, which the Disconnect the row line ( Z 1 ) assigned to the unoccupied matrix element location from the computer input ( 6 ) and, in its place, switch through another electrical signal (lines F 1 , F 2 ) to the computer input ( 6 ) and that the switching means are controlled by the same signal that the Applying the predetermined potential to the individual column line ( S 1 , S 2 ) of the matrix assigned to the unoccupied matrix element location.

5. Circuit arrangement according to one of the preceding claims, characterized in that the switching means in the column feed lines are gate circuits ( T 1 ... T 4 ), the control inputs of which are both the switching control signal and the signal of a computer output or output assigned to the respective column connection ( D 1 ... D 4 ) of an address decoder (AD) controlled by the computer, the switchover control signal blocking all gate circuits ( T 1 ... T 4 ) arranged in the column feed lines, the output signal of the assigned computer output or decoder output causes the respective gate circuit to be switched through to zero potential, and that the switchover means in the line feed lines are controlled by the switchover control signal in such a way that they switch the line lines through to a corresponding number of computer inputs ( 6 ... 9 ).