DE3639790A1 - Verfahren und anordnung zur dynamischen flankensynchronisierung zweier quasisynchroner signale - Google Patents
Verfahren und anordnung zur dynamischen flankensynchronisierung zweier quasisynchroner signaleInfo
- Publication number
- DE3639790A1 DE3639790A1 DE19863639790 DE3639790A DE3639790A1 DE 3639790 A1 DE3639790 A1 DE 3639790A1 DE 19863639790 DE19863639790 DE 19863639790 DE 3639790 A DE3639790 A DE 3639790A DE 3639790 A1 DE3639790 A1 DE 3639790A1
- Authority
- DE
- Germany
- Prior art keywords
- channel
- signal
- signals
- synchronization
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Flankensynchronisierung
zweier quasisynchroner Signale, wie es im übrigen im Oberbegriff des An
spruches 1 näher definiert ist.
Für bestimmte Zwecke in Überwachungs- und Failsafe-Bereichen ist es not
wendig, daß geringe Synchronisationsabweichungen noch als zulässig er
kannt werden müssen. Beispielsweise werden im Bahnbetrieb des öfteren be
stimmte Positionen, z. B. Haltestellen, mittels magnetbeeinflußter Sonden
und Auswerteschaltungen detektiert. Dabei ist es vom Prinzip her gleich
gültig, ob der Magnet an der Strecke und die Sonde auf dem Fahrzeug ange
ordnet wird oder umgekehrt. Da jede Sonde (mit Auswerteschaltung) nicht
Failsafe ist, wird in solchen Fällen jeweils mit zwei Sonden gearbeitet,
die gleichzeitig ansprechen und/oder abfallen müssen oder sollen. In be
kannter Failsafe-Technik werden dann mit einem Äquivalenz- bzw. Antiva
lenzvergleicher die Signale der beiden Sonden auf kontinuierlichen Dauer
strom (Signal 1) verglichen und ein Statussignal mit einem sicherheits
gerichteten Failsafe-Speicher abgeleitet. Leider läßt sich nur schwer er
reichen, daß in der Praxis die beiden Sonden gleichzeitig ansprechen oder
abfallen. Hinzu kommt, daß auch durch die lokale Anordnung der Sonden oft
ein zeitlicher Versatz gegeben ist, der bei langsamem Einrücken eines Fahr
zeuges in eine Haltestellenposition zum Teil einen Zeitversatz bis in den
Sekundenbereich mit sich bringt. Schon durch wesentlich geringere Ab
weichungen, d. h. bei schon geringem Flankenversatz der Signale, wird die
Äquivalenz gestört und läßt sich die Vergleicher dahingehend ansprechen, daß
der nachgeschaltete S-Speicher abfällt, was zu einer Statusausgabe Null
führt. Auch weitere Verknüpfungsausgänge werden Null.
Aufgabe der Erfindung ist es, hier Abhilfe zu schaffen, wobei es darum
geht, mit geringem Aufwand, der zudem in der einfacheren, nicht sicheren
Technik ausgeführt werden soll, auszukommen. Dabei soll ein Antivalenz
vergleicher 2 einer Schaltung, wie sie im Prinzip der Fig. 1 entnehmbar
ist, mit synchronen Signalen versorgt werden. Ein nachgeschalteter S-
Speicher soll erst dann abfallen dürfen, wenn die Nichtäquivalenz zweier
Signale eine bestimmte Zeitdauer überschreitet.
Diese Aufgabe wird durch die Erfindung gemäß den kennzeichnenden Merkmalen
des Anspruches 1 gelöst. Eine zweckmäßige Anordnung zur Durchführung des
Verfahrens und Ausgestaltungen dazu sind den Unteransprüchen entnehmbar.
An Hand von Ausführungsbeispielen und Erläuterungsdiagrammen wird die Erfin
dung im folgenden näher vorgestellt.
Es zeigen:
Fig. 1 eine Sondenschaltung mit gestrichelt einge
zeichneter erfindungsgemäßer Synchronisier
stufe in Blockbilddarstellung
Fig. 2 die Schaltung der Synchronisierstufe
Fig. 3 Impulsdiagramme zu den Fig. 1 und 2 für
Normalbetrieb
Fig. 4 Impulsdiagramme zu den Fig. 1 und 2:
Sonde 2 kommt zu spät
Fig. 5 Impulsdiagramme zu den Fig. 1 und 2:
Sonde 2 fällt zu spät ab.
Nach Fig. 1 werden von den Sonden So 1 und So 2 im Normalfall äquivalente
Signale abgegeben. Diese Signale werden über eine Synchronisierstufe 1
geführt und ggf. dort in äquivalente Signale umgewandelt, die an den Aus
gängen So 1′ und So 2′ abgenommen werden können. In einem Antivalenzver
gleicher 2 wird ein stetiger Ausgang (High-Signal 1) erzeugt und über
einen S-Speicher mit den Elementen & 1 und 3 ein Status-Signal 1 abge
bildet. Zusätzlich erfolgt über die Elemente & 2, & 3 und 4 noch eine Ver
knüpfung des Sonde 2-Datesignals mit dem Statussignal, was am entsprechen
den Ausgang ausgegeben wird. Die im rechten unteren Eck jeweils geschwärzten
Schaltelemente sind als Failsafe zu betrachten. Damit ergibt sich
folgende Wahrheitstabelle:
Die mit 1 bezeichnete Synchronisierstufe ist gemäß Fig. 2 aufgebaut. Sie
enthält 6 Monoflops MF 1 bis MF 6, zwei UND-Glieder 4, 5 und zwei Oder-
Gatter 6, 7. Die Schaltung ist zweikanalig, unabhängig, entkoppelt und
rückwirkungsfrei. In Verbindung mit Fig. 3 soll die Normalfunktion der
Synchronisierstufe 1 beschrieben werden.
Springt zuerst das Signal von Sonde So 1 auf 1, dann wird dieser Zustand 1
über Oder-Gatter 6 direkt an den Ausgang So 1′ gegeben. Gleichzeitig stößt
das Signal von So 1 mit seiner 0/1-Flanke, d. h. der steigenden Flanke, das
Monoflop 2 an, das einen kurzen Impuls T X ausgibt. Mit der 1/0-Flanke,
d. h. der abfallenden Flanke des Impulses T X wird das Monoflop MF 4 ange
stoßen. MF 4 gibt einen Impuls T γ aus, dessen Länge durch den betriebs
mäßig maximal möglichen Zeitversatz der Sonden gegeben ist. Der Ausgang
von Monoflop MF 4 geht an das Oder-Gatter 2, so daß am Ausgang So 2′ eben
falls eine 1 ausgegeben wird. Innerhalb der Dauer des Impulses T q kommt
von Sonde So 2 ebenfalls 1-Signal, wodurch die 1 an Ausgang So 2′ aufrecht
erhalten bleibt.
Damit sind die Sonden eingangsseitig synchronisiert. Die kurze Zeitdauer
für den Impuls T X , in der die Äquivalenz der Signale an den Ausgängen
So 1′ und So 2′ verletzt ist, wird im Vergleicher 2 (Fig. 1) ausgeglichen,
so daß der dortige S-Speicher nicht abfällt.
Wenn beide Sonden So 1 und So 2 1-Signal ausgeben, dann sind die Ausgänge
der UND-Glieder 4 und 5 ebenfalls auf 1. Diejenige Sonde, die zuerst auf
Null geht (hier So 2), stößt die beiden Monoflops MF 5 und 6 an, die ein
Ausgangssignal T Z abgeben und damit das 1-Signal verzögert halten. Inner
halb der Zeitdauer von Signal T Z muß auch die andere Sonde (hier So 1) auf
Null gegangen sein. Damit ist auch das Abschalten der Sonden dynamisch
synchronisiert.
Die Fig. 4 und 5 zeigen das Verhalten der Schaltung, wenn eine der Sonden
verspätet, d. h. nach Verschwinden des Signals T γ auf 1 geht, bzw. ver
spätet, d. h. nach Verschwinden des Signals T Z auf Null geht. In beiden
Fällen ist die Äquivalenz der Signale an den Ausgängen So 1′ und So 2′ ver
letzt, was zum Abschalten des S-Speichers des in Fig. 1 dargestellten
sicheren Vergleichers führt.
In Fig. 4 kommt das Signal von So 2 zu spät, d. h. erst nach Ablauf von T γ .
Die Folge ist ein Abfallen des S-Speichers.
In Fig. 5 fällt das Signal von So 2 zu spät auf Null, d. h. erst nach Ablauf
von T Z . Auch hier wird vom Antivalenzvergleicher 2 eine Lücke erkannt und
der S-Speicher fällt ab.
Die Reihenschaltung der Monoflops MF 1 und MF 3 bzw. MF 2 und MF 4 ist nicht
überflüssig, sondern aus Sicherheitsgründen notwendig. Wenn man statt der
beiden Monoflops nur eines mit steigender Triggerflanke verwenden würde,
dann wäre ein direktes Durchschlagen dieses Monoflops nicht bemerkbar. Die
Reihenschaltung beider Monoflops verhindert diesen Fehler und macht das
Durchschlagen eines der Monoflops bemerkbar.
Ebenfalls zum Sicherheitskonzept gehört die doppelte Verwendung der Ele
mente 4, MF 5 bzw. 5, MF 6. Würde man nur eine Struktur verwenden und das
Signal der Monoflops auf beide Oder-Gatter 6, 7 verteilen, so würde ein
einziger stuck-at-1-Fehler beide Ausgänge gleichartig falsch werden lassen,
was für den nachgeschalteten Vergleicher nicht erkennbar wäre.
Durch die Erfindung ist die gestellte Aufgabe auf einfache Weise fail
safeverwendbar gelöst.
Claims (5)
1. Verfahren zur dynamischen Flankensynchronisierung zweier quasisyn
chroner Signale, deren Flanken zeitweilig gewissen Zeitversatz auf
weisen können, dadurch gekennzeichnet, daß die Signale
über eine zweikanalige Synchronisierstufe (1) geführt werden, in der
jeweils das zuerst eintreffende Signal auf seinem Kanal direkt
durchgeschaltet wird und mit seiner Flanke zugeordnete Zeitglieder
(MF 1 bis MF 4) anstößt, die zur Einschaltsynchronisierung einen defi
nierten Überbrückungsimpuls (T γ ) auf den anderen Kanal ausgeben, inner
halb dessen auch das nachkommende Signal auf diesem Kanal begonnen
haben muß und daß das jeweils zuerst auf Null gehende Signal des einen
Kanals Ausschaltzeitglieder anstößt (MF 5, MF 6), die zur Ausschaltsyn
chronisierung einen definierten Überbrückungsimpuls (T Z ) an diesen Kanal
abgeben, innerhalb dessen auch das Signal auf dem anderen Kanal
zu Null gegangen sein muß.
2. Anordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch
gekennzeichnet, daß den Ausgang (So 1′, So 2′) jedes der beiden
Kanäle (I bzw. II) der Synchronisierstufe (1) je ein Oder-Gatter (6, 7)
bildet, an das eingangsseitig erstens der eigene Kanal (I bzw. II),
zweitens der andere Kanal (II bzw. I) über Einschaltmonoflops (MF 1,
MF 3 bzw. MF 2, MF 4) und drittens beide über je ein UND-Glied (4 bzw. 5)
verknüpften Kanäle (I, II) mit nachgeschalteten Ausschaltmonoflops
(MF 5 bzw. MF 6) angeschlossen sind.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß
für die Einschaltsynchronisierung pro Kanal zwei in Reihe geschaltete
Monoflops (MF 1, MF 3 bzw. MF 2, MF 4) vorgesehen sind, von denen das
erste Monoflop (z. B. MF 1) von der 0/1-Flanke des Signals des jeweils
anderen Kanals angesteuert wird und einen kurzen Startimpuls (T X ) ab
gibt, der mit seiner abfallenden Flanke das zweite Monoflop (z. B. MF 3)
triggert und zu einer Impulsabgabe (T q ) definierter Dauer veranlaßt.
4. Anordnung nach den Ansprüchen 2 und 3, dadurch gekennzeichnet,
daß für die Ausschaltverzögerung pro Kanal je ein Monoflop
(MF 5 bzw. MF 6) vorgesehen ist, das von den abfallenden Flanken der
Signale auf den Kanälen (I, II) steuerbar ist.
5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß
eine Verknüpfung der Signale auf den Kanälen (I, II) über UND-Glieder
(4, 5) erfolgt, deren Ausgänge jeweils mit den zugehörigen Monoflops
(MF 5, MF 6) für die Ausschaltverzögerung verbunden sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863639790 DE3639790A1 (de) | 1986-11-21 | 1986-11-21 | Verfahren und anordnung zur dynamischen flankensynchronisierung zweier quasisynchroner signale |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863639790 DE3639790A1 (de) | 1986-11-21 | 1986-11-21 | Verfahren und anordnung zur dynamischen flankensynchronisierung zweier quasisynchroner signale |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3639790A1 true DE3639790A1 (de) | 1988-06-01 |
DE3639790C2 DE3639790C2 (de) | 1990-03-08 |
Family
ID=6314449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863639790 Granted DE3639790A1 (de) | 1986-11-21 | 1986-11-21 | Verfahren und anordnung zur dynamischen flankensynchronisierung zweier quasisynchroner signale |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3639790A1 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2061032A1 (de) * | 1969-12-31 | 1971-07-08 | Ibm | Taktimpulserzeuger mit Frequenzregelung und Datenimpulssynchronisierung |
US4004090A (en) * | 1975-01-24 | 1977-01-18 | Tokyo Shibaura Electric Co., Ltd. | Bit synchronization circuit |
US4527080A (en) * | 1983-07-18 | 1985-07-02 | At&T Bell Laboratories | Digital phase and frequency comparator circuit |
-
1986
- 1986-11-21 DE DE19863639790 patent/DE3639790A1/de active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2061032A1 (de) * | 1969-12-31 | 1971-07-08 | Ibm | Taktimpulserzeuger mit Frequenzregelung und Datenimpulssynchronisierung |
US4004090A (en) * | 1975-01-24 | 1977-01-18 | Tokyo Shibaura Electric Co., Ltd. | Bit synchronization circuit |
US4527080A (en) * | 1983-07-18 | 1985-07-02 | At&T Bell Laboratories | Digital phase and frequency comparator circuit |
Non-Patent Citations (2)
Title |
---|
GB-Z.: Electronics & Wireless World, Jan.1986, S.36 * |
M.N. Sicherheitssysteme für elektronische gesteuerte Anlagen, In: Elektronik H. 11, S. 59-64 * |
Also Published As
Publication number | Publication date |
---|---|
DE3639790C2 (de) | 1990-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2842175C2 (de) | Verriegelungsschaltung | |
DE3130242C2 (de) | Elektronische Steuerschaltung zur Erzeugung eines monostabilen Schaltverhaltens bei einem bistabilen Relais | |
DE2834869C3 (de) | Verriegelungsschaltung mit Josephson-Elementen | |
DE2822359A1 (de) | Elektrisches filter | |
DE3639790A1 (de) | Verfahren und anordnung zur dynamischen flankensynchronisierung zweier quasisynchroner signale | |
DE2558100A1 (de) | Leitungssteuereinheit fuer fernschreiber | |
DE2805051C2 (de) | Phasenvergleichs-Schaltanordnung | |
DE1186498B (de) | Schaltungsanordnung zur Erzeugung von Impulsen auf getrennten Leitungen | |
DE2544235A1 (de) | Schaltungsanordnung zum in-phase- bringen eines servoantriebes fuer ein rotierendes system | |
DE1227502B (de) | Elektrische Eingangsschaltung fuer Fernschreib-Empfangsanlagen mit einem Endgeraet, das die impulscodierten Fernschreibsignale empfaengt | |
EP0209189B1 (de) | Anordnung zur Synchronisation der pulsbreitenmodulierten Schalttakte mehrerer getakteter Gleichspannungswandler | |
DE3313629C2 (de) | Schaltungsanordnung zur Überwachung der Phasenfolge und des Phasenausfalls eines Dreiphasenwechselstroms | |
DE3027076C2 (de) | ||
DE3718001A1 (de) | Schaltungsanordnung zur erzeugung bipolarer digitaler datensignale | |
DE69303086T2 (de) | Phasen- und Frequenzkomparator | |
DE2548157C2 (de) | Anordnung zur Impulsregeneration | |
DE69006271T2 (de) | Vorrichtung zum Empfang von über zwei kapazitiv gekoppelte Leitungen durchgehenden Informationen, insbesondere für Kraftfahrzeuge. | |
DE4020811C2 (de) | ||
DE1084763B (de) | Anordnung zur Ableitung von Impulsgruppen aus einer Hauptimpulsfolge | |
DE1244233B (de) | Schaltungsanordnung zur Entzerrung von Nachrichtenimpulsen | |
DE2932745A1 (de) | Digitaler frequenz- und phasenvergleicher | |
DE2443869A1 (de) | Digitaldatenuebertragungsanlage | |
DE1169514B (de) | Grundschaltungen zur logischen Verknuepfung und Speicherung von Informationen | |
DE2548105C2 (de) | Anordnung zur Impulsregeneration | |
DE1163905B (de) | Logische Folgeschaltung aus getakteten bilateralen logischen Vorrichtungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |