DE3522346A1

DE3522346A1 - Method for transmitting data via optical waveguides

Info

Publication number: DE3522346A1
Application number: DE19853522346
Authority: DE
Inventors: Gert Dipl Ing Niemann; Hans-Juergen Dipl Ing Mundt; Ulrich Dipl Ing Jagau
Original assignee: Kabelmetal Electro GmbH
Current assignee: Kabelmetal Electro GmbH
Priority date: 1985-06-22
Filing date: 1985-06-22
Publication date: 1987-01-02

Abstract

A method is indicated for transmitting data in digital form via optical waveguides in which the bits are combined in blocks to form data words. A check bit is added to each data word. The extended data words are transmitted at a correspondingly increased speed. To transmit additional information, each 11th check bit, for example, is replaced by an information bit which is removed from at least one data stream whose frequency is substantially below the frequency of the actual data stream. At the receiving end, the check bits are evaluated and the information bits filtered out. The data streams are recovered from the binary information which is then present.

Description

Die Erfindung betrifft ein Verfahren zur Übertragung von Daten, die in Form von Bits digital über Lichtwellenleiter von einem Sender zu einem Empfänger übertragen werden, bei welchem
- die Bits blockweise zu Datenwörtern zusammengefaßt werden,
- allen Datenwörtern jeweils an der gleichen Position Prüfbits mit unterschiedlichen binären Informationen hinzugefügt werden,
- eine Folge von Prüfbits verwendet wird, in der beide logische Zustände gleich häufig vorhanden sind,
- die um die Prüfbits erweiterten Datenwörter mit erhöhter Geschwindigkeit übertragen werden,
- auf der Empfängerseite die gleiche Folge von Prüfbits wie auf der Senderseite erzeugt wird,
- auf der Empfängerseite die Prüfbits wieder aus dem Datenstrom herausgenommen werden und
- die aus dem Datenstrom herausgenommenen Prüfbits mit den auf der Empfängerseite erzeugten Prüfbits verglichen und ausgewertet werden (DE-OS 33 42 638).The invention relates to a method for transmitting data which are transmitted in the form of bits digitally via optical waveguides from a transmitter to a receiver, in which
the bits are combined into data words in blocks,
test bits with different binary information are added to all data words at the same position,
a sequence of test bits is used in which both logical states are present with the same frequency,
the data words expanded by the check bits are transmitted at increased speed,
the same sequence of check bits is generated on the receiver side as on the transmitter side,
- On the receiver side, the test bits are removed from the data stream and
- The test bits removed from the data stream are compared with the test bits generated on the receiver side and evaluated (DE-OS 33 42 638).

Bei der Übertragung von digitalen Daten über Lichtwellenleiter - im folgenden kurz "LWL" genannt - können Fehler auftreten. Die sogenannten "Bitfehler" können beispielsweise dann entstehen, wenn der Sendepegel zu niedrig ist, wenn der sendende Laser defekt ist, wenn die Leitungsdämpfung zu hoch ist oder wenn die Empfängerseite nicht empfindlich genug ist. Damit sichergestellt werden kann, daß die Übertragung einwandfrei ist, muß dieselbe ständig überwacht werden. Dazu kann beispielsweise ein Verfahren verwendet werden, wie es in der eingangs erwähnten DE-OS 33 42 638 beschrieben ist. Bei diesem bekannten Verfahren wird von der Erkenntnis ausgegangen, daß die durch Verfälschung der Binärinformation bedingten Bitfehler nicht bitfolgeabhängig sind, sondern nur statistisch auftreten. Aus diesem Grunde reicht auch eine statistische Fehlermessung aus, wobei aus der Häufigkeit eines Fehlers im Prüfbit auf die Häufigkeit der Fehler in den Informationen (Datenwörter) rückgeschlossen werden kann.When transmitting digital data via optical fibers - in shortly called "LWL" - errors can occur. The so-called "Bit errors" can arise, for example, when the transmission level increases is low if the sending laser is faulty if the line loss is too high or if the receiver side is not sensitive is enough. So that it can be ensured that the transmission is flawless the same must be constantly monitored. You can do this, for example a procedure can be used as described in the introduction mentioned DE-OS 33 42 638 is described. In this known method it is assumed that the falsification of the Bit errors caused by binary information are not dependent on the bit sequence, but only occur statistically. For this reason, one is enough statistical error measurement, taking from the frequency of an error in the check bit for the frequency of errors in the information (data words) can be concluded.

Der Erfindung liegt die Aufgabe zugrunde, das bekannte Überwachungsverfahren zur Ermittlung der Bitfehlerrate zur Übertragung zusätzlicher Informationen auszunutzen, ohne dabei die Qualität der Fehlerüberwachung negativ zu beeinflussen. The invention has for its object the known monitoring method to determine the bit error rate for the transmission of additional Taking advantage of information without sacrificing the quality of error monitoring to affect negatively.

Diese Aufgabe wird mit dem Verfahren der eingangs geschilderten Art gemäß der Erfindung dadurch gelöst,
- daß in gleichbleibenden Abständen anstelle eines Prüfbits ein Informationsbit in den Datenstrom eingeführt wird und
- daß das Informationsbit einem Hilfsdatenstrom entnommen wird, dessen Frequenz mindestens um den Faktor "2" niedriger als die Frequenz des Datenstroms ist.This object is achieved with the method of the type described at the outset according to the invention in that
- That an information bit is inserted into the data stream instead of a check bit at constant intervals and
- That the information bit is taken from an auxiliary data stream whose frequency is at least a factor "2" lower than the frequency of the data stream.

Das Wort "Hilfsdatenstrom" wurde gewählt, um den Datenstrom, aus dem das Informationsbit entnommen wird, gegenüber dem eigentlichen Datenstrom im Beschreibungstext abgrenzen zu können. Tatsächlich handelt es sich aber ebenso um einen digitalen Datenstrom wie bei dem eigentlichen Datenstrom.The word "auxiliary data stream" was chosen to mean the data stream from which the Information bit is taken from the actual data stream in the To be able to delimit description text. In fact, it is just as much about a digital data stream as with the actual data stream.

Der Faktor "2", um den die Frequenz des Hilfsdatenstroms niedriger ist als die des Datenstromes, gilt für den Fall, daß nach jedem Bit des Datenstroms ein Prüfbit hinzugefügt wird und daß von diesen Prüfbits jedes zweite durch ein Informationsbit ersetzt wird. Wegen der dazu erforderlichen hohen Übertragungsgeschwindigkeit ist ein solches Verfahren allerdings nur mit sehr großem Schaltungsaufwand realisierbar. Bei Einsatz eines dem 5B6B-Code entsprechenden Verfahrens ergibt sich bereits ein Faktor "12", wenn auch bei diesem Verfahren jedes zweite Prüfbit durch ein Informationsbit ersetzt wird. Der Faktor wird umso größer, je größer die Anzahl der verbleibenden Prüfbits ist, bevor anstelle eines Prüfbits ein Informationsbit eingefügt wird. The factor "2" by which the frequency of the auxiliary data stream is lower than that of the data stream applies in the event that after each bit of the A test bit is added to the data stream and that of these test bits every second is replaced by an information bit. Because of this required high transmission speed is one such method however, this can only be achieved with a very large amount of circuitry. At A method corresponding to the 5B6B code results already a factor of "12", although every second in this process Check bit is replaced by an information bit. The factor becomes all the more larger, the larger the number of remaining check bits before an information bit is inserted instead of a check bit.

Durch Einfügen des Informationsbits anstelle eines Prüfbits ist es möglich, neben dem eigentlichen Datenstrom mindestens einen weiteren als Hilfsdatenstrom bezeichneten Datenstrom gleichzeitig im gleichen System zu übertragen. Das jeweils wievielte Prüfbit durch ein Informationsbit ersetzt wird, hängt von der geforderten Genauigkeit bei der Ermittlung der Bitfehlerrate ab. So kann vorzugsweise jedes 11. Prüfbit durch ein Informationsbit ersetzt werden. Dementsprechend ist auch die Frequenz des Hilfsdatenstromes zu wählen, dem das Informationsbit entnommen wird.By inserting the information bit instead of a check bit it is possible, in addition to the actual data stream, at least one more than Auxiliary data stream designated data stream simultaneously in the same system transferred to. The respective number of check bits by an information bit replaced depends on the required accuracy in the determination the bit error rate. Every 11th check bit can preferably be replaced by a Information bit to be replaced. The frequency is also corresponding the auxiliary data stream from which the information bit is taken becomes.

Das Verfahren nach der Erfindung wird im folgenden als Ausführungsbeispiel anhand der Zeichnungen erläutert.The method according to the invention is in the following as an embodiment explained using the drawings.

Es zeigen:Show it:

Fig. 1 eine senderseitige Schaltung zur Realisierung des Verfahrens nach der Erfindung. Fig. 1 shows a transmitter-side circuit for realizing the method according to the invention.

Fig. 2 die entsprechende empfängerseitige Schaltung. Fig. 2 shows the corresponding receiver circuit.

Fig. 3 einen möglichen Zusatz zur Schaltung nach Fig. 1. Fig. 3 shows a possible addition to the circuit of FIG. 1.

Fig. 4 einen möglichen Zusatz zur Schaltung nach Fig. 2. Fig. 4 shows a possible addition to the circuit of FIG. 2.

In der folgenden Beschreibung wird die Erfindung für ein Verfahren erläutert, bei dem jeweils 5 Bits zu einem Datenwort zusammengefaßt sind. Das Prüfbit und damit auch das Informationsbit wird dem Datenwort als 6. Bit hinzugefügt. Dieses Verfahren wurde in Anlehnung an den heute üblichen und verbreiteten 5B6B-Code ausgewählt. Prinzipiell ist die Erfindung unabhängig von der Anzahl der in einem Datenwort zusammengefaßten Bits verwendbar. Die Anzahl soll nur nicht zu hoch gewählt werden, damit die Meßzeit nicht zu sehr verlängert wird. Prüfbit bzw. Informationsbit müssen nicht am Ende eines Datenworts angefügt werden. Sie können vielmehr an jeder beliebigen Stelle der Datenwörter, auch am Anfang derselben, hinzugefügt werden, allerdings immer an der gleichen Stelle.In the following description the invention is for a method explained, in which 5 bits are combined to form a data word are. The check bit and thus also the information bit becomes the data word added as 6th bit. This procedure was inspired by today usual and widespread 5B6B code selected. In principle it is Invention regardless of the number of summarized in a data word Bits can be used. The number should only be chosen not too high so that the measuring time is not extended too much. Check bit or Information bits do not have to be added at the end of a data word. Rather, you can at any point in the data words, even on Beginning of the same, but always on the same Job.

Das Senden der Datenwörter (Fig. 1) mit einer um 6/5 erhöhten Bitrate macht es erforderlich, zwei unterschiedliche Taktfrequenzen bereitzustellen, deren Verknüpfungsverhältnis 6/5 in bekannter Schaltungstechnik, z. B. PLL, realisiert werden kann. Der Takt mit der niedrigeren Frequenz - beispielsweise 139 MHz - liest den bei E ₁ ankommenden Datenstrom in ein Schieberegister 1 ein. Das Schieberegister 1 setzt sich beispielsweise auf fünf Flip-Flops zusammen. Ein Taktteiler 2 erzeugt nach jeweils fünf Taktperioden einen Impuls, der einen Zwischenspeicher 3 veranlaßt, die im Schieberegister 1 enthaltene Information zu übernehmen. Der Takt mit der höheren Frequenz - hier also 167 MHz - steuert einen Taktteiler 4 an, der nach jeweils sechs Taktperioden einen Impuls erzeugt. Dieser Impuls triggert ein als Teiler 2 : 1 geschaltetes Flip-Flop 7 und erzeugt damit ein alternierendes Prüfbit.Sending the data words ( Fig. 1) with a bit rate increased by 6/5 makes it necessary to provide two different clock frequencies, the link ratio 6/5 in known circuit technology, for. B. PLL can be realized. The clock with the lower frequency - for example 139 MHz - reads the data stream arriving at E ₁ into a shift register 1 . The shift register 1 is composed, for example, of five flip-flops. A clock divider 2 generates a pulse after every five clock periods, which causes a buffer 3 to take over the information contained in the shift register 1 . The clock with the higher frequency - in this case 167 MHz - controls a clock divider 4 , which generates a pulse after every six clock periods. This pulse triggers a flip-flop 7 switched as a divider 2: 1 and thus generates an alternating test bit.

Außerdem wird für die Dauer des Impulses ein Schieberegiser 8 auf "Einlesen" geschaltet. Hierbei werden jeweils fünf vom Zwischenspeicher 3 bereitgestellte Datenbits sowie das Prüfbit aus dem Flip-Flop 7 - unter Zwischenschaltung eines weiter unten erläuterten Umschalters 12 - eingelesen. Mit dem 167-MHz-Takt wird das neue 6-Bit-Wort - mit dem Prüfbit an letzter Stelle - aus dem Schieberegister 8 ausgelesen (Ausgang A ₁).In addition, a shift register 8 is switched to "read" for the duration of the pulse. In this case, five data bits provided by the buffer 3 and the check bit from the flip-flop 7 are read in - with the interposition of a switch 12 explained below. With the check bit in the last place - - with the 167 MHz clock, the new 6-bit word is read from the shift register 8 (output A _1).

Soweit das aus der DE-OS 33 42 638 bekannte Einfügen eines Prüfbits. Entsprechend dem Verfahren nach der Erfindung wird in gleichbleibenden Abständen ein Prüfbit durch ein Informationsbit ersetzt. Welches Prüfbit dabei fortgelassen wird, hängt von zwei Grenzen ab, zwischen denen einerseits die Fehlerüberwachung noch gewährleistet ist und andererseits die Übertragungsqualität der zu übertragenden Informationen noch ausreicht. In diesem Sinne kann das 5. Prüfbit als untere Grenze angesehen werden, während das 15. Prüfbit die obere Grenze sein kann. Die folgenden Ausführungen gelten für das 11. Prüfbit, so daß bei jedem 11. Datenwort das Prüfbit durch ein Informationsbit ersetzt wird. Dies geschieht beispielsweise wie folgt:So far the insertion of a check bit known from DE-OS 33 42 638. According to the method according to the invention is in constant Intervals a check bit replaced by an information bit. What check bit omitted depends on two boundaries, between which on the one hand error monitoring is still guaranteed and on the other hand the transmission quality of the information to be transmitted is still sufficient. In this sense, the 5th check bit can be regarded as the lower limit while the 15th check bit can be the upper limit. The following Comments apply to the 11th check bit, so that for each 11. Data word the check bit is replaced by an information bit. This happens for example as follows:

An den Taktteiler 4 ist ein weiterer Taktteiler 9 angeschlossen, der nach jeweils elf Taktperioden einen Impuls erzeugt, der als Steuersignal auf den Umschalter 12 gegeben wird. Bei dem Umschalter 12 handelt es sich vorzugsweise um einen elektronischen Umschalter, einen sogenannten "Multiplexer". An den Umschalter 12 ist auch das Flip-Flop 7angeschlossen, so daß das von diesem erzeugte Prüfbit nicht direkt zum Schieberegister 8 gelangt, sondern über den Umschalter 12. Dem Umschalter 12 wird außerdem ein Informationsbit IB zugeführt, das aus dem Hilfsdatenstrom entnommen wird.A further clock divider 9 is connected to the clock divider 4 and generates a pulse after every eleven clock periods, which is given as a control signal to the changeover switch 12 . The changeover switch 12 is preferably an electronic changeover switch, a so-called “multiplexer”. The flip-flop 7 is also connected to the changeover switch 12 , so that the test bit generated by it does not go directly to the shift register 8 , but via the changeover switch 12 . The switch 12 is also supplied with an information bit IB , which is taken from the auxiliary data stream.

Die Frequenz des Hilfsdatenstroms soll entsprechend obigen Ausführungen deutlich unterhalb der Frequenz des Datenstroms liegen. Wenn zur Übertragung beispielsweise das bekannte 140-Mbit-System verwendet wird, dann muß wegen der Einfügung des Prüfbits nach jeweils fünf Datenbits die Übertragungsgeschwindigkeit auf 167 Mbit/s gesteigert werden. Wenn außerdem jedes 11. Prüfbit durch ein Informationsbit ersetzt wird, dann darf die Frequenz des Hilfsdatenstroms nicht über 2,53 Mbit/s (167 : 66) liegen.The frequency of the auxiliary data stream should correspond to the above statements are significantly below the frequency of the data stream. When to transfer For example, the well-known 140 Mbit system is used must be inserted after every five data bits because of the insertion of the check bit Transmission speed can be increased to 167 Mbit / s. If every 11th check bit is also replaced by an information bit, then the frequency of the auxiliary data stream must not exceed 2.53 Mbit / s (167: 66) lie.

Wird für den Hilfsdatenstrom das ebenfalls bekannte 256-kbit-System eingesetzt, dann könnte bei den oben geschilderten Bedingungen jedes Informationsbit dieses Hilfsdatenstroms 9- bis 10mal übertragen werden. Es könnten dann also problemlos auch Informationsbits aus mehr als einem Hilfsdatenstrom übertragen werden. The 256 kbit system, which is also known, is used for the auxiliary data stream used, then each could under the conditions described above Information bit of this auxiliary data stream are transmitted 9 to 10 times. Information bits from more than one could then be used without any problems Auxiliary data stream are transmitted.

Das gilt auch, wenn statt des 140-Mbit-Systems beispielsweise das ebenfalls bekannte 34-Mbit-System unter den gleichen Bedingungen für den Datenstrom verwendet wird. Als obere Grenze für die Frequenz des Hilfsdatenstroms ergäben sich hier 621,2 kbit/s (41.000 : 66), so daß ein Informationsbit des 256-kbit-Systems 2- bis 3mal übertragen werden könnte.This also applies if, for example, that instead of the 140 Mbit system also known 34 Mbit system under the same conditions for the Data stream is used. As the upper limit for the frequency of the auxiliary data stream this would result in 621.2 kbit / s (41,000: 66), so that a Information bit of the 256 kbit system is transmitted 2 to 3 times could.

Vom Umschalter 12 werden die Bits - wie bereits erwähnt - dem Schieberegister 8 zugeführt, in welches dementsprechend jeweils fünf Datenbits und ein Prüfbit bzw. Informationsbit eingelesen werden. Entsprechend vorliegendem Ausführungsbeispiel werden in die entsprechenden Positionen des Schieberegisters 8 nacheinander zehn Prüfbits und ein Informationsbit zugeführt, dem dann jeweils weitere zehn Prüfbits folgen. Es wird also jeweils das 11. Prüfbit unterdrückt und durch ein Informationsbit ersetzt. Das dazu erforderliche Steuersignal erhält der Umschalter 12 durch den vom Taktteiler 9 gelieferten Impuls.As already mentioned, the bits are fed from the changeover switch 12 to the shift register 8 , into which five data bits and one check bit or information bit are read accordingly. In accordance with the present exemplary embodiment, ten test bits and one information bit are fed into the corresponding positions of the shift register 8 , which are then followed by a further ten test bits. The 11th check bit is therefore suppressed and replaced by an information bit. The switch signal 12 receives the control signal required for this from the pulse supplied by the clock divider 9 .

Der mit Prüfbits und Informationsbit ergänzte Datenstrom wird über den Ausgang A ₁ ausgelesen und über die angeschlossene Übertragungsstrecke übertragen. Der Datenstrom gelangt am Ende der Übertragungsstrecke zum Empfänger (Fig. 2) und wird diesem über den Eingang E ₂ zugeführt. Anhand von Fig. 2 wird zunächst noch einmal die an sich bekannte Herausnahme der Prüfbits aus dem Datenstrom erläutert:The data stream supplemented with test bits and information bit is read out via output A ₁ and transmitted over the connected transmission link. The data stream arrives at the end of the transmission path to the receiver ( FIG. 2) and is fed to it via input E ₂ . The known extraction of the test bits from the data stream is first explained again with reference to FIG. 2:

Ein Schieberegister 13 liest die bei E ₂ ankommenden Datenwörter ein. Das Schieberegister 13 setzt sich aus sechs Flip-Flops zusammen, die mit einer Frequenz von 167 MHz getaktet werden. Der hierfür benötigte Takt kann mit bekannter Schaltungstechnik aus dem ankommenden Datenstrom gewonnen werden. Ein Taktteiler 14 erzeugt nach jeweils sechs Taktperioden einen Impuls, der einen Zwischenspeicher 15 veranlaßt, die im Schieberegister 13 enthaltene Information zu übernehmen. A shift register 13 reads in the data words arriving at E ₂ . The shift register 13 is composed of six flip-flops which are clocked at a frequency of 167 MHz. The clock required for this can be obtained from the incoming data stream using known circuit technology. A clock divider 14 generates a pulse after every six clock periods, which causes a buffer 15 to take over the information contained in the shift register 13 .

Die Empfängerschaltung wird - wie im Sender - außer mit dem Takt 167 MHz zusätzlich mit einem zweiten Takt versorgt, dessen Frequenz jedoch um den Faktor 5/6 niedriger liegt - also mit 139 MHz. Ein von diesem Takt gesteuerter Taktteiler 16 erzeugt nach jeweils fünf Taktperioden einen Impuls, für dessen Dauer ein auf fünf Flip-Flops bestehendes Schieberegister 17 auf "Einlesen" geschaltet wird. Hierbei werden die jeweils fünf ersten, vom Zwischenspeicher 15 bereitgestellten Datenbits übernommen. Außerdem triggert dieser Impuls ein als Teiler 2 : 1 geschaltetes Flip-Flop 18 und erzeugt damit ein als Referenz dienendes Prüfbit.As in the transmitter, the receiver circuit is also supplied with a second clock, in addition to the clock frequency of 167 MHz, the frequency of which is, however, 5/6 times lower - ie at 139 MHz. A clock divider 16 controlled by this clock generates a pulse after every five clock periods, for the duration of which a shift register 17 consisting of five flip-flops is switched to "read". In this case, the five first data bits provided by the buffer 15 are adopted. In addition, this pulse triggers a flip-flop 18 switched as a divider 2: 1 and thus generates a test bit which serves as a reference.

Ein EXOR-Gatter 19 vergleicht das jeweils letzte Bit, also das Prüfbit des im Zwischenspeicher 15 stehenden 6-Bit-Wortes, mit dem Ausgang des Referenz-Flip-Flops 18. Bei einer fehlerfreien Übertragung stellt sich hierbei am Ausgang des EXOR-Gatters 19 ein gleichbleibender logischer Pegel ein.An EXOR gate 19 compares the last bit, ie the check bit of the 6-bit word in the buffer 15 , with the output of the reference flip-flop 18 . In the case of an error-free transmission, a constant logic level is set at the output of the EXOR gate 19 .

Der Eingang S ₁ dient zur Synchronisierung der Schaltung. Über diesen Eingang kann gegebenenfalls das Unterdrücken von Taktperioden im Taktteiler 14 veranlaßt werden, bis die Schaltung synchron läuft. Der Takt 139 MHz liest die Daten aus dem Schieberegister 17 aus. Am Ausgang A ₂ hat der Datenstrom wieder seine ursprüngliche Form.The input S ₁ serves to synchronize the circuit. This input can optionally be used to suppress clock periods in the clock divider 14 until the circuit runs synchronously. The clock 139 MHz reads out the data from the shift register 17 . At the output A ₂ , the data stream has its original form again.

Aus den dem Datenstrom entnommenen Prüfbits muß nun noch das Informationsbit herausgefiltert werden. Hierzu muß auf der Empfängerseite zunächst ein erstes Informationsbit gefunden werden, damit die Schaltung darauf synchronisiert werden kann. Außerdem ist es dabei erforderlich, den Vergleich der Prüfbits zur Fehlerüberwachung für jedes 11. Prüfbit zu unterdrücken, da das Informationsbit nicht mit einem Referenz-Prüfbit verglichen werden darf. Die Fehlerauswertung würde sonst verfälscht werden. Das geschieht beispielsweise wie folgt: The information bit must now be taken from the test bits extracted from the data stream be filtered out. This must be done on the recipient side First a first bit of information can be found so the circuit can be synchronized to it. It is also necessary the comparison of the check bits for error monitoring for every 11th check bit suppress since the information bit is not with a reference check bit may be compared. Otherwise the error evaluation would be falsified will. This happens for example as follows:

Von einem Taktteiler 20 wird nach jeweils elf Taktperioden ein Impuls erzeugt, wobei der Taktteiler 20 vom Taktteiler 14 getaktet wird. Der Impuls des Taktteilers 20 wird über ein logisches Gatter 21(ODER-Verknüpfung), an das auch der Ausgang des Taktteilers 14 angeschlossen ist, auf einen Zwischenspeicher 22 - beispielsweise ein Flip-Flop - gegeben, der zwischen dem EXOR-Gatter 19 und dem Ausgang F der Fehlerüberwachung eingeschaltet ist. Nach Synchronisierung über den Eingang S ₂ bewirkt der Impuls des Taktteilers 20 eine Verriegelung des Takteinganges des Zwischenspeichers 22 derart, daß jeweils jeder 11. Prüfbit-Vergleich mit dem Referenz-Prüfbit unterbleibt. Es finden also in elf Zeitintervallen nur noch zehn Vergleiche der Prüfbits statt.A pulse is generated by a clock divider 20 after every eleven clock periods, the clock divider 20 being clocked by the clock divider 14 . The pulse of the clock divider 20 is given via a logic gate 21 (OR operation), to which the output of the clock divider 14 is connected, to a buffer 22 - for example a flip-flop - which is between the EXOR gate 19 and the Error monitoring output F is switched on. After synchronization via input S ₂ , the pulse of clock divider 20 locks the clock input of buffer 22 in such a way that every 11th check bit comparison with the reference check bit is omitted. So there are only ten comparisons of the check bits in eleven time intervals.

Solange das Informationsbit noch nicht gefunden ist, liegt am Ausgang F der Fehlerüberwachung konstant eine minimale Fehlerrate vor, durch welche ein Synchronimpuls S ₂ ausgelöst wird. Durch diesen Synchronimpuls wird die Phase am Taktteiler 20 solange verschoben, bis die Schaltung synchron ist. Dann ist der Zustand erreicht, daß am Ausgang F keine Fehlerrate mehr festgestellt wird. Es liegt dann eine fehlerfreie Übertragung vor.As long as the information bit has not yet been found, there is a constant minimum error rate at the output F of the error monitoring, by means of which a synchronizing pulse S _{2 is} triggered. The phase at the clock divider 20 is shifted by this synchronizing pulse until the circuit is synchronous. Then the state is reached that no error rate is detected at output F anymore. Then there is an error-free transmission.

Nach erfolgter Synchronisierung wird außerdem das Informationsbit von dem Ausgangssignal des Taktteilers 20 in einen Zwischenspeicher 23 - beispielsweise ein Flip-Flop - geladen, welcher mit dem Zwischenspeicher 15 in Verbindung steht, in dem jeweils ein 6-Bit-Datenwort enthalten ist. Bei synchron laufender Schaltung erfolgt immer dann ein Ladeimpuls durch den Taktteiler 20, wenn das letzte Bit des im Zwischenspeicher 15 stehenden 6-Bit-Datenwortes ein Informationsbit ist. Am Ausgang A ₃ steht dann die binäre Information des Hilfsdatenstromes wieder zur Verfügung, aus welcher in an sich bekannter Weise die ursprüngliche Information zurückgewonnen werden kann. After synchronization has taken place, the information bit is also loaded from the output signal of the clock divider 20 into a buffer store 23 - for example a flip-flop - which is connected to the buffer store 15 , which each contains a 6-bit data word. When the circuit is running synchronously, a charging pulse is always produced by the clock divider 20 when the last bit of the 6-bit data word in the buffer 15 is an information bit. The binary information of the auxiliary data stream is then available again at output A ₃ , from which the original information can be recovered in a manner known per se.

Die vorangehende Beschreibung gilt für das Einfügen eines Informationsbits auf nur einem Hilfsdatenstrom anstelle eines Prüfbits, vorzugsweise anstelle des 11. Prüfbits. Bei entsprechender Frequenz und davon abhängiger Abtastgeschwindigkeit können auch Informationsbits aus mehr als einem Hilfsdatenstrom eingefügt werden, so wie es weiter oben schon erläutert wurde. So ist es beispielsweise möglich, entsprechend der Schaltung nach Fig. 3 Informationsbits aus vier Hilfsdatenströmen anstelle eines Prüfbits einzufügen. Wenn dabei beim Ersatz jedes 11. Prüfbits durch ein Informationsbit geblieben wird, dann erscheinen also die Informationsbits eines Hilfsdatenstromes jeweils an 44. Stelle.The preceding description applies to the insertion of an information bit on only one auxiliary data stream instead of a check bit, preferably instead of the 11th check bit. With a corresponding frequency and dependent scanning speed, information bits from more than one auxiliary data stream can also be inserted, as has already been explained above. For example, it is possible to insert information bits from four auxiliary data streams instead of one check bit in accordance with the circuit according to FIG. 3. If every 11th test bit is replaced by an information bit, the information bits of an auxiliary data stream appear in 44th place.

Zur Durchführung dieses Verfahrens wird an den Taktteiler 9 ein weiterer Taktteiler 24 angeschlossen, der nach jeweils vier Taktperioden einen Impuls abgibt, der als Steuersignal auf einen Umschalter 25 gegeben wird. An den Umschalter 25 sind außerdem vier Hilfsdatenströme D ₁ bis D ₄ angeschlossen. Nach Maßgabe des Steuersignals des Taktteilers 24 wird vom Umschalter 25 jeweils ein Informationsbit IB eines der Hilfsdatenströme auf dem Umschalter 12 gegeben und dort, wie schon für Fig. 1 beschrieben, anstelle eines Prüfbits in den Datenstrom eingefügt.To carry out this method, a further clock divider 24 is connected to the clock divider 9 , which emits a pulse after every four clock periods, which is given as a control signal to a changeover switch 25 . Four auxiliary data streams D ₁ to D _{4 are also} connected to the changeover switch 25 . In accordance with the control signal of the clock divider 24 , the switch 25 gives an information bit IB of one of the auxiliary data streams on the switch 12 and, as already described for FIG. 1, inserts it there into the data stream instead of a test bit.

Solange nur Informationsbits eines Hilfsdatenstromes anstelle der Prüfbits gesetzt werden, reicht die oben beschriebene Synchronisierung zur Rückgewinnung der binären Information aus. Bei mehr als einem Hilfsdatenstrom ist eine zusätzliche Synchronisierung der unterschiedlichen Hilfsdatenströme erforderlich. Dazu kann beispielsweise der Anschluß D ₄ des Umschalters 25 verwendet werden, der über einen Taktteiler 26 an den Umschalter 25 angeschlossen ist. Der Taktteiler 26 ist andererseits mit dem Taktteiler 24 verbunden und liefert nach je zwei Takten einen Impuls, wenn an den Umschalter 25 vier Hilfsdatenströme angeschlossen sind. Es erfolgt dadurch die richtige Zuordnung der Informationsbits aus den einzelnen Hilfsdatenströmen. As long as only information bits of an auxiliary data stream are set instead of the check bits, the synchronization described above is sufficient to recover the binary information. If there is more than one auxiliary data stream, additional synchronization of the different auxiliary data streams is required. For this purpose, for example, the connection D _{4 of} the changeover switch 25 can be used, which is connected to the changeover switch 25 via a clock divider 26 . The clock divider 26 , on the other hand, is connected to the clock divider 24 and delivers a pulse after every two clocks if four auxiliary data streams are connected to the changeover switch 25 . This ensures that the information bits from the individual auxiliary data streams are assigned correctly.

Auf der Empfängerseite werden die Informationsbits der vier Hilfsdatenströme nach Fig. 4 beispielsweise wie folgt getrennt zurückgewonnen:On the receiver side, the information bits of the four auxiliary data streams according to FIG. 4 are recovered separately, for example as follows:

Der Taktteiler 20 steuert einen zusätzlichen Taktteiler 27, der nach jeweils vier Eingangsimpulsen einen Ausgangsimpuls liefert, der einem Decoder 28 zugeführt wird. Über einen Zwischenspeicher 29 werden die Informationsbits an die zugehörigen Ausgänge der Hilfsdatenströme gegeben. Im Zwischenspeicher 29 wird immer nur die Information gespeichert, die dem betreffenden Decodierzustand entspricht.The clock divider 20 controls an additional clock divider 27 which , after every four input pulses, delivers an output pulse which is fed to a decoder 28 . The information bits are sent to the associated outputs of the auxiliary data streams via a buffer 29 . Only the information that corresponds to the relevant decoding state is stored in the buffer 29 .

D ₄ ist wie schon für die Senderseite beschrieben der Synchronisierkanal. Er wird vorzugsweise mit der Bitfolge 010101.... belegt. Die an D ₄ liegende Signalfolge wird mit einer von einem Taktteiler 30 erzeugten Signalfolge als Referenz verglichen. Der Taktteiler 30 liefert nach je zwei Eingangsimpulsen einen Ausgangsimpuls. Der Vergleich erfolgt mittels eines EXOR-Gatters 31. Wenn am Ausgang A ₄ ein Fehler festgestellt wird, dann stimmt die Synchronisierung nicht. Über S ₃ wird der Taktteiler 27 dann solange veranlaßt, jeweils einen Raster bzw. Takt weiterzugehen, bis bei A ₄ kein Fehler mehr vorliegt. Die Informationsbits werden dann den Ausgängen D ₁ bis D ₃ richtig zugeordnet.As already described for the transmitter side, D ₄ is the synchronization channel. It is preferably assigned the bit sequence 010101 .... The signal sequence at D ₄ is compared with a signal sequence generated by a clock divider 30 as a reference. The clock divider 30 delivers an output pulse after every two input pulses. The comparison is carried out using an EXOR gate 31 . If an error is detected at output A ₄ , then the synchronization is not correct. Via S ₃ , the clock divider 27 is then prompted to continue one grid or cycle at a time until A ₄ no longer has an error. The information bits are then correctly assigned to the outputs D ₁ to D ₃ .

Die Erfindung wurde im Vorangehenden zum Teil mit speziellen Zahlenangaben von Frequenzen bzw. Bitraten erläutert. Dabei wurden nur international genormte Übertragungssysteme erwähnt. Selbstverständlich ist das Verfahren auch anwendbar, wenn nicht genormte Übertragungssysteme eingesetzt werden. The invention has been made in the foregoing in part with special numerical data of frequencies or bit rates explained. They were only international standardized transmission systems mentioned. Of course it is The method can also be used if the transmission systems are not standardized be used.

Der Synchronisierkanal D ₄ enthält keine eigentliche Dateninformation, da er nur der Synchronisierung der anderen Datenströme D ₁ bis D ₃ dient. Prinzipiell ist es möglich, auch über den Synchronisierkanal noch eine Information zu übertragen, die dann allerdings wesentlich niederfrequenter als die anderen Datenströme sein muß. Diese Zusatzinformation kann beispielsweise aus einem Datenstrom von 300 Bit/s entnommen werden. Das wäre beispielsweise ein digitalisiertes Telemetriesignal, das auch die Bezeichnung "ISM"-Signal hat.The synchronization channel D ₄ does not contain any actual data information, since it only serves to synchronize the other data streams D ₁ to D ₃ . In principle, it is also possible to transmit information via the synchronization channel, which then, however, must be significantly lower in frequency than the other data streams. This additional information can be obtained, for example, from a data stream of 300 bit / s. That would be, for example, a digitized telemetry signal, which is also called the "ISM" signal.

Claims

1. Method for the transmission of data which are transmitted in the form of bits digitally via optical waveguides from a transmitter to a receiver, in which
the bits are combined into data words in blocks,
test bits with different binary information are added to all data words at the same position,
a sequence of test bits is used in which both logical states are present with the same frequency,
the data words expanded by the check bits are transmitted at increased speed,
the same sequence of check bits is generated on the receiver side as on the transmitter side,
- On the receiver side, the test bits are removed from the data stream and
the test bits removed from the data stream are compared with the test bits generated on the receiver side and evaluated,
characterized by
- That an information bit is inserted into the data stream instead of a check bit at constant intervals and
that the information bit is taken from an auxiliary data stream whose frequency is at least a factor of "2" lower than the frequency of the data stream.

2. The method according to claim 1, characterized in that from the Range between the 5th check bit and the 15th check bit of the data stream a check bit is replaced by an information bit.

3. The method according to claim 1 or 2, characterized in that each 11. Test bit is replaced by an information bit.

4. The method according to any one of claims 1 to 3, characterized in that information bits from three or more auxiliary data streams are inserted , of which an auxiliary data stream is used for synchronization.