DE3446374C2 - - Google Patents

Description

Die Erfindung betrifft ein ladungsgekoppeltes Halbleiterbauelement (CCD), wie es im Oberbegriff des Anspruchs 1 vorausgesetzt ist, sowie Bildwandler mit solchen ladungsgekoppelten Halbleiterbauelementen.

Bei Halbbild-Übertragungs-CCD-Bildwandlern ist es derzeit üblich, periodisch alle Zeilen von Ladungen, die ein über Halbbildzeiträume integriertes Bild definieren und sich in einem Bildregister (A-Register) befinden, in ein Halbbildspeicherregister (B-Register) während der dazwischenliegenden Halbbild- Rücklaufintervalle zu übertragen. In jedem aufeinanderfolgenden Halbbild-Hinlaufintervall wird die übertragene Ladung in dem Halbbild-Speicherregister zeilenweise während des Zeilenrücklaufintervalls weitergeschoben. Die die Bildelemente in der letzten Zeile definierten Ladungspakete werden parallel zu einem Zeilenabtastregister (C-Register) übertragen. Während des folgenden Zeilenhinlaufintervalls wird das C-Register so getaktet, daß es die Ladungspakete seriell an seiner Ausgangsstufe liefert zur Umwandlung in aufeinanderfolgende Abtastwerte des Videoausgangssignals des CCD-Bildwandlers.

In der US-PS 40 10 319, aus der ein ladungsgekoppeltes Halbleiterbauelement der eingangs genannten Art bekannt ist, wird die Erscheinung von Übertragungsverschmierungen beschrieben. Diese treten auf, wenn das Bildregister während der Übertragung der Ladungspakete vom Bildregister zum Halbbild-Speicherregister einer Bestrahlung ausgesetzt ist, weil die Lichtreaktion auf das Bild zu dieser Zeit nicht lagemäßig übereinstimmt mit den integrierten Lichtreaktionen, die übertragen werden. Man weiß, daß das Ausmaß der Übertragungsverschmierung in direktem Verhältnis zur Zeit steht, welche für die Ladungsübertragung vom Bildregister zum Halbbild-Speicherregister benötigt wird. Jedoch haben Beschränkungen der Geschwindigkeit, mit welcher Ladungszeilen vom Bildregistern zum Halbbild-Speicherregister weitergetaktet werden können, eine Verringerung der Übertragungsverschmierung bei einem nicht abgeblendeten Bildwandler behindert. In dieser US-PS 40 10 319 wird nun erläutert, wie man Abtastwerte von Verschmierreaktionen allein erzeugen kann, die differentiell mit Abtastwerten der Bildreaktionen kombiniert werden, welche durch Verschmierung beeinträchtigt sind, um Bildladungen zu erhalten, die weniger durch Verschmierungen verfälscht sind.

Es sind auch elektronische Abblendschemen für rückbeleuchtete CCD-Bildwandler bekannt, die ein Verzögerungsfeld für während der Halbbildübertragung erzeugte Photoladungsträger verwenden. Solche Methoden können selbst bei Kombination miteinander die Verschmierungen nur teilweise wirksam verringern.

Die Aufgabe der Erfindung besteht nun darin, ein ladungsgekoppeltes Halbleiterbauelement der eingangs genannten Art anzugeben, bei dessen Anwendung in einem Bildwandler die für die Halbbildübertragung benötigte Zeit verkürzt werden kann, ohne die Taktfrequenz zu erhöhen, mit welcher die Zeilen aus dem Bildregister herausgetaktet werden. Dies ist beispielsweise erwünscht, wenn das Bildregister viele Ladungszeilen hat, wie bei einem hochauflösenden Bildwandler, und die Videosignalnormen die Halbbild- Rücklaufzeit begrenzen. Die Verkürzung der Halbbild-Übertragungszeit ist ebenfalls günstig zur Verringerung von bei der Übertragung auftretenden Schmierladungen.

Ausgehend von einem ladungsgekoppelten Halbleiterbauelement, wie es im Oberbegriff des Anspruchs 1 angegeben ist, wird diese Aufgabe durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst. Weiterbildungen sowie spezielle Ausgestaltungen und Anwendungsmöglichkeiten der Erfindung sind in den Unteransprüchen gekennzeichnet.

Ausführungsbeispiele der Erfindung werden anhand der Zeichnung erläutert. In der beiliegenden Zeichnung zeigen

Fig. 1 ein Blockschaltbild einer CCD-Bildwandlerstruktur, bei welcher die Hälften der Bildregister (A-Register) in entgegengesetzten Richtungen zu jeweiligen Halb-Halbbild-Speicherregistern getaktet werden;

Fig. 2 ein Gesamttaktdiagramm für einen typischen Betrieb des Bildwandlers nach Fig. 1;

Fig. 3 ein Blockschaltbild einer weiteren CCD-Bildwandlerstruktur als Alternative zur Fig. 1;

Fig. 4 ein Gesamtbildwandlertaktdiagramm für einen typischen Betrieb des Bildwandlers nach Fig. 3;

Fig. 5 ein Blockschaltbild der CCD-Bildwandlerstruktur nach Fig. 1 zusammen mit einer Abtastumkehreinrichtung für eine scheinbar höhere Ausleserate aus dem CCD-Bildwandler

Fig. 6 ein Blockschaltbild des Bildwandlers nach Fig. 5 nach Modifizierung zur Verwendung geteilter C- Register für eine scheinbar noch höhere Ausleserate aus dem CCD-Bildwandler;

Fig. 7, 8, 9, 10 und 11 jeweils eine Reihe von zeitlichen Potentialprofildiagramm für CCD-Register, die zur Ladungsübertragung in entgegengesetzten Richtungen aufgeteilt sind, wobei die Reihe von Potentialprofilen repräsentiv für folgende Registerarten ist:

• 1) Drei Phasen, nichtverschachteltes Videosignal, Integration unter einzelnen Gates,
• 2) drei Phasen, nichtverschachteltes Videosignal, Integration unter Gatepaaren,
• 3) zwei Phasen, nichtverschachteltes Videosignal,
• 4) drei Phasen, halbbildverschachteltes Videosignal und
• 5) doppeltgetaktet, vier Phasen, halbbildverschachteltes Videosignal und

Fig. 12 und 13 jeweils ein Blockschaltbild eines CCD- Bildwandlers mit Zwischenzeilenübertragung.

Jede der Fig. 10 und 11 hat

• (a) einen Teil, welcher die Taktung des Bildregisters bezüglich der ungeraden Halbbilder des halbbildverschachtelten Videosignals veranschaulicht und
• (b) einen Teil, der die Taktung der Register bezüglich der geraden Halbbilder veranschaulicht.

In Fig. 1 wird eine optisch Kopplung 5 eines vollen Halbbildes (typischerweise über ein Linsensystem) auf einen CCD-Bildwandler 10 angewandt. Der Bildwandler 10 umfaßt vorzugsweise auf einem einzigen Halbleitersubstrat zwei Komponenten-CCD-Bildwandler-Abschnitte 11 und 12, jeweils vom Halbbild-Übertragungstyp, welche jeweils Hälften des vollen Halbbildes umwandeln. Die optische Kopplung zum Bildwandler soll eine übliche Bildinvertierung und -verkehrung bewirken, wobei die obere Bildhälfte auf das Register 13 im Abschnitt 11 und die untere Bildhälfte auf das Register 14 im Abschnitt 12 fokussiert ist. Zu diesem Zweck grenzen die Halb-Halbbildspeicherregister 13 und 14 der Komponentenbildwandler 11 und 12 an denjenigen Enden aneinander an, die ihren jeweiligen Verbindungen zu entsprechenden Halb-Halbbild-Speicherregistern 15 und 16 der Komponentenbildwandler 11 und 12 gegenüberliegen. Während der Halbbild-Übertragungszeiten werden Zeilen von Ladungspaketen, welche Bildpunktelemente in der oberen Hälfte des Bildes definieren, nach unten durch das erste Halb-Bildregister 13 und in das erste Halb-Halbbild-Speicherregister 15 getaktet, und Zeilen von Ladungspaketen, welche Bildpunkte in der unteren Hälfte des Bildes wiedergeben, werden nach oben durch das zweite Halb-Bildregister 14 in das zweite Halb-Halbbild-Speicherregister 16 getaktet.

Obwohl die Hälften 13 und 14 des Bildregisters an dasselbe Substrat angrenzen, besteht das Problem der Trennung der Sätze von Ladungspaketen, welche jeweils die obere und untere Bildhälfte darstellen, ohne ein bemerkbar Diskontinuität im Fernsehbild zu ergeben, welches aus den vom CCD-Bildwandler 10 gelieferten Videoabtastwerten rekonstruiert wird. Dieses Problem wird bei Halbbildverschachtelung noch weniger beherrschbar und die Trennzeile zwischen oberen und unteren Bildteilen verschiebt sich bei aufeinanderfolgenden Halbbildern. Man möchte dann in der Lage sein, Ladungen in entgegengesetzten Richtungen in der oberen und unteren Hälfte der Ladungsübertragungskanäle des Bildregisters zu übertragen, ohne eine physische Trennung zwischen den Bildregisterhälften 13 und 14 einzuführen, die zu einer bemerkbaren Diskontinuität im Wiedergabebild führen würde, wenn das Fernsehbild aus den von ihnen entnommenen Ladungsabtastwerten rekonstruiert wird. Es ist besonders wünschenswert, die Regelmäßigkeit des Potentialenergiemuldenmusters über die Oberfläche des Bildregisters während der Bildintegration beizubehalten. An späterer Stelle dieser Beschreibung werden Möglichkeiten erläutert, wie man diese Regelmäßigkeit aufrechterhalten kann und gleichzeitig die Bildhälften genau trennen kann, wobei diese Wege grundsätzlich nur davon abhängen, wie die Taktspannungen der regelmäßigen Struktur der über dem Bildspeicher liegenden Gateelektroden zugeführt werden.

Im Komponentenbildwandler 11 ist das seinem Halb-Halbbild- Bildregister 13 abgewandte Ende seines Halb-Halbbild- Speicherregisters 15 so angeschlossen, daß es parallel Ladungspakete in ein Zeilenregister 17 parallel eingibt, die dann seriell ausgelesen werden, wobei das Zeilenregister 17 als C-Register für den Komponenten-CCD-Bildwandler 11 dient. Im Komponentenbildwandler 12 ist das Ende seines Halb-Halbbild-Speicherregisters 16, das seinem Halb-Halbbild- Bildregister 14 abgewandt ist, so angeschlossen, daß Ladungspakete in ein Zeilenregister 18 parallel eingegeben werden, die dann seriell ausgelesen werden, wobei das Zeilenregister 18 als C-Register für den Komponentenbildwandler 12 dient. Das komplette Bild- oder A-Register des zusammengesetzten CCD-Bildwandlers 10 ist damit in Hälften 13 und 14 unterteilt, die als Halb-Halbbild-Bildregister mit A/2-Register bezeichnet werden. Die Halb-Halbbild- Speicherregister 15 und 16, die mit B/2-Register bezeichnet sind, bilden das gesamte Halbbild-Speicherregister, oder B-Register, des zusammengesetzten CCD-Bildwandlers 10.

Zur Erläuterung von Details des tatsächlichen räumlichen Aufbaus des CCD-Bildwandlers 10 sei bemerkt, daß Ladungsübertragungskanäle in der Oberfläche eines Halbleitersubstrates oder in einer Zwischenfläche zwischen entgegengesetzt dotierten Schichten des Substrates definiert sind, und zwar durch Kanalunterbrechungen, die im Substrat längs der Grenzen der Ladungsübertragungskanäle vorgesehen sind. Eine Mehrzahl von Ladungsübertragungskanälen verlaufen parallel und bilden Spalten des Bild- oder A-Registers, und eine Folge paralleler Gateelektrodenstrukturen ist auf einer Isolierschicht auf der Frontoberfläche des Halbleitersubstrates so angeordnet, daß sie diese Spalten kreuzen. Die Muster der Taktspannungen, welche den Gateelektroden während der Bildintegrationszeiten zugeführt werden, wenn die dynamische Taktung des Bildregisters aufgeschoben wird, definiert Reihen im Bildregister entsprechend den Abtastzeilen des Rasterabtast-Videoausgangssignals des CCD-Bildwandlers.

Die Lichtumwandlung des vollen Halbbildes in Ladungspakete, welche die Bildpunkte darstellen, kann in Potentialenergiemulden erfolgen, welche im Halbleitersubstrat selbst durch die Potentiale induziert werden, die den Gateelektroden des Bildregisters während der Bildintegrationszeit zugeführt werden, wobei Strahlung in die Frontoberfläche des Halbleitersubstrats durch transparente Gateelektroden eindringt oder auch in die rückseitige Oberfläche eines in geeigneter Weise dünn gemachten Halbleitersubstrats eindringt. Alternativ kann die Lichtumwandlung in photoempfindlichen Elementen stattfinden, die selektiv zusammengeschaltet sind, um Bildpunkte darstellende Ladungspakete in aneinandergrenzenden Stellen in den Ladungsübertragungskanälen des Bildregisters zusammenzufassen. Bei dieser Alternative können die Ladungsübertragungssignale gegen auftreffendes Licht maskiert werden, obwohl die lichtempfindlichen Elemente selbst natürlich unmaskiert sind. Jedes der Halb-Halbbild-Speicherregister 15 und 16 enthält auch mehrere parallele Ladungsübertragungskanäle, die praktisch Fortsetzungen entsprechender Ladungsübertragungskanäle im A-Register sind. Jedes der Halb-Halbbild-Speicherregister 15 und 16 enthält ferner eine entsprechende Aufeinanderfolge von Gateelektroden über diesen Ladungsübertragungskanälen.

Während der Halbbild-Übertragungszeiten werden die Gateelektroden der Halb-Habbild-Speicherregister 15 und 16 dynamisch in Synchronismus mit den Gateelektroden der Teile 13 und 14 des Bildregisters getaktet, von denen die Register 15 bzw. 16 (jeweils reihenweise) Ladungspakete erhalten, welche Zeilen von Bildpunkten darstellen. Das reihenweise takten dieser Register erfolgt mit einer relativ hohen Rate, um innerhalb der Halbbild-Rücklaufzeit zu erfolgen und die Übertragungsverschmierungen zu verringern, falls der Bildwandler während der Halbbildrückläufe nicht abgeblendet ist. Übertragunsverschmierungen treten nicht nur in Bildwandlern auf, bei denen die Lichtumwandlung in den Ladungsübertragungskanälen selbst erfolgt, sondern auch infolge von Streuladungseffekten in Bildwandlern mit getrennten lichtempfindlichen Elementen.

Während der Bildintegrationszeit, wo die Zuführung dynamischer Taktpotentiale zu den Gateelektroden der Bildregister angehalten wird, werden den Gateelektroden in den Halb- Halbbild-Speicherregistern 15 und 16 dynamische Taktsignale mit einer langsameren Taktrate zugeführt, um Ladungsreihen in ihnen um eine Zeile von Bildelementen zu einer Zeit während des Zeilenrücklaufs vorzuschieben. Die letzten Ladungsreihen in den Halb-Halbbild-Speicherregistern 15 und 16 werden in entsprechende C-Register 17 und 18 vorwärtsgetaktet. Diese Zeilenregister 17 und 18 erhalten von den Halb-Halbbild-Speicherregistern 15 und 16 Ladungspakete in paralleler Form während des Zeilenrücklaufs, welche Zeilen von Bildelementen darstellen. Während des folgenden Zeilenhinlaufs arbeiten Teile der C-Register 17 und 18 als Schieberegister und übertragen diese Zeilen von Ladungspaketen einzeln seriell mit der Bildelementabtastrate zu ihren jeweiligen Ausgangsstufen, die dann entsprechende Videoausgangssignale liefern, welche mit der Bildelementabtastrate abgetastet sind.

Mit derselben zeilenweisen Übertragungsrate vom A-Register zum B-Register kann der zusammengesetzte CCD-Bildwandler 10 die Halbbild-Übertragung in der Hälfte der Zeit eines üblichen Bildwandlers vollenden, falls die Übertragung der halben Halbbilder gleichzeitig erfolgt. Ob man die halben Halbbilder nun gleichzeitig überträgt oder nicht, wird jedoch für eine vorgegebene zeilenweise Übertragungsrate die Anzahl von Zeilen, die in jeder Übertragung vorkommen und die der Halbbildübertragungs-Schmierladungsakkumulation unterworfen sind, halbiert.

Übertragungen von beiden A/2-Registern zu den jeweiligen B/2-Registern erfolgen innerhalb des Halbbildrücklaufes.

Infolgedessen tritt die schnelle C-Registertaktung, die mit einer solchen Übertragung verbunden ist, nicht auf und koppelt daher auch nicht kapazitiv durch das Bildwandlersubstrat, was zu Störungen beim Bildauslesen während des Zeilenhinlaufs führen würde. Das B/2-Resgister 15 überträgt während der ersten Hälfte des Halbbildhinlaufs die Ladungspakete, welche zuvor zu ihm übertragen worden sind, nachdem sie im A/2-Register 13 aus der oberen Bildhälfte erzeugt worden sind, zum C-Register 17. Diese Übertragung erfolgt zeilenweise parallel während des Zeilenrücklaufs, und das C-Register 17 wird während des Zeilenhinlaufs seriell ausgelesen, um Ausgangsvideosignalabtastwerte über einen mit der halben Halbbildfrequenz geschalteten Multiplexer 19 zu liefern.

Die zeilenweise Übertragung vom B/2-Register 16 zum C- Register 18 und das serielle Auslesen vom C-Register 18 über den Multiplexer 19 zur Lieferung von Videosignalabtastwerten während der zweiten Hälfte des Halbbildhinlaufs ergibt keine kontinuierliche zeilenweise Abtastung des vollen Halbbildes, wie gewünscht ist zur Lieferung von rasterabgetasteten Ausgangsvideosignalabtastwerten. Das Ausgangssignal des C-Registers 18 muß dem Multiplexer 19 mit Hilfe eines Halb-Halbbild-Speichers 20 zugeführt werden, welcher zeilenweise in einer Folge eingeschrieben und zeilenweise in der entgegengesetzten Folge ausgelesen wird, damit man eine solche kontinuierliche zeilenweise Abtastung erhält, die sich von der ersten Hälfte des Halbbildhinlaufs über die zweite Hälfte des Halbbildhinlaufs fortsetzt. Das Einschreiben des Halb-Halbbild-Speichers 20 erfolgt üblicherweise während der ersten Hälfte des Halbbildhinlaufs, wobei die B/2-Register 15 und 16 synchronbetrieben werden und die C-Register 17 und 18 ebenfalls synchronbetrieben werden.

Der Halb-Halbbild-Speicher 20 kann Abtastwerte in analoger Form speichern. Für ihn ist ein CCD-Speicher geeignet, welcher auf einem vom CCD-Bildwandler 10 separaten Halbleitersubstrat ausgebildet ist. Wenn die Analogsignalabtastwerte von den C-Registern 17 und 18 letztlich digitalisiert werden sollen, kann der Halb-Halbbildspeicher 20 ein Digitalspeicher sein, welcher die digitalen Abtastwerte speichert, die ihm über einen Analog/Digital-Konverter zugeführt worden sind, der auf das C-Register 18 folgt.

Fig. 2 zeigt ein Taktdiagramm für den typischen Betrieb des Bildwandlersystems nach Fig. 1. Der Halb-Halbbildspeicher 20 wird während der ersten Hälfte des Halbbild-Hinterlaufintervalls zeilenweise in gegenüber der normalen Zeilenfolge umgekehrter Zeilenfolge mit Abtastwerten eingeschrieben, die vom C-Register 18 seriell während jeder Zeilenhinlaufzeit geliefert werden. Der Halb-Halbbild-Speicher 20 wird dann zeilenweise in normaler Zeilenreihenfolge während der zweiten Hälfte des Halbbild-Hinlaufintervalls ausgelesen. Während der zweiten Hälfte des Halbbild-Hinlaufintervalls wird das Anhalten des Taktens der A/2-Register 13 und 14, das während des ersten Halbintervalls stattgefunden hat, fortgesetzt, und die Photoladung, welche das Bild beschreibt, sammelt sich weiter in diesen Registern an. Während der zweiten Hälfte des Halbbildhinlaufs wird die Taktung der B/2-Register 15 und 16 und die Taktung der C-Register 17 uns 18 ebenfalls angehalten, während die bezüglich der zweiten Hälfte des vorangegangenen Halbbildes im B/2-Register 16 gespeicherte Information bereits über das C-Register 18 übertragen und in den Speicher 20 während der ersten Hälfte dieses vorangegangenen Halbbildes eingeschrieben worden ist.

Die Halbbildübertragung tritt innerhalb der Halbbildrücklaufzeit auf, die der zweiten Hälfte des Halbbildhinlaufes folgt. Das A/2-Register 13 und das B/2-Register 15 werden synchron mit einer relativ hohen Zeilenübertragungsrate getaktet, um die obere Hälfte des Bildes vom A/2-Register 13 zum B/2-Register 15 zu übertragen. Restladung im B/2-Register 15 aufgrund integrierten Dunkelstroms wird aus dem Bildwandlerteil 11 herausgetaktet, indem das C-Register 17 mit einer sehr hohen Taktrate betrieben wird. (Alternativ kann auch ein Aufsammeln von Restladung in den letzten Zeilen des B/2-Registers zulässig sein, wobei diese Zeilen mit angesammelter Ladung nach der Halbbildübertragung ausgetaktet werden, und zwar bevor Bildzeilen während des Halbbildhinlaufes ausgetaktet werden.) Das A/2-Register 14, das B/2-Register 16 und das C-Register 18 des Bildwandlerteils 12 arbeiten gleichzeitig mit dem A/2-Register 13, dem B/2-Register 15 bzw. dem C-Register 17 des Bildwandlerteils 11, außer daß die Taktphasen so gewählt sind, daß die Richtung der Halbbildübertragung im Bildwandlerteil 12 entgegengesetzt zu derjenigen im Bilwandlerteil 11 ist.

Während der ersten Hälfte der nächsten Halbbild-Hinlaufzeit wird die Taktung in den A/2-Registern 13 und 14 wiederum angehalten. In den übrigen Registern wird die Taktung mit niedrigerer Rate forgesetzt. Die übertragenen Ladungspakete, welche die obere Hälfte des während der vorangegangenen Halbbild-Hinlaufzeit integrierten Bildes wiedergeben, werden zeilenweise vom B/2-Register 15 während des Zeilenrücklaufs parallel in das C-Register 17 eingetaktet. Vom C-Register 17 werden Ausgangsabtastwerte seriell während des folgenden Zeilenhinlaufs geliefert und gelangen während der ersten Hälfte des Halbbildhinlaufs durch den Multiplexer 19, so daß am Ausgang der Schaltung nach Fig. 1 die Videosignalabtastwerte zur Verfügung stehen. Die übertragenen Ladungspakete, welche die untere Hälfte des während der vorangegangenen Halbbild-Hinlaufzeit integrierten Bildes darstellen, durchlaufen das B/2-Register 16 und das C-Register 18 und bilden Signalabtastwerte, die in den Halb-Halbbild-Speicher 20 eingeschrieben werden. Der Betriebszyklus wiederholt sich, wenn die zweite Hälfte des Halbbildhinlaufs wieder auftritt, und die Abtastwerte, welche die untere Hälfte des Bildes darstellen, das während des vorangegangenen Halbbildes integriert worden ist, werden aus dem Halb-Halbbild-Speicher 20 zum Multiplexer 19 in einer Zeilenfolge ausgelesen, die entgegengesetzt zur Folge ihres Einschreibens ist.

Die Integration des Dunkelstroms im B-Register eines CCD- Bildwandlers mit der üblichen Struktur eines vollen A- Registers, dem ein volles B-Register folgt, auf das wieder ein C-Register folgt, führt zu einer Rampe von der Oberseite zur Unterseite im Videoausgangssignal, welche als leichte Halbbildabschattung in einem Fernsehbild erscheint, das mit diesem Videoausgangssignal wiedergegeben wird. Wird der CCD-Bildwandler nach Fig. 1 gemäß Fig. 2 betrieben, dann erscheinen die Dunkelstromrampen in jedem Halbbild, aber ihre endgültigen Amplituden ergeben nur die halbe endgültige Amplitude der Dunkelstromrampe, die bei üblichen CCD-Bildwandlerstrukturen entsteht.

Fig. 3 zeigt einen zusammengesetzten CCD-Bildwandlerr 30 mit einer anderen Struktur, bei welcher die Notwendigkeit einer zusätzlichen Halb-Halbbild-Speicherung entfällt. Der zusammengesetzte CCD-Bildwandler 30 enthält einen Komponenten- CCD-Bildwandler 11, wie er bei dem bereits beschriebenen zusammengesetzten CCD-Bildwandler 10 benutzt wird. Der Komponenten-CCD-Bildwandler 30 enthält auch einen Komponenten- CCD-Bildwandler 32. Anders als der im Bildwandler 10 verwendete Komponenten-CCD-Bildwandler 12 ist der Komponenten-CCD-Bildwandler 32 ein solcher, dessen Halb- Halbbild-Bildregister 34 (A/2-Register) und Halb-Halbbild- Speicherregister 36 (B/2-Register) sich auf gegenüberliegenden Seiten seines C-Registers 38 befinden. Das B/2- Register 36 hat auch einen Endabfluß 37 an seinem dem C-Register 38 gegenüberliegenden Ende.

Der zusammengesetzte CCD-Bildwandler 30 hat eine gewisse Ähnlichkeit mit einem CCD-Bildwandler, wie er in der US- PS 37 77 061 beschrieben ist (Erfinder Y. Takemura; Ausgabedatum 4. Dezember 1973; Titel SOLID STATE IMPAGE PICKUP DEVICE). Der in dieser Literaturstelle beschriebene Bildwandler hat einen Bildaufnahmeabschnitt (A-Register) mit einem üblichen Auslesespeicherabschnitt (B-Register) und einem Zeilenabtastabschnitt (C-Register) an einem seiner Enden, während sein anderes Ende und ein zweiter Ausleseabschnitt sich auf gegenüberliegenden Seiten eines Zeilenabtastabschnittes befinden. Dieser Bildwandler wird benutzt, um zwei getrennte vollständige Halbbild-Bilder aufeinanderfolgend oder parallel zu liefern. Damit haben die Auslesespeicherabschnitte die volle Halbbild-Speicherkapazität. Der Gesamtinhalt des Bildaufnahmeabschnittes (also der gesamte Inhalt des A-Speichers) wird zu einem der beiden Ausleseabschnitte ausgelesen, wobei die gesamte Ladungsübertragung in einer Richtung erfolgt.

Für jedes Halbbild des Bildes werden die integrierten Ladungspakete in jeder der Hälften 34, 13 des Bildregisters des CCD-Bildwandlers 30 (gleichermaßen wie die integrierten Ladungspakete in jeder der Hälften 14, 13 der Bildregister des CCD-Bildwandlers 10 in Fig. 1) in entgegengesetzten Richtungen zu den Ladungspaketen in der anderen Bildregisterhälfte übertragen. Die Ladungsübertragungsrichtungen wechseln nicht halbbildweise ab wie bei dem Bildwandler nach der erwähnten US-Patentschrift. Die beiden Bildregister-Auslesespeicherabschnitte 15, 36 im CCD-Bildwandler 30 sind nicht B-Register für das vollständige Halbbild wie bei dem bekannten Bildwandler, sondern sie sind Speicher für halbe Halbbilder (B/2-Register).

Beim Betrieb des CCD-Bildwandlers 30 muß die Halbbildübertragung vom zweiten A/2 Register 34 während des Halbbildrücklaufs oder während der ersten Hälfte des Halbbildhinlaufs erfolgen. Es ist sehr praktisch, die Halbbildübertragung vom A/2-Register 34 während des Halbbildrücklaufes vorzunehmen, um zu vermeiden, daß die elektrostatische Kopplung der Halbbildübertragungstakte durch das Bildwandlersubstrat zum Ausgang des ersten C-Registers 17 dessen Auslesung stört.

Fig. 4 zeigt ein Taktdiagramm für den Betrieb des Bildwandlers nach Fig. 3, der in dieser Weise ausgeführt ist. Üblicherweise taktet man die A/2-Register 13 und 34 gleichzeitig während des Halbbildrücklaufs und mit derselben Taktfrequenz jeweils in den richtigen Phasen für die entgegengesetzte Ladungswanderrichtung in den A/2-Registern 13 und 34. Die Ladungsübertragung vom A/2-Register 34 erfolgt durch das zweite C-Register 38 in das B/2-Register 36, das während der Halbbildübertragung synchron mit dem A/2-Register 34 getaktet wird.

Restladung im B/2-Register 36 aufgrund Dunkelstromintegration wird in den Endabfluß (end drain) 37 getaktet, der jedoch nicht notwendig ist, wenn das B/2-Register 36 an seinem dem C-Register 38 abgewandten Ende extra Zeilen hat. In diesen Zeilen kann Restladung angesammelt und am Ende des Halbbildhinlaufs entfernt werden.

Während der ersten Hälfte des Halbbildhinlaufs wird im Bildwandler 30, ebenso wie im Bildwandler 10 nach Fig. 1, das erste Halb-Halbbild-Speicherregister 15 zeilenweise getaktet, um das erste C-Register 17 während des Zeilenrücklaufs parallel zu laden, und während des darauffolgenden Zeilenhinlaufs wird das C-Register 17 als Schieberegister betrieben, wobei Ladungspakete mit der Bildelementabtastrate verschoben werden, um eine Serie von Ausgangsvideosignalabtastwerten zu liefern, die eine Zeile des Bildes darstellen. Im Bildwandler 30 wird das zweite Halb-Halbbild- Speicherregister (B/2-Register) 36 im Gegensatz zum B/2- Register 16 des Bildwandlers 10 nicht zur Ladungsübertragung während der ersten Hälfte des Halbbildhinlaufs getaktet. Die Ladungspakete, welche die Unterhälfte des Bildes wiedergeben, werden im Speicher im B/2-Register 36 während der ersten Hälfte des Halbbildhinlaufs gehalten.

Das B/2-Register 36 wird zeilenweise während der ersten Hälfte des Halbbildhinlaufs getaktet, um das zweite C- Register 38 während des Zeilenrücklaufs parallel zu laden. Während des darauffolgenden Zeilenhinlaufs wird dann das C-Register 38 als Schieberegister betrieben, wobei Ladungspakete mit der Bildelementabtastrate verschoben werden und eine Serie von Ausgangsvideosignalabtastwerten ergeben, welche eine Bildzeile darstellen. Das B/2-Register 15 und das C-Register 17 halten nur Restladung aufgrund von Dunkelstromintegration, und ihre Taktung kann angehalten werden.

Der Multiplexer 19 wird mit der halben Halbbildrate geschaltet, um seine Ausgangsvideosignalabtastwerte vom ersten C-Register 17 während der ersten Hälfte des Halbbildhinlaufs und vom zweiten C-Register 38 während der zweiten Hälfte des Halbbildhinlaufs auszuwählen. Die Taktung wird während des Halbbildhinlaufs in beiden A/2- Registern 13 und 34, die das gesamte Bildregister des CCD- Speichers 30 umfassen, angehalten, damit eine Ladungsintegration während einer vollen Halbbildhinlaufzeit plus in vielen Fällen eines Teils der Halbbildrücklaufzeit erfolgen kann. In vielen Fällen wird die Halbierung der Zeit für die Halbbildübertragung üblicherweise im Rahmen eines Fernsehsystems durchgeführt, welches vorgeschriebene zeitliche Längen für den Halbbildhinlauf und -rücklauf hat; so wird verhindert, daß die Verringerung der Halbbildrücklaufzeit mit der Verringerung der für die Halbbildübertragung benötigten Zeit zusammenfällt.

Anstatt zu versuchen, den beim Betrieb des CCD-Bildwandlers 10 nach Fig. 1 benötigten Halb-Halbbild-Speicher 20 entfallen zu lassen, kann man einen zusätzlichen Speicher vorsehen, der für die Abtastungsumkehr im Zusammenhang mit dem Betrieb des CCD-Bildwandlers 10 benutzt wird. Wendet man eine geeignete Abtastungsumkehr an, dann sieht man (aus dem Taktdiagramm der Fig. 2), daß die über ihre jeweiligen C-Register 17 und 18 parallel ausgelesenen B/2- Register 15 und 16 ausgedehnt werden können, um die volle Halbbild-Hinlaufperiode anstatt nur die erste Hälfte des Halbbildhinlaufs aufzunehmen. Dadurch halbiert sich die Taktrate der B/2-Register 15 und 16 und, was wichtiger ist, halbiert sich die Taktrate der C-Register 17 und 18 beim Bildauslesen. Durch die Verringerung der Taktraten wird die Ladungsübertragungswirksamkeit in den C-Registern 17 und 18 verbessert, und dies ist insbesondere dann wichtig, wenn die Anzahl der Bildelemente pro Zeile in die Größenordnung von 2¹⁰ wächst.

Fig. 5 zeigt ein repräsentatives Abtastumkehrschema der gerade beschriebenen Art. Die analogen Ausgangssignalabtastwerte von den C-Registern 17 und 18 werden in Analog/ Digital-Konvertern 41 bzw. 42 digitalisiert, um die Verwendung von Digitalspeichern in den Abtastkonvertern 50 und 55 zu ermöglichen, welche die Ausgangssignale der C-Register von halbnormaler Abtastrate auf normale Abtastrate für die Zuführung zum mit halber Halbbildrate arbeitenden Multiplexern 19 umwandeln.

Der Abtastkonverter 50 bewirkt gerade eine Verdoppelung der Abtastrate, die digitalisierten Videoabtastwerte vom A/D-Konverter 41 werden durch einen mit Halbbildrate arbeitenden Multiplexer 51 zeitmultiplext, so daß abwechselnd die Halb-Halbbild-Speicher 52 und 53 bei jedem zweiten Halbbild eingeschrieben werden, und zwar mit der Hälfte der normalen Abtastrate. Derjenige Halb-Halbbild-Speicher 52 bzw. 53, der während irgendeines Halbbild-Hinlaufintervalls nicht eingeschrieben wird, wird während der ersten Hälfte dieses Halbbildhinlaufs mit normaler Abtastrate ausgelesen und liefert dem mit Halbbildrate getakteten Multiplexer 19 sein die erste Hälfte des Halbbildes darstellendes Eingangssignal.

Der Abtastkonverter 55 bewirkt nicht nur eine Verdoppelung der Abtastrate, sondern kehrt auch die früher vom Halb- Halbbild-Speicher 20 der Schaltung nach Fig. 1 bewirkte Reihenabtastung um. Ein mit Halbbildrate arbeitender Multiplexer 56 im Abtastkonverter 55 wählt jeden zweiten der Halb-Halbbild-Speicher 57 und 58 aus zum Einschreiben jedes zweiten Halbbildes mit der Hälfte der normalen Abtastrate. Jedoch ist die Reihenfolge des Einschreibens der Zeilen in den ausgewählten der Halb-Halbbild-Speicher 57 und 58 entgegengesetzt zur Reihenfolge des mit normaler Rate während der letzten Hälfte des folgenden Halbbildhinlaufs erfolgenden Auslesens. Der mit Halbbildrate arbeitende Multiplexer 59 wählt die Auslesung des einen der Halbbildspeicher 57 und 58, der dann verfügbar ist zur Lieferung des die zweite Hälfte des Halbbildes darstellenden Eingangssignals an den mit halber Halbbildrate arbeitenden Multiplexer 19. (Ein Fachmann auf dem Gebiete digitaler Elektronik sieht, daß die Multiplexer 19, 51, 54, 56 und 59 aufgenommen werden können in die Lese/Schreib- Steuerung der Digitalspeicher, die für die Halb-Halbbildspeicher 52, 53, 57 und 58 verwendet werden, und dann nicht als separate Schaltungselemente erscheinen, die hier nur zur Erleichterung der Erläuterung gezeichnet sind.)

Fig. 6 zeigt, wie man die Idee der Herabsetzung der Geschwindigkeitserfordernisse für die B- und C-Register weiterführen kann durch Unterteilung der B-Register. Anstatt das B-Register so zu unterteilen, daß nur zwei Teile von ihm parallel ausgelesen werden, kann das B-Register so unterteilt werden, daß vier Teile von ihm parallel ausgelesen werden. Der CCD-Bildwandler 70 gleicht dem CCD-Bildwandler 10 aus Fig. 1, außer daß die Bildwandlerhälfte 71 zwei Halbzeilen-C/2-Register 73 und 75 anstelle des Voll- Zeilen-C-Registers 17 hat und der Bildwandler 72 zwei Halbzeilen-C/2-Register 74 und 76 anstelle des Vollzeilen- C-Registers 18 hat.

Das C/2-Register 73 wird zeilenweise während des Zeilenrücklaufs parallel mit Ladungspaketen nur aus der linken Seite des B/2-Registers 15 geladen und überträgt diese Ladungspakete seriell zum A/D-Konverter 41. Diese serielle Übertragung kann in einer vollen Zeilenhinlaufzeit anstatt nur in der halben Zeilenhinlaufzeit erfolgen, wodurch wiederum die Auslesetaktrate für das Ausgangsregister halbiert wird. Dies ist insbesondere erwünscht, wenn die Anzahl der Bildelementabtastwerte pro Zeile hoch ist (Größenordnung 2¹⁰).

Die Geschwindigkeitsanforderungen an die parallele Übertragung von Ladungspaketen in ein Ausgangsregister ändert sich natürlich nicht, wenn die Anzahl der übertragenen Ladungspakete größer wird. Vielmehr ergibt die Taktung des seriellen Ausgangs von den Ausgangszeilenregistern größere Schwierigkeiten, wenn die Anzahl von Abtastwerten pro Zeile im CCD-Bildwandler-Ausgangssignal anwächst.

Die Ladungspakete von der rechten Seite des B/2-Registers 15 werden benutzt, um das C/2-Register 75 zeilenweise während des Zeilenrücklaufs parallel zu laden, und während des folgenden Zeilenhinlaufs werden die Ladungspakete in dieser Zeile seriell aus einem A/D-Konverter 43 ausgelesen. Ein Abtastkonverter 80 dient der Verdoppelung der Zeilenabtastrate auf den Wert, der beim C-Register 17 vorläge, welches durch die C/2-Register 73 und 75 ersetzt ist. Die Ausgangsvideoabtastwerte vom A/D-Konverter 41 werden durch einen zeilenfrequent arbeitenden Multiplexer 81 zeitmultiplext, um abwechselnd Halbzeilenspeicher 82 und 83 bei abwechselnden Zeilenhinläufen zu laden. Ein zeilenfrequent arbeitender Multiplexer 84 wählt denjenigen der Halbzeilenspeicher 82 und 83, in den nicht eingeschrieben wird, zum Auslesen mit der doppelten Taktrate aus, um ein die erste Zeilenhälfte darstellendes Eingangssignal an einen zeilenfrequent arbeitenden Multiplexer 85 zu liefern. Die Ausgangsvideoabtastwerte vom A/D-Konverter 43 werden von einem zeilenfrequent arbeitenden Multiplexer 86 zeitmultiplext, um die Halbzeilenspeicher 87 und 88 abwechselnd bei jedem zweiten Halbbild zu laden. Die Reihenfolge des Einschreibens in den ausgewählten der Halbzeilenspeicher 87 und 88 während eines Zeilenhinlaufs ist entgegengesetzt wie die Reihenfolge beim Auslesen während der letzten Hälfte des folgenden Zeilenhinlaufs für die Zuführung über den zeilenfrequent arbeitenden Multiplexer 89 als der zweiten Zeilenhälfte entsprechendes Eingangssignal zum halbzeilenfrequent arbeitenden Multiplexer 85. Dieser Multiplexer 85 liefert an den Abtastkonverter 50 dieselben Signalabtastwerte, wie sie das C-Register 17 bei der Schaltung nach Fig. 5 liefert.

Das andere Halb-Halbbild-Speicherregister (B/2-Register) 16 des CCD-Bildwandlers 70 in Fig. 6 wird ähnlich durch die C/2-Register 74 und 76 ausgelesen. Die analogen Ausgangsabtastwerte von den C/2-Registern 74 und 76 werden in den A/D-Konvertern 42 bzw. 44 digitalisiert und dem Abtastkonverter 90 zugeführt zur Erzeugung derselben Eingangsabtastwerte für den Abtastkonverter 55, wie sie ihm vom C- Register 18 der Schaltung nach Fig. 5 geliefert werden. Der Abtastkonverter 90 hat Elemente 91 bis 99, die den Elementen 81 bis 89 des Abtastkonverters 80 entsprechen. Für einen Fachmann auf dem Gebiet der Digitalschaltungen versteht es sich, daß die Funktionen, welche die Konverter 50, 55, 80 und 90 ausüben, auch durch abwechselndes Lesen und Schreiben zweier voller Halbbildspeicher durchgeführt werden können, die je in vier zugängliche Teile unterteilt sind, so daß das Einschreiben und Auslesen in entgegengesetzten Reihenfolgen stattfinden kann.

Die Unterteilung des B-Registers in Hälften oder Viertel bringt, soweit es das Auslesen von Ladungspaketen betrifft, viel für die Reduzierung der Taktrate bei hochauflösenden CCD-Bildwandlern. Dies gilt sogar dann, wenn eine Abblendung des Bildregisters dessen Unterteilung zur Verringerung von Übertragungsverschmierungen unnötig macht. Ein Halbbild- Übertragungs-CCD-Bildwandler mit einem unterteilten B- Register und C-Registern an den jeweiligen Enden des B- Registers und mit einem nichtunterteilten A-Register, welcher Ladungspakete durch eines der C-Register zum unterteilten B-Register überträgt, ist möglich. Man kann diesen zuletztgenannten Bildwandler auch zur Verwendung von C/2- Registern anstatt seines C-Registers abwandeln. Ferner kann man das B-Register in mehrfache Bänder von je wenigen Zeilenlänge mit entsprechenden C-Registern unterteilen, von denen einige zwischen Teile des B-Registers eingefügt und so ausgebildet sind, daß eine Ladungspaketübertragung durch sie während der das B-Register ladenden Halbbildübertragung erfolgt. Bei einem solchen Bildwandler kann die Taktung der Abtastwerte vom B-Register durch die C- Register mit weiter reduzierter Rate erfolgen.

Die Taktung der beiden A/2-Register 13, 14 oder 13, 34 zur Übertragung von Ladungspaketen in entgegengesetzten Richtungen durch die Register läßt sich weniger schwierig vornehmen, wenn man keine Halbbildverschachtelung anwendet. Die Fig. 7 und 8 zeigen Potentialprofildiagramme zur Veranschaulichung typischer Dreiphasen-Taktschaltungen, und Fig. 9 zeigt Potentialprofildiagramme von Zweiphasen-Taktanordnungen. In den hier beschriebenen Potentialprofildiagrammen verlaufen die in einer Spalte des Bildregisters gezeichneten Potentialprofile zwischen dem linken und rechten Rand der Fig., wie es in solchen Diagrammen üblich ist, und bei der Erläuterung dieser Diagramme entsprechen Bezugnahmen auf rechts und links dieser Konvention und sollten nicht mit den Begriffen Links und Rechts verwechselt werden, wie sie für die Bildebene bei der Fernsehkonvention verwendet werden. Die Potentialprofildiagramme sind auch insoweit konventionell gezeichnet, daß zunehmendes positives Potential (+V) nach unten verläuft. Die Mittellinie des vollständigen Bildregisters - also die Grenze zwischen den beiden A/2-Registern - ist in jedem Taktdiagramm als eine Aufeinanderfolge von abwechselnd langen und kurzen Strichen gezeichnet. Die Gatestrukturen des Ladungsträgerkanals, welcher eine Spalte des Bildregisters bildet, erscheinen gemäß Konvention an der Oberseite des Taktdiagrammes. Bei der Zweiphasentaktung sind die Diffusionszonen, welche Richtungsgradienten unter den Gates verursachen, als kleine Rechtecke gezeichnet.

In Fig. 7 ist das Potentialenergiemuldenmuster längs einer Spalte eines Dreiphasen-Bildregisters während der Bildintegration als oberste Zeitscheibe (t₀) des Taktdiagramms gezeichnet, wobei die Taktung in einem Zustand angehalten wird, wo die zweite Taktphase Φ₂ positiv gegenüber der ersten und dritten Taktphase Φ₁ und Φ₃ ist. Unter den Gates, denen die Taktphase Φ₂ zugeführt wird, werden Mulden zur Ladungssammlung induziert. Ladungsträger, die durch Lichtreaktion im Bereich unter einem Gate, dem ein relativ positives Taktpotential Φ₂ zugeführt ist, und die in Bereichen unter den flankierenden oder benachbarten Gates, denen relativ negative Taktpotentiale Φ₁ und Φ₃ zugeführt worden sind, erzeugt werden, werden in derjenigen Mulde gesammelt, die unter dem Gate liegt, dem das Taktpotential Φ₂ zugeführt ist. Ladungspakete, welche vier Bildelemente PEL 1, PEL 2, PEL 3 und PEL 4 wiedergeben, sind gezeigt, wie sie sich unter aufeinanderfolgenden Gates, denen die Taktphase Φ₂ zugeführt ist, angesammelt haben. Indem man beiderseits der Mittellinie des Bildregisters Gates anordnet, denen Taktsignale Φ₁ zugeführt werden, sind diese Potentialmulden gleichförmig entlang der Bildregisterspalte angeordnet, und zwar obwohl die Taktphasenrichtung nach links von der Mittellinie des Bildwandler-Registers so ist, daß Ladungspakete nach links transportiert werden, wenn die Bildregistertaktung wieder aufgenommen wird, und die Taktphasenreihenfolge nach rechts von der Mittellinie des Bildregisters so ist, daß Ladungspakete nach rechts transportiert werden, wenn die Bildregistertaktung wieder beginnt.

Die nächsten sechs Zeitscheiben t₁, t₂, t₃, t₄, t₅ und t₆ stellen aufeinanderfolgende Zeiten im ersten vollen Taktzyklus dar, wenn die Bildregistertaktung wieder beginnt. (Die Zeiten t₁, t₃ und t₅ liegen bei Übergangszeiten, und es sind die normalen Abweichungen von den gezeichneten idealen Potentialprofilen zu erwarten.) Bei diesem Taktzyklus bewegt sich PEL 2 zu der Position, die ursprünglich PEL 1 innegehabt hat, und PEL 3 bewegt sich in die Position, in der ursprünglich PEL 4 gewesen ist, wobei jede Bewegung durch die übliche Dreiphasen-Takttechnik hervorgerufen wird. Die vorher von PEL 2 und PEL 3 besetzten Positionen bleiben leer (mit Ausnahme integrierten Dunkelstromes, der jedoch als vernachlässigbar klein angenommen wird).

Fig. 8 zeigt eine Taktung in entgegengesetzten Richtungen in einem Dreiphasen-Bildregister, wobei während der Bildintegrationszeit t₀ die Taktung angehalten wird, während die Taktphasen Φ₂ und Φ₃ beide positiv gegenüber der Phase Φ₁ sind. Integration unter den Gatepaaren verringert das Verteilungsrauschen, das als Korn erscheint und in Verbindung mit der zunehmenden Länge der Gatestruktur steht, unter welcher sich keine Ladung ansammeln kann. Jedoch erhöht sich der Dunkelstrombeitrag zu jedem Bildelement.

Man beachte, daß die beiden Hälften der Bildregister an der Mitte eines Φ₁-Gates zusammenstoßen, das während der Bildintegrationszeit auf niedrigem Potential gehalten wird, und der normale Gatezyklus für Φ₁, Φ₂ und Φ₃ setzt sich in jeder Richtung von diesem zentralen Φ₁-Gate fort. Wenn die Taktung des A-Registers während der Halbbildübertragung im Halbbild-Rücklaufintervall wieder beginnt, dann wird die integrierte Ladung in Paketen unter den Φ₂-Gates kombiniert mit der integrierten Ladung in Paketen unter den folgenden Φ₃-Gates, wenn zum Zeitpunkt t₁ der Φ₂-Takt ein hohes und der Φ₃-Takt ein niedriges Potential annimmt. Wenn zum Zeitpunkt t₂ das Potential des Φ₁-Taktes einen hohen Wert annimmt, dann erscheint eine leere Mulde unter dem zentralen Φ-Gate. Später beim Zeitpunkt t₅ teilt sich diese Leerstelle auf und nimmt Positionen hinter dem Bildelement PEL 2 auf der linken Seite des Registers und hinter PEL 3 auf der rechten Seite des Registers ein.

In Fig. 9 ist das Potentialenergiemuldenmuster längs einer Spalte eines Zweiphasen-Bildregisters als oberste Scheibe in der Zeit t₀ des Taktdiagramms gezeigt, wobei die Taktung angehalten wird, während die Taktphasen Φ₁ und Φ₂ auf derselben Spannung gehalten werden. Im linken Teil des Bildregisters werden Mulden zur Ladungsansammlung unter den linken Teilen der Gates durch die darunterbefindlichen Diffusionszonen induziert, und im rechten Teil des Bildregisters werden solche Mulden unter den rechten Teilen der Gates durch die darunterbefindlichen Diffusionszonen induziert. Die Gateelektroden, durch welche die Mittellinie des Bildregisters verläuft, ist etwa halb so breit wie die anderen Gateelektroden und hat Diffusionszonen unter jeder ihrer Kanten zur Induzierung von Mulden für die Ladungsansammlung unter jeder ihrer Kanten. Die Potentialbarriere im Mittelteil dieses Gates bildet den Entscheidungspunkt, an dem bestimmt wird, ob Ladung in der oberen Hälfte des Bildregisters oder in seiner unteren Hälfte angesammelt wird. Links von der Mittellinie des Bildregisters verursachen die unter den linken Teilen der Gateelektroden befindlichen Diffusionszonen Driftfelder unter diesen Gates, welche die Ladungsträger nach links längs des Kanales zu treiben suchen, wenn die Taktung beginnt. Rechts von der Mittellinie des Bildregisters verursachen die Diffusionszonen unter den linken Teilen der Gateelektroden Driftfelder unter diesen Elektroden, welche die Ladungsträger nach rechts längs des Kanales zu treiben suchen, wenn die Taktung aufgenommen wird. Die Taktung beginnt, wenn die dem Gate, durch welches die Mittellinie des Bildregisters verläuft, zugeführte Taktphase anfänglich einen niedrigen Wert hat (relativ negativ), um die Potentialenergiebarriere unter ihrem Mittelteil als Entscheidungspunkt für die Ladungsbewegung während der Bildübertragung sowie für die Ladungssammlung während der Bildintegration aufrechtzuerhalten.

Es sind Ladungspakete, die sechs Bildelemente darstellen, gezeigt, wie sie unter sechs aufeinanderfolgenden Gates während der Zeit t₀ angesammelt sind. Drei Bildelemente PEL 5, PEL 6 und PEL 7 sind links von der Mittellinie des Bildregisters aufgesammelt und drei Bildelemente PEL 8, PEL 9 und PEL 10 sind rechts von der Mittellinie des Bildregisters aufgesammelt.

Wenn die Taktung aufgenommen wird, um zur Zeit t₁ des Potential Φ₁ relativ negativ und das Potential Φ₂ relativ positiv zu machen, dann wird PEL 7 nach links übertragen und vermischt sich mit PEL 6, da der Potentialenergiepegel unter den linken Teilen der Gates auf der linken Seite des Bildregisters niedriger als der Pegel unter ihren rechten Teilen ist. PEL 5 wird ebenfalls nach links außerhalb der Zeichnung verschoben und vermischt sich mit dem Ladungspaket, welche das Bildelement unmittelbar zu seiner linken wiedergibt. Auf der rechten Seite des Bildregisters wird PEL 8 weiter nach rechts verschoben und vermischt sich mit PEL 9 und PEL 10 wird nach rechts außerhalb der Zeichnung verschoben und vermischt sich mit dem Ladungspaket, welches das Bildelement unmittelbar zu seiner rechten darstellt. Die Übertragung erfolgt nach rechts, weil der Potentialenergiepegel unter den rechten Teilen der Gates auf der rechten Seite des Bildregisters niedriger als der Pegel unter ihren linken Teilen ist.

Wenn zur Zeit t₂ Φ₁ einen hohen und Φ₂ einen niedrigen Wert annimmt, dann erscheinen Potentialmulden unter den Kanten des Φ₁-Gates, durch welches die Mittellinie des Bildregisters verläuft. Die kombinierten Bildelemente (wie PEL 8 und PEL 9) auf der rechten Seite des Bildträgers wandern weiter nach rechts. Auf der linken Seite des Bildregisters wandern kombinierte Bildelemente (wie PEL 6 und PEL 7) weiter nach links.

Danach wird zum Zeitpunkt t₃ das Potential Φ₁ niedrig und das Potential Φ₂ hoch. Die kombinierten Bildelemente PEL 6 und PEL 7 wandern weiter nach links außerhalb der Zeichnung, und die leere Mulde auf der linken Seite des Bildregisters wird ebenfalls weiter nach links übertragen und nimmt die Position ein, welche die kombinierten Bildelemente PEL 6 und PEL 7 vorher zur Zeit t₁ eingenommen hatten. Die leere Mulde auf der rechten Seite des Bildregisters wandert weiter nach rechts und nimmt die Position ein, die vorher zur Zeit t₁ von den kombinierten Bildelementen PEL 8 und PEL 9 eingenommen worden war, und die kombinierten Bildelemente auf der rechten Hälfte des Registers werden weiter nach rechts außerhalb der Zeichnung verschoben.

Die nächsten Potentialprofildiagramme, welche auf diejenigen nach den Fig. 7, 8 und 9 folgen, entsprechen den üblichen Dreiphasen- und Zweiphasen-Taktverfahren. In Fig. 7 können die beiden Gates unmittelbar neben der Mittellinie des Registers beispielsweise Gleichspannungsgates sein, die dauernd niedrig vorgespannt sind. In Fig. 9 kann das Φ₁-Gate, welches am nächsten bei der Mittellinie des Bildregisters liegt, durch ein Gleichspannungsgate ersetzt werden, welches permanent niedrig vorgespannt ist, oder durch ein "blooming drain", um weitere Beispiele zu geben.

Während die Fig. 7 bis 9 bezüglich einer Spalte eines unterteilten Bildregisters (welches ein Array-Register ist) betrachtet worden sind, kann man sie auch als ein unterteiltes C-Register (welches ein Linienregister ist) beschreibend ansehen. Anstatt daß die Ladung durch Photoreaktion erzeugt wird, kann sie dem unterteilten C-Register in Form paralleler Pakete vom B-Register des Bildwandlers oder von einem Teil davon zugeführt werden.

Es sei nun betrachtet, wie ein aufgespaltenes Bildregister mit seinen zur Übertragung von Ladungspaketen in entgegengesetzten Richtungen getakteten Teilen betrieben werden kann, um für Halbbildverschachtelung geeignet zu sein.

Fig. 10 hat Teile a) und b), welche die Bildregistertaktung für ungeradzahlige Halbbilder bzw. für geradzahlige Halbbilder darstellen. Φ₁, Φ₂ und Φ₃ sind aufeinanderfolgende Dreiphasen-Taktspannungen für die rechte Hälfte des Bildregisters, und Φ₄, Φ₅ und Φ₆ sind aufeinanderfolgende Dreiphasen-Taktspannungen für die linke Hälfte des Bildregisters. Während der Bildintegration (beispielsweise zur Zeit t₀ im ungeradzahligen Halbbild und zur Zeit t₀, im geradzahligen Halbbild), wenn die Bildregistertaktung angehalten wird, sind die Gateelektroden, denen die Taktspannungen Φ₁, Φ₂ undΦ₃ während der Halbbildübertragung zugeführt werden, jeweils gleich wie die Gateelektroden vorgespannt, denen die Taktspannungen Φ₄, Φ₅ und Φ₆ während der Halbbildübertragung zugeführt werden.

Hält man nur die Φ₂- und Φ₅-Gates während der Bildintegration in ungeradzahligen Feldern auf hohem Potential und hält man nur die Φ₃- und Φ₄-Gates während der Bildintegration in geradzahligen Feldern auf hohem Potential, dann würde man die bekannte Zwei-Drittel-Verschachtelung realisieren und man erhielte eine Unterbrechung von Halbbild zu Halbbild in den Bildelementgrößen nahe der Mittellinie des Bildregisters. In der DE-OS 34 08 344 ist eine Abwandlung des Zwei-Drittel-Verschachtelungsbetriebs beschrieben. Wendet man diese Abwandlung auf den Bildwandler nach Fig. 10(a) und (b) an, dann werden während der Bildintegration die Gates Φ₁ und Φ₆ auf einem Vorspannungspegel gehalten, der zwischen den Vorspannungspegeln, die den Gates Φ₂ und Φ₅ zugeführt werden und den Vorspannungspegeln, die den Gates Φ₃ und Φ₄ zugeführt werden, gehalten. Wie in der erwähnten DE-OS beschrieben, werden dadurch Kornstörungen im Ausgangssignal des Bildwandlers reduziert. Außerdem jedoch, und dies ist noch wichtiger, wird der den Gates Φ₁ und Φ₆ zugeführte Zwischenvorspannungspegel so eingestellt, daß die Zwei-Drittel-Verschachtelung so gestört wird, daß eine perfekte Verschachtelung bei einem mittleren Energiemuldeninhalt eintritt.

Damit die Ladungspakete in den beiden Hälften des Bildregisters während der Halbbildübertragungszeiten in entgegengesetzten Richtungen getaktet werden, muß bei diesem Bildintegrationsschema die Entsprechung der Taktphasen Φ₄, Φ₅ und Φ₆ mit den Taktphasen Φ₁, Φ₂ und Φ₃ sich von Halbbild zu Halbbild ändern und sich von der Entsprechung der den Gatesätzen während der Bildintegration zugeführten Vorspannungspegel unterscheiden. Die Zeit t₁ im ungeradzahligen Halbbild und die Zeit t₁′ im geradzahligen Halbbild markieren die Übergangszeiten von der Bildintegration zur Bildübertragung. Bei der Übertragung ungeradzahliger Halbbilder sind die Taktphasen Φ₄, Φ₅ und Φ₆ synchron zu den Taktphasen Φ₁, Φ₂ bzw. Φ₃. Bei der Übertragung der geradzahligen Halbbilder sind die Taktphasen Φ₄, Φ₅ und Φ₆ synchron zu den Taktphasen Φ₃, Φ₁ bzw. Φ₂.

Während der Halbbildübertragung wird das B/2-Register, dem die Ladungspakete von der rechten Hälfte des Bildregisters zugeführt werden, synchron mit denselben Taktphasen Φ₁, Φ₂ und Φ₃ getaktet, welche dem A/2-Register zugeführt werden. Das B/2-Register, welches die Ladungspakete von der linken Hälfte des Bildregisters erhält, wird mit denselben Taktphasen Φ₄, Φ₅ und Φ₆ synchron getaktet, die dem A/2- Register zugeführt werden. Die relativen Zeitlängen, mit denen die A/2-Register und die ihnen entsprechenden B/2-Register während der Halbbildübertragung synchron getaktet werden, werden bezüglich einander für die ungeradzahligen Halbbilder und dier geradzahligen Halbbilder so eingestellt, daß die Ladungspakete in den richtigen Reihen der B/2- Register untergebracht werden, so daß sie während des Halbbildhinlaufs durch ihre jeweiligen C-Register ausgelesen werden können.

Die Fig. 11(a) und 11(b) veranschaulichen, wie ein vierphasiges doppeltgetaktetes Bildregister angeordnet werden kann, um eine Halbbildverschachtelung in der zur Zeilenablenkung senkrechten Richtung zu ergeben. Während der Bildintegrationszeiten t₀ in ungeradzahligen Halbbildern und t₀′ in geradzahligen Halbbildern werden beide Taktphasen Φ₂ und Φ₄ auf niedrigem Potential gehalten, um die Ansammlung von Dunkelstrom im Bildwandler zu reduzieren, während die anderen Taktphasen Φ₀, Φ₁ und Φ₃ auf ihrem Potential gehalten werden. So schreitet die Bildintegration mit denselben Potentialprofilen in den Ladungsübertragungskanälen des Bildwandlers sowohl für ungeradzahlige als auch für geradzahlige Halbbilder fort. Wenn zur Zeit t₁ bei ungeradzahligen Halbbildern die Bildintegration im Bildregister (A) beendet ist und als nächstes die Übertragung der Bildabtastwerte vom Bildregister (A) zum Halbbild-Speicher- Register (B) erfolgt, dann geht Φ₂ auf ein hohes Potential über. Dadurch vermischen sich Ladungen in Paaren von Sammelmulden, so daß Bildelementzentren unter die Φ₂-Gateelektroden kommen. Wenn andererseits zur Zeit t₁′ bei geradzahligen Halbbildern die Bildintegration beendet ist und als nächstes die Halbbildübertragung stattfindet, dann erhält Φ₄ ein hohes Potential. Dadurch vermischen sich Ladungen in Paaren von Sammelmulden so, daß Bildelementzentren unter die Φ₄-Elektroden kommen. Dies ergibt eine perfekte 2 : 1-flimmerfreie Verschachtelung entsprechend einer Abwandlung der Lehre des US-Patentes 39 32 775 (Erfinder W. F. Kosonocky; Ausgabetag 13. Januar 1976; Titel INTERLACED READOUT OF CHARGE STORED IN A CHARGE COUPLED IMAGE ARRAY).

Während der Halbbildübertragungszeiten haben dann in ungeraden und in geraden Halbbildern die Taktphasen Φ₁, Φ₂, Φ₃ und Φ₄ nacheinander hohe Werte und werden zyklisch in dieser Reihenfolge zugeführt beginnend mit Φ₂ in den Teilen des Bildregisters, die in den Fig. 11(a) und 11(b) rechts von der Mitte dargestellt sind, und sie werden zyklisch in der entgegengesetzten Reihenfolge zugeführt, beginnend mit Φ₄ in dem Teil des Bildregisters, der in den Fig. 11(a) und 11(b) links von der Mitte gezeichnet ist. Wichtig ist hierbei eine Gateelektrode in der Mitte des Bildregisters, die eine Taktphase Φ₀ erhält, die während der Integration des ungeradzahligen Halbbildes und seiner nachfolgenden Übertragung vom Bildregister gleich Φ₁ ist und die während der Integration des geradzahligen Bildes und dessen nachfolgender Übertragung vom Bildregister gleich Φ₃ ist.

Das vierphasige doppeltgetaktete A-Register nach den Fig. 11(a) und 11(b) kann benutzt werden mit einem vierphasigen doppeltgetakteten B-Register oder mit einem zweiphasigen B-Register. Offensichtlich können Abwandlungen des vierphasigen doppeltgetakteten A-Registers vorgenommen werden, so daß es als zweiphasiges Register betrieben werden kann, wobei die Φ₀-Gateelektrode bei jedem zweiten Halbbild weiterhin unterschiedlich getaktet wird.

Die in der Beschreibung bis hierher speziell betrachteten CCD-Bildwandler sind alle Halbbild-Übertragungswandler. Die Verringerung der Taktrate des C-Registers ist jedoch auch bezüglich anderer Typen von CCD-Registern möglich, wie etwa dem Zwischenzeilenübertragungstyp.

Fig. 12 zeigt einen Zwischenzeilenübertragungs-CCD-Bildwandler 110, der sich zur Verwendung mit den Schaltungen nach den Fig. 1 und 5 eignet, anstelle des Halbbild-Übertragungs-CCD-Bildwandlers 10. In seiner ersten Hälfte 111 hat der Bildwandler 110 ein erstes Halbbild-Zwischenzeilen-Übertragungsregister 113 mit einem zugehörigen ersten Ausgangsregister (C-Register) 117, und in seiner zweiten Hälfte 112 hat der Bildwandler 110 ein zweites Halbbild-Zwischenzeilen-Übertragungsregister 114 mit zugehörigem zweiten Ausgangsregister (C-Register) 118. Das erste Halbbild-Übertragungsregister 113 hat eine parallele Anordnung von Ladungsübertragungskanälen in maskierten Spalten, dessen Funktion analog dem B/2-Register 15 des Bildwandlers 11 ist. Längs jedes Ladungsübertragungskanals befindet sich eine unmaskierte Spalte von Photosensoren, von denen am Ende der Bildintegrationsintervalle Ladungspakete selektiv zu benachbarten Positionen im Ladungsübertragungskanal übertragen werden. Während des Halbbildhinlaufs, wenn die Integration des oberen Bildteiles, welches über die optische Koppelung 5 zugeführt ist, in den Photosensoren des Registers 113 fortschreitet (unter Annahme eines umkehrenden Objektivs), dann werden während ausgewählter Zeilenhinlaufintervalle Ladungspakete reihenweise durch die Ladungsübertragungskanäle des Registers 113 weitergeschoben, wobei eine Reihe von Ladungspaketen parallel aus dem Register 113 in ein Parallel/Serien-Umwandlungs-Zeilenregister (C- Register) 117 übertragen wird. Jede Reihe von so übertragenen Ladungspaketen wird dann während des folgenden Zeilenhinlaufs von der in Fig. 5 gezeigten Anordnung oder während der folgenden Zwei-Zeilen-Hinläufe bei der Anordnung nach Fig. 6 seriell ausgelesen. Der Bildwandler 110 hat ferner ein zweites Halb-Halbbild-Zwischenzeilen-Übertragungsregister 114 mit einer parallelen Anordnung von Ladungsübertragungskanälen in maskierten Spalten, zwischen denen sich unmaskierte Spalten von Photosensoren befinden zur Integration der anderen Hälfte des über die optische Kopplung 5 erhaltenen Bildes. Während ausgewählter Zeilenrücklaufintervalle im Halbbildhinlauf werden Ladungspakete reihenweise in den Ladungsübertragungskanälen des Registers 114 vorgerückt, wobei eine Reihe parallel in ein C-Register 118 eingegeben wird, um während des folgenden Zeilenhinlaufs bei der Anordnung nach Fig. 1 (oder während der folgenden Zwei-Zeilen-Hinläufe bei der Anordnung nach Fig. 5) seriell ausgelesen zu werden.

Während der Auslesung der Ladungspakete erfolgt die Taktung der Ladungsübertragungskanäle in den Halbbild-Übertragungsregistern 113 und 114 analog derjenigen der B/2- Register 15 und 16 des Bildwandlers 110, und die Taktung der C-Register 117 und 118 erfolgt analog zu derjenigen der C-Register 17 und 18 des Bildwandlers 10. Die von den C-Registern 117 und 118 des Bildwandlers 10 zugeführten Ausgangssignale entsprechen praktisch den Ausgangssignalen, welche von den C-Registern 17 und 18 des Bildwandlers 10 seriell geliefert werden.

Fig. 13 zeigt einen Zwischenzeilen-Übertragungs-CCD-Bildwandler 170, der für die Verwendung in der Anordnung nach Fig. 6 anstelle des Halbbild-Übertragungs- CCD-Bildwandlers 70 angepaßt ist. Der Bildwandler 170 unterscheidet sich von dem Bildwandler 110 dadurch, daß C/2-Register 173 und 175 das C-Register 117 ersetzen und daß C-Register 118 durch C/2-Register 174 und 176 ersetzt ist. Die C/2-Register 173, 174, 175 und 176 des Bildwandlers 110 liefern Ausgangssignale, die jeweils analog den Ausgangssignalen sind, welche von den C/2- Bildwandlern 73, 74, 75 und 76 des Bildwandlers 70 geliefert werden.

Von besonderem Interesse bei Zwischenzeilen-Übertragungs- CCD-Bildwandlern 110 und 170 ist die Art, in welcher die Unterteilung zwischen den Ladungsübertragungskanälen im Register 113 und den damit ausgerichteten Ladungsübertragungskanälen im Register 114 durchgeführt wird. Man könnte eine räumliche Trennung der zusammenstoßenden Enden der Ladungsübertragungskanäle in den Registern 113 und 114 durch eine Kanalunterbrechung vorsehen, welche in das Halbleitersubstrat hineindiffundiert ist, in das die Ladungsübertragungskanäle elektrostatisch induziert werden. Jedoch vermeidet man eine solche physikalische Trennung und die seitliche Fehlausrichtung der Photosensoranordnung und der Anordnung der Potentialmulden in den Ladungsübertragungskanälen, in welche die Ladungspakete am Ende der Bildintegration übertragen werden, wenn man die bereits vorstehend beschriebene elektrische Trennung benutzt.

Wo die Ladungsübertragungskanäle der Halb-Halbbild-Zwischenzeilen- Übertragungsregister 113 und 114 beispielsweise zweiphasig getaktet werden, kann die getaktete Übertragung der Ladungspakete am Ende der Integration von den Sensoren zu jedem zugehörigen Ladungsübertragungskanal zu Potentialmulden erfolgen, die zur Zeit t₁ im Ladungsübertragungskanal nach Fig. 9 definiert sind. Die Taktung der Register 113 und 114 wird fortgesetzt, wie zu Zeiten t₂, t₃ usw.. Wo die Ladungsübertragungskanäle der Register 113 und 114 dreiphasig getaktet werden, können Ladungspakete am Ende der Bildintegration übertragen werden, indem sie dann zu Potentialmulden in jedem zugehörigen Ladungsübertragungskanal getaktet werden, die zurZeit t₀ in einer der Anordnungen nach den Fig. 7 und 8 definiert sind.

Claims (11)

1. Ladungsgekoppeltes Halbleiterbauelement (CCD) mit einem oder mehreren Ladungsübertragungskanälen, über denen eine Mehrzahl aufeinanderfolgender Gateelektroden angeordnet sind, welchen in Phasenbeziehung zueinanderstehende Taktspannungen in jedem von vorbestimmten Zeitintervallen zugeführt werden, um Ladungspakete entlang der jeweiligen Kanallänge wandern zu lassen, bei dem eine Eingabeeinrichtung zur selektiven Einführung der Ladungspakete in die entsprechenden Positionen des Ladungsübertragungskanals zu den vorbestimmten Zeitintervallen vorausgehenden Zeitpunkten vorgesehen ist, dadurch gekennzeichnet, daß die den Gateelektroden über einem ersten und einem zweiten aneinandergrenzenden Abschnitt des Kanals oder jedes der mehreren Kanäle zugeführten Taktspannungen (Φ₃, Φ₂, Φ₁ und Φ₁, Φ₂, Φ₃, Fig. 7 u. 8; Φ₁, Φ₂ und Φ₂, Φ₁, Fig. 9) gegenseitig unterschiedliche Phasenlagen haben, derart, daß Ladungspakete innerhalb des ersten und zweiten Abschnittes jedes solchen Kanals gleichzeitig in entgegengesetzten Richtungen von dem Zusammenstoßpunkt zwischen den Abschnitten weg und zu den jeweiligen Enden jedes solchen Kanals wandern.

2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Positionen, in die Ladungspakete eingeführt werden, entlang der Länge und zwischen den Enden jedes Ladungsübertragungskanals liegen.

3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine der Gateelektroden über die Zusammenstoßpunkte zwischen den ersten und zweiten Abschnitten jedes Kanals hinüberragt, daß diese eine Gateelektrode zu zwei Gateelektrodensätzen gehört, deren andere Gateelektroden sich über den ersten bzw. zweiten Kanalabschnitt erstrecken und daß jeder Gateelektrode in jedem Satz einander entsprechende Phasen mehrerer Taktspannungsphasen zugeführt werden (Fig. 8 und 9).

4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß die Gateelektroden in zwei Zyklen von drei aufeinanderfolgenden Gateelektroden unterteilt sind und diesen drei Gateelektroden in jedem der Sätze jeweils drei Taktspannungsphasen zugeführt werden (Fig. 8).

5. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß die Gateelektroden in Zyklen von zwei aufeinanderfolgenden Gateelektroden unterteilt sind und den zwei Gateelektroden in jedem Zyklus jedes Satzes je zwei Taktspannungsphasen zugeführt werden, daß die über den Zusammenstoßpunkten der Kanalabschnitte angeordnete Gateelektrode halb so lang wie die anderen Gateelektroden ist und daß unter jeder Gateelektrode eine Diffusionszone vorgesehen ist, derart, daß Ladungsträgerpakete in den Kanalabschnitten jeweils in einer Richtung vom Zusammenstoßpunkt weg fließen (Fig. 9).

6. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß die Gateelektroden in einen ersten und einen zweiten Satz unterteilt sind, welche sich über den ersten bzw. zweiten Kanalabschnitt erstrecken, daß die Gateelektroden in jedem der beiden Sätze in Zyklen aufeinanderfolgender Gateelektroden unterteilt sind und Zyklen der Gateelektroden im ersten Satz sowie Zyklen der Gateelektroden im zweiten Satz, die sich auf gegenüberliegenden Seiten der Zusammenstoßpunkte befinden, jeweils Phasen von mehreren Taktspannungsphasen zugeführt werden, und daß die Ladungspakete in die jeweiligen Kanalabschnitte unter Gateelektroden (Φ₂) eingebracht werden, die von den Zusammenstoßpunkten jeweils durch eine andere Gateelektrode (Φ₁) getrennt sind (Fig. 7).

7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der erste und zweite Abschnitt jedes Ladungsübertragungskanals innerhalb eines entsprechenden Abschnittes eines Registers (A-Register) enthalten sind, daß die Registerabschnitte an einer an den Zusammenstoßpunkten zwischen Abschnitten entsprechender Kanäle gebildeten Mitte getrennt sind und daß die Ladungspakete in ersten und zweiten Kanalabschnitten während der vorbestimmten Intervalle von der Mitte weg zu entgegengesetzten Enden des Registers wandern.

8. Bildwandler mit einem Halbleiterbauelement nach einem der Ansprüche 1 bis 7, bei dem die Ladungspakete Bildelemente darstellen, dadurch gekennzeichnet, daß an jedem Ende des Kanals ein Wandler zum Umwandeln der die Kanalenden erreichenden Ladungspakete in elektrische Signale vorgesehen ist und daß eine Kombinationseinrichtung zur zeitlich aufeinanderfolgenden Zusammenfassung der von den Kanalenden kommenden Signale in ein Videosignal vorgesehen ist, in welchem die Signale in einer Reihenfolge auftreten, die der ursprünglichen Reihenfolge der entsprechenden Ladungspakete längs des Kanals entspricht.

9. Bildwandler mit einem Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, daß das Register ein Bildregister ist und Ladungsübertragungskanäle innerhalb entsprechender Registerabschnitte (13, 14; 13, 34; 113, 114) zur Erzeugung von Ladungspaketen durch Photoreaktion bestrahlt werden.

10. Bildwandler nach Anspruch 9 in Ausbildung als Halbbildübertragungs- Bildwandler mit:

• a) einem Halbbild-Speicherregister, dessen Kanälen während jeder Halbbild-Rücklaufzeitintervalle Ladungspakete zugeführt werden, die längs der Kanäle des Bildregisters weitergeleitet werden und
• b) einem Zeilenregister, 1) in dessen Stufe während jedes Zeilenrücklaufzeitintervalls Ladungspakete von den Kanälen weitergeleitet werden, welche durch das Halbbild-Speicherregister verlaufen und 2) von dessen Stufe Ladungspakete seriell während jedes der entsprechenden Zeilenhinlaufzeitintervalle getaktet werden,

dadurch gekennzeichnet, daß an gegenüberliegenden Enden des Bildregisters ein erstes und ein zweites Halbbild- Speicherregister (15, 16; 15, 36) angeordnet ist, den ersten bzw. zweiten Halbbild-Speicherregistern ein erstes und ein zweites Zeilenregister zugeordnet sind, wobei die Stufen des ersten und zweiten Zeilenregisters mit den Ladungsübertragungskanälen gekoppelt sind, die aus den ersten bzw. zweiten Halbbild-Speicherregistern auftauchen,
daß ferner während jedes der Halbbild-Rücklaufzeitintervalle die ersten und zweiten Halbbild-Speicherregister parallel mit aufeinanderfolgenden Reihen von Ladungspaketen geladen werden, welche durch die Ladungsübertragungskanäle fortgeleitet sind, die parallel aus entgegengesetzten Enden des Bildregisters auftauchen,
daß während jedes der Zeilenrücklaufzeitintervalle Stufen des ersten und zweiten Zeilenregisters parallel mit Ladungspaketen geladen werden, die von Ladungsübertragungskanälen an Enden der ersten und zweiten Halbbild-Speicherregister auftauchen,
daß während der Zeilenhinlaufzeitintervalle das erste und zweite Zeilenregister im Sinne einer Übertragung entsprechender seriell auftretender Ausgangsabtastwerte getaktet werden, welche Ladungspakete darstellen, die von den Stufen des Zeilenregisters übertragen wurden,
und daß ferner ein Abtastkonverter zur Umkehrung der seriell auftretenden Ausgangsabtastwerte vorgesehen ist, die von den Zeilenregistern in einen einzigen Strom von Austastabtastwerten in normaler Rasterabtastreihenfolge übertragen worden sind.