[go: up one dir, main page]

DE3382592T2 - Zweifachbusstruktur fuer die rechnerverbindung. - Google Patents

Zweifachbusstruktur fuer die rechnerverbindung.

Info

Publication number
DE3382592T2
DE3382592T2 DE8787112180T DE3382592T DE3382592T2 DE 3382592 T2 DE3382592 T2 DE 3382592T2 DE 8787112180 T DE8787112180 T DE 8787112180T DE 3382592 T DE3382592 T DE 3382592T DE 3382592 T2 DE3382592 T2 DE 3382592T2
Authority
DE
Germany
Prior art keywords
path
bus
port
paths
status
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8787112180T
Other languages
English (en)
Other versions
DE3382592D1 (de
Inventor
Richard Casabona
William D Strecker
David Thompson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Application granted granted Critical
Publication of DE3382592D1 publication Critical patent/DE3382592D1/de
Publication of DE3382592T2 publication Critical patent/DE3382592T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Information Transfer Systems (AREA)

Description

  • Die Erfindung, die Gegenstand der vorliegenden Anmeldung ist, ist insbesondere in einem System nützlich, das eine oder mehrere Erfindungen umfaßt, die in den nachfolgenden Anmeldungen, auf die allgemein Bezug genommen wird und die am gleichen Tag wie die vorliegende Anmeldung eingereicht wurden, erläutert werden:
  • US-Patent Nr. 44 50 572 mit dem Titel "Interface for Serial Data Communications Link", von Robert E. Steward, Robert Giggi und John E. Buzynski, US-Patent Nr. 4777595 mit dem Titel "Method And Apparatus For Direct Memory to Memory Intercomputer Communication" von William Strecker, Robert Steward und Samuel Fuller und US-Patent Nr. 4560985 mit dem Titel "Dual-Count, Round- Robin Distributed Arbritration Technique For Contention- Arbitrated Serial Buses" von William D. Strecker, John E. Buzynski und David Thompson.
  • Im dem Maße, das für ein Verständnis der Eigenschaften der vorliegenden Erfindung notwendig ist, die in der vorliegenden Schrift nicht vollständig erläutert sind, wenn es welche gibt, und in dem Maße, das für ein vollständigeres Verständnis der Nützlichkeit oder der Vorteile der vorliegenden Erfindung hilfreich ist, werden die Erläuterungen, die in den oben genannten Anmeldungen enthalten sind, hiermit durch Verweis auf diese Anmeldungen miteinbezogen, obwohl eine vollständige Erläuterung nachfolgend gegeben wird.
  • Feld der Erfindung
  • Die vorliegende Erfindung betrifft das Feld von Computersystem-Verbindungen, und genauer eine Vorrichtung zum Übertragen von Informationen zwischen unterschiedlichen Computern oder Computersystemelementen eines Computernetzwerks. Sie umfaßt die Verwendung nicht nur eines sondern zweier oder mehrerer alternativer Busse oder Verbindungssubsysteme' um die unterschiedlichen Computer des Netzwerks in die Lage zu versetzen, miteinander kommunizieren zu können.
  • Hintergrund der Erfindung
  • In einem verteilten Computernetzwerk, das ein System von miteinander verbundenen Computerknoten aufweist, müssen Kommandos, Antworten und Daten, die Informationen aufweisen, oft zwischen zwei oder mehreren Knoten und Knotenkombinationen übermittelt werden, um den verschiedenen Komponenten des Netzwerks zu erlauben, miteinander in Dialog zu treten. Im allgemeinen verbindet ein sogenannter "Bus" die verschiedenen Knoten und dient als Kommunikationsleitung, die die Knoten miteinander verbindet. Offensichtlich fällt die Kommunikation zwischen den Knoten aus, wenn der Bus ausfällt oder nicht verfügbar ist.
  • Ein "Anschluß", der auch als "Interface" oder "Adapter" bezeichnet wird, ist die Einrichtung durch die ein (Haupt-) Computer oder eine andere Vorrichtung einen Zugriff auf einen Bus zum Kommunizieren mit anderen Computern und Vorrichtungen gewinnt. Ein Anschluß enthält einen Anschlußprozessor, einen Anschlußpuffer und Verbindungskomponenten. Die Funktionen dieser Komponenten werden weiter unten erläutert.
  • Ein "Knoten" umfaßt einen Hauptcomputer und zumindest einen Anschluß; ein Knoten kann auch mehrere Anschlüsse haben oder einsetzen und diese Anschlußports können miteinander über den Bus kommunizieren.
  • Ein "Bus" ist eine Zwischenverbindung zwischen Einrichtungen, über die Informationen von einer Einrichtung zur anderen übertragen werden können. Er enthält einen Kommunikationskanal und zugeordnete Komponenten und Steuerung.
  • Ein "Netzwerk" ist ein System aus Knoten, die mittels eines gemeinsamen Busses miteinander verbunden sind.
  • Für viele Anwendungen sind die Folgen eines Busausfalls schwerwiegend, da eine Kommunikation zwischen Computern wesentlich ist. Ein primäres Entwicklungsziel für solche Netzwerke besteht deshalb darin, eine hohe Busverfügbarkeit und Buszuverlässigkeit zu erzielen. Eine Lösung, die in der Vergangenheit verwendet worden ist, um die Verfügbarkeit und Zuverlässigkeit der Knoten-Zu-Knoten-Verbindung solcher Netzwerke zu erhöhen, besteht darin, zwei voll redundante Buswege vorzusehen, die parallel von Knoten zu Knoten verlaufen. Auf diese Art und Weise, wenn ein Weg nicht verfügbar ist, kann der andere Weg verwendet werden. Volle Redundanz, so wie dieser Ausdruck hier verwendet wird, bedeutet nicht nur die Verdopplung der Verkabelung zwischen Systemknoten, sondern auch, daß jeder Knoten und für jeden Anschluß an jeden Knoten eine vollständig eigene Verarbeitungsschaltung und Software zum Bewerkstelligen von Kommunikationen über jeden der Wege vorhanden ist.
  • Die meisten Busausfälle passieren jedoch nicht wegen der Unzuverlässigkeit der Übertragungs- oder Empfangsverarbeitungsschaltungen oder der Software eines Knotens, sondern vielmehr wegen eines tatsächlichen Ausfalls eines Weges, das heißt, der Verkabelung, der Stecker usw. Zum zweiten treten Fehler in den Schaltungen, die am nächsten an der Verkabelung sind, auf, z. B. in den Leitungstreibern und -empfängern usw. Demzufolge ist die Anwendung einer vollen Redundanz unnötigerweise aufwendig und verursacht eine überflüssige Komplexität.
  • Des weiteren erfordert eine volle Redundanz, daß die Auswahl des Weges für einen bestimmten Austausch an einen Punkt innerhalb oder sehr nahe an der Hostcomputer-Interface-Verbindung ausgeführt wird, was allgemein Bewußtsein der Software und vielleicht sogar eine Aktion durch die Software des Host-Computers erfordert. Eine Möglichkeit, um den Schwierigkeiten zu begegnen, die dadurch erzeugt werden, besteht darin, einem Weg die Primärverantwortlichkeit zuzuordnen und den anderen Weg bzw. die anderen Wege nur zu verwenden, wenn der primäre Weg ausfällt. Dies führt jedoch dazu, daß der Ausfall des Sicherheitsweges bzw. der Sicherheitswege für eine längere Zeit unerkannt bleibt, bis dieser Weg oder diese Wege einmal nicht verfügbar sind, wenn sie benötigt werden, was wiederum das Auftreten eines Gesamtausfalls der Kommunikationsfähigkeit bedeutet.
  • Eine Vollredundanz hilft auch nicht, die Unversehrtheit einer logischen Verbindung zwischen Knoten im Falle eines Busausfalles zu schützen.
  • Demzufolge ist es eine Aufgabe der vorliegenden Erfindung, ein Computerverbindungssystem hoher Verfügbarkeit und hoher Zuverlässigkeit anzugeben, das effizienter als ein einzelner Busweg aber weniger kostenaufwendig als ein voll redundantes Bussystem ist. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein solches Bussystem anzugeben, in dem jeder Knoten ein Minimum an redundanten Teilen enthält, die dafür vorgesehen sind, die Buswege zu trennen, wobei eine Mehrheit der Teile für mehrere Buswege zur Verfügung steht, um eine höhere Zuverlässigkeit und Verfügbarkeit ohne die Kosten eines vollreduntanten Zweibussystems zu erzeugen.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine solche Zwischenverbindung zu schaffen, die zwei (oder mehrere) Buswege verwendet, wobei sowohl die Auswahl als auch der Betrieb des Busweges und auch der Ausfall des Busweges (mit resultierendem Umschalten) nicht unmittelbar den Hauptcomputern sichtbar ist, die über das System kommunizieren.
  • Eine weitere Aufgabe der Erfindung besteht darin, ein Knotenverbindungsnetzwerk mit mehreren Wegen anzugeben, wobei der Ausfall eines Weges während eines Austausches die logische Verbindung zwischen den kommunizierenden Knoten nicht verfälscht.
  • Überblick über die Erfindung
  • Die obenstehenden Aufgaben und weitere Aufgaben und Vorteile der vorliegenden Erfindung werden mittels einer Busstruktur mit hoher Geschwindigkeit, hoher Verfügbarkeit und hoher Zuverlässigkeit mit mehreren (z. B. zwei) Wegen bewerkstelligt, wobei getrennte Leitungstreiber und -empfänger für jeden Busweg vorgesehen sind, aber ein einziger Komponentensatz (z. B. gemeinsame Sende- und Empfangslogikschaltungen usw.) für zwei Wege zur Verfügung steht. Aus Gründen der Vereinfachung werden nur zwei Buswege gezeigt. Es wird aber darauf hingewiesen, daß eine größere Anzahl von Bussen in ähnlicher Weise verwendet werden kann. Beide Wege werden konstant unter Zuordnung auf einer zufälligen aber gleichwahrscheinlichen Basis verwendet, so daß ein Ausfall leicht gefunden werden kann und nicht verborgen bleibt. Die Verwendung der Wege wird bei jedem Knoten im Businterface überwacht, so daß ein Umschalten von einem Weg zum anderen Weg ausgeführt werden kann, wenn ein Ausfall auftritt oder Fehler auf einem bestimmten Weg beobachtet werden.
  • Indem die Wegauswahl und die Schalteinrichtung nahe an den Wegen selbst und von der Hauptrechner-Schnittstellen-Verbindung entfernt vorgesehen sind, wird die Wegauswahl für die Hauptrechner transparent gemacht. Das heißt, daß die Hauptrechner nicht wissen müssen (und nicht wissen), welcher Busweg für eine bestimmte Übertragung verwendet wird.
  • Übertragungen von einem Knoten zu einem anderen, wie es vollständiger in dem zuvor erwähnten US-Patent Nr. 4 777 595 mit dem Titel "Method And Apparatus For Direct Memory To Memory Intercomputer Communication" erläutert wird, auf das direkt Bezug genommen wird, umfassen Kommunikationen vom Hauptspeicher an einem Knoten zum Hauptspeicher an einem anderen Knoten über eine sogenannte (virtuelle) Schaltung. Virtuelle Schaltungen werden zwischen den Businterfaces (die auch als Anschluß-Ports bezeichnet werden) der Knoten angeordnet und zwar gemäß Knotenpaaren. Informationen über den Zustand der virtuellen Schaltung und über den Zustand des Weges sind in einem gemeinsamen Ort integriert. Deshalb wird verhindert, daß ein Ausfall des Weges einen Ausfall der virtuellen Schaltung verursacht. Es gibt damit keinen Verlust oder eine Verdopplung von Übertragungen in Folge eines Wegausfalls. Beim Ausfall eines Weges während der Übertragung, wird die ausgefallene Übertragung mit der gleichen Sequenznummer einfach wiederholt. Sie wird automatisch über den alternativen Weg übertragen und wird von dem Empfänger als Wiederholung einer fehlgeschlagenen Übertragung gesehen, wodurch eine doppelte Zuführung vermieden wird. Das heißt, die gleiche virtuelle Schaltung wird über den alternativen Weg fortgesetzt.
  • Mehrere Buswege werden primär deshalb vorgesehen, um die Zuverlässigkeit von Kommunikationen zwischen Knoten zu verbessern - und zwar so, daß der Ausfall einer einzelnen Komponente, eines Knotens oder einer Schnittstelle nicht vollkommen die Kommunikationen zwischen anderen funktionierenden Knoten und Anschlüssen verhindert. Als zusätzlicher Vorteil, der mit fast keinen Kosten erreicht wird, kann der Informationsdurchsatz um ungefähr 50% verglichen mit einem einzelnen Busweg erhöht werden. Natürlich wird diese Leistungsfähigkeit beim Ausfall eines Weges verschlechtert, bis die Reparaturen ausgeführt sind.
  • Jedes Interface ist für das Multiplexen und Demultiplexen von Paketen auf den Wegen verantwortlich. Wie in dem o.g. US-Patent Nr. 4777595, auf das hier ausdrücklich Bezug genommen wird, erläutert wird, enthält jedes Interface einen Anschlußprozessor, Paketpuffer und eine "Verbindung" (oder Datenverbindung). Nur der Datenverbindungsabschnitt des Interfaces muß für jeden Weg logisch dupliziert werden.
  • Zwei Typen von Wegauswahl für die Übertragung sind vorgesehen. Diese werden mit "Auswahl" und "Automatik" bezeichnet. Im Auswahl-Modus kann ein Hauptrechner einen bestimmten Weg spezifizieren. Dieser Modus wird für die Kontroller- Konfiguration-Transaktionen verwendet und erfordert, daß Datenpakete auf dem gleichen Weg in Antwort auf ein Nachfragepaket zurückgegeben werden. Er ist ebenfalls für diagnostische Zwecke nützlich. Die Mehrzahl der Pakete werden jedoch im Automatik-Modus gesendet. In diesem Modus wird die Auswahl des Weges für die Übertragung eines Pakets durch eine zweiweg-gleichwahrscheinliche, statistische Auswahl (das heißt durch "Münzwerfen") bewerkstelligt. Dies resultiert in einem häufigen Überprüfen beider Wege, um eine frühe Ausfalldetektion durchzuführen. Wenn eine Übertragung ausfällt, werden alle Wiederholungsversuche für die Übertragung des gleichen Pakets auf dem selben Busweg durchgeführt, bis voreingestellte Wiederholungsgrenzen erreicht werden. An diesem Punkt kann es dann auf dem anderen Weg versucht werden, wobei dem gleichen Algorithmus für Übertragungswiederholung gefolgt wird, bis dessen Wiederholungsgrenzen überschritten werden. An diesem Punkt ist es am wahrscheinlichsten, daß ein Hardware-Ausfall aufgetreten ist oder daß das Ziel-Interface nicht in einem Zustand ist, wo Kommunikationen ausgeführt werden können.
  • Jeder Anschluß hält eine Tabelle des Wegstatus zwischen ihm und allen anderen Anschlüssen des Netzwerks. Eine solche Tabelle zeigt an, ob der Weg zu einem gegebenen Anschluß richtig funktioniert oder nicht. Die Tabellenwerte basieren auf früheren Übertragungsergebnissen. Im Automatik-Modus werden Wege nur aus bekannten guten Wegen, wie es in der Wegstatustabelle angegeben wird, ausgewählt. Dies verhindert, daß bekannte schlechte Wege ausgewählt werden, da solche Auswahlen in fehlgeschlagenen Übertragungen und in einem darausfolgenden Verlust verfügbarer Bandbreite resultieren würden. Wenn ein bekannter schlechter Weg erneut angesprochen wird, um zu sehen, ob er repariert worden ist, wird er mit einer viel niedrigeren Häufigkeit ausgewählt, als normal.
  • Der einleitende Teil des Anspruchs 1 basiert auf der Beschreibung des Artikels Proceedings of the IEEE, 1981, National Aerospace and Electronics Conference Naecon 1981, 19.-21. Mai 1981, vol. 1, Seiten 309 bis 317, IEEE, New York, US; Capt. S.J. Laimer et al.: "A solution to bus contention in a system of autonomous microprocessors". Die vorliegende Erfindung schafft ein Netzwerk zum Erzeugen von Kommunikationen zwischen mehreren Computerknoten, wie es im Anspruch 1 gekennzeichnet ist.
  • Die vorliegende Erfindung wird insbesondere in den anhängenden Ansprüchen erläutert. Die obenstehenden und weitere Aufgaben und Vorteile der vorliegenden Erfindung werden deutlicher durch Bezug auf die nachfolgende Beschreibung einer Ausführungsform, die in Verbindung mit den beiliegenden Zeichnungen zu sehen ist.
  • Kurzbeschreibung der Zeichnungen
  • Fig. 1 ist ein Blockdiagramm eines Businterfaces gemäß der vorliegenden Erfindung, das ausgelegt ist, ein Paar von Buswegen zu benutzen; und
  • Fig. 2 ist ein Flußdiagramm des Verfahrens zum Auswählen eines Busweges für eine Übertragung in Übereinstimmung mit der vorliegenden Erfindung.
  • Beschreibung der erläuternden Ausführungsform
  • Einzelweg-Interfaces können auch mit dem Netzwerk verbunden werden, aber werden nicht angeregt. Alle Einzelweganschlüsse müssen mit einem vorbestimmten Weg verbunden sein, um sicher zu stellen, daß alle Knoten in dem Netzwerk kommunizieren können. Die Gefahr, die aus der Verwendung von zu vielen Einzelweganschlüssen entsteht, besteht darin, daß die Wegbelastung (die Ausnutzung) ungleich in einem Maße verteilt wird, das sowohl die Leistungsfähigkeit als auch die Zuverlässigkeit verschlechtert..
  • Wenn ein ausreichender Teil jedes Anschlusses real verdoppelt wird, kann es ermöglicht werden, Pakete auf beiden Wegen simultan zu übertragen. Wegen der gegenseitigen Abhängigkeit von wiederholten Übertragungen kann die Reihenfolge der Paketankünfte unterschiedlich zu der Reihenfolge ihrer Ausgabe an den erzeugenden Anschluß sein. Um die Paket-Sequenz auf einer Knoten-zu-Knoten-Basis einzuhalten, die erforderlich ist, muß die Übertragung eines Datenpakets zu einem entfernten Anschluß in ihrer Gesamtheit abgeschlossen sein, bevor ein anderes Paket für den gleichen Zielort an die Datenverbindung ausgegeben wird. Der Empfangsanschluß muß die empfangenen Pakete in der Reihenfolge ihrer Echtzeitankunft verarbeiten.
  • Der Wegauswahlmodus für Paket-Übertragung wird durch den Wert des Wegauswahlfeldes (PS = Path Select) des Befehls spezifiziert. Z.B. kann PS = O den Automatik-Modus angeben, kann PS = 1 den Auswahl-Modus für den Weg 0 angeben, kann PS = 2 des Auswahl-Modus für den Weg 1 angeben und kann PS = 3 reserviert werden. Die Wegstatustabelle ist Teil der Deskriptortabelle der virtuellen Schaltung, die durch jeden Anschluß aufrechterhalten wird und aus zwei Bits für jedes Interface-Paar besteht. Es gibt ein Bit für jeden der zwei Wege, um einen "Gut"- oder "Schlecht"-Status für den jeweiligen Weg anzugeben. Es wird darauf hingewiesen, daß die Wegstatustabelle angeben kann, daß der gleiche Weg gut für einen Zielanschluß und schlecht für einen anderen Zielanschluß ist, da der Status auf Basis eines Anschluß-Paares gehalten wird. Zur weiteren Diskussion und Erläuterung des PS-Feldes und der Beschreibungstabelle für die virtuelle Schaltung wird auf das o.g. US-Patent Nr. 4777595 Bezug genommen.
  • Wenn ein Kommando den Automatik-Modus spezifiziert, wird der Weg für jedes Paket des Kommandos individuell von dem Weg ausgewählt, der in der Weg-Statustabelle als gut gekennzeichnet ist. Wenn nur einer der Wege gegenwärtig als gut markiert ist, wird er verwendet. Wenn beide Wege als gut markiert sind, werden sie zufallsmäßig ausgewählt.
  • Im Auswahl-Modus wird die Tabelle für eine bestimmte Übertragung ignoriert, wird aber auf der Basis der Ergebnisse der Übertragung aktualisiert. Der Status des Weges kann von schlecht nach gut oder von gut nach schlecht gemäß dem Ergebnis der Übertragung wechseln.
  • Zum Zeitpunkt der Initialisierung zeigen alle Wegstatustabelleneinträge an, daß alle Wege gut sind.
  • Für jedes Interface in dem Netzwerk, das nur für den Betrieb eines einzigen Weges ausgelegt ist, wird nur ein Bit der Wegstatustabelle festgehalten, und zwar für den gleichen vorausgewählten Weg in allen Fällen, so daß alle Teile zumindest einen Weg gemeinsam haben. Im Automatik-Modus wird dieser Weg verwendet, bis das Bit der Wegstatustabelle anzeigt, daß der Weg schlecht ist. Im letzten Fall schlägt das Kommando fehl, da die Kommunikation unmöglich ist.
  • Es wird auf Fig. 1 hingewiesen, wo ein Blockdiagramm relevanter Abschnitte des Bus-Interface (das heißt eines Anschlußports) 1 so gezeigt wird, wie es konfiguriert wird, um zwei Bus-Wege (2A und 2B) gemäß der vorliegenden Erfindung zu benutzen. Jeder Weg, wie z. B. der Weg 2A, wird wiederum von einer Sendeleitung 3A und Empfangsleitung 4A gebildet, die mittels eines Kopplers 5A miteinander verbunden sind. Der Anschluß umfaßt einen Anschlußprozessor 10, Sende- und Empfangspaketpuffer 20A und 20B und eine Verbindung 30. Die Verbindung 30 ist wiederum in drei Hauptuntereinrichtungen aufgeteilt, nämlich einen Sender 40, einen Empfänger 50 und einer Arbitationsschaltung 60. Die letztere kann real in dem Anschlußprozessor implementiert werden, wird aber als funktional isoliert dargestellt.
  • Zuerst wird der Sendebetrieb beschrieben, wobei der Anschlußprozessor 10 ein Wegauswahl (PS)-Signal auf die Leitung 62 zu einem Wegauswahl-Flip-Flop 64 ausgibt, wobei das letztere von einem Sendetaktsignal (XMIT CLK) getaktet wird. Das Ausgangssignal des Wegauswahl-Flip-Flops 64 steuert ein Paar von Treibersperrschaltungen 66A und 668 an, von denen jeweils eine für einen ersten Busweg (das heißt Busweg A) bzw. für einen zweiten Busweg (das heißt Busweg B) vorgesehen ist. Das Ausgangssignal der Treibersperrschaltungen steuert die Freigabe der Leitungstreiber 68A bzw. 688. Wenn ein Weg nicht ausgewählt wird, wird dessen Leitungstreiber gesperrt. Die Treibersperrschaltungen 66A reagieren auch auf ein Arbitration-Erhalten-Signal, das auf der Leitung 72 mittels der Arbitrationsschaltung 60 zugeführt wird. Damit ein Leitungstreiber freigegeben werden kann, muß der zugeordnete Busweg von dem PS-Signal ausgewählt werden und der Anschluß muß die Arbitration (das heißt den Zugriff auf) den Bus erhalten haben.
  • Informationspakete, die übertragen werden sollen, werden mittels Sendepaketpuffern 20A bitseriell einem Kodierer 74 zugeführt. Der Kodierer kombiniert die Informationen mit einem Sendetakt, wie z. B. durch die sogenannte Manchester-Kodiertechnik. Die kodierten Sendedaten werden durch den Kodierer 74 den Leitungstreibern 68A und 68B zur Übertragung durch den freigegebenen Treiber über den ausgewählten Busweg zugeführt.
  • Das PS-Signal wird mittels eines Wegauswahl-Algorithmusses 12, der auf dem Anschlußprozessor 10 läuft, erzeugt. Der Wegauswahl-Algorithmus ermittelt das PX-Feld des Sendekommandos und wählt einen Weg in Abhängigkeit von diesem Feld, einem Zufallszahlengenerator und den Wegstatuseinträgen aus der Wegstatustabelle 110 aus, die auch in dem Anschlußprozessor 10 aufrechterhalten werden. Fig. 2 liefert ein vollständigeres Verständnis des Wegauswahlalgorithmusses.
  • Im nachfolgenden wird der Empfänger behandelt, wobei Signale auf den Buswegen A und B detektiert werden und von einem geeigneten Leitungsempfänger 82A bzw. 82B verstärkt werden. Jeder der Leitungsempfänger versorgt einen Multiplexer (Mux) 84 und einen Trägerdetektor 86A bzw. 86B. Die Trägerdetektoren versorgen einen Trägerschalter 88,. der wiederum den Mux 84 steuert. Genauer veranlaßt der Trägerschalter 88 den Multiplexer 84 dazu, den Eingang entsprechend dem geeigneten Busweg auszuwählen, auf dem eine Transaktion auftritt (das heißt, auf dem ein Sendesignal - ein Träger - detektiert wird). Das Wegumschalten wird nur zu Beginn der Übertragung durchgeführt, und nicht in der Mitte. Der Trägerschalter steuert auch die Arbitrationsschaltung 60. Die letztere wird mit größerer Genauigkeit in dem oben erwähnten US-Patent Nr. 4560985, auf das hier Bezug genommen wird, erläutert.
  • Das Ausgangssignal des Mux 84 ist die kodierte Datenübertragung, die über den ausgewählen Busweg empfangen wird. Ein Dekodierer 92, wie er z. B. in dem oben erwähnten US- Patent Nr. 4450572, auf das hier ausdrücklich Bezug genommen wird, erwähnt ist, trennt das Informationssignal von dem Takt ab und führt dieses den Empfangspaketpuffern 20B für Seriell-zu-Parallel-Umwandlung der Informationsbytes zu.
  • Die Ausgangssignale des Dekodierers 92 werden auch einem Anerkennungsdekodierer 94 zugeführt. Der Anerkennungsdekodierer ermittelt die Anerkennungssignale, die von dem Zielanschluß empfangen werden und führt die Ergebnisse einem Sendestatusregister 96 zu. Das Sendestatusregister wiederum teilt dem Anschlußprozessor 10 mit, ob die Übertragung erfolgreich oder erfolglos war, und, wenn das letztere der Fall ist, ob ein Weg als schlecht gefunden wurde. Wenn ein Weg als schlecht gefunden wurde, wird der Eintrag der Wegstatustabelle aktualisiert, um diese Situation wiederzugeben.
  • Der Betrieb der Wegauswahl wird grafisch im Flußdiagramm nach Fig. 2 gezeigt. Beim Empfang eines Sendekommandos, Schritt 102, fängt der Prozeß an. Zuerst wählt der Anschlußprozessor den Wegauswahlmodus (Schritt 104) aus, das heißt den Auswahl-Modus (gezeigt auf Leitung 106) oder den Automatik- Modus (gezeigt auf Leitung 108).
  • Angenommen, der Auswahl-Modus wurde gewählt, dann wird der ausgewählte Weg beim nächsten Schritt 112 erhalten. Der Anschluß versucht den Zugriff auf den Bus zu erlangen, Schritt 118, und sendet, nachdem er die Arbitration beim Schritt 120 erlangt hat. Beim Abschluß einer Übertragung (das heißt die Wiederholungsversuche sind erschöpft oder die Übertragung ist gelungen) wird bestimmt, ob die Übertragung erfolgreich war, Schritt 121. Wenn das der Fall ist, verläßt der Algorithmus das Programm, Schritt 122. Wenn die Übertragung fehlgeschlagen ist, wird die Wegstatustabelle aktualisiert, um den Weg anzuzeigen, der schlecht ist, Schritt 121B, und das Programm ist beendet, Schritt 121C und 121D. Es wird darauf aufmerksam gemacht, daß der Schritt 120 wiederholt versucht wird, wenn es notwendig ist. Wenn der Automatik-Modus ausgewählt wird, wird der Weg wie folgt (Schritt 124) ausgewählt: anfänglich wird die Wegauswahl zufällig vorgenommen, und zwar auf einer Basis gleicher Wahrscheinlichkeit. Bei nachfolgenden Versuchen, einen Weg wegen einer vorhergehenden Auswahl eines schlechten Weges auszuwählen, wird die vorhergehende schlechte Auswahl bzw. Auswahlen ausgeschlossen und eine Zufallsauswahl unter den noch übrigen Wegen wird durchgeführt. Wenn alle Möglichkeiten ausgeschöpft sind, ohne daß ein guter Weg gefunden worden ist, ist die Prozedur mit einer geeigneten Auswahlanzeige, Schritt 126, beendet. Nachfolgend nach jeder versuchsweisen Wegauswahl, wird der Status des ausgewählten Weges aus der Wegstatustabelle erhalten, Schritt 128, und daraufhin überprüft, um zu sehen, ob er gut oder schlecht ist, Schritt 130. Wenn er schlecht ist, wird ein Versuch gemacht, einen alternativen Weg (Schritte 134, 136 und 138) zu finden. Wenn er gut ist, wird das PS-Signal erzeugt, um die Verbindung auf den ausgewählten Weg umzuschalten (Schritt 132), und die Arbitration hat begonnen, Schritt 118.
  • Vom Schritt 121C oder vom Schritt 130 aus startet die alternative Wegauswahl, indem ein anderer Weg ausgewählt wird, Schritt 134. Der Status dieses alternativen Weges wird von der Wegstatustabelle 110, Schritt 136, erhalten und überprüft, um zu sehen, ob der Weg gut ist, Schritt 138. Wenn der alternative Weg gut ist, verzweigt die Steuerung zum Schritt 132. Ansonsten ist die Routine mit einer Anzeige beendet, daß alle Wege schlecht sind, Schritt 126.
  • Sonst ist eine Beteiligung des Hauptrechners bei der Durchführung einer Wegauswahl oder Wegumschaltung nicht notwendig, wobei beide Wege häufig überprüft werden, und eine minimale Hardware ist dazu notwendig, den zweiten Bus hinzuzufügen. Es ist eine einfache Sache, diese Konzepte auf mehr als zwei Wege anzuwenden. Die Hauptänderung würde dann darin bestehen, daß ein Entscheidungsblock in Fig. 2 zwischen dem "Nein"-Ausgang des Schrittes 138 und dem Ausgangsschritt 126 hinzugefügt wird, um zum Schritt 134 in einer Schleife zurückzukommen, wenn nicht alle Wege ausprobiert worden sind. Die Wegstatustabelle müßte auch vergrößert werden.

Claims (4)

1. In einem Netzwerk zum Erzeugen von Kommunikationen zwischen einer Vielzahl von Computerknoten, von denen jeder einen Hauptcomputer und zumindest einen Anschluß aufweist, worin alle Kommunikationen über virtuelle Schaltungen stattfinden, die zwischen Paaren von Anschlüssen erzeugt werden, eine Busstruktur hoher Zuverlässigkeit und hoher Verfügbarkelt zum Verbinden der Anschlüsse,
worin der Bus zumindest einen ersten Busweg (2A) und einen zweiten Busweg (2B) enthält, wobei die Buswege voneinander unabhängig sind, und worin dort bei jedem Anschluß (1) eine Einrichtung (12) zum Auswählen eines Busweges für eine Übertragung zu einem anderen Anschluß vorgesehen ist und worin beim Auftreten eines Fehlers eines ausgewählten Busweges die Einrichtung zum Auswählen eines Busweges einen neuen Weg auswählt und wobei die Kommunikationen fortgesetzt werden, ohne daß die Hauptrechner davon wissen müssen oder bezüglich des Fehlers und des Wegumschalters etwas unternehmen müssen, dadurch gekennzeichnet, daß an jedem Anschluß weiterhin eine Wegstatustabelle (110) vorgesehen ist, die von dem Anschluß aufrechterhalten wird und die für jeden anderen Anschluß in dem Netzwerk eine Anzeige des Zustands der virtuellen Schaltung zwischen ihm und jedem anderen Anschluß und eine Anzeige des Zustands jedes Busweges enthält, wobei die Anzeige des Wegstatus auf dem Ergebnis früherer Übertragungen basiert, und
worin die Einrichtung (12) zum Auswählen eines Busweges für eine Übertragung zu einem anderen Anschluß auf die Wegstatusse reagiert, die von der Wegstatustabelle (110) angezeigt werden, und
wobei der Zustand der virtuellen Schaltung von einem Fehler des Busweges nicht gestört wird, wenn der Status von zumindest einem Weg gut nach einem Fehler ist.
2. Busstruktur nach Anspruch 1, die weiterhin eine Einheit (10) zum Ändern der Wegstatusanzeigen der Wegstatustabelle (110) In Antwort auf die Ergebnisse der Übertragungen enthält.
3. Busstruktur nach Anspruch 1 oder Anspruch 2, die weiterhin eine Einheit (10) zum Ändern der Anzeigen für die virtuellen Schaltungen in der Wegstatustabelle (110) in Antwort auf eine Übertragung hat, die ausfällt- da alle Wege schlecht und unbenützbar sind.
4. Busstruktur nach Anspruch 1, worin die Einrichtung zum Auswählen eines Busweges ausgelegt ist, einen Busweg wahlfrei aus den verfügbaren Buswegen auszuwählen, deren Status als gut in der Wegstatustabelle angegeben ist.
DE8787112180T 1982-05-07 1983-04-28 Zweifachbusstruktur fuer die rechnerverbindung. Expired - Fee Related DE3382592T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/376,068 US4490785A (en) 1982-05-07 1982-05-07 Dual path bus structure for computer interconnection

Publications (2)

Publication Number Publication Date
DE3382592D1 DE3382592D1 (de) 1992-08-20
DE3382592T2 true DE3382592T2 (de) 1993-03-11

Family

ID=23483574

Family Applications (2)

Application Number Title Priority Date Filing Date
DE8787112180T Expired - Fee Related DE3382592T2 (de) 1982-05-07 1983-04-28 Zweifachbusstruktur fuer die rechnerverbindung.
DE8383302413T Expired DE3378433D1 (en) 1982-05-07 1983-04-28 Computer interconnection part

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE8383302413T Expired DE3378433D1 (en) 1982-05-07 1983-04-28 Computer interconnection part

Country Status (5)

Country Link
US (1) US4490785A (de)
EP (2) EP0094179B1 (de)
JP (1) JPS5941031A (de)
CA (1) CA1185375A (de)
DE (2) DE3382592T2 (de)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926315A (en) * 1981-10-01 1990-05-15 Stratus Computer, Inc. Digital data processor with fault tolerant peripheral bus communications
US4724517A (en) * 1982-11-26 1988-02-09 Inmos Limited Microcomputer with prefixing functions
US6414368B1 (en) 1982-11-26 2002-07-02 Stmicroelectronics Limited Microcomputer with high density RAM on single chip
US5243698A (en) * 1982-11-26 1993-09-07 Inmos Limited Microcomputer
US4787033A (en) * 1983-09-22 1988-11-22 Digital Equipment Corporation Arbitration mechanism for assigning control of a communications path in a digital computer system
GB8329510D0 (en) * 1983-11-04 1983-12-07 Inmos Ltd Computer apparatus
US4695952A (en) * 1984-07-30 1987-09-22 United Technologies Corporation Dual redundant bus interface circuit architecture
JPH0680492B2 (ja) * 1984-09-29 1994-10-12 株式会社日立製作所 エラー回復方法
GB2165970A (en) * 1984-10-19 1986-04-23 Burr Brown Corp Method and apparatus for an expandable remote interface unit
US4870704A (en) * 1984-10-31 1989-09-26 Flexible Computer Corporation Multicomputer digital processing system
JPS61173550A (ja) * 1985-01-24 1986-08-05 パロース・コーポレーシヨン 局所通信路網を作動する方法
US4967344A (en) * 1985-03-26 1990-10-30 Codex Corporation Interconnection network for multiple processors
JPS6226561A (ja) * 1985-07-26 1987-02-04 Toshiba Corp パ−ソナルコンピユ−タ
US4837739A (en) * 1986-07-25 1989-06-06 Ford Aerospace & Communications Corporation Telemetry data processor
CN1008018B (zh) * 1986-09-27 1990-05-16 徐肇昌 一种具有合作能力的同构型多计算机系统及其合作方法
US4949239A (en) * 1987-05-01 1990-08-14 Digital Equipment Corporation System for implementing multiple lock indicators on synchronous pended bus in multiprocessor computer system
US5341510A (en) * 1987-05-01 1994-08-23 Digital Equipment Corporation Commander node method and apparatus for assuring adequate access to system resources in a multiprocessor
US4937733A (en) * 1987-05-01 1990-06-26 Digital Equipment Corporation Method and apparatus for assuring adequate access to system resources by processors in a multiprocessor computer system
US4941083A (en) * 1987-05-01 1990-07-10 Digital Equipment Corporation Method and apparatus for initiating interlock read transactions on a multiprocessor computer system
KR930006309B1 (ko) * 1987-05-01 1993-07-12 디지탈 이큅먼트 코오포레이숀 멀티프로세서 컴퓨터 시스템내의 시스템 자원에 대한 적절한 액세스를 보장하기 위한 명령자 노드 방법 및 장치
US4858116A (en) * 1987-05-01 1989-08-15 Digital Equipment Corporation Method and apparatus for managing multiple lock indicators in a multiprocessor computer system
DE3715586C1 (de) * 1987-05-09 1988-09-22 Gewerkschaft Eisenhuette Westfalia Gmbh, 4670 Luenen, De
US4887076A (en) * 1987-10-16 1989-12-12 Digital Equipment Corporation Computer interconnect coupler for clusters of data processing devices
US4897833A (en) * 1987-10-16 1990-01-30 Digital Equipment Corporation Hierarchical arbitration system
US5168572A (en) * 1989-03-10 1992-12-01 The Boeing Company System for dynamic selection of globally-determined optimal data path
US5187780A (en) * 1989-04-07 1993-02-16 Digital Equipment Corporation Dual-path computer interconnect system with zone manager for packet memory
CA2011935A1 (en) * 1989-04-07 1990-10-07 Desiree A. Awiszio Dual-path computer interconnect system with four-ported packet memory control
US5167019A (en) 1989-06-23 1992-11-24 Digital Equipment Corporation Apparatus and method for interconnecting a plurality of devices to a single node in a node-limited serial data bus computer network
JP2504206B2 (ja) * 1989-07-27 1996-06-05 三菱電機株式会社 バスコントロ―ラ
US5193151A (en) 1989-08-30 1993-03-09 Digital Equipment Corporation Delay-based congestion avoidance in computer networks
US5053947A (en) * 1989-09-29 1991-10-01 Allegro Microsystems, Inc. Extended multistation bus system and method
US5315708A (en) * 1990-02-28 1994-05-24 Micro Technology, Inc. Method and apparatus for transferring data through a staging memory
US5388243A (en) * 1990-03-09 1995-02-07 Mti Technology Corporation Multi-sort mass storage device announcing its active paths without deactivating its ports in a network architecture
US5461723A (en) * 1990-04-05 1995-10-24 Mit Technology Corp. Dual channel data block transfer bus
JP2753123B2 (ja) * 1990-08-28 1998-05-18 富士通株式会社 制御モード選択式通信コントローラ
JPH0756644B2 (ja) * 1990-08-31 1995-06-14 インターナショナル・ビジネス・マシーンズ・コーポレイション 状態変化通知装置及び方法
US5287464A (en) * 1990-10-24 1994-02-15 Zilog, Inc. Semiconductor multi-device system with logic means for controlling the operational mode of a set of input/output data bus drivers
JP3206006B2 (ja) * 1991-01-25 2001-09-04 株式会社日立製作所 二重化バス制御方法及び装置
GB2268602A (en) * 1992-06-25 1994-01-12 Mitac Ltd Enhancing security of data transfer
US5898894A (en) * 1992-09-29 1999-04-27 Intel Corporation CPU reads data from slow bus if I/O devices connected to fast bus do not acknowledge to a read request after a predetermined time interval
US6487626B2 (en) 1992-09-29 2002-11-26 Intel Corporaiton Method and apparatus of bus interface for a processor
US5809533A (en) * 1993-02-18 1998-09-15 Unisys Corporation Dual bus system with multiple processors having data coherency maintenance
US5386424A (en) * 1993-03-31 1995-01-31 Honeywell, Inc. Apparatus and method for transmitting information between dual redundant components utilizing four signal paths
JP3264465B2 (ja) 1993-06-30 2002-03-11 株式会社日立製作所 記憶システム
US5604487A (en) * 1993-07-30 1997-02-18 Lockheed Martin Tactical Systems, Inc. Apparatus and method for user-selective data communication with verification
US5515423A (en) * 1993-12-03 1996-05-07 Canon Kabushiki Kaisha Two-line telephone controller
US5835960A (en) * 1994-01-07 1998-11-10 Cirrus Logic, Inc. Apparatus and method for interfacing a peripheral device having a ROM BIOS to a PCI bus
US5613068A (en) * 1994-06-17 1997-03-18 International Business Machines Corporation Method for transferring data between processors on a network by establishing an address space for each processor in each other processor's
US5586271A (en) * 1994-09-27 1996-12-17 Macrolink Inc. In-line SCSI bus circuit for providing isolation and bi-directional communication between two portions of a SCSI bus
KR100197407B1 (ko) * 1995-12-28 1999-06-15 유기범 전전자 교환기에 있어서 프로세서들간 통신버스구조
US5862408A (en) * 1996-05-13 1999-01-19 Advanced Micro Devices, Inc. Microprocessor system having multiplexor disposed in first and second read paths between memory CPU and DMA for selecting data from either read path
JP3582533B2 (ja) * 1997-06-20 2004-10-27 アーベーベー・パテント・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 冗長シリアルバスとその動作方法
US6434637B1 (en) 1998-12-31 2002-08-13 Emc Corporation Method and apparatus for balancing workloads among paths in a multi-path computer system based on the state of previous I/O operations
US6701432B1 (en) * 1999-04-01 2004-03-02 Netscreen Technologies, Inc. Firewall including local bus
US6598106B1 (en) 1999-12-23 2003-07-22 Lsi Logic Corporation Dual-port SCSI sub-system with fail-over capabilities
US6675253B1 (en) * 2000-04-04 2004-01-06 Hewlett-Packard Development Company, L.P. Dynamic routing of data across multiple data paths from a source controller to a destination controller
US6601128B1 (en) 2000-05-02 2003-07-29 International Business Machines Corporation Method, system, program, and data structure for selecting a preferred path to a storage device
US6393535B1 (en) 2000-05-02 2002-05-21 International Business Machines Corporation Method, system, and program for modifying preferred path assignments to a storage device
US7228538B1 (en) 2000-05-02 2007-06-05 International Business Machines Corporation Method, system, and program for updating firmware to a storage system comprised of multiple controllers
US6874039B2 (en) * 2000-09-08 2005-03-29 Intel Corporation Method and apparatus for distributed direct memory access for systems on chip
US7318116B2 (en) 2002-11-08 2008-01-08 International Business Machines Corporation Control path failover in an automated data storage library
JP2005221731A (ja) * 2004-02-05 2005-08-18 Konica Minolta Photo Imaging Inc 撮像装置
US7680904B2 (en) * 2004-08-06 2010-03-16 Logic Controls, Inc. Diagnostic method and apparatus for detecting and locating computer network discontinuities
JP2006260140A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd データ処理システム
US8018844B2 (en) 2005-08-24 2011-09-13 International Business Machines Corporation Reliable message transfer over an unreliable network
US7602705B1 (en) * 2005-10-12 2009-10-13 Garrettcom, Inc. Dual-homing layer 2 switch
US8358658B2 (en) * 2010-03-19 2013-01-22 International Business Machines Corporation Implementing ordered and reliable transfer of packets while spraying packets over multiple links
US9825862B2 (en) 2015-08-26 2017-11-21 Barefoot Networks, Inc. Packet header field extraction
US10313231B1 (en) * 2016-02-08 2019-06-04 Barefoot Networks, Inc. Resilient hashing for forwarding packets
US10063407B1 (en) 2016-02-08 2018-08-28 Barefoot Networks, Inc. Identifying and marking failed egress links in data plane
US11245572B1 (en) 2017-01-31 2022-02-08 Barefoot Networks, Inc. Messaging between remote controller and forwarding element
US10237206B1 (en) 2017-03-05 2019-03-19 Barefoot Networks, Inc. Equal cost multiple path group failover for multicast
US10404619B1 (en) 2017-03-05 2019-09-03 Barefoot Networks, Inc. Link aggregation group failover for multicast
US10565146B2 (en) * 2018-01-02 2020-02-18 Arm Limited Interconnect and method of handling supplementary data in an interconnect

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5057347A (de) * 1973-09-19 1975-05-19
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
JPS5463634A (en) * 1977-10-03 1979-05-22 Nec Corp Bus controller
US4195351A (en) * 1978-01-27 1980-03-25 International Business Machines Corporation Loop configured data transmission system
JPS5513475A (en) * 1978-07-14 1980-01-30 Nec Corp Bus selection system
JPS5552130A (en) * 1978-10-11 1980-04-16 Nec Corp Information processing unit
US4245344A (en) * 1979-04-02 1981-01-13 Rockwell International Corporation Processing system with dual buses
JPS5629731A (en) * 1979-08-16 1981-03-25 Nec Corp Multiplex bus control system
JPS56114063A (en) * 1980-02-14 1981-09-08 Mitsubishi Electric Corp Multiprocessor
JPS5816495B2 (ja) * 1980-04-11 1983-03-31 パナフアコム株式会社 多重系システムのインタフエ−ス制御方式
US4412281A (en) * 1980-07-11 1983-10-25 Raytheon Company Distributed signal processing system
JPS57124950A (en) * 1981-01-27 1982-08-04 Nippon Telegr & Teleph Corp <Ntt> Duplicated bus connecting system

Also Published As

Publication number Publication date
EP0094179A3 (en) 1985-01-30
CA1185375A (en) 1985-04-09
EP0094179B1 (de) 1988-11-09
EP0282628B1 (de) 1992-07-15
EP0282628A2 (de) 1988-09-21
DE3382592D1 (de) 1992-08-20
EP0282628A3 (en) 1989-01-25
EP0094179A2 (de) 1983-11-16
JPS5941031A (ja) 1984-03-07
DE3378433D1 (en) 1988-12-15
US4490785A (en) 1984-12-25

Similar Documents

Publication Publication Date Title
DE3382592T2 (de) Zweifachbusstruktur fuer die rechnerverbindung.
DE3486148T2 (de) Fehlertolerantes Übertragungssteuersystem.
DE3486257T2 (de) Synchrones dezentralisiertes Verarbeitungssystem.
DE3882970T2 (de) Rechnerverbinder, der querbalkenschalter verwendet.
DE3688722T2 (de) Datensteuersystem für Systemkanal zur digitalen automatischen Flugsteuerung mit mehreren verschiedenen Datenverarbeitungen.
DE3781873T2 (de) Rekonfigurierbare rechenanordnung.
DE69431914T2 (de) Steuerungs- und kommunikationsgerät
DE3586487T2 (de) Kohaerentes interface mit zurueckgeschleiften sende- und empfangsspeichern.
DE3788601T2 (de) Anordnung zur Datenflussregelung für ein lokales Netz.
DE60031499T2 (de) Verfahren zur Übertragung von Signalen der Typen &#34;fibre-channel&#34; und &#34;non-fibre-channel&#34; über ein gemeinsames Kabel
DE3919962C3 (de) Verfahren und Anordnung zur Sicherung der Datenübertragung in einem linearen Rechnernetz
DE69123663T2 (de) Kanäle in einem Rechnerein-Ausgabesystem
DE69312267T2 (de) Kommunikationssystem
DE69811150T2 (de) Verfahren und Gerät für hochverfügbare Cachedatenspeicherungsanordnungen
DE3586486T2 (de) Interface-vorrichtung zwischen mindestens einem kanal und mindestens einem bus.
DE69123104T2 (de) Melden und Verifizieren von Zustandswechseln in einem Datenverarbeitungsein- / -ausgabesystem
DE3122076C2 (de)
DE3301628A1 (de) Schaltungsanordnung fuer den datenaustausch zwischen zwei rechnern
DE69032708T2 (de) Protokoll für Lese- und Schreibübertragungen
DE3850138T2 (de) Verfahren und Einrichtung zur Fehlerdetektion in einem Ringnetzdatenübertragungssystem.
DE69317507T2 (de) Fehlertolerantes Rechnersystem mit einem in jedem Prozessormodul vorgesehenen Fehlerdetektor
EP0586715B2 (de) Informationsübertragungsverfahren zur Übertragung digitaler Informationen
DE69625953T2 (de) Methode und Vorrichtung zum Erreichen hoher Unversehrtheit und Verfügbarkeit in einem mehrkanaligen System
DE3780306T2 (de) Adapterbusschalter zur verbesserung der verfuegbarkeit einer steuereinheit.
DE69508034T2 (de) Fehlererkennungs-System und -Verfahren für gespiegelten Speicher zwischen doppelten Plattenspeichersteuerungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee