DE3346501A1

DE3346501A1 - Digitalsignal-multiplexgeraet

Info

Publication number: DE3346501A1
Application number: DE19833346501
Authority: DE
Inventors: Wilhelm Dipl.-Ing. 8029 Sauerlach Volejnik
Original assignee: Siemens AG; Siemens Corp
Current assignee: Siemens AG; Siemens Corp
Priority date: 1983-12-22
Filing date: 1983-12-22
Publication date: 1985-07-04
Also published as: DE3346501C2

Description

Digitalsignal-Multiplexgerät
Die Erfindung bezieht sich auf ein Digitalsignal-Multi plexgerät zur Bündelung von plesiochronen Digitalsignalen mit einer Taktanpassung nach dem Positiv-Stopfverfahren in einem Multiplexer mit einem Pulsrahmen einer Länge von 2688 bit für eine Bitrate von 564,992 Mbit/s, der am Anfang eine 12 bit lange Rahmenkennung aufweist, und zur Trennung solcher Digitalsignale in einem Demula tipl exer.
Der Aufbau und die Wirkungsweise von Digitalsignal-Multiplexgeräten ist in der Zeitschrift 'stelcom-report", 3 (1980)4, Seiten 344 bis 352 beschrieben. Ein Pulsrahmen einer Länge von 2688 bit für eine Bitrate von 564,992 Mbit/s ist aus dem CCITT Yellow-Book, Volume III, Fascicle III.3, Digital Networks - Transmission Systems and Multiplexing Equipment", Genf, 10.-21.November 1980, Seite 220 in Recommendation G.922 bekannt.
Aufgabe der Erfindung ist es, für die zentralen Teile des aus der vorstehend genannten Zeitschrift bekannten Digitalsignal-Multiplexgerätes DSMX 140/565 eine Anwendungsmöglichkeit zu finden, die über die Bündelung und Trennung von vier Digitalsignalen einer Bitrate von 139,264 Mbit/s hinausgeht.
Ausgehend von einem Digitalsignal-Multiplexgerät der einleitend geschilderten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß der Multiplexer derart ausgebildet ist, daß er vier in vorausgegebener Reihenfolge bitweise verschachtelte Teilrahmen bildet und daß jeder Teilrahmen im Anschluß an die ersten drei für die Rahmenkennung reservierten Bits für eine bitweise Bündelung von drei Digitalsignalen einer Bitrate von 44,736 Mbit/s in vorgegebener Reihenfolge vorgesehen ist, und daß der Demultiplexer derart ausgebildet ist, daß er die zwölf Digitalsignale der Bitrate von 44,736 Mbit/s in einem solchen Pulsrahmen trennt.
Bei den Digitalsignalen der Bitrate von 44,736 Mbit/s handelt es sich um Digitalsignale der amerikanischen PCM-Hierarchie, die mit DS3 bezeichnet werden, wie auf Seite 161 des bereits genannten CCITT-Yellow-Book beschrieben.
Die Erfindung geht von der Erkenntnis aus, daß ein derart aufgebauter Pulsrahmen gewährleisten kann, daß die übertragungstechnischen Eigenschaften eines über zwölf DS3-Signalen aufgebauten 564,992-Mbit/s-Signals mit denen eines über vier 139,264-Mbit/s-Signale aufgebauten übereinstimmen, das heißt insbesondere, daß das abgehende 564,992-Mbit/s-Signal die relevanten Punkte der CCITT-Empfehlung G.922 einhält.
Soll das erfindungsgemäße Digital-Signal-Multiplexgerät auch wahlweise ein bis vier 139,2EL-Mbit/s-Signale der europäischen PCM-Hierarchie übertragen können, dann ist es vorteilhaft, wenn in den Teilrahmen die Bits Nr. 97, 193, 289, 385, 481 und 577 als Kontrollbits und das Bit Nr. 578 als Meldewort vorgesehen ist.
Vorteilhaft ist es dafür auch, wenn in den Teilrahmen die Bits Nr. 97, 193, 289, 385 und 481 für die Stopfkennung eines Digitalsignals einer Bitrate von 44,736 Mbit/s vorgesehen sind, wenn für die Stopfkennung von drei derartigen Digitalsignalen ein Teilüberrahmen gebildet wird und wenn tür eine Teilüberrahmen- kennung die Bits Nr.3 urt 4des Meldeworts im dritten und vierten Teilrahmen vorgesehen sind.
Die Teilrahmen enthalten Leerbits, Datenbits und Kontrollbits. Als Kontrollbits werden im Gegensatz zu den Leerbits alle Informationsbits bezeichnet, die keine Daten enthalten. Es sind dies insbesondere die Stopfkennung für die Digitalsignale DS3, Bits zur Überwachung sowie Bits zur Übertragung von Informationen und Steuerbefehlen für Betrieb und Wartung (Servicebits).
Ein einfacher Aufbau ergibt sich, wenn die Kontrollbits in den Teilrahmen bei Bits vorgesehen sind, die durch einfache Zählerketten auszählbar sind.
Anhand von Ausführungsbeispielen wird die Erfindung nachstehend näher erläutert.
Fig. 1 zeigt ein erfindungsgemäßes Digitalsignal-Multiplexgerät, Fig. 2 zeigt die Bildung eines Rahmens aus vier Teilrahmen, Fig. 3 zeigt die Verschachtelung von zwölf Digitalsignalen und Fig. 4 bis 7 zeigen Möglichkeiten der Rahmengestaltung.
Figur 1 zeigt ein erfindungsgemäßes Digitalsignal-Multiplexgerät mit einem Multiplexer 1 und einem Demultiplexer 2.
Der Multiplexer 1 nimmt zwölf Digitalsignale DS3 mit einer Bitrate von 44,736 Mbit/s auf und gibt ein Digitalsignal einer Bitrate von 564,992 Mbit/s ab. Der Demultiplexer 2 vermag von einem solchen Digitalsignal wieder zwölf Digitalsignale DS3 einer Bitrate von 44,736 Mbit/s abzutrennen.
Figur 2 zeigt vier Teilrahmen I bis IV und einen Rahmen V. Der Teilrahmen I zeigt die ersten Bits al bis a5, der Teilrahmen II die ersten Bits b1 bis b5, der Teilrahmen III die ersten Bits cl bis c4 und der Teilrahmen IV die ersten Bits dl bis d4. Diese ergeben verschachtelt den Rahmen V.
Figur 3 zeigt den Rahmenaufbau nach Figur ?, in dem pro Teilrahmen drei Digitalsignale und demzufolge im Rahmen zwölf Digitalsignale D1 bis D12 verschachtelt sind. Der Verschachtelung kann ein Scrambler vorgeschaltet sein, wie es auf Seite 224 des bereits genannten CCITT-Yellow-Book beschrieben ist.
Die Figuren 4 bis 7 zeigen Beispiele für nach den Ansprüchen aufgebaute Teilrahmen. In der Kopfzeile der Figuren bedeuten B-Nummern die Bitnummer im Teilrahmen, FT die Funktion im Teilrahmen und FR die Funktion im Rahmen.
Mit B sind Blöcke, mit LB Leerbits, mit CB Kontrollbits und mit DB Datenbits bezeichnet. RK bedeutet Rahmenkennung, SK bedeutet Stopfkennung und MW bedeutet Meldewort.
In der Spalte FT stellen die Klammerausdrücke Blöcke dar. Die Ziffer vor dem Klammerausdruck zeigt an, wieviele dieser Blöcke aufeinander folgen.
In Figur 4 sind die dreiundzwanzig aufeinanderfolgenden Blöcke B teilweise durch Leerbits LB unterbrochen.
7 Figuren 4 Patentansprüche.
- Leerseite -

Claims

Patentansprüche ½ Digitalsignal-Multiplexgerät zur Bündelung von plesiochronen Digitalsignalen mit einer Taktanpassung nach dem Positiv-Stopfverfahren in einem Multiplexer mit einem Pulsrahmen einer Länge von 2688 bit für eine Bitrate von 564,992 Mbit/s, der am Anfang eine zwölf bit lange Rahmenkennung aufweist, und zur Trennung solcher Digitalsignale in einem Demultiplexer, dadurch gekennzeichnet, daß der Multiplexer (1) derart ausgebildet ist, daß er vier in vorgegebener Reihenfolge bitweise verschachtelte Teilrahmen bildet und daß jeder Teilrahmen im Anschluß an die ersten drei für die Rahmenkennung reservierten Bits für eine bitweise Bündelung von drei Digitalsignalen einer Bitrate von 44,736 Mbit/s in vorgegebener Reihenfolge vorgesehen ist, und daß der Demultiplexer (2) derart ausgebildet ist, daß er die zwölf Digitalsignale der Bitrate von 44,736 Mbit/s in einem solchen Pulsrahmen trennt.
2. Digitalsignal-Multiplexgerät nach Anspruch 1, dadurch gekennzeichnet, daß in den Teilrahmen die Bits 97, 193, 289, 385, 481 und 577 als Kontrollbits und das Bit Nr. 578 als Meidewort vorgesehen ist.
3. Digitalsignal-Multiplexgerät nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß in den Teilrahmen die Bits Nr. 193, 289, 385 und 481 für die Stopfkennung eines Digitalsignals einer Bitrate von 44,736 Mbit/s vorgesehen sind, daß für die Stopfkennung von drei derartigen Digitalsignalen ein Teilüberrahmen gebildet wird und daß für eine Teilüberrahmenkennung die Bits Nr. 3 und 4 des Meldewortes vorgesehen sind.
4. Digitalsignal-Multiplexgerät nach den Ansprüchen 1, 2 oder 3, dadurch gekennzeichnet, daß die Kontrollbits bei Bits in den Teilrahmen vorgesehen sind, die durch einfache Zählerketten auszählbar sind.