[go: up one dir, main page]

DE3208650A1 - INTEGRATED SEMICONDUCTOR CIRCUIT - Google Patents

INTEGRATED SEMICONDUCTOR CIRCUIT

Info

Publication number
DE3208650A1
DE3208650A1 DE19823208650 DE3208650A DE3208650A1 DE 3208650 A1 DE3208650 A1 DE 3208650A1 DE 19823208650 DE19823208650 DE 19823208650 DE 3208650 A DE3208650 A DE 3208650A DE 3208650 A1 DE3208650 A1 DE 3208650A1
Authority
DE
Germany
Prior art keywords
resin
layer
film
semiconductor
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19823208650
Other languages
German (de)
Inventor
Tokio Nishitama Tokyo Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3208650A1 publication Critical patent/DE3208650A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

Integrierte HalbleiterschaltungIntegrated semiconductor circuit

Die vorliegende Erfindung bezieht sich auf integrierte Hableiterschaltungen (im folgenden auch als ICs bezeichnet), die einen doppelschichtigen Leiterbahnaufbau besitzen.The present invention relates to integrated semiconductor circuits (hereinafter also referred to as ICs), which have a double-layer conductor track structure.

Der Anmelder der vorliegenden Erfindung hat kürzlich eine integrierte Halbleiterschaltung entwickelt,, die eine Aluminiumverdrahtung einer zweischichtigen Konstruktion besitzt, wobei ein Polyimidharz als Isolationsfilm zwischen einer ersten Aluminiumleiterbahnschicht und einer zweiten Aluminiumleiterbahnschicht verwendet wird und die ferner als letzter Passivationsfilm dient. Die integrierte Halbleiterschaltung wird gewöhnlich in aushärtbares Harz eingebettet, um die Herstellungskosten zu senken.The applicant of the present invention recently developed a semiconductor integrated circuit, the one Aluminum wiring has a two-layer construction with a polyimide resin as an insulating film between a first aluminum wiring layer and a second aluminum wiring layer is used, and the further serves as the last passivation film. The integrated semiconductor circuit is usually embedded in thermosetting resin to reduce manufacturing costs.

Die Erfinder der vorliegenden Erfindung haben die Feuchtigkeitswiderstandsfähigkeit von in Kunstharz eingeschmolzenen integrierten Halbleiterschaltungen untersucht und haben herausgefunden, daß die zweite Aluminiumleiterbahnschicht korrodiert, wenn die Schaltung über längere Zeit ungünstigen Bedingungen (einer hohen Temperatur und einer hohen Luftfeuchtigkeit) unterworfen wird.The inventors of the present invention have the moisture resistance of being melted in resin investigated semiconductor integrated circuits and found that the second aluminum conductor layer corrodes if the circuit is exposed to unfavorable conditions (high temperature and high humidity).

Es wird angenommen, daß dieser Fehler deshalb auftritt, weil bei in Harz eingebetteten integrierten Halbleiterschaltungen Feuchtigkeit, die durch das Harz oder durch die Grenzschicht zwischen den externen Anschlußdrähten und dem Harz infiltriert wird, mit dem Anschlußflecken der zweiten aus Aluminium bestehenden Schicht reagiert oder mit der Leiterbahnschicht reagiert, die mit dem Anschlußflecken verbunden ist, und dabei eine Korrosion hervorruft.It is believed that this failure occurs because of resin embedded semiconductor integrated circuits Moisture carried by the resin or by the interface between the external leads and the resin is infiltrated, reacts with the pad of the second layer consisting of aluminum or with the conductor track layer reacts, which is connected to the pad, thereby causing corrosion.

Gemäß den Untersuchungen, die die Erfinder der vorliegenden Erfindung ausgeführt haben, wurde festgestellt, daß die Zeit, die die Feuchtigkeit benötigt, um die Oberfläche der IC-Tablette durch das Harz zu erreichen, proportionalAccording to the investigations made by the inventors of the present invention, it was found that the time it takes for the moisture to reach the surface of the IC tablet through the resin is proportional

• ·• ·

zum Quadrat der Dicke des Harzfilms auf der Oberfläche der IC-Tablette verkürzt wird. Ferner stellte sich heraus, daß der Polyimidharzfilm nicht im Stande ist, das Eindringen von Feuchtigkeit zu verhindern, d.h. die Feuchtigkeit" erreicht die Aluminiumleiterbahnschicht, sobald sie die Oberfläche der IC-Tablette erreicht. Die Untersuchungen zeigten weiter, daß der Polyimidharzfilm (1.) fast keine Spalte und keine Feuchtigkeitsinfiltrate durch solche Spalte aufweist, aber (2.) eine beträchtliche Menge Wasser enthält, da er aus organischem Material besteht. Die Erfinder der vorliegenden Anmeldung haben integrierte Halbleiterschaltungen, bei denen Polyimidharz verwendet ist, untersucht und festgestellt, daß sie bis zu 3 Gew.-% an Wasser enthalten. is shortened to the square of the thickness of the resin film on the surface of the IC tablet. It also turned out that the polyimide resin film is unable to prevent the penetration of moisture, i.e., the moisture " reaches the aluminum wiring layer as soon as it reaches the surface of the IC tablet. The investigations further showed that the polyimide resin film (1) had almost no gaps and no moisture infiltrates through such gaps but (2.) contains a considerable amount of water because it consists of organic material. The inventors of the present application have studied semiconductor integrated circuits using polyimide resin and found to contain up to 3% by weight of water.

Die von Feuchtigkeit hervorgerufene Korrosion von Aluminiumleiterbahnen verschlechtert die Zuverlässigkeit von in Kunstharz eingebetteten integrierten Halbleiterschaltungen. Daher war es schwierig, in Kunstharz integrierte Schaltungen einzubetten, die für Kameras verwendet werden, wo kleine und dünne Abmessungen wichtig sind (Packungsdicke etwa 2 mm), oder die für industrielle Anwendungen eingesetzt werden, wo ein hoher Grad von Zuverlässigkeit gefordert wird.The corrosion of aluminum conductors caused by moisture deteriorates the reliability of integrated semiconductor circuits embedded in synthetic resin. Hence, it was difficult to be incorporated into synthetic resin Embed circuits used for cameras where small and thin dimensions are important (package thickness about 2 mm), or those used for industrial applications where a high degree of reliability is required.

Aufgabe der vorliegenden Erfindung ist, in Harz eingebettete integrierte Halbleiterschaltungen anzugeben, die eine erhöhte Widerstandsfähigkeit gegen Feuchtigkeit aufweisen und damit eine erhöhte Zuverlässigkeit besitzen.The object of the present invention is to provide resin-embedded semiconductor integrated circuits which have an increased resistance to moisture and thus have increased reliability.

Dazu wird von der Erfindung angestrebt, die Feuchtigkeitsbeständigkeit der oberen Aluminiumleiterbahnschicht bei in Kunstharz eingebetteten integrierten Halbleiterschaltungen, die ein Polyimidharz als Isolationsfilm zwischen wenigstens zwei Aluminiumleiterbahnschichten einsetzen, zu verbessern.To this end, the invention aims at moisture resistance the upper aluminum conductor track layer in the case of integrated semiconductor circuits embedded in synthetic resin, which use a polyimide resin as an insulating film between at least two aluminum conductor track layers, to improve.

Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß die Dichte von Kristallkörnern vergrößert und der WegThe present invention is based on the discovery that the density of crystal grains increases and so does the way

der Korngrenzenkorrosion durch Wasser verlängert wird, weil eine Leiterbahnschicht aus Metall, die Halbleitermaterial oder andere Metallverunreinigurigen enthält, eine., gestörte Kristallorientierung besitzt und weil eine Leiterbahnschicht aus Metall, die auf der Oberfläche eines beispielsweise aus Polyimidharz bestehenden Poiymerfilms gebildet ist, eine noch weiter gestörte Kristallorientierung besitzt. Die vorliegende Erfindung bezieht sich daher auf Halbleitervorrichtungen oder integrierte Halbleiterschaltungen mit einer auf ihrer Oberfläche ausgebildeten Leiterbahn- . schicht aus Metall, die Halbleitermaterial oder andere Metallfremdstoffe besitzt und auf einem Polymerfilm ausgebildet ist.The intergranular corrosion is prolonged by water because a conductive layer is made of metal, the semiconductor material or other metal contaminants, has a disturbed crystal orientation and because a conductive path layer of metal formed on the surface of a polymer film made of, for example, polyimide resin is, has an even more disturbed crystal orientation. The present invention therefore relates to Semiconductor devices or semiconductor integrated circuits having a conductive line formed on their surface. Layer of metal that has semiconductor material or other metal impurities and is formed on a polymer film is.

Figur 1 zeigt in einem Querschnitt einen Teil eines Halbleiterchips einer integrierten Halbleiterschaltung gemäß der vorliegenden Erfindung;FIG. 1 shows, in a cross section, part of a semiconductor chip of an integrated semiconductor circuit according to FIG of the present invention;

Figur 2 zeigt schematisch in einem Querschnitt eine in Kunstharz eingebettete integrierte Halbleiterschaltung gemäß der vorliegenden Erfindung, die man beim Einbetten des Halbleiterchips in Figur 1 in Kunstharz .erhält;FIG. 2 shows schematically in a cross section an integrated semiconductor circuit embedded in synthetic resin according to the present invention, which is obtained when the semiconductor chip in FIG. 1 is embedded in synthetic resin;

Figuren 3A bis 3H zeigen in Querschnitten die Verfahrensschritte zur Herstellung der erfindungsgemäßen integrierten Halbleiterschaltung;FIGS. 3A to 3H show the process steps in cross-sections for producing the integrated semiconductor circuit according to the invention;

Figuren 4 bis 9 zeigen in schematischen Querschnitten integrierte Halbleiterschaltungen, die in den Experimenten eingesetzt wurden;FIGS. 4 to 9 show, in schematic cross sections, integrated semiconductor circuits which are used in the experiments were used;

Figur 10 zeigt in einem Diagramm das Auftreten von Korrosion in der Leiterbahnschicht, und Figuren 11 bis 14 zeigen in schematischen Querschnitten den kristallinen Zustand der Leiterbahnschichten.FIG. 10 shows in a diagram the occurrence of corrosion in the conductor track layer, and FIGS. 11 to 14 show the crystalline state of the conductor track layers in schematic cross sections.

Die Figuren 1 und 2 zeigen eine integrierte Halbleiter-' schaltung, die gemäß der vorliegenden Erfindung ausgestaltet ist. Die Figur 1 stellt einen Querschnitt durch eine IC-Tablette dar, die Figur 2 einen schematischen Querschnitt einer in Kunstharz eingebetteten integrierten Halbleiterschaltung, die man durch Eingießen der HalbleitertabletteFigures 1 and 2 show an integrated semiconductor ' circuit configured in accordance with the present invention. FIG. 1 shows a cross section through an IC tablet FIG. 2 shows a schematic cross section of an integrated semiconductor circuit embedded in synthetic resin, which can be obtained by pouring the semiconductor tablet

in Kunstharz erhält. Die Figur 1 zeigt eine Ausführungsform der Erfindung, die auf einen bipolaren IC angewendet ist. Zur Vereinfachung der Beschreibung zeigt die Figur 1 die Konstruktion eines bipolaren Transistors, der in einem Ein-Eleinent-Gebiet ausgebildet ist.in synthetic resin. Figure 1 shows an embodiment of the invention applied to a bipolar IC. To simplify the description, FIG. 1 shows describe the construction of a bipolar transistor formed in a single element region.

Gemäß der Figur 1 ist eine IC-Tablette 21 folgendermaßen aufgebaut: Das Bezugszeichen 1 bezeichnet ein P dotiertes einkristallines Siliziumhalbleitersubstrat, mit 2 ist eine N -dotierte vergrabene Halbleiterschicht bezeichnet, mit 3 eine auf dem Substrat epitaxial aufgewachsene N~-dotierte Siliziumhalbleiterschicht, mit 4 ein 4000 bis 8000 S (400 bis 800 ran) dicker Silziumdioxidfilm (SiO ), der die Hauptoberfläche der Halbleiterschicht 3 bedeckt, mit 5 ist ein P-Isolationsgebiet bezeichnet,- das mittels einer Diffusionstechnik ausgebildet ist, um die Halbleiterschicht 3 in eine Vielzahl von elementbildenden Gebieten (Inseln) aufzuteilen, wobei das Isolationsgebiet das zu isolierende, das einzelne Element bildende Gebiet umgibt, mit 7 ist ein durch Diffusion gebildetes P-dotiertes Basisgebiet bezeichnet, mit 9 ein N -Emittergebiet, und mit 10 ein N -Kollektorleitungsgebiet (Kontaktgebiet).According to FIG. 1, an IC tablet 21 is constructed as follows: The reference numeral 1 denotes a P doped monocrystalline silicon semiconductor substrate, 2 denotes an N -doped buried semiconductor layer, with 3 an N ~ -doped silicon semiconductor layer epitaxially grown on the substrate, with 4 a 4000 bis 8000 S (400 to 800 ran) thick silicon dioxide (SiO) film covering the main surface of the semiconductor layer 3, with 5 a P-isolation area is designated, - the means a diffusion technique is formed to the semiconductor layer 3 in a plurality of element-forming areas (Islands) to be divided, whereby the isolation area surrounds the area to be isolated, which forms the individual element, 7 denotes a P-doped base region formed by diffusion, 9 denotes an N emitter region, and 10 an N collector line area (contact area).

Die Bezugszeichen 13, 14 und 15 bezeichnen Aluminiumleiterbahnen einer ersten (unteren) Schicht, die in ohmschen Kontakt mit dem Emittergebiet, dem Basisgebiet bzw. dem Kollektorgebiet stehen und die sich auf dem Siliziumoxidfilm 4 erstrecken. Die Leiterbahnen haben eine Dicke.von beispielsweise 1,75 ym und eine Breite von 3 \im. The reference numerals 13, 14 and 15 denote aluminum interconnects of a first (lower) layer which are in ohmic contact with the emitter region, the base region and the collector region and which extend on the silicon oxide film 4. The conductor tracks have a thickness of, for example, 1.75 ym and a width of 3 \ im.

Das Bezugsζeichen 16 bezeichnet einen Polyimidharzfilm (einen Film aus einem polyimid-artigen Harz), der eine Dicke von beispielsweise 4 pm besitzt. Das Polylmidharz zur Bildung dieses Filmes besteht gewöhnlichaus einer Diamin-Verbindung und einem Säureanhydrid. Vorzugsweise besteht das Polyimidharz aus 5 Mol-% eines 4,4'-Diaminodiphenyläther-3-Carbonamid, 45 Mol-% eines 4,4'-Diaminophenylätzers, 25 Mol-% eines pyromellitischen Anhydrids und 25 Mol-% eines 3,3',4,4'-Benzophenontetra-Numeral 16 denotes a polyimide resin film (a film made of a polyimide-type resin) having a thickness of, for example, 4 µm. The polyamide resin to form this film is usually composed of a diamine compound and an acid anhydride. Preferably the polyimide resin consists of 5 mol% of a 4,4'-diaminodiphenyl ether-3-carbonamide, 45 mol% of a 4,4'-diaminophenyl etcher, 25 mol% of a pyromellitic anhydride and 25 mol% of a 3,3 ', 4,4'-benzophenone tetra-

carbondianhydrids entsprechend der japanischen Offenlegungsschrift Nr. 4 3013/78. Das oben angegebene Harz wird in einem Lösungsmittel gelöst, das aus 50 Gew.-% von einem N-Methyl-2-Pyrrolidon und aus 50 Gew.-% von einem Ν,Ν-Dimethylacetamid besteht, was eine Mischung mit einer geeigneten Konzentration und Viskosität ergibt. Die Mischung wird dann aufgetragen, erhitzt und ausgehärtet bei einer. Temperatur von z.B. 35O°C, so daß man einen Film als Polyimidharz erhält. Das beschriebene bevorzugte Polyimidharz wird als Polyimid-Isoindylochinazolindion-Harz bezeichnet. Dieses Harz iat in seiner Wärmebeständigkeit anderen Polyimidharzen überlegen.carbondianhydrids according to the Japanese laid-open specification No. 4 3013/78. The above resin is dissolved in a solvent composed of 50% by weight of an N-methyl-2-pyrrolidone and from 50 wt .-% of one Ν, Ν-dimethylacetamide, which gives a mixture with a suitable concentration and viscosity. The mixture is then applied, heated and cured at a. Temperature of e.g. 35O ° C, so that a film can be used as Polyimide resin is obtained. The preferred polyimide resin described is referred to as polyimide-isoindylochinazolinedione resin. This resin is superior to other polyimide resins in heat resistance.

Das Bezugszeichen 17 bezeichnet eine zweite Leiterbahnschicht, die aus einer Legierung von Aluminium und Silizium besteht, und die die Elemente elektrisch miteinander verbindet. Die Metallschicht besteht hauptsächlich aus Aluminium und enthält 2 Gew.-% an Silizium. Wie später erläutert wird, wird Silizium zugegeben, um die zweite Aluminiumleiterbahnschicht feuchtigkeitsbeständig zu machen und sie damit gegen eine Korrosion durch Wasser zu schützen. Silizium wird mit einem Anteil von 0,1 bis 10 Gew.-% zugegeben, wobei der Gehalt an Silizium dadurch bestimmt wird, daß die Leitfähigkeit der Leiterbahnschicht und die Haftfähigkeit des Anschlußdrahtes an dem Anschlußflecken berücksichtigt wird, was später erläutert wird.The reference numeral 17 denotes a second conductor track layer, which is made of an alloy of aluminum and Consists of silicon, and which electrically connects the elements with one another. The metal layer consists mainly of aluminum and contains 2% by weight of silicon. As will be explained later, silicon is added to the second aluminum wiring layer To make them moisture-resistant and thus to protect them against corrosion by water. silicon is added in a proportion of 0.1 to 10 wt .-%, the content of silicon is determined by that the conductivity of the conductor layer and the adhesion of the connecting wire to the connection pad taken into account which will be explained later.

Entsprechend der späteren Beschreibung befindet sich das der Aluminiumleiterbahnschicht zugefügte Silizium an den Korngrenzen der Aluminiumkristalle und verhütet das Eindringen von Wasserstoffatomen, die die Korngrenzenkorrosion fördern, es stört ferner die regelmäßige Anordnung der Aluminiumkristalle, was weiter das Aluminium gegen Korrosion durch Wasser schützt. Nickel oder Bor können anstelle von Silizium zugesetzt werden und zeigen dieselbe Funktion bezüglichdes Schutzes des Aluminiums vor Korrosion. Die vorliegende Erfindung umfaßt die Verwendung vonAccording to the later description, the silicon added to the aluminum conductor track layer is present the grain boundaries of the aluminum crystals and prevents the penetration of hydrogen atoms, which causes the grain boundary corrosion promote, it also disturbs the regular arrangement of the aluminum crystals, which further the aluminum against Protects against corrosion from water. Nickel or boron can be added instead of silicon and show the same Function related to the protection of aluminum from corrosion. The present invention includes the use of

Aluminium als zweite Leiterbahnschicht, der Nickel oder Bor zugesetzt worden ist, zusätzlich zu Aluminium, dem Silizium zugesetzt worden ist. Es ist ferner möglich, Aluminium zu verwenden, dem Silizium und/oder Nickel und/oder Bor zugc-5' setzt sind.Aluminum as a second conductor track layer, to which nickel or boron has been added, in addition to aluminum, the silicon has been added. It is also possible to use aluminum, which silicon and / or nickel and / or boron draws c-5 ' sets are.

Die zweite Silizium enthaltende Aluminiumleiterbahnschicht hat beispielsweise eine Dicke von 3,5 pm und eine Breite von 4 ym.Die zweite Aluminiumleiterbahnschicht ist dicker als die erste Aluminiumleiterbahnschicht 13.The second silicon-containing aluminum conductor track layer has, for example, a thickness of 3.5 μm and a width of 4 ym. The second aluminum conductor track layer is thicker than the first aluminum wiring layer 13.

Der Zusatz von Silizium trägt weiter dazu bei, den Widerstand der zweiten Leiterbahnschicht herabzusetzen.. Weiterhin strahlt die zweite Leiterbahnschicht mit der vergrößerten Dicke die von der integrierten Halbleiterschaltung erzeugte Wärme gut ab. ·The addition of silicon further helps to reduce the resistance of the second conductor track layer. Furthermore the second interconnect layer with the increased thickness emits that of the integrated semiconductor circuit generated heat well. ·

Das Bezugszeichen 18 bezeichnet eine zweite Polyimidharzschicht, die die zweite Leiterbahnschicht bedeckt unddie aus dem gleichen Material wie die erste Polyimidharzschicht bestehen kann. Die zweite Polyimidharzschicht hat eine .Dicke von beispielsweise 4 μπι. Obgleich dies nicht dargestellt ist, erlaubt die zweite Polyimidharzschicht, daß eine Vielzahl von Anschlußflecken, die mit der zweiten Leiterbahnschicht verbunden sind, freigelegt sind. Die freigelegten Anschlußflecken haben eine Fläche von beispielsweise jeweils 130 ym · 130 pm.Reference numeral 18 denotes a second polyimide resin layer which covers the second wiring layer and which may be made of the same material as the first polyimide resin layer. The second polyimide resin layer has a thickness of, for example, 4 μm. Although not shown, the second polyimide resin layer allows a plurality of pads connected to the second wiring layer to be exposed. The exposed connection pads have an area of, for example, 130 y m * 130 pm each.

Die Halbleiteranordnung wird entsprechend der Figur in Kunstharz eingebettet, wobei mit dem Bezugszeichen ein Halbleiterchip bezeichnet ist, der einen vorgegebenen Schaltkreis in integrierter Form enthält. Der Halbleiterchip 21 ist an eine feste Elektrode (Wannen-Elektrode) mit einer Gold-Silizium-Eutektikum-Legierung angeheftet und elektrisch mit anderen Anschlußleitern 23 über Anschlußdrähte 24 verbunden. Die Halbleitertablette 21 ist an der festen' Elektrode 22 angeheftet und mit den Anschlußleitern über Verbindungsdrähte (wie z.B. Golddrähte) mittels konventionellen Techniken verbunden. In bekannter WeiseThe semiconductor device is embedded in synthetic resin in accordance with the figure, with the reference numeral denotes a semiconductor chip which contains a predetermined circuit in integrated form. The semiconductor chip 21 is attached to a fixed electrode (tub electrode) with a gold-silicon-eutectic alloy and electrically connected to other connecting conductors 23 via connecting wires 24. The semiconductor tablet 21 is attached to the fixed 'electrode 22 and connected to the leads connected by connecting wires (such as gold wires) using conventional techniques. In a familiar way

ist die Halbleitertablette an die Anschlußdrähte in einer Leiterplatte angeschlossen. Das Bezugszeichen 25 bezeichnet ein Einbettungsmaterial aus Epoxydharz, das durch ein bekanntes Spritzpreßverfahren gebildet wird. Das Einbettungsmaterial 25 umschließt die Halbleitertablette 21 und die Anschlußdrähte 24.the semiconductor tablet is connected to the connecting wires in a circuit board. The reference numeral 25 denotes an embedding material made of epoxy resin, which is formed by a known transfer molding process. The embedding material 25 encloses the semiconductor tablet 21 and the connecting wires 24.

Gemäß der vorliegenden Erfindung kann die Dicke des harzartigen Einbettungsmaterials reduziert werden. Gewöhnlich ist das harzartige Einbettungsmaterial dick, so daß weniger Feuchtigkeit es durchdringen und die Halbleitertablette erreichen kann. Das Einbettungsmaterial gemäß der vorliegenden Erfindung besitzt, wie die nachfolgende Beschreibung zeigt, eine erhöhte Feuchtigkeitsbeständigkeit, so daß seine Dicke reduziert werden kann. Bei dem erwähnten Ausführungsbeispiel kann beispielsweise das Einbettungsmaterial eine Dicke von 2 bis 3 mm haben. Dies ist sehr vorteilhaft in Fällen, in denen für das Einsetzen von Schaltungen in elektronische Ausrüstungen nur ein begrenzter Montageraum zur Verfügung steht.According to the present invention, the thickness of the resinous embedding material can be reduced. Usually the resinous embedding material is thick so that less moisture permeates it and the semiconductor tablet can reach. The embedding material according to the present invention has as the following description shows increased moisture resistance so that its thickness can be reduced. In the mentioned embodiment For example, the embedding material can have a thickness of 2 to 3 mm. This is very beneficial in cases where there is limited space for installing circuits in electronic equipment is available.

Bei der so aufgebauten integrierten Halbleiterschaltung der Erfindung ist die untere Oberfläche der zweiten (oberen) Leiterbahnschicht 17 durch den Polyimidharzfilm 16 bedeckt, und die obere Oberfläche ist durch den Polyimidharzfilm 18 bedecktT Die obere Leiterbahnschicht ist selbstverständlich an den Anschlußstellen für die Anschlußdrähte 24 der Figur 2, also in den (nicht dargestellten) Gebieten der Anschlußflecken, freigelegt.Die Anordnung wird dann mit dem Einbettungsharz 25 umgeben, wobei das Einbettungsharz 25 in Kontakt mit dem zweiten Polyimidharzfilm 18 steht.In the thus constructed semiconductor integrated circuit of the invention, the lower surface of the second (upper) wiring layer 17 is covered by the polyimide resin film 16, and the upper surface is covered by the polyimide resin film 18 T The upper wiring layer is to be understood at the connection points for the connecting wires 24 of the figure The assembly is then surrounded with the potting resin 25, the potting resin 25 being in contact with the second polyimide resin film 18.

Unter Bezugnahme auf die Figuren 3A bis 3H, die Querschnitte eines Halbleiterchips für jeden Schritt zur Herstellung des Halbleiterchips der Figur 1 zeigen, wird im folgenden das Verfahren zur Herstellung einer integrierten Halbleiterschaltung nach der vorliegenden Erfindung beschrieben. Referring to Figures 3A to 3H, the cross sections of a semiconductor chip for each step of manufacturing of the semiconductor chip of Figure 1 show, the method for producing an integrated Semiconductor circuit according to the present invention described.

Der Halbleiterchip 21 besitzt Elemente wie Transistoren,The semiconductor chip 21 has elements such as transistors,

- 11 -- 11 -

Dioden und Widerstände, wie auch zwischen diesen liegenden Leiterbahnen zur Bildung einer vorgegebenen Schaltung.· Zum leichteren Verständnis zeigen die Zeichnungen jedoch nur die Querschnitt durch diejenigen Teile, in denen die Transistoren gebildet sind.Diodes and resistors, as well as conductor tracks lying between them to form a given circuit. For ease of understanding, however, the drawings show only the cross-section through those parts in which the Transistors are formed.

A) Ein P-Siliziumsubstrat 1 wird angefertigt. Die Oberfläche wird durch eine Wärmebehandlung oxidiert, um selektiv einen Photoresistfilm zu bilden. Der Oxidfilm wird dann geätzt, so daß Phosphorionen injiziert werden können, die als Dotierung für die Bildung einer vergrabenen N -dotierten Schicht 2 dienen. Danach werden der Photoresistfilm und der Oxidfilm entfernt, und es wird .eine N~-dotierte expitaxiale Schicht 3 aufgewachsen (Figur 3A).A) A P-type silicon substrate 1 is prepared. The surface is oxidized by a heat treatment to selectively form a photoresist film. The oxide film then becomes etched so that phosphorus ions can be injected as doping for the formation of a buried N -doped Serving layer 2. Thereafter, the photoresist film and the oxide film are removed, and it becomes .An N ~ -doped Expitaxial layer 3 grown (Figure 3A).

B) Die Oberfläche w.ird mit einer Wärmebehandlung oxidiert, so daß sich ein Siliziumoxidfilm 4 bildet. Der Photoresistfilm wird selektiv ausgebildet und der Oxidfilm 4 einer Ätzung unterzogen. Der Photoresistfilm wird entfernt und P-Dotierstoff wird thermisch für.die Bildung einer Isolationsschicht 5 eindiffundiert. In diesem Fall bildet sich gleichzeitig ein Siliziumoxidfilm 6 (Fig. 3B).B) The surface is oxidized with a heat treatment, so that a silicon oxide film 4 is formed. The photoresist film is selectively formed and the oxide film 4 is one Subjected to etching. The photoresist film is removed and P-type dopant is thermally used for the formation of an insulating layer 5 diffused. In this case, a silicon oxide film 6 is formed at the same time (FIG. 3B).

C) Ein Photoresistfilm wird selektiv ausgebildet, und der Oxidfilm 4 wird geätzt. Anschließend wird der Photoresistfilm entfernt. Borionen werden thermisch als P-Dotierstoff für die Bildung eines Basisgebietes 7 eindiffundiert.C) A photoresist film is selectively formed and the oxide film 4 is etched. Then the photoresist film removed. Boron ions are thermally diffused in as a P-type dopant for the formation of a base region 7.

Gleichzeitig mit der Bidlung des Basisgebiets 7 bildet sich ein Siliziumoxidfilm 8.Simultaneously with the development of the base region 7, a silicon oxide film 8 is formed.

D) Ein Photoresistfilm wird selektiv ausgebildet und der Oxidfilm 4 wird geätzt. Anschließend wird der Photo-D) A photoresist film is selectively formed and the oxide film 4 is etched. Then the photo

■ resistfilm entfernt. Borionen werden:thermisch als N-Dotierstoff eindiffundiert für die Bildung eines Emittergebietes 9 und eines mit dem Kollektor verbundenen Gebietes 10. Gleichzeitig bilden sich Siliziumoxidfilme 11 und 12 (Fig. 3D).■ Resist film removed. Boron ions are: thermally as an N-dopant diffuses in to form an emitter region 9 and a region 10 connected to the collector. At the same time, silicon oxide films 11 and 12 are formed (FIG. 3D).

E) Es wird ein Photoresistfilm selektiv ausgebildet. Der Oxidfilm 4, der eine Dicke von etwa 4000 bis 8000 A1 E) A photoresist film is selectively formed. The oxide film 4 having a thickness of about 4,000 to 8,000 A 1

• * *■ *• * * ■ *

(400 bis 800 nm) besitzt, wird geätzt, und- der Photoresistfilm wird entfernt. Aluminium wird mit einer Dicke von beispielsweise 1,75 ym aufgedampft. Die Aluminiumschicht wird geätzt, der Photoresistfilm wird entfernt, und die Elektroden und Leiterbahnschichten 13, 14, 15 werden gebildet (Fig. 3E).(400 to 800 nm) is etched, and the photoresist film will be removed. Aluminum is vapor-deposited with a thickness of, for example, 1.75 μm. The aluminum layer is etched, the photoresist film is removed, and the electrodes and wiring layers 13, 14, 15 are formed (Figure 3E).

F) Ein Polyimidharz 16 wird auf alle Oberflächen aufgebracht und einer Wärmebehandlung unterzogen bei einer Temperatur von 35O°C für 30 min in einer Stickstoff-Atmosphäre, so daß sich ein Film 16 mit einer Dicke von 4 ym bildet (Fig. 3F).F) A polyimide resin 16 is applied to all surfaces and subjected to a heat treatment at a temperature of 350 ° C for 30 min in a nitrogen atmosphere, so that a film 16 with a thickness of 4 μm is formed (FIG. 3F).

G) Ein Photoresistfilm wird selektiv gebildet und als Maske für die Entfernung des Polyimidharzfilms 16 durch Ätzen verwendet, wobei Kontaktlöcher für die erste Aluminiumleiterbahnschicht 13 gebildet werden. Danach wird die Photoresistmaske von der gesamten Oberfläche entfernt. Sodann wird ein Metallfilm, der als zweite Leiterbahnschicht dient, durch Aufdampfen gebildet. In diesem Fall ist das für die Verdampfungsquelle verwendete Metall eine Aluminium-Siliziumlegierung, die hauptsächlich aus Aluminium besteht, dem etwas Silizium zugesetzt ist. Sie enthält 2 Gew.-% Silizium und 98 Gew.-% Aluminium. Durch Aufdampfen wird eine Silizium enthaltende Aluminiumschicht mit einer Dicke von etwa 3,5 ym erzielt. Es wird eine mit einem entsprechenden Muster versehene Aluminiumleiterbahnschicht 17 gebildet, die 2 Gew.-% an Silizium enthält (Fig.3G). H) Ein Polyimidharzfilm wird auf der gesamten Oberfläche aufgebracht, einer Wärmebehandlung bei 3 5O°C für 30 min in einer Stickstoffatmosphäre unterzogen, so daß sich ein Polyimidharzfilm 18 mit einer Dicke von 4 ym bildet. Sodann wird ein Photoresistfilm selektiv aufgebracht für die Bildung eines Anschlußfleckens, und der zweite Polyimidharzfilm 18 wird durch Ätzen entfernt, so daß der den Anschlußflecken enthaltende Teil dr zweiten Aluminium^ schicht freigelegt wird (Fig. 3H).G) A photoresist film is selectively formed and used as Mask used for the removal of the polyimide resin film 16 by etching, leaving contact holes for the first aluminum conductor layer 13 are formed. Thereafter, the photoresist mask is removed from the entire surface. Then a metal film serving as a second wiring layer is formed by vapor deposition. In this case, that's for them Evaporation source used metal an aluminum-silicon alloy, which consists mainly of aluminum with some silicon added. It contains 2% by weight Silicon and 98 wt% aluminum. A silicon-containing aluminum layer with a thickness is formed by vapor deposition of about 3.5 ym. An aluminum conductor track layer 17 provided with a corresponding pattern is formed, which contains 2 wt .-% of silicon (Fig.3G). H) A polyimide resin film is applied over the entire surface applied, subjected to a heat treatment at 35 ° C. for 30 minutes in a nitrogen atmosphere, so that forms a polyimide resin film 18 having a thickness of 4 µm. A photoresist film is then selectively applied for the Formation of a pad, and the second polyimide resin film 18 is removed by etching so that the Part containing terminal pads of the second aluminum ^ layer is exposed (Fig. 3H).

Die erste Polyimidharzschicht und die zweite PoIyimidharzschicht bestehen gewöhnlich aus einem polyimidartigen synthetischen Harz, das aus einer Diaminverbindung und einem Säureanhydrid besteht. Ein bevorzugtes Beispiel für das polyimid-artige synthetische Harz ist das bereits erwähnte Polyimid-Isoindrochinazolin-Dion. Das Harz wird in einem Lösungsmittel gelöst, auf die Oberfläche der Halbleitertablette aufgetragen und durch Erhitzen auf eine Temperatur von 350 bis 4000C gehärtet. Wenn die Dicke des Polyimidharzfilms vergrößert werden soll, so werden die Schritte des Auftragens und Erhitzens des PoIyimidharzes wiederholt. Baispielsweise wird ein Chip, auf den bereits Polyimidharz aufgetragen ist, auf eine Temperatur unterhalb von 3000C, beipsielsweise 200°C für 30 min.The first polyimide resin layer and the second polyimide resin layer are usually made of a polyimide-type synthetic resin composed of a diamine compound and an acid anhydride. A preferred example of the polyimide-type synthetic resin is the aforementioned polyimide-isoindroquinazoline-dione. The resin is dissolved in a solvent, applied to the surface of the semiconductor pellet and cured by heating to a temperature of 350 to 400 0 C. When the thickness of the polyimide resin film is to be increased, the steps of applying and heating the polyimide resin are repeated. Baispielsweise is a chip, the polyimide resin has been applied, min to a temperature below 300 0 C, beipsielsweise 200 ° C for 30 min.

erhitzt und halb gehärtet, danach wird weiteres Polyimidharz aufgetragen und eine nachfolgende Wärmebehandlung, bei 35O°C bis 400°C durchgeführt, um einen dicken Polyimidharzfilm zu erzielen.heated and semi-cured, after which more polyimide resin is added and a subsequent heat treatment, carried out at 350 ° C to 400 ° C, to form a thick polyimide resin film to achieve.

Eine Vielzahl von integrierten Halbleiterschaltungen, die auf diese Weise auf einem Stück einer Scheibe gebildet sind, werden in einzelne Halbleiterchips aufgeteilt, in Epoxydharz entsprechend der Figur 2 eingebettet, um die integrierten HaIbleiterschaltungen zu vervollständigen. Bei dem oben erwähnten Verfahrensschritt G) wird für die Bildung der Leiterbahn 17 Silizium enthaltendes Aluminium aufgedampft. Wie erwähnt wurde, beträgt der Siliziumgehalt zwischen 0,1 bis 10 Gew.-%.A plurality of semiconductor integrated circuits formed in this way on one piece of a disc are, are divided into individual semiconductor chips, embedded in epoxy resin as shown in FIG to complete integrated semiconductor circuits. In the above-mentioned method step G), silicon is used for the formation of the conductor track 17 Evaporated aluminum. As mentioned, the silicon content is between 0.1 to 10% by weight.

Die Zuverlässigkeit wächst mit wachsendem Gehalt an zugesetztem Silizium. Der Widerstand der Leiterbahnschicht wird jedoch beträchtlich, wenn der Siliziumgehalt 5 Gew.-% übersteigt. Deshalb sollte der Gehalt an zugesetztem Silizium nicht 10 Gew.-% übersteigen.The reliability increases as the content of added silicon increases. The resistance of the conductor layer however, it becomes considerable when the silicon content exceeds 5% by weight. Therefore, the content of added Silicon does not exceed 10% by weight.

Die Korrosionsbeständigkeit der mit der vorliegenden Erfindung erzielten Leiterbahnschicht wird anhand der folgenden Experimente, der Ergebnisse der Experimente undThe corrosion resistance of the conductor track layer achieved with the present invention is based on following experiments, the results of the experiments and

der Betrachtung der experimentellen Ergebnisse deutlich.when looking at the experimental results.

Zunächst wurden IC-Tabletten mit einem Querschnittsaufbau entsprechend den Figuren 4 bis 9 in Kunstharz mit einem konventionellen Preßspritzverfahren eingegossen,um die Proben zu erzeugen.First, IC tablets with a cross-sectional structure corresponding to FIGS. 4 to 9 were made from synthetic resin molded using a conventional transfer molding process to produce the samples.

(1) Beispiel A (Fig. 4)(1) Example A (Fig. 4)

Diese Probe A wurde hergestellt, indem ein thermisch oxidierter Film (SiO2) mit einer Dicke von 0,4 ym auf einer Scheibe (Silizium) gebildet wird, indem eine Leiterbahnschicht aus reinem Aluminium (reinem Al) auf dem thermisch oxidierten Film abgeschieden wird, und die Leiterbahnschicht mit einem Polyimid-Isoindrochinazolindion-Harz (im folgendenals PIIQ-Harz bezeichnet) mit einer Dicke von 1,8 ym geschützt wird. Die reine Aluminiumleiterbahnschicht wurde mit Elektronenstrahlverdampfung hergestellt. This sample A was produced by forming a thermally oxidized film (SiO 2 ) with a thickness of 0.4 μm on a wafer (silicon) by depositing a conductor track layer made of pure aluminum (pure Al) on the thermally oxidized film, and the wiring layer is protected with a polyimide-isoindroquinazolinedione resin (hereinafter referred to as PIIQ resin) having a thickness of 1.8 µm. The pure aluminum conductor track layer was produced with electron beam evaporation.

(2) Beispiel B (Fig. 5)(2) Example B (Fig. 5)

Bei der Probe B wird ein anderes Material für die Bildung der Leitetbahnschicht als bei dem Beispiel A verwendet. Insbesondere besteht bei der Probe B die Leiterbahnschicht aus Aluminium (Al-Si), das 2 Gew.-% an Silizium enthält, wobei diese Schicht durch Elektronenstrahlverdampfung erzeugt wurde.In the case of the sample B, a different material is used for the formation of the conductive line layer than in the case of the example A. In particular, in sample B, the conductor track layer consists of aluminum (Al-Si), which is 2% by weight of silicon contains, this layer being produced by electron beam evaporation.

(3) Beispiel C (Fig. 6)(3) Example C (Fig. 6)

Bei der Probe C wurde eine andere Verfahrensweise für die Bildung der Verdrahtungsschicht als bei dem Beispiel A eingesetzt. Die Leiterbahnschicht wurde gebildet, indem reines Aluminium in ein Schiffchen aus Bornitrid eingeführt wurde, um eine thermische Widerstandsverdampfung auszuführen.In the sample C, a different procedure for the formation of the wiring layer than in the example A was adopted used. The conductor layer was formed by placing pure aluminum in a boat made of boron nitride to carry out resistance thermal evaporation.

Bei dieser Art der Bildung der Leiterbahnschicht diffundiert Bor aus dem Bornitridschiffchen in die Leiterbahnschicht. Daher besteht die Leiterbahnschicht aus Aluminium, das Bor enthält (Al-B).With this type of formation of the conductor track layer, boron diffuses from the boron nitride boat into the conductor track layer. Therefore, the conductor track layer consists of aluminum that contains boron (Al-B).

(4) Beispiel D (Fig. 7)(4) Example D (Fig. 7)

Die Probe D wurde herstestellt, indem ein PIIQ-Harzfilm mit einer Dicke von 3,6 ym auf der Siliziumscheibe abgeschieden wird, eine Leiterbahnschicht aus reinem Aluminium auf dem Harzfilm abgeschieden wird, und die Leiterbahnschicht mit einer Schutzschicht aus PIIQ-Harz mit einer Dicke von 1,8 ym überzogen· wird. Die Leiterbahnschicht aus reinem Aluminium wurde mit Elektronenstrahlverdampfung erzeugt.Sample D was produced by placing a PIIQ resin film with a thickness of 3.6 μm on the silicon wafer is deposited, a wiring layer made of pure aluminum is deposited on the resin film, and the conductor track layer with a protective layer made of PIIQ resin is covered with a thickness of 1.8 μm. The conductor layer Pure aluminum was made using electron beam evaporation generated.

(5) Beispiel E (Fig. 8) · . Diese Probe E bezieht sich auf die vorliegende Erfindung und sie unterscheidet sichvon der Probe D bezüglich des Materials, das die Leiterbahnschicht bildet. Die Leiterbahnschicht besteht bei dem Beispiel E aus Aluminium (Al-Si) mit einem Anteil von 2 Gew.-% an SiIizium, sie wurde durch Elektronenstrahlverdampfung erzeugt.(5) Example E (Fig. 8) ·. This sample E relates to the present invention and it differs from Sample D in terms of the material constituting the wiring layer. In example E, the conductor track layer consists of aluminum (Al-Si) with a proportion of 2% by weight of silicon, it was produced by electron beam evaporation.

(6) Beispiel F (Fig. 9)(6) Example F (Fig. 9)

Die Probe F bezieht sich auf die vorliegende Erfindung und sie unterscheidet, sich von der Probe D bezüglich des Verfahrens zur Bildung der Leiterbahnschicht. Bei der Probe C wurde die Leiterbahnschicht durch Einbringen von reinem Aluminium in ein BornitridrSchiffchen und die Ausführung einer thermischen Widerstandsverdampfung erzeugt.The sample F relates to the present invention and it differs from the sample D in that Process for forming the conductor layer. In the case of sample C, the conductor track layer was created by introducing pure aluminum in a boron nitride boat and the finish a thermal resistance evaporation generated.

Für jedes dieser Beispiele wurden 15 Proben vorbereitet und einer Temperatur von 1210C und einem Dampfdruck von.2 Atms ausgesetzt, um die Zahl von Proben zu untersuchen, bei denen sich an den Leiterbahnschichten Korrosion entwickelte.. Diese Proben wurden nämlich einem Test mit einem Druckkochgerät unterzogen.15 samples were made for each of these examples, prepared and subjected to a temperature of 121 0 C and a vapor pressure von.2 Atms, to examine the number of samples in which developed to the wiring layers corrosion .. These samples were namely a test with a Pressure cooker subjected.

Figur 10 zeigt die Ergebnisse des Druckkochgerät-Tests, wobei die Abszisse die Zeit angibt, für die die Proben den oben erwähnten Bedingungen ausgesetzt waren, und die Ordinate das Vehältnis der Zahl Nc der korrodierten Proben zu der Zahl NE der überprüften Proben angibt.Figure 10 shows the results of the pressure cooker test, the abscissa indicates the time for which the samples were exposed to the above-mentioned conditions, and the ordinate the Vehältnis the number Nc of the corroded samples to the number N E of the samples tested indicates.

Wie man anhand der Figur 10 erkennen kann, schreitet bei den Proben E und F der vorliegenden Erfindung Korro-As can be seen from FIG. 10, corrosion occurs in samples E and F of the present invention.

sion in der Leiterbahnschicht langsamer fort. Insbesondere bei dem Beispiel E geht die Korrosion nur sehr langsam vor sich. Mit anderen Worten zeigen die Proben E und F eine erhöhte Widerstandsfähigkeit gegen Korrosion im Vergleich zu den Beispielen A, B, C und D.sion in the conductor layer progresses more slowly. In the case of example E in particular, the corrosion is only very slow in front of you. In other words, samples E and F show increased resistance to corrosion in comparison to examples A, B, C and D.

DieAbweichungen in den Korrosionsgeschwindigkeiten dieser Proben ergeben sich vermutlich aus den folgenden Gründen. Die Beispiele werden nachfolgend in der Reihen folge abnehmender Korrosionsgeschwindigkeit unter Bezugnähme auf die Figuren 11 und 14 behandelt, die in Querschnitten schematisch den kristallinen Zustand der Leiterbahnschichten der Proben D, A, B und E anzeigen.The variations in the corrosion rates of these samples are believed to result from the following Establish. The examples are hereinafter referred to in the order of decreasing corrosion rate treated on Figures 11 and 14, the cross-sections schematically the crystalline state of the conductor track layers of samples D, A, B and E.

(1) Beispiel D(1) Example D.

Die reine Aluminiumschicht zeigt eine starke Vorzugsrichtung und eine deutliche faserige Struktur, wobei Kristalle mit dem gleichen Azimuth ((100)-Richtung) in der Gestalt einer Faser aufgereiht sind. Da aber der darunter liegende Isolationsfilm aus einem polymeren PIIQ-Harz besteht, wird die Kristallorientierung des Aluminiums in gewissem Ausmaß gestört (vgl. Figur 11). Obgleich der Weg der Korngrenzenkorrosion in gewissem Ausmaß verlängert sein kann, enthalten die PIIQ-Harzfilme, die auf und unter der Leiterbahnschicht vorhanden sind, in hohem Maße Wasser, das dazu führt, daß die Korngrenzenkorrosion in der Leiter-2.5 bahnschicht schnell stattfindet.The pure aluminum layer shows a strong preferential direction and a distinct fibrous structure, with crystals having the same azimuth ((100) direction) in are lined up in the shape of a fiber. But since the underlying insulation film is made of a polymeric PIIQ resin exists, the crystal orientation of the aluminum is disturbed to a certain extent (see FIG. 11). Although the Because the intergranular corrosion can be prolonged to some extent, the PIIQ contain resin films that are on top and below of the conductor track layer are present, to a large extent water, which leads to the fact that the intergranular corrosion in the conductor 2.5 web shift takes place quickly.

(2) Beispiel A(2) Example A.

Die darunter liegende Isolationsschicht besteht aus einem SiO2-FiIm mit einer teilweisen kristallinen Struktur. Daher sind Kristalle aus Aluminium in der (111)-Rich- tung orientiert (vgl. Figur 12), so daß die Korngrenzenkorrosionswege kurz sind. Da jedoch der SiO2-FiIm kein Wasser enthält und eine höhere Dichte hat, ist die Korngrenzenkorrosionsgeschwindigkeit bei der Probe A langsamer als bei der Probe D.The insulation layer underneath consists of a SiO 2 film with a partially crystalline structure. For this reason, aluminum crystals are oriented in the (111) direction (cf. FIG. 12), so that the corrosion paths between grain boundaries are short. However, since the SiO 2 FiIm does not contain water and has a higher density, the grain boundary corrosion rate is slower for sample A than for sample D.

(3) Beispiel B(3) Example B

α μ α μ

- 17 -- 17 -

Die Silizium enthaltende Aluminiumleiterbahnschicht zeigt nur eine schwache Vorzugsrichtung (vgl. Figur 13). Insbesondere treten in der Aluminiumschicht zusätzlich zu dem Azimuth (111) weitere Kristallorientierungen (200), (220) und (311) auf. Daher tritt die Korngrenzenkorrosion in der Leiterbahnschicht mit verminderter Geschwindigkeit auf.The aluminum conductor track layer containing silicon shows only a weak preferred direction (cf. FIG. 13). In particular, in addition to the azimuth (111), further crystal orientations (200) occur in the aluminum layer, (220) and (311). Therefore, intergranular corrosion occurs in the wiring layer at a reduced rate on.

(4) Beispiel C(4) Example C

Das Beispiel C zeigt eine noch geringere Vorzugs-Orientierung als das Beispiel B.Example C shows an even lower preferred orientation than example B.

(5) Beispiel F (Erfindung).(5) Example F (invention).

Die Probe F unterscheidet sich wenig von dem Beispiel E. Jedoch zeigt das Beispiel F eine stärkere Vorzugs-" orientierung als das Beispiel E.The sample F differs little from the example E. However, Example F shows a stronger "preferential" orientation than Example E.

(6) Beispiel E (Erfindung)(6) Example E (invention)

Da der darunterliegende Isolationsfilm aus einem polymeren PIIQ-Harz besteht, zeigt die Aluminiumschicht in dem Beispiel E eine geringere Vorzugsorientierung als die Beispiele B und C. Insbesondere sind der Azimuth und die Orientierung der Kristalle gestört, die Kristalle sind in zufälliger Weise angeordnet. Die Korngrenzenkorrosion des Aluminiums tritt mit einer vorgegebenen Geschwindigkeit entlang der Korngrenze auf. Da die Kristalle nur in zufälliger Weise angeordnet sind, schreitet die Korrosion mit einer reduzierten Geschwindigkeit von der Oberfläche in das Innere vor. Weiterhin werden aufgrund der katalytischen Funktion des zugegebenen Siliziums Wasserstoff atome, die bei der Korrosion auf der Oberfläche des Aluminiums mit Wasser erzeugt werden, in Wasserstoffmoleküle verwandelt, bevor sie in das Innere entläng der Korngrenzen diffundieren. Daher werden die Korngrenzen davor geschützt, durch Wasserstoffmoleküle aufgebläht zu werden, die aus der Reaktion von Wasserstoffatomen H, die in das Innere entlang der Korngrenzen diffundieren, resultieren. Daher dringt weniger Wasser in das Innere ein, und die Korngrenzenkorrosion tritt mit einer verminderten Ge-Since the underlying insulation film consists of a polymeric PIIQ resin, the aluminum layer shows in example E a lower preferred orientation than in examples B and C. In particular, the azimuth and the orientation of the crystals is disturbed, the crystals are arranged in a random manner. Intergranular corrosion of the aluminum occurs along the grain boundary at a predetermined rate. Because the crystals only are arranged in a random manner, the corrosion progresses at a reduced rate from the surface into the interior. Furthermore, due to the catalytic function of the added silicon, hydrogen becomes Atoms, which are created when the surface of aluminum is corroded with water, into hydrogen molecules before they diffuse into the interior along the grain boundaries. Hence, the grain boundaries are in front of it protected from being bloated by hydrogen molecules, resulting from the reaction of hydrogen atoms H diffusing inside along the grain boundaries. Therefore, less water penetrates into the interior, and intergranular corrosion occurs with a reduced

schwindigkeit auf.speed up.

Um die Korrosionsbeständigkeit der Leiterbahnschicht zu erhöhen, sollte daher ein Halbleitermaterial oder ein Metall in der Leiterbahnschicht enthalten sein, und ein Polymerfilm sollte als darunterliegender Film verwendet werden, wie es bei der vorliegenden Erfindung geschieht.In order to increase the corrosion resistance of the conductor track layer, a semiconductor material or a Metal should be included in the wiring layer, and a polymer film should be used as the underlying film as is done in the present invention.

Unter Bezugnahme auf die Figur 1 werden nun die Wirkungen eines konkreten Ausführungsbeispiels der vorliegenden Erfindung beschrieben.
Die Polyimid-Harz-Filme 16 und 18, die die zweite Leiterbahnschicht 17 umgeben, haben eine höhere Elastizität als ein Glaspassivationsfilm wie z.B. ein Siliziumoxidfilm, und sie dienen daher auch zur Aufnahme von thermischen Spannungen, die bei der Wärmebehandlung des Epoxydharzes 25 für das Einbetten entstehen, so daß die Leiterbahnschicht davor geschützt wird, sich von dem Isolationsfilm abzulösen. Dies trägt dazu bei, zu verhindern, daß Wasser an der Grenzfläche zwischen der Leiterbahnschicht und dem Isolationsfilm eindringt. Folglich wird die Widerstandsfähigkeit gegen Feuchtigkeit weiter erhöht. Wenn das Verschlußmaterial 25 aus Epoxydharz besteht, wird allgemein die Preßspritztechnik eingesetzt. In diesem Fall wird das Vergußharz in der Formmaschine geschmolzen. Wenn das geschmolzene Harz gekühlt und fest wird, entwickeln sich thermische Spannungen.urid Dehnungen, die ihre Ursache in dem Unterschied zwischen den thermischen Ausdehnungskoeffizienten von dem Vergußharz und der Halbleitertablette haben. Weiterhin zeigen die Komponenten des Vergußharzes eine die Polymerisation vorantreibende Vernetzungsreaktion, d.h. die Spannungen entwickeln sich, wenn das Volumen sich zusammenzieht. Die Spannung wird auf die Halbleitertablette ausgeübt. Die von dem Eingießen hervorgerufene Spannung bewirkt dann das Abschälen des Isolationsfilms von der Leiterbahnschicht.The effects of a concrete embodiment of the present invention will now be described with reference to FIG.
The polyimide resin films 16 and 18, which surround the second conductor track layer 17, have a higher elasticity than a glass passivation film such as a silicon oxide film, and they therefore also serve to absorb thermal stresses that occur during the heat treatment of the epoxy resin 25 for embedding arise so that the conductor layer is protected from peeling off from the insulating film. This helps prevent water from invading the interface between the wiring layer and the insulating film. As a result, the moisture resistance is further increased. When the closure material 25 is made of epoxy resin, the transfer molding technique is generally used. In this case, the molding resin is melted in the molding machine. As the molten resin cools and solidifies, thermal stresses and strains develop which are caused by the difference between the thermal expansion coefficients of the potting resin and the semiconductor pellet. Furthermore, the components of the potting resin show a crosslinking reaction that drives the polymerization, ie the stresses develop when the volume contracts. The tension is applied to the semiconductor tablet. The stress caused by the pouring then causes the insulation film to be peeled off from the conductor track layer.

Bei der vorliegenden Erfindung jedoch besteht derIn the present invention, however, there is

Isolationsfilm aus einem Polyimidharz, der elastisch· ist und die Spannung absorbiert. Beispielsweise hat ein • Siliziumoxidfilm (SiCU-Film) der gewöhnlich als Passivationsfilm verwendet wird, ein Streckverhältnis (englisch: stretching ratio), das kleiner als 1 % ist, während der Polyimidharzfilm ein Streckverhältnis von 30 % besitzt. Daher absorbiert der Isolationsfilm vollständig die Spannung, die von dem Eingießen hervorgerufen wird und die den Isolationsfilm nur um einige Prozent dehnt. Demzufolge werden die Leiterbahnschicht und die Isolationsschicht daran gehindert, sich voneinander abzuschälen.Insulation film made of a polyimide resin that is elastic and absorbs the tension. For example, a silicon oxide (SiCU) film usually has a passivation film is used, a stretching ratio (English: stretching ratio) that is less than 1%, while the polyimide resin film has a stretch ratio of 30%. Therefore, the insulation film completely absorbs the stress, which is caused by the pouring and which only stretches the insulation film by a few percent. As a result the conductor track layer and the insulation layer are prevented from peeling off from each other.

Wie die vorangehende Beschreibung zeigt, ist es gemäß der vorliegenden Erfindung möglich, in Harz eingebettete integrierte Halbleiterschaltungen herzustellen, die eine erhöhte Feuchtigkeitsbeständigkeit und eine erhöhte Zuverlässigkeit besitzen.As the foregoing description shows, according to the present invention, it is possible to use resin-embedded to produce integrated semiconductor circuits, which have an increased moisture resistance and increased Have reliability.

Die vorliegende Erfindung kann auf verschiedenen Wegen modifiziert werden, ohne daß man sich von dem Gedanken und Umfang der Erfindung entfernt.The present invention can be modified in various ways without departing from the thought and Removed scope of invention.

Insbesondere kann die vorliegende Erfindung bei harzvergossenen Halbleiterschaltungen miteiner einzelnen Leiterbahnschicht oder auch bei harzvergossenen integrierten Halbleiterschaltungen eingesetzt werden. In diesem Fall wird Silizium enthaltendes Aluminium für die erste Leiterbahn-In particular, the present invention can be applied to resin molded Semiconductor circuits with a single conductor track layer or also with resin-encapsulated integrated semiconductor circuits can be used. In this case, aluminum containing silicon is used for the first conductor track

25' schicht verwendet, und ein aus Polyimidharz, insbesondere aus PIIQ-Harz bestehender Film wird unterhalb der ersten Leiterbähnschicht verwendet. Hierbei sollte der Polyimid-Harzfilm nicht direkt auf der Oberfläche des Halbleitersubstrats abgeschieden werden, sondern auf einem dichten Passiviationsfilm wie z.B. einem SiO2-FiIm, der durch thermische Oxidation gebildetist.25 'layer is used, and a film made of polyimide resin, particularly PIIQ resin, is used below the first conductor track layer. Here, the polyimide resin film should not be deposited directly on the surface of the semiconductor substrate, but on a dense passivation film such as a SiO 2 film, which is formed by thermal oxidation.

Es ist natürlich möglich, bei integrierten Halbleiterschaltungen, die Leiterbahnen mit einem Doppelschicht-Aufbau besitzen, die erste Leiterbahnschicht mit einem oben erwähnten Aufbau auszubilden.It is of course possible, in the case of integrated semiconductor circuits, to have the conductor tracks with a double-layer structure have to form the first wiring layer with a structure mentioned above.

Claims (8)

PATENTANWÄLTE .I."..* ",** SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCK MARIAHILFPLATZ 2*3, MÜNCHEN OO POSTADRESSE: POSTFACH 95 O1 6O, D-80O0 MONCHFN 95 HITACHI, LTD. 10. März 1982 DEA-25 667 ' . . PATENTANSPRÜCHEPATENTANWÄLTE .I. ".. *", ** SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCK MARIAHILFPLATZ 2 * 3, MUNICH OO POST ADDRESS: POST BOX 95 O1 6O, D-80O0 MONCHFN 95 HITACHI, LTD. March 10, 1982 DEA-25 667 '. . PATENT CLAIMS 1. Halbleiteranordnung, gekennzeichnet durch einen ersten, über der Hauptoberfläche eines Halbleitersubstrats (1) gebildeten ersten polymeren Film, und durcheine Leiterbahnschicht (17) aus Metall, die auf der Oberfläche des ersten Films (16) gebildet ist, wobei die Leiterbahnschicht aus Metall ein Halbleitermaterial oder einen anderen metallischen Fremdstoff oder Fremdstoffe enthält.1. Semiconductor device, marked through a first over the major surface of a semiconductor substrate (1) formed first polymeric film, and by a conductive track layer (17) made of metal, the is formed on the surface of the first film (16), wherein the conductor track layer of metal is a semiconductor material or another metallic foreign substance or substances. 2. Halbleiteranordnung nach Anspruch 1, dadurch- gekennzeichnet , daß der erste Film aus einem 2. A semiconductor device according to claim 1, characterized in that the first film consists of a . polyimid-artigen Harz besteht.. polyimide-type resin. 3. Harzvergossene Halbleiteranordnung/ gekennzeichnet durch 3. Resin-encapsulated semiconductor device / characterized by eine Halbleiteranordnung, die einen ersten polymeren.Film (16) aufweist/ der über einer Hauptoberfläche des Halb-a semiconductor device comprising a first polymeric film (16) has / which over a main surface of the half leitersubstrats gebildet ist,conductor substrate is formed, durch eine Leiterbahnschicht (17) aus Metall, die auf der Oberfläche des ersten Films (16) gebildet ist, wobei diese Leiterbahnschicht aus Metall ein Halbleitermaterial oder eine oder mehrere metallische Fremdstoffe enthält, und durchby a conductor layer (17) made of metal, which is formed on the surface of the first film (16), wherein this metal conductor track layer contains a semiconductor material or one or more metallic foreign substances, and through ein Harz zum Vergießen der Halbleiteranordnung.a resin for molding the semiconductor device. 4. Harzvergossene integriertet Halbleiterschaltung mit einer ersten· elektrisch leitenden Leiterbahnschicht (13), die auf einem ersten Isolationsfilm (4) gebildet ist, der die Hauptoberfläche des Halbleitersubstrats (1) bedeckt, und mit einer zweiten elektrisch leitenden Leiterbahnschicht (17), die auf einem zweiten Isolationsfilm gebildet ist, der die erste leitende Schicht (13) bedeckt, wobei die Außenseiten der integrierten Halbleiterschaltung in ein Harz eingebettet sind, dadurch g e kennzeichnet, daß der zweite Isolationsfilm (16) aus einem polyimidartigen Harz besteht, und daß die zweite elektrisch leitende Schicht (17) hauptsächlich aus Aluminium besteht, dem Silizium und/oder Nickel und/ oder Bor zugesetzt ist.4. Resin-encapsulated semiconductor integrated circuit with a first electrically conductive conductor track layer (13) which is formed on a first insulating film (4) which covers the main surface of the semiconductor substrate (1), and with a second electrically conductive one Conductor layer (17), which is formed on a second insulating film, which is the first conductive layer (13) covered, wherein the outsides of the semiconductor integrated circuit are embedded in a resin, characterized by g e, that the second insulating film (16) consists of a polyimide-type resin, and that the second electrically conductive layer (17) consists mainly of aluminum, the silicon and / or nickel and / or boron is added. 5. Harzvergossene integrierte Halbleiterschaltung nach Anspruch 4, dadurch gekennzeichnet , daß ein zweiter polyimidartiger Harzfilm (18) vorgesehen ist, der als dritter Isolationsfilm dient und zwischen dem Harz5. Resin-encapsulated semiconductor integrated circuit according to Claim 4, characterized in that a second polyimide-like resin film (18) is provided, which serves as a third insulation film and between the resin (25) und der zweiten elektrisch leitenden Schicht (17) angeordnet ist.(25) and the second electrically conductive layer (17) is arranged. 6. Integrierte Halbleiterschaltung nach Anspruch 4 oder 5, dadurch gekennzeichnet , daß das polyimidartige Harz aus einem 4,4'-Diamino-Diphenyläther-3-Carbonamid, einem 4,4'-Diamino-Diphenyläther, einem pyromellitischen Anhydrid, und/oder einem 3,3',4,4'-Benzophenon-Tetracarbondianhydrid besteht.6. Integrated semiconductor circuit according to claim 4 or 5, characterized in that the polyimide-like Resin made from a 4,4'-diamino-diphenyl ether-3-carbonamide, a 4,4'-diamino diphenyl ether, a pyromellitic anhydride, and / or a 3,3 ', 4,4'-benzophenone tetracarbon dianhydride consists. 7. Integrierte Halbleiterschaltung nach Anspruch 4 oder 5, dadurch gekennzeichnet , daß die zweite elektrisch leitende Schicht (17) aus einer Legierung von Aluminium und Silizium besteht.7. Integrated semiconductor circuit according to claim 4 or 5, characterized in that the second electrically conductive layer (17) consists of an alloy of aluminum and silicon. 8. Integrierte Halbleiterschaltung nach Anspruch 7, dadurch gekennzeichnet , daß in der zweiten elektrisch leitenden Schicht (17) der Gehalt an Silizium zwischen 0,1 und 10 Gew.-% beträgt.8. Integrated semiconductor circuit according to claim 7, characterized in that in the second electrically conductive layer (17) the silicon content is between 0.1 and 10 wt .-%.
DE19823208650 1981-03-20 1982-03-10 INTEGRATED SEMICONDUCTOR CIRCUIT Withdrawn DE3208650A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56039425A JPS57154857A (en) 1981-03-20 1981-03-20 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
DE3208650A1 true DE3208650A1 (en) 1982-10-07

Family

ID=12552630

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823208650 Withdrawn DE3208650A1 (en) 1981-03-20 1982-03-10 INTEGRATED SEMICONDUCTOR CIRCUIT

Country Status (6)

Country Link
JP (1) JPS57154857A (en)
KR (1) KR830009649A (en)
DE (1) DE3208650A1 (en)
FR (1) FR2502398B1 (en)
GB (1) GB2096826A (en)
IT (1) IT1195785B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260604A (en) * 1988-09-27 1993-11-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with improved immunity to contact and conductor defects
DE102009035550A1 (en) 2009-07-31 2011-02-03 Man Diesel & Turbo Se Gas turbine combustor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1764977B1 (en) * 1967-09-15 1972-06-08 Rca Corp SEMICONDUCTOR COMPONENT WITH A PROTECTIVE LAYER WITH LIMITED AREA AND METHOD FOR ITS MANUFACTURING
US4001870A (en) * 1972-08-18 1977-01-04 Hitachi, Ltd. Isolating protective film for semiconductor devices and method for making the same
DE2638799B2 (en) * 1976-08-27 1980-10-23 Ibm Deutschland Gmbh, 7000 Stuttgart Process for improving the adhesion of metallic conductor tracks to polyimide layers in integrated circuits
EP0021818A1 (en) * 1979-06-21 1981-01-07 Fujitsu Limited Improved electronic device having multilayer wiring structure
DE3026026A1 (en) * 1979-07-11 1981-01-22 Tokyo Shibaura Electric Co SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2018589A1 (en) * 1970-04-17 1971-10-28 Siemens Ag Aluminium metallising of silicon surfaces
JPS55150254A (en) * 1979-05-12 1980-11-22 Fujitsu Ltd Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1764977B1 (en) * 1967-09-15 1972-06-08 Rca Corp SEMICONDUCTOR COMPONENT WITH A PROTECTIVE LAYER WITH LIMITED AREA AND METHOD FOR ITS MANUFACTURING
US4001870A (en) * 1972-08-18 1977-01-04 Hitachi, Ltd. Isolating protective film for semiconductor devices and method for making the same
DE2638799B2 (en) * 1976-08-27 1980-10-23 Ibm Deutschland Gmbh, 7000 Stuttgart Process for improving the adhesion of metallic conductor tracks to polyimide layers in integrated circuits
EP0021818A1 (en) * 1979-06-21 1981-01-07 Fujitsu Limited Improved electronic device having multilayer wiring structure
DE3026026A1 (en) * 1979-07-11 1981-01-22 Tokyo Shibaura Electric Co SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
GB-Z: Microelectronics and Reliability, Bd.15, 1976, S.601-611 *
US-Z: IBM Techn.Discl.Bull., Bd.23, 1980, S.2293-4 *
US-Z: IBM Techn.Discl.Bull., Bd.23, Nr.1, Juni 1980, S.293 *
US-Z: IBM Techn.Discl.Bull., Okt. 1980, Vol.5., S.1832 *

Also Published As

Publication number Publication date
FR2502398A1 (en) 1982-09-24
IT8220145A0 (en) 1982-03-12
IT1195785B (en) 1988-10-27
KR830009649A (en) 1983-12-22
GB2096826A (en) 1982-10-20
FR2502398B1 (en) 1985-10-11
JPS57154857A (en) 1982-09-24

Similar Documents

Publication Publication Date Title
DE4201792C2 (en) Terminal electrode structure and method of making the same
DE102015105981B4 (en) Casings and method of forming casings
DE102009018396B4 (en) Semiconductor device and manufacture of the semiconductor device
DE10250636B4 (en) Method for producing a semiconductor structure and semiconductor structure
DE69216502T2 (en) Electrical feedthrough structure and manufacturing process
DE102011056315B4 (en) Semiconductor component and method for its production
DE102014115653B4 (en) METHOD FOR PRODUCING ELECTRONIC COMPONENTS WITH ELECTRICALLY CONDUCTIVE FRAME ON A SUBSTRATE FOR RECEIVING ELECTRONIC CHIPS
DE69233550T2 (en) Plastic coated semiconductor integrated circuit with a wiring layer
DE102011001556B4 (en) Manufacturing method for an encapsulated semiconductor chip with external contact pads
DE102010064495B3 (en) Semiconductor device
DE10333841A1 (en) Semiconductor component in semiconductor chip size with flip-chip outer contacts and method for producing the same
DE3116406A1 (en) SEMICONDUCTOR ARRANGEMENT
DE102012108305A1 (en) Sensor component and method
DE2153103A1 (en) Integrated circuit arrangement and method of making the same
DE2825433A1 (en) Semiconductor device and method for the production thereof
DE102013108585B4 (en) SEMICONDUCTOR DEVICE WITH A RELAXATION LAYER AND MANUFACTURING METHOD
DE2125303A1 (en) A method for manufacturing a semiconductor device and a semiconductor device manufactured by this method
DE3331624A1 (en) ELECTRONIC DEVICE
DE3131240A1 (en) SEMICONDUCTOR DEVICES AND METHOD FOR THEIR PRODUCTION
DE102014113376A1 (en) METHOD FOR MANUFACTURING A CHIP PACKAGE, CHIP PACKAGE, METHOD FOR MANUFACTURING A CHIP ASSEMBLY AND CHIP ASSEMBLY
DE4119920A1 (en) Semiconductor device with increased life - by preventing grain boundary electromigration in connection layer
DE102008064373B4 (en) Semiconductor arrangement and method for producing a semiconductor device
DE69528515T2 (en) MANUFACTURING METHOD OF A SURFACE-MOUNTABLE COMPONENT AND ITSELF
DE3126361A1 (en) RESIN SEMICONDUCTOR DEVICES
DE3002740A1 (en) METHOD FOR TRAINING SUBSTRATE ELECTRODES IN MOS ICS WITH LOCAL OXIDATION

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8141 Disposal/no request for examination