[go: up one dir, main page]

DE3152748C2 - Manufacturing process for and according to this process printed circuit boards - Google Patents

Manufacturing process for and according to this process printed circuit boards

Info

Publication number
DE3152748C2
DE3152748C2 DE19813152748 DE3152748A DE3152748C2 DE 3152748 C2 DE3152748 C2 DE 3152748C2 DE 19813152748 DE19813152748 DE 19813152748 DE 3152748 A DE3152748 A DE 3152748A DE 3152748 C2 DE3152748 C2 DE 3152748C2
Authority
DE
Germany
Prior art keywords
conductor tracks
base material
adhesion promoter
circuit boards
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19813152748
Other languages
German (de)
Other versions
DE3152748A1 (en
Inventor
Fritz 4154 Tönisvorst Stahl
Horst Dr. 4170 Geldern Steffen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruwel-Werke Spezialfabrik fur Leiterplatten 4170 Geldern De GmbH
Original Assignee
Ruwel-Werke Spezialfabrik fur Leiterplatten 4170 Geldern De GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruwel-Werke Spezialfabrik fur Leiterplatten 4170 Geldern De GmbH filed Critical Ruwel-Werke Spezialfabrik fur Leiterplatten 4170 Geldern De GmbH
Priority to DE19813152748 priority Critical patent/DE3152748C2/en
Priority claimed from DE3110415A external-priority patent/DE3110415C2/en
Publication of DE3152748A1 publication Critical patent/DE3152748A1/en
Application granted granted Critical
Publication of DE3152748C2 publication Critical patent/DE3152748C2/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0761—Insulation resistance, e.g. of the surface of the PCB between the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1407—Applying catalyst before applying plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H05K3/387—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive for electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Die vorliegende Erfindung betrifft ein verbessertes Semi- oder Volladditiv-Verfahren zur Herstellung von Leiterplatten, bei welchem die zwischen den Leiterzügen freiliegende Haftvermittlerschicht praktisch ohne Angriff auf das Basismaterial oder das Kupfer der Leiterzüge in einer Behandlung mit einer Chromsäure-Lösung und nachfolgender geeigneter Spülschritte abgetragen wird.The present invention relates to an improved semi or full additive process for the production of printed circuit boards, in which the adhesive layer exposed between the conductor tracks is removed in a treatment with a chromic acid solution and subsequent suitable rinsing steps with practically no attack on the base material or the copper of the conductor tracks .

Description

3535

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von Leiternlatten nach dem Voll- bzw. Semi-Additiv-Verfahren auf mit Haftvermittler beschichtetem Basismaterial, bei welchem zunächst die Leiterzüge in an sich bekannter Weise hergestellt werden, und in einem nachfolgenden Verfahrensschritt die zwischen den Leiten 'igen freiliegende Haftvermittlerschicht zum Teil bzw. zur Gänze abgetragen wird.The present invention relates to a method for Manufacture of ladder laths using the full or semi-additive process on those coated with an adhesion promoter Base material in which the conductor tracks are first produced in a manner known per se and in a subsequent process step the adhesive layer exposed between the conductors is partially or entirely removed.

Die Aufgabe der Erfindung besteht nun darin, ohne nachteilige Wirkung auf das Leiterzugkupfer und/oder die Verankerung der Leiterzüge die Haftvermittlerschicht einschließlich der Reste der Katalysierungslösung vollständig oder zumindest so weit zu entfernen, daß der Oberflächenwiderstand zwischen diesen wesentlich verbessert und, falls erforderlich, auf den Wert des Basismaterials selbst gebracht wird.The object of the invention is now, without any adverse effect on the conductor run copper and / or the anchoring of the conductor tracks the adhesion promoter layer including the remains of the catalytic solution completely or at least so far that the surface resistance between them is significant improved and, if necessary, brought to the value of the base material itself.

Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 angegebenen Merkmale gelöst. Vorteilhafte Weiterbildungen sind den Unteransprüchen zu entnehmen.This object is achieved according to the invention by the features specified in claim 1. Advantageous further developments can be found in the subclaims.

Bei derartigen, unter den Bezeichnungen »Voll-Additiv«- bzw. »Semi-Additiv«-Verfahren bekannt gewordenen Hersteiiprozessen wird beispielsweise von Phenolharzpapier-Laminaten, glasfaserverstärkten Epoxydharz-Schichtpreßstoffen und dergleichen ausgegangen, eo Um eine verläßliche Verankerung von beispielsweise durch stromlose Metallabscheidungsprozesse hergestellten Leiterzügen auf solchen Basismaterialien zu erzielen, ist es bekannt, deren Oberfläche mit Haftvermittlerschichten, beispielsweise entsprechend DE-PS 16 64 314 zu versehen, nach dem Aufbringen einer solchen Schicht die Oberfläche zumindest teilweise auszuhärten und anschließend durch Behandlung mit geeigneten Badlösungen benetzbar und mikroporös zu machen. Auf der so vorbereiteten Oberfläche wird sodann aas gewünschte Leiterzugmuster mittels bekannter Metallabscheidungsverfahren aufgebaut.In such manufacturing processes, which have become known under the names of “full additive” or “semi-additive” processes, phenolic resin paper laminates, glass fiber reinforced epoxy resin laminates and the like are assumed, eo To ensure reliable anchoring of, for example, electroless metal deposition processes To achieve conductor tracks on such base materials, it is known to provide the surface with adhesion promoter layers, for example according to DE-PS 16 64 314, to at least partially cure the surface after applying such a layer and then to make it wettable and microporous by treatment with suitable bath solutions . The desired conductor pattern is then built up on the surface prepared in this way by means of known metal deposition processes.

Mit den insbesondere bei Leiterplatten mit sehr geringen Abständen zwischen benachbarten Leiterzügen, sogenannten Feinleiterplatten, gestiegenen Anforderungen an den Oberflächenisolationswiderstand hat es sich bei den bekannt gewordenen Verfahren als nachteilig erwiesen, daß die mit Haftvermittlerschichten erzielbaren Werte nicht an jene Oberflächenwiderstände heranreichen, wie sie beispielsweise für nicht mit Haftvermittler beschichtete Epoxydharzlaminate oder Polyimide typisch sind bzw. für Feinleiterpiatten gewünscht werden.With the especially for circuit boards with very small gaps between adjacent conductor tracks, so-called fine circuit boards, has increased demands on the surface insulation resistance it has proven to be disadvantageous in the processes that have become known that those with adhesion promoter layers achievable values do not come close to those surface resistances, as they are, for example, for not with Adhesion promoter coated epoxy resin laminates or polyimides are typical or for fine conductor plates be desired.

Wird in bekannter Weise der als Basismaterial dienende Isolierstoffträger mit einem üblichen Haftvermittler auf Phenolharz/Gummibasis beschichtet, dieser ausgehärtet und du.-ch Behandlung mit einer Chromschwefelsäurelösung polar und mikroporös gemacht, und die Haftvermittlerschichtoberfläche anschließend mit bekannten, Zinn/Palladium-Verbindungen enthaltenden Katalysatorlösungen behandelt, so werden diese Verbindungen adsorptiv an der Oberfläche angelagert und bilden so, gegebenenfalls nach entsprechender Behandlung, für die stromlose Metallabscheidung katalytisch wirksame Zentren. Dies erfolgt in der Regel durch Behandlung mit geeigneten Spülbädern, die einmal den Überschuß der Katalysatorlösung entfernen, und zum anderen die Überführung der Palladiumverbindungen in katalytisch besonders wirksame Keime bewirken. Gleichzeitig kommt es zur Hydrolyse der Zinnverbindungen. Das Hydrolyseprodukt wird gleichfalls an der Oberfläche angelagert.In a known manner, the insulating material carrier, which is used as the base material, is mixed with a conventional adhesion promoter coated on a phenolic resin / rubber base, this hardened and du.-ch treatment with a chromic acid solution made polar and microporous, and then the surface of the adhesive layer Treated with known, tin / palladium compounds containing catalyst solutions, these are Compounds adsorptively attached to the surface and thus form, if necessary after appropriate Treatment, catalytically active centers for electroless metal deposition. This is usually done by treatment with suitable rinsing baths that remove the excess catalyst solution once, and on the other hand, the conversion of the palladium compounds into particularly catalytically effective nuclei cause. At the same time, the tin compounds hydrolyze. The hydrolysis product is also deposited on the surface.

Bei dem Semi-Additiv-Verfahren wird sodann eine relativ dünne Metallschicht, in der Regel eine Kupferschicht, aus bekannten, ohne äußere Stromzufuhr arbeitenden Metalliserungsbädern abgeschieden.In the semi-additive process, a relatively thin metal layer, usually a copper layer, is then deposited from known, working without external power supply metallization baths.

Nach dem Aufbringen einer dem Negativ des gewünschten Leiterbildes entsprechenden Abdeckmaske wird dann in bekannter Weise, in der Regel galvanisch, in den nicht abgedeckten Flächen Kupfer bis zur gewünschten Dicke abgeschieden. Falls erwünscht, kann hierauf die Abscheidung anderer Metalle wie Nickel, Gold oder lötfähiger Zinn/Blei-Legierungen erfolgen.After applying a masking mask corresponding to the negative of the desired conductor pattern is then in a known manner, usually galvanically, in the uncovered areas up to copper deposited to the desired thickness. If desired, other metals such as Nickel, gold or solderable tin / lead alloys are made.

Sollten Leiterplatten mit beidseitigem Leiterzugmuster und Löchern mit metallisierten Lochwandungen hergestellt werden, so werden die Löcher bereits vor dem Katalysieren angebracht und im übrigen wird in analoger Weise, wie oben beschrieben, verfahren. Hierauf wird die Abdeckmaskenschicht entfernt und die dünne, stromlos aufgebrachte Kupferschicht mittels eines zeitlich entsprechend bemessenen Ätzschrittes entfernt.Should printed circuit boards with double-sided circuit pattern and holes are made with metallized hole walls, so the holes are already in front attached to the catalyzing and the rest of the procedure is analogous to that described above. The masking layer is then removed and the thin, electrolessly applied copper layer is removed by means of a temporally appropriately dimensioned etching step removed.

Es hat sich gezeigt, daß sich durch die angelagerten, auch durch den Kupferätzschritt nicht entfernten Katalysatorreste einschließlich der Zinnverbindungen der Oberflächenwiderstand noch in beträchtlichem Umfang über den für den Haftvermittler selbst geltenden Wert hinaus verschlechtert. Dieser Effekt tritt besonders dann störend auf, wenn Haftvermittlerschichten mit Zusammensetzungen, verv/endet werden, die an sich noch relativ gute Oberflächenwiderstände erbringen.It has been shown that the accumulated catalyst residues, including the tin compounds, which have not been removed by the copper etching step , worsen the surface resistance to a considerable extent beyond the value applicable to the adhesion promoter itself. This effect occurs particularly troublesome when adhesion promoter layers are used with compositions which in themselves still produce relatively good surface resistances.

Es hat in der Vergangenheit nicht an Versuchen gefehlt, die Oberfläche des Haftvermittlers durch Nachbehandlung mit Reinigungslösungen von denIn the past there has been no lack of attempts to penetrate the surface of the adhesion promoter Post-treatment with cleaning solutions from the

angelagerten Produkten zu befreien. Beispielsweibe wird in DE-AS 12 06 976 ein Verfahren zum Herstelle« von Leiterplatten nach dem Additiv-Verfahren beschrieben, bei dem ebenfalls nach dem Ausbilden der Leiterzüge die zwischen diesen befindliche Haftvermittlerschicht abgetragen werden soll. Es wird aber offen gelassen, wie hierzu verfahren werden soll. Weiterhin wird in DE-AS 16 44 709 eir Verfahren zum Entfernen von zwischen Leiterzügen befindlichen Kiebstoffresten beschrieben und hierfür Chromschwefelsäure vorgeschlagen. Dieses Verfahren bezieht sich aber aussch'ießlich auf Trägerplatten aus Polyolefin und einen Klebstoff bestehend aus dem Reaktionsprodukt eines Glykols mit 2 bis 6 Kohlenstoffatomen und einer dibasischen Säure mit 6 bis 12 Kohlenstoffatomen. Das beschriebene Verfahren eignet sich aber ausschließlich für die angegebenen Materialien. Die heute für starre Leiterplatten üblichen Materialien und Haftvermittler wurden durch eine solche Behandlung stark angegriffen |,und eine Unterätzung der Leiterzüge wäre die Folge. iifNach der vorliegenden Erfindung werden die oben' !beschriebenen Nachteile dadurch vollkommen vermieffclen, daß nach der Fertigstellung des Leiterzugmusters •;f'die zwischen den Leiterzügen befindliche Haftvermitt-'lerschicht zum Teil oder vollständig entfernt wird.
i Versuche, den ausgehärteten Haftvermittler mit "'organischen Lösungsmitteln wie Methyläthylketon oder halogenierten Kohlenwasserstoffen wieder in Lösung zu bringen, scheitern daran, daß durch eine solche ^Behandlung das Basismaterial selbst in unzulässiger «Weise angegriffen wird.to free deposited products. For example, DE-AS 12 06 976 describes a process for the manufacture of printed circuit boards using the additive process, in which the adhesion promoter layer located between them is also to be removed after the conductor tracks have been formed. However, it is left open how this should be done. Furthermore, DE-AS 16 44 709 describes a method for removing adhesive residues located between conductor tracks and proposes chromosulfuric acid for this purpose. However, this method relates exclusively to carrier plates made of polyolefin and an adhesive consisting of the reaction product of a glycol with 2 to 6 carbon atoms and a dibasic acid with 6 to 12 carbon atoms. However, the procedure described is only suitable for the specified materials. The materials and adhesion promoters commonly used today for rigid printed circuit boards were severely attacked by such a treatment | and the result would be undercutting of the conductor tracks. According to the present invention, the disadvantages described above are completely avoided in that, after the conductor run pattern has been completed, the adhesive layer located between the conductor runs is partially or completely removed.
i experiments, the cured adhesion promoter with "'organic solvents such as methyl ethyl ketone or halogenated hydrocarbons to bring into solution again, fail because the base material itself is attacked in an unacceptable" manner by such a treatment ^.

Ätzlösungen wie die zum Herstellen der polaren und mikroporösen Haftvermittler-Oberflächenschicht benutzte Chromschwefelsäure führt zum Abtrag des Leiterzugkupfers und vor allem in störender Weise zur Unterätzung der Leiterzüge.Etching solutions such as those used to make the polar and microporous adhesion promoter surface layer Chromosulfuric acid leads to the erosion of the conductor run copper and, above all, in a disruptive manner to Undercutting of the conductor tracks.

Mit dem Verfahren nach der Erfindung werden diese Nachteile vollständig vermieden. Die Haftvermittlerschicht kann teilweise oder vollkommen entfernt werden. Durch rlas Verfahren nach der Erfindung wird somit in überraschender Weise ei reicht, daß ohne jede nachteilige Wirkung auf Basismaterial und Leiterzüge ') und deren Verankerung der Oberflächenwiderstand wesentlich verbesser! und erforderlichenfalls bis auf den Wert des verwendeten Basismaterials selbst gebrr.cht v/ird.With the method according to the invention, these disadvantages are completely avoided. The adhesion promoter layer can be partially or completely removed . By the method according to the invention, it is surprisingly enough that the surface resistance is significantly improved without any adverse effect on the base material and conductor tracks') and their anchoring! and if necessary, down to the value of the base material used.

i„ Beispieli "Example

Eine in bekannter Weise auf einem mit Haftvermittler beschichteten Basismaterial nach dem Semi-Additiv-Verfahren hergestellte gedruckte Leiterplatte weist typisch, und je nach verwendetem Haftvermittler, einen Oberflächenwiderstand von beispielsweise 1,3 χ ΙΟ9 Ohm auf.A printed circuit board produced in a known manner on a base material coated with an adhesion promoter by the semi-additive process typically has a surface resistance of, for example, 1.3 9 ohms, depending on the adhesion promoter used.

Die Leiterplatte wird zur Verbesserung des Oberflächenwiderstandes mit einer wäßrigen Lösung von 900g/l CrO3 bei einer Badtempeiatur von 50°C für 2 -'«.Minuten behandelt. Anschließend wird die/LeiterplatteTo improve the surface resistance, the circuit board is treated with an aqueous solution of 900 g / l CrO 3 at a bath temperature of 50 ° C. for 2 minutes. Then the / PCB

';m Wasser gespült' und danach mitieinerfösung, die ein , - '-'Reduktionsmittel für 6wertiges Chrom "enthält,., wie ί beispielsweise Eisen(ii)sulfat, Natriumsulfat oder^For- : '; Rinsed in water' and then with a solution containing a, - '-' reducing agent for hexavalent chromium ", such as ί for example iron (ii) sulfate, sodium sulfate or ^ For- :

/maldehyd, behandelt, dann in Leitungswasser und ^anschließend in deionisiertem Wasser gespült und getrocknet./ maldehyde, treated, then in tap water and ^ then rinsed in deionized water and dried.

Durch diese Behandlung wurde die ca. 30 μ starke .^Haftvermittlerschicht vollkommen entfernt.This treatment made the approximately 30 μ thick . ^ Adhesion promoter layer completely removed.

Der gemessene Oberflächenwiderstand betrug 1012 ,30Tphm, wurde also gegenüber dem Ausgangszustand um 'fast drei Zehnerpotenzen verbessert.The measured surface resistance was 10 12 , 30 T phm, which is an improvement of almost three powers of ten compared to the initial state.

Das Verfahren ist beispielhaft für nach demThe procedure is exemplary for after

Semi-Additiv-Verfahren in der beschriebenen Weise hergestellte Leiterplatten beschrieben, kann jedoch inSemi-additive process described printed circuit boards manufactured in the manner described, but can in

:35 (gleicher Weise auch für nach anderen, beispielsweise ; dem VoiJ.-Additiv-Verfahren hergestellte Leiterplatten benutzt werden.: 35 (same way also for after others, for example ; printed circuit boards manufactured using the VoiJ.-additive process to be used.

Claims (3)

Patentansprüche:Patent claims: 1. Verfahren zum Herstellen von Leiterplatten nach dem Voll- bzw. Semi-Additiv-Verfahren auf mit Haftvermittler beschichtetem Basismaterial, bei welchem zunächst die Leiterzüge in bekannter Weise hergestellt werden, und in einem nachfolgenden Verfahrensschritt die zwischen den Leiterzügen freiliegende Haftvermittlerschicht zum Teil bzw. zur Gänze abgetragen wird, dadurch gekennzeichnet, daß das mit Leiterzügen versehene Basismaterial zunächst mit einer wäßrigen Chromsäure-Lösung behandelt wird, und daß anschließend die Reaktionsrückstände wie öwertige Chromverbindungen durch eine Behandlung mit einem Reduktionsmittel wie Eisen(II}suIfat, Natriumsulfit oder Formaldehyd entfernt werden, und sich daran ein Spül- sowie ein Trockenschritt anschließen.1. Process for the production of printed circuit boards according to the full or semi-additive process on with Adhesion promoter coated base material, in which first the conductor tracks in known Way are produced, and in a subsequent process step between the conductor tracks the exposed adhesion promoter layer is partially or completely removed, characterized in that that the base material provided with conductor tracks first with an aqueous chromic acid solution is treated, and that then the reaction residues such as evalent chromium compounds by treatment with a reducing agent such as iron (II} sulfate, sodium sulfite or formaldehyde can be removed, followed by a rinsing and drying step. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Chromsäure-Lösung eine hochkonzertrierte Lösung ist.2. The method according to claim 1, characterized in that that the chromic acid solution is a highly concentrated solution. 3. Verfahren nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß das mit Leiterzügen versehene Basismaterial für 2 Minuten mit einer Lösung von 900 g/l CrO3 in Wasser bei 5O0C behandelt wird, anschließend in Wasser gespült und nach einer Behandlung mit einer Eisen(!I)sulfat- bzw. Natriumsulfit- bzw. Formaldehyd-Lösung zunächst in Leitungswasser und anschließend in deionisiertem Wasser gereinigt wird.3. The method according to claims 1 or 2, characterized in that the base material provided with conductor tracks is treated for 2 minutes with a solution of 900 g / l CrO 3 in water at 5O 0 C, then rinsed in water and after a treatment with an iron (! I) sulfate or sodium sulfite or formaldehyde solution is cleaned first in tap water and then in deionized water.
DE19813152748 1981-03-18 1981-03-18 Manufacturing process for and according to this process printed circuit boards Expired DE3152748C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813152748 DE3152748C2 (en) 1981-03-18 1981-03-18 Manufacturing process for and according to this process printed circuit boards

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19813152748 DE3152748C2 (en) 1981-03-18 1981-03-18 Manufacturing process for and according to this process printed circuit boards
DE3110415A DE3110415C2 (en) 1981-03-18 1981-03-18 Process for the manufacture of printed circuit boards

Publications (2)

Publication Number Publication Date
DE3152748A1 DE3152748A1 (en) 1983-07-07
DE3152748C2 true DE3152748C2 (en) 1984-01-19

Family

ID=25791891

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813152748 Expired DE3152748C2 (en) 1981-03-18 1981-03-18 Manufacturing process for and according to this process printed circuit boards

Country Status (1)

Country Link
DE (1) DE3152748C2 (en)

Also Published As

Publication number Publication date
DE3152748A1 (en) 1983-07-07

Similar Documents

Publication Publication Date Title
EP0060805B1 (en) Method for the production of printed-circuit boards and printed-circuit boards produced by this method
DE3341431C3 (en) Process for preparing the surfaces of synthetic resin substrates, in particular the holes of printed circuits, for chemical metal deposition
DE2105845C3 (en) Process for the pretreatment of polymerized synthetic resin substrates
DE2610470C3 (en) Process for the electroless deposition of copper layers
DE2265194A1 (en) METHOD OF PRE-TREATMENT FOR METALLIZING PLASTICS
DE3505579A1 (en) METHOD FOR PRODUCING A PRINTED CIRCUIT BOARD
DE2810523A1 (en) CIRCUIT BOARDS FOR PRINTED CIRCUITS AND THE PROCESS FOR THEIR PRODUCTION
DE2635457C2 (en) Catalytic varnish and its use in the manufacture of printed circuits
DE3134502C2 (en) Process for the pretreatment of insulator plates provided with adhesive layers before electroless copper plating
EP0185303B1 (en) Electrically conducting copper layers and process for their production
DE2725096A1 (en) PROCESS FOR PREPARING THE SURFACE OF A DIELECTRIC MATERIAL FOR THE ELECTRONIC APPLICATION OF METAL COATINGS
DE3152748C2 (en) Manufacturing process for and according to this process printed circuit boards
EP0417750B1 (en) Process for direct metallization of circuit boards
DE1665314C2 (en) Base material for the production of printed circuits
DE3931003A1 (en) Direct metallisation of circuits boards
DE1926669B2 (en) METHOD OF MANUFACTURING ELECTRICALLY CONDUCTIVE METAL SAMPLES
DE69302104T2 (en) Process for improving the adhesion between different layers in the production of laminated printed circuit boards and compositions for carrying out the process
DE3006117A1 (en) METHOD FOR THE PRODUCTION OF CIRCUITS WITH AT LEAST TWO CIRCUITS
DE3146164C2 (en)
DE3347194A1 (en) METHOD FOR NON-ELECTROLYTIC COUPLING OF PCB
DE2930666C2 (en) Printed circuit board with plated through holes and process for their manufacture
WO1992020204A1 (en) Means for the selective formation of a thin oxidising layer
DE2209178A1 (en) PROCESS FOR MANUFACTURING CIRCUIT BOARDS WITH TINNED SOLDERING EYES AND HOLE WALLS
DE3048665C2 (en)
DE1924864A1 (en) Printed circuit manufacture using laminates - containing catalyst for non electrolytic

Legal Events

Date Code Title Description
AC Divided out of

Ref country code: DE

Ref document number: 3110415

Format of ref document f/p: P

OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H05K 3/26

AC Divided out of

Ref country code: DE

Ref document number: 3110415

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee