DE3147578A1

DE3147578A1 - Analog/digital-wandler-schaltungsanordnung

Info

Publication number: DE3147578A1
Application number: DE19813147578
Authority: DE
Inventors: Shinji Sagamihara Kanagawa Kaneko
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1980-12-03
Filing date: 1981-12-01
Publication date: 1982-09-02
Also published as: NL8105461A; FR2495421B1; ATA507481A; GB2089606A; US4398179A; CA1171966A; GB2089606B; JPS5793726A; DE3147578C2; AT379718B; FR2495421A1

Description

3H7578

Die vorliegende Erfindung betrifft allgemein einen Analog/ Digital-Wandler-, insbesondere einen Analog/Digita!-Wand!er zum Erzeugen eines hochgenauen digitalen Signals, beispielsweise eines hochgenauen digitalen Videosignals.

Wenn ein Videosignal, beispielsweise ein Videosignal des sog. NTSC-Systems (NTSC = National Jelevision System Committee = US-amerikanischer nationaler Fernsehausschuß) digitalisiert wird, ist es allgemein üblich, daß eine Abtastfrequenz von 4f (wobei f die Farbträgerfrequenz ist) benutzt wird und eine Abtastprobe in ein 8-Bit-Wort umgesetzt wird. Wenn die Genauigkeit eines wiedergegebenen Bildes, das auf einem Videosignal basiert, welches auf diese Weise erzeugt wurde, nicht zufriedenstellend ist, kann als Abhilfe die Abtastfrequenz erhöht und das Videosignal in Wörter mit mehr Bits umgesetzt werden, um ein digitales Farb-Videosignal zu erzeugen, dessen quantisierter Fehler reduziert . ist oder das eine hohe Genauigkeitaufweist.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen neuartigen Analog/Digital-Wandler zu schaffen, der ein hochgenaues digitales Videosignal erzeugen kann. Aufgabengemäß soll der neuartige Analog/Digital-Wandler mit einer hohen Arbeitsgeschwindigkeit betrieben werden können und ein hohes Auflösungsvermögen von (N+l) Bits haben, dies, obgleich er einen Analog/Digital-Wandler benutzt, der lediglich N Bits vorsieht.

Zur Lösung dieser Aufgabe für die vorliegende Erfindung ist SC eine Analog/Digital-Wandler-Schaltungsanordnung, bestehend aus mehreren Komponenten, nämlich

a) einem ersten und einem zweiten Analog/Digital-Wand!er, die beide einen Quantisierungs-Schritt einer Spannung AV zum Erzeugen von mit N Bits codierten Daten haben,

b) einem ersten und einem zweiten Abtast- und Halteschaltkreis zum Abtasten und Halten von Abtastproben eines

-4- . Eingangssi gnals ,

c) einem TaktiifipuTί έ-Treiber zum Erzeugen zweier Gruppen von Taktimpulsen, die jede einen vorbestimmten Treiberzyklus haben und zueinander eine Phasendifferenz von einem halben Zyklus aufweisen, .

d) einem Parallel/Serien-Umsetzer zum Addieren oder Schalten der Ausgangssignale des ersten und des zweiten Ana-

IQ 1 og/Digital-Wand!ers und

e) Mitteln zum Einstellen eines Spannungspegels zum Quantisieren des Eingangssignals mittels einer Verschiebespannung gleich der Hälfte einer Pegeldifferenz AV₅ nämlich 1/2 AV zwischen dem ersten und dem zweiten Analog/Digital-Wandler,

vorgesehen.

Weitere Aufgaben, Eigenschaften und Vorteile der vorlie.genden Erfindung werden durch die im folgenden anhand der Figuren gegebenen Beschreibung verdeutlicht, wobei gleiche Bezugszeichen in den Figuren gleiche Elemente oder Teile e zeichnen.
25

Fig. 1 zeigt ein systematisches Blockschaltbild eines Aus-. · führungsbeispiels für eine Analog/Digital-Wandl er-Schaltungsanordnung gemäß der vorliegenden Erfiniuvg.

Fig. 2A - 2E zeigen mehrere Diagramme, u. a. ein Wel-lenform-Diagramm (Fig. 2D), die verwendet werden, um die Wirkungsweise des Ausführungsbeispiels gemäß Fig. 1 zu er klären .

Fig. 3 zeigt ein Blockschaltbild einer Digital/AnaTog-Wand-1er-Schaltungsanordnung, die mit dem Ausführungsbeispiel für eine Analog/Digital-Wandler-Schaltungsanordnung gemäß Fig. 1 verwendet werden kann.

Hg.. 4 zeigt ein Well enform-Di agramm, das benutzt wird, um das Ausführungsbeispiel gemäß Fig. 3 zu erklären.

Wie bereits erläutert, wird die vorliegende Erfindung anhand der Figuren beschrieben.

Fig. 1 zeigt ein Ausführungsbeispiel für die Erfindung, wobei mit 1 eine erste Eingangsklemme bezeichnet ist, an die ein analoges Signal, beispielsweise ein Farb-Videosi gnal gelegt wird. Das an die erste Eingangsklemme 1 gelegte analoge Signal wird über ein Tiefpaßfilter 2 an einen Sub-' trahierer 3 und einen Abtast- und Haltekreis 4b geliefert. Das Ausgangssignal des Subtrahierers 3 wird an einen weiteren Abtast- und Haltekreis 4a abgegeben. Die betreffenden Ausgangssignale der beiden Abtast- und Haltekreise 4a und 4b werden an einen ersten Analog/Digita!-Wand!er 5a bzw. einen zweiten Analog/Digita!-Wandler 5b geliefert. Jeder der Analog/Digital-Wandler 5a und 5b setzt eine Abtastprobe in einen binären 8-Bit-Paral1 el code um. Die digitalisierten Ausgangssignale der beiden Analog/Digita!-Wandler 5a und 5b werden jeweils einem Paral1 el/Serien-Umsetzer 6 zugeführt, aus dem ein Ausgangssignal gewonnen wird, das an eine Ausgangsklemme 7 geliefert wird. Der Subtrahierer 3 wirkt dahingehend, daß er das analoge Eingangssignal um den halben Wert einer Pegeldifferenz AV reduziert oder erniedrigt, wobei AV ein quantisierter Schritt jedes der Analog/Digital-Wandler 5a und 5b ist.

Anstatt den Subtrahierer 3 vorzusehen, ist es in diesem Fall auch möglich, den Vergleichspegel jedes der Analog/Digital -Wandl er 5a und 5b mit einer Spannungsverschiebung um 1/2 AV zu versehen.

In Fig. 1 bezeichnet 8 eine zweite Eingangsklemme, an die ein Taktimpuls CLK mit einer Frequenz f _s bei spielswei-

cp

se von 50 MHz, gelegt wird. Der Taktimpuls CLK wird an eine Frequenzhalbierschaltung 9 geführt, die ihrerseits einen ersten Abtastimpuls SP mit einer Frequenz 1/2 f erzeugt.

Diosor orstp Abtnstimpuls SP wird an den ersten Abtast- und Haltekreis 4a und den ersten Analog/Digital-Wandl er 5a geliefert. Der erste Abtastimpuls SP_g wird, außerdem an einen Inverter 10 gegeben, der seinerseits einen zweiten Abtastimpuls SP. erzeugt, welcher dem zweiten Abtast- und Haltekreis 4b und dem zweiten Analog/Digita!-Wandler 5b zugeführt wird. In diesem Fall sind die Phasen der Abtastimpulse SP und SP. durch den Inverter 10 um eine halbe Periode gegeneinander verschoben. Der Taktimpuls CLK wird außerdem dem Parallel/Serien-Umsetzer 6 zugeführt, so daß die digitalen Ausgangssignale der beiden Analog/Digital-Wandler 5a und 5b abwechselnd durch den Parallel/Serien-Umsetzer 6 bei einer Periode νοη,ρ— ausgewählt und dann von diesem an

Tcp

die Ausgangsklemme 7 geliefert werden.

Die Wirkungsweise des Ausführungsbeispiels für die vorliegende Erfindung gemäß Fig. 1 wird nun für den Fall betrachtet, in dem beispielsweise ein analoges Eingangssignal, des relativ graduell in seinem Pegel, wie in Fig. 2A gezeigt, ansteigt, an die Eingangsklemme 1 gelegt wird. In Fig. 2A repräsentieren die Bezugszeichen V., V.₊-. ... Vergleichspegel zum Quantisieren in den Analog/Digital-Wandlern 5a und 5b. Zwischen jeweils benachbarten Vergleichspegeln besteht die Pegeldifferenz AV. Auf der Ausgangsseite des Subtrahierers 3 erscheint ein erstes analoges Eingangssignal 8a, das durch eine Pegelverschiebung eines zweiten analogen Eingangssignals 8b um -1/2 AV, wie in Fig. 2A gezeigt, erzeug: wird. Fig. 2B zeigt ein Referenz-Zeitdiagramm den Taktimpuls CLK und die Abtastimpulse SP und SP... Wenn das erste analoge Eingangssignal 8a durch den ersten Abtastimpuls SP in dem ersten Abtast- und Haltekreis 5a abgetastet und dann durch den ersten Analog/Digital-Wand!er 5a quantisiert wird, wird ein erstes quantisiertes Ausgangssignal 9a von dem ersten Analog/Digital-Wandler 5a erzeugt, das in Fig.

2D als eine unterbrochene Linie gezeigt ist. Auf ähnliche Weise wird, wenn das zweite analoge Eingangssignal 8b durch den zweiten Abtastimpuls SP. in dem zweiten Abtast- und Haltekreis 4b abgetastet und dann durch den zweiten Analog/

3U7578

Digita!-Wand!er 5b quantisiert wird, ein zweites quantisiertes Ausgangssignal 9b von diesem erzeugt, wie dies in Fig. 2") durch eine durchgehende Linie gezeigt ist. In Fig. 2D sind die Ausgangspegel der quantierten Ausgangssignale 9a und 9b, um diese deutlich zu zeigen, geringfügig gegenüber den Vergleichspegeln versetzt gezeigt. Aus den Analog/Digital-Wandlern 5a und 5b werden 8-Bit-Codes gewonnen, die mit den quantisierten Ausgangssignalen 9a und 9b in dem betreffenden Abtast-Zeitabschnitt korrespondieren.

Der Paral1 el/Serien-Umsetzer 6 wird durch den Taktimpuls CLK betrieben, um einen Serien-Ausgangscode aus dem zweiten Analog/Digita!-Wand!er 5b während jedes von Zeitabschnitten 5B_S die in Fig. 2C schraffiert gezeigt sind, zu gewinnen, wogegen während anderer Zeitabschnitte 5A, die unschraffiert in Fig. 2C gezeigt' sind, jeweils ein Seriencode aus dem Ausgangscode des ersten Analog/Digita!-Wand!ers 5a durch den Paral1 el/Serien-Umsetzer 6 gewonnen wird. In anderen Worten ausgedrückt beseutet dies, daß die Ausgangssigna-Ie der beiden Analog/Digita!-Wand!er 5a und 5b, welche ihre Operationen jeweils um 90 phasenverschoben durchführen, abwechselnd mit der Periode des Taktimpulses CLK gewonnen werden, um damit die Analog/Digita!-Wand!ung mit im wesentlichen der Periode des Taktimpulses durchzuführen.

Falls das digitale Ausgangssignal, das an der Ausgangsklemme 7 gewonnen wird, in ein analoges' Signal gewandelt wird, wie dies in Fig. 2E gezeigt ist, wird nicht nur die Pegeländerung, die mit dem quantisierten Schritt korrespondiert, mittels Schritten, sondern außerdem mit einer derartigen Operation, daß zwei Pegel, beispielsweise solche wie V. , und.V.₊2> erzeugt werden, die die Form alternierender Impulse, die sich zeitlich mehrfach wiederholen, haben.

Das digitale Ausgangssignal, das in der Schaltungsanordnung gemäß dem zuvor erläuterten Ausführungsbeispiel für die vorliegende Erfindung erzeugt wird, wird wie üblich aus seiner digitalen Vorm in eine analoge Form umgesetzt und so

-δι durch ein Tiefpaßfilter, durch das das von der digitalen Form in die analoge Form umgesetzte Signal 1 auft, in ein analoges Signal zurückgeführt. In diesem Fall wird, wenn das digital/analog-gewandelte Signal dasjenige, wie es in Fig.

2E gezeigt ist, oder ein Ausgangssignal einer PAM-'Wellenform (PAM = Pulse Amplitude Modulation = Impuls-Amplitudenmodulation) als das digital/analog-gewandelte Ausgangssignal istjdies dem Schaltprozeß eines Deglitchers (Spannungsspitzen-Unterdrückers) ausgesetzt. Ferner werden, wenn das digital/analog-gewandelte Signal durch das Tiefpaßfilter läuft, analoge Ausgangssignale bei den betreffenden Pegeln von V₁ ¹ (=V_i +IaV), V₁₊₁ ¹ (= V_{1 + 1} +- IaV) ... (in Fig.. 2E) ' gewonnen. In anderen. Worten ausgedrückt bedeutet dies, daß

zusätzlich zu 2 Vergleichspegeln V-, V. ,·,.·· , die durch 8 Bits mittels der Quantisierung repräsentiert sind, 2 Pegel V.¹, V. ,' ... existieren, wobei jeder dieser Pege'· um -rjAV gegenüber dem korrespondierenden Pegel für d.ie"Qu?ntisierung verschoben ist, was dasselbe ist, als würde die Quantisierung mit 9 Bits durchgeführt.

Wie zuvor ausgeführt, wird in Übereinstimmung mit der vorliegenden Erfindung durch Verwendung zweier Analog/Digital-Wandler, von denen jeder N Bits breit ist, eine Analog/Digital -Wandl ung ermöglicht, die die doppelte Geschwindigkeit jedes einzelnen der Anal og/Di gi ta!-Wandl erhat,wobei außerdem eine Analog/Digita!-Wandlung auf der Basis von (N+l) Bits ausgeführt werden kann. Deshalb ist in dem Fall, in dem ein digitales Farb-Videosignal hoher Genauigkeit, wie zuvor ausgeführt, erzeugt werden muß, die vorliegende Erfindung geeignet, die notwendige Analog/Digital-Wandlung mit hoher Arbeitsgeschwindigkeit und hoher Auflösung durchzuführen.

Gemäß der vorliegenden Erfindung ist die Arbeitsweise mit Steigerung der Anzahl der Bits insbesondere für ein analoges Eingangssignal wirksam, dessen Pegel graduell verändert wi rd.

Allgemein ausgedrückt kann gesagt werden, daß, da der Quan-

3H7578

tisierungsfehler in einem aus einem digitalen Videosignal wiedergegebenen Bild in einem Bereich deutlich sichtbar ist, wo die Helligkeit graduell verändert ist, die vorliegende Erfindung geeignet, ein Videosignal zu verarbeiten. 5

Ferner wird das analoge Ausgangssignal, das durch Analog/Digital -Wand! ung gemäß der vorliegenden Erfindung bereitgestellt wird, um einen Gl eichsspannungspegel gegenüber dem originalen Analogsignal verschoben. Diese Gl eichspannungspegel verschiebung kann durch eine Digita!/Analog-Wandl erein-■richtun-g nach der vorliegenden Erfindung, wie sie in Fig. 3 gezeigt ist, korrigiert werden. In Fig. 3 ist mit 110 eine Eingangsklemme bezeichnet, an die ein digitales Signal von der Ausgangsklemme 7 gelegt wird. Mit 111 ist ein Digital/ Analog-Wandler bezeichnet. An dem Ausgang des Digital/Analog-Wandlers 111 wird ein analoges Ausgangssignal, beispielsweise wie es in Fig. ZE und ebenfalls in Fig. 4 durch eine unterbrochene Linie gezeigt ist, gewonnen. Dieses analoge Ausgangssignal wird an einen Addierer 112 geliefert, in dem ein Gleichspannungspegel von ^AV zu dem analogen Signal addiert wird. Das bedeutet, daß aus dem Addierer 112 ein analoges Signal gewonnen wird, dessen Pegel, wie in Fig. 4 durch eine durchgehende Linie gezeigt ist, verschoben ist. Das Ausgangssignal des Addierers 112 wird über ein Tiefpaßfilter 113 an eine Ausgangsklemme 114 geliefert.

Wie gerade ausgeführt wurde, kann die Änderung des Gleichspannungspegels korrigiert werden. Obgleich der Gleichspannungspegel beispielsweise im Falle gemessener Daten ein

^C ^D.oblem in sich birgt, kann der Gleichspannungspegel im ^ralle von Videodaten beispielsweise durch Pegelhaltung des Schwarzwertimpuls-Pegels in dem Videosignal bei einem vorbestimmten Pegelwert korrigiert werden. Das bedeutet in letzterem Falle, daß es unnötig ist, die Pegelkorrektur beson-

Bo r|ov._{s zu} beachten.

Die oben gegebene Beschreibung ist für bevorzugte. Ausfüh- -ungsbeispiele für die Erfindung gegeben worden. Es ist

U 7.

-ΙΟΙ jedoch ersichtlich, daß zahlreiche Modifikationen und Änderungen durch den Fachmann vorgenommen werden können, ohne daß dazu der Erfindungsgedanke oder der Schutzumfang für die neuen Konzeptionen gemäß der Erfindung verlassen werden müßte, wie letzterer in den Patentansprüchen gekennzeichnet i st. ■

IO

20 25 30 35

eerseite

Claims

Ansprüche

M/. Anal og/Digital -Wandl er-Schal tungsanordnung, gekennzeichnet durch

j a) einen ersten Analog/Digital-Wandler (5a) und einen zweiten Analog/Digital-Wandler (5b), wobei für jeden der Analog/Di gi tal -Wandl er (5a, 5b) Quantisierungsschritte mit einer Pegeldifferenz (AV) zum Erzeugen binärer, mit N Bits codierter Daten vorgesehen sind,

b) einen ersten Abtast- und Haltekreis (4a) und einen zweiten Abtast- und Haltekreis (4b) zum Abtasten und Halten von" Abtastproben eines Eingangssignals,

c) einen Taktsignal-Treiber zum Erzeugen zweier Gruppen

von Taktimpulsen, wobei jedem Taktimpuls ein vorbestimmter Treiberzyklus zugewiesen ist und wobei die beiden Taktimpulse unreine halbe Zyklusperiode gegeneinander phasenverschoben sind,

d) einen Paral1 el/Serien-Umsetzer (6) zum Addieren oder Schalten der Ausgangssignale des ersten Analog/Digital-Wandlers (5a) und des zweiten Analog/Digital-Wandlers (5b) und

e) Mittel zum Einstellen eines Spannungspegels zum Quantisieren des Eingangssignals mittels einer Verschiebespannung gleich der Hälfte der Pegeldifferenz (AV), nämlich -öAV, zwischen dem ersten Anal og/Digi tal-Wandl er (5a) und dem zweiten Analog/Digital-Wandler (5b),
2. Analog/Digita!-Wandler-Schaltungsanordnung nach Anspruch , dadurch gekennzeichnet, daß das Mittel zum Einstellen des Spannungspegels eine Spannungs-Verschie-

3147573

— 2 -

beschaltung zum Verschieben des Pegels des Eingangssignals, um eine Spannung von 1/2AV ist.

3·. Analog/Digital -Wandl er-Schaltungsanordnung nach Anspruch 1, dadurch gekenn ζ ei chnet , daß die Analog/Di gita!-Wandler (5a, 5b) jeweils einen Spannungskomparator zum Vergleichen des Pegels des Eingangssignals mit einer vorbestimmten Referenzspannung haben und daß das Mittel zum Einstellen eines Spannungspegels eine Spannungsverschie· beschaltung zum Verschieben des Pegels der Referenzspannung in einem der beiden Analog/Digital-Wand!er ist.