DE3141555C2

DE3141555C2 - Halbleiterspeicher

Info

Publication number: DE3141555C2
Application number: DE3141555A
Authority: DE
Inventors: Masayoshi Ayase Kanagawa Nakane; Kaoru Yokohama Tokushige
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1980-10-22
Filing date: 1981-10-20
Publication date: 1985-02-07
Also published as: US4403306A; DE3141555A1

Abstract

Die Erfindung betrifft einen Halbleiterspeicher, der als Randomspeicher oder als EAROM zu arbeiten vermag und ein CMOS-Flip-Flop sowie zwei n-Kanal-MNOS-Transistoren aufweist. Ein erster MNOS-Transistor (14a) ist zwischen zwei erste CMOS-Transistoren (12a, 15a) geschaltet, während ein zweiter MNOS-Transistor (14b) zwischen zwei zweite CMOS-Transistoren (12b, 15b) geschaltet ist. Die Gate-Elektroden der beiden MNOS-Transistoren sind mit einer Steuersignalisierung (MG) verbunden, die normalerweise auf einem Bezugsspannungspegel gehalten wird. Wenn der Steuersignalleitung ein Löschimpuls einer ersten Polarität zugeführt wird, schalten die beiden MNOS-Transistoren durch, so daß der Speicher in der statischen Randomspeicherbetriebsart arbeitet. Bei Zufuhr eines Einschreibimpulses einer zweiten Polarität zur Steuersignalleitung werden die in der statischen Randomspeicherbetriebsart gespeicherten Daten leistungsunabhängig bzw. nicht-flüchtig gemacht.

Description

Wie erwähnt, kann ein EAROM auf dieselbe Weise arbeiten wie der Randomspeicner. ha Vergleich zu letzterem sind jedoch die Auslesegeschwindigkeit und insbesondere die Einschreibgeschwindigkeit außerordentlich niedrig. Weiterhin können bei einem EAROM die in den Speicherzellen gespeicherten Daten nicht selektiv von Zelle zu Zelle gelöscht werden. Aus diesem Grund kann ein KAROM eigentlich nicht als Ramlomspeicher benutzt werden.

Aus der US-PS 41 75 290 ist ein Halbleiterspeicher der eingangs genannten Art bekannt. Bei diesem wird die Veränderung der Schwellenwertspannung der Transistoren mit variabler Schwellenwertspannung durch entsprechende Veränderung der Speicherspannung durchgeführt. Es ist jedoch auch möglich, zu diesem Zweck eine gesonderte Steuersignalleitung vorzusehen, die mit den Gate-Elektroden der Transistoren mit variabler Schwellenwertspannung verbunden ist In diesem Fall ergibt sich das Problem, daß eine relativ hohe Speisespannung erforderlich ist, um den für das Einschreiben von Daten erforderlichen Bedingungen zu genügen.

Es ist daher die Aufgabe der vorliegenden Erfindung, einen Halbleiterspeicher der eingangs genannten Art mit einer gesonderten Steuersignalleitung für die Gate-Elektroden der Transistoren mit variabler Schwellenwertspannung zu schaffen, der mit einer relativ niedrigen Speisespannung arbeitet und der daher beispielsweise hinsichtlich der Erzeugung von Verlustwärme vorteilhaft ist

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der erste und der zweite Transistor mit variabler Schwellenwertspannung n-Kanal-MNOS-Transistoren sind, deren Gate-Elektroden mit einer gemeinsamen Steuersignalleitung verbunden sind, und daß eine erste Diode zwischen den ersten MOS-Transistor und den ersten Transistor mit variabler Schwellenwertspannung und eine zweite Diode zwischen den dritten MOS-Transistor und den zweiten Transistor mit variabler Schwellenwertspannung geschaltet ist, und die Dioden in Durchlaßrichtung bezüglich der Polarität der Spannungsquelle angeordnet sind.

Der Halbleiterspeicher umfaßt eine erste und eine zweite Reihenschaltung, die zu einer Gleichspannungsquelle parallel geschaltet sind. Die erste Reihenschaltung enthält einen MOS-Transistor des p-Kanal-Typs. eine erste Diode, die in bezug auf die Polarität der Gleichspannungsquelle in Vorwärts- bzw. Durchlaßrichtung gepolt ist. einen ersten MNOS-Transistor des n-Kanal-Typs und einen mit diesem in Reihe geschalteten zweiten MOS-Transistor des n-Kanal-Typs. Die zweite Reihenschaltung enthält einen dritten MOS-Transistor des p-Kanal-Typs, eine zweite Diode, die in bezug auf die Polarität der Gleichspanungsquelle in Vorwärts- bzw. Durchlaßrichtung gepolt ist, einen zweiten MNOS-Transistor des n-Kanal-Typs und einen mit letzterem in Reihe geschalteten vierten MOS-Transistor des n-Kanal-Typs.

Die Gate-Elektroden von erstem und zweitem MOS-Transistor sind mit einem Anschlußpunkt (zweiter Ausgang) zwischen dem /weiten MNOS-Transisto: und dem vierten MOS-Transistor verbunden, während die Gate-Elektroden von drittem und viertem MOS-Transistor an einen Anschlußpunkt (erster Ausgang) zwischen erstem MNOS-Transistor und zweitem MOS-Transistor angeschlossen sind. Ein fünfter MOS-Transistor des n-Kanal-Typs, dessen Gate-Elektrode mit einer Wortleitung verbunden ist, ist zwischen den ersten Ausgang und eine erste Ziffernleitung (digit line) geschaltet. Ein sechster MOS-Transistor vom n-Kanal-Typ, dessen Gate-Elektrode mit der Wortleitung verbunden ist, ist zwischen den zweiten Ausgang und eine zweite Ziffernleitung geschaltet. Die Gate-Elektroden von erstem und zweitem MNOS-Transistor sind gemeinsam an eine Steuer(impuls-)signalleitung angeschlossen.

Bei dem Speicher mit dem beschriebenen Aufbau wird die Steuersignalleitung normalerweise auf einer Bezugsspannung (O V) gehalten. Wenn der Slcuersignallcitung ein negativer Löschimpuls (einer die Speisespannung im absoluten Betrag wesentlich übersteigenden Größe) zugeführt wird, schalten erster und zweiter MNOS-Transistor durch. Der Speicher arbeitet dabei als statischer Randomspeicher aus einem CMOS-Flip-Flop. Wenn dagegen ein positiver Einschreibimpuls (mit einer die Speisespannung im absoluten Betrag wesentlich übersteigenden Größe) an die Steuersignalleitung angelegt wird, werden die im Randomspeicher gespeicherten Daten in den ersten und zweiten MNOS-Transistor umgespeichei t und damit nicht-flüchtig gemacht.

Wie erwähnt, kann der erfindungsgemäße Speicher somit in Abhängigkeit von der Anlegung eines negativen oder eines positiven Steuerimpulses an die Steuersignalleitung als statischer Randomspeicher oder als Festwertspeicher arbeitf.-n. Die Daten können in den statischen Randomspeicher mit hoher Geschwindigkeit eingeschrieben werden, und die eingeschriebenen Daten können mit hoher Geschwindigkeit mittels eines Einschreibimpulses ziemlich schmaler Impulsbreite nicht-flüchtig gemacht werden. Der erfindungsgemäße Speicher ist grundsätzlich in CMOS-Konfiguration aufgebaut, so daß er mit einer einzigen Gleichspannungsversorgung arbeitet und seine Verlustleistung bzw. Stromverbrauch äußerst niedrig ist.

Im folgenden ist eine bevorzugte Ausführungsform der Erfindung anhand der Zeichnung näher erläutert. Es zeigt

F i g. 1 ein Schaltbild eines Halbleiierspeichers mit Merkmalen nach der Erfindung und F i g. 2 bis 4 Impulsdiagramme zur Erläuterung der Arbeitsweise des erfindungsgemäßen Halbleiterspeichers.

In Fig. 1 ist eine Daten nicht-flüchtig speichernde Speicherzelle (nicht-flüchtige Speicherzelle) mit den Merkmalen der Erfindung dargestellt, die durch einen aus CMOS-Transistoren bestehenden statischen Randomspeicher und MNOS-Transistoren gebildet wird.

Die Speicherzelle umfaßt gemäß Fig. 1 zwei Reihenschaltungen 11a und Wb, die parallel zwischen eine Gleichspannungsquelle Vcc(von z. B. 4-5 V) und Masse geschaltet sind. Die erste Reihenschaltung 11a enthält einen p-Kanal-MOS-Transistor (p-MOS-Transistor) 12a. eine Diode 13a, einen n-Kanal-MNOS-Transistor (n-MNOS-Transistor) 14a und einen n-Kanni-MOS-Transistor (η-MOS-Transistor) 15a, die auf die dargestellte Weise in Reihe geschaltet sind. Die zweite Reihenschaltung 11Λ umfaßt einen p-MOS-Transistor 12i>,eine Diode Bb, einen n-MNOS-Transisior \4b und einen n-MOS-Transislor ISü.dic ebenfalls miteinander in Reihe gcschal- 1,1 tet sind.

Ein Verbindungspunki (Ansdilulipunkt) A (erster Ausgang der Speicherzelle) zwischen dein n- MNOS-Transisior 14a und dem η-MOS-Transistor 15;i isl an die Gate-Elektroden des p-MOS-Transistors 126 und des

^mBSCKtKXV

η-MOS-Transistors 156 angeschlossen, während ein Anschlußpunkt B (zweiter Ausgang der Speicherzelle) zwischen dem n-MNOS-Transistor 146 und dem n-MOS-Transistor 156 mit den Gate-Elektroden des p-MOS-Transistors 12a und des n-MOS-Transistors 15a verbunden ist. Wenn bei dieser Anordnung die n-MNOS-Transistoren 14a und 146 durchgeschaltet sind, bilden die p-MOS-Transistoren 12a und 126 sowie die n-MOS-Transistören 15a und 156 einen Flip-Flopkreis (statischer Randomspeicher), der durch kreuzweise gekoppelte CMOS- ι

Inverter gebildet wird.

Ein η-MOS-Transistor 16a, dessen Gate-Elektrode mit einer Worileilung W verbunden ist. ist zwischen den ersten Ausgang A und eine erste Ziffernleitung D geschaltet, während ein n-MOS-Transistor 166 mit an die Worileitung angeschlossener Gate-Elektrode zwischen den zweiten Ausgang B und eine zweite Ziffernleitung

ίο Dgeschaltet ist. Die Gate-Elektroden der n-MNOS-Transistoren 14a und 146 sind mit einer Steuersignalleitung MG verbunden.

Bei der beschriebenen Speicherzelle werden Daten unter Ausnutzung der Hystereseeigenschaften einer 'Jf

Schwellenwertspannung Vth der n-MNOS-Transistoren 14a und 146 nicht-flüchtig gespeichert. Diese Daten |:

werden, genauer gesagt, in der Weise gespeichert, daß einer der n-MNOS-Tranistoren 14a und 146 als Verar- Jv;:,

rnungstyp-Transistor (mit negativer Schwellenwertspannung) arbeitet, der dann durchschaltet, wenn seine Gate- %

Spannung 0 V beträgt, während der andere Transistor als Anreicherungstyp-Transistor (mit positiver Schwellen- p

wertspannung) arbeitet, der bei einer Gate-Spannung von 0 V sperrt. Bei dieser Ausführungsform beträgt die |

Speise-Gleichspannung +5 V, wobei ein Löschimpuls von etwa -28 V (Impulsbreite etwa 1 ms) zum Löschen '^:

der nicht-flüchtigen Daten an die Steuersignalleitung MG angelegt wird. Ein Einschreibimpuls (Impulsbreite

1 ms) von etwa +28 V wird zum Einschreiben von nicht-flüchtigen Daten, oder um die im Randomspeicher gespeicherten Daten nicht-flüchtig zu machen, an die Steuersignalleitung MG angelegt. Die Stcuersignalleilung MG wird normalerweise auf 0 V gehalten.

Wenn die Speisespannung in einem Zustand, in welchem die Speicherzelle nicht-flüchtige Daten speichert, an die Speicherzelle angelegt wird, arbeitet letztere in der Festwertspeicherbetriebsart. Die in Form der unter-

schiedlichen Schwellenwertspannungen der n-MNOS-Transistoren 14a und 146 gespeicherten, nicht-flüchtigen

Daten erscheinen an erstem und zweitem Ausgang A bzw. B als unterschiedliche Spannungspegel, nämlich

einmal etwa 5 V und zum anderen etwa OV. Diese Daten werden über Transistoren 16a und 166 zu den Datenleitungen D bzw. D ausgelesen, indem der Pegel der Wortleitung Werhöht wird.

Zum Löschen der in den n-MNOS-Transistoren 14a und 146 gespeicherten nicht-flüchtigen Daten wird ein

Löschimpuls von etwa - 28 V von der Steuersignalleitung MG zu den Gate-Elektroden der n-MNOS-Transisto- !

ren 14a und 146 zugeführt. Die n-MNOS-Transistoren 14a und 146 werden zu Verarmungstyp-Transistoren mit negativer Schwellenwertspannung. Wenn daher die Gate-Spannung 0 V beträgt, werden diese Transistoren 14a und 146 durchgeschaltet, wobei sie als Elemente mit niedrigem Widerstand wirken. In diesem Zustand arbeitet die Speicherzelle als statischer Randomspeicher aus CMOS-Transistoren. Das Auslesen^und Einschreiben von

Daten geschieht somit, wie üblich, über die Wortleitung IVund die Ziffernleitungen D, D. Die in den n-MNOS-Transistoren 14a und 146 gespeicherten nicht-flüchtigen Daten werden in der Weise flüchtig gemacht, daß sie durch Anlegung eines Löschimpulses an die Gate-Elektroden der Transistoren 14a und 146 zum CMOS-Flip-Flop übertragen werden. Die in letzterem gespeicherten flüchtigen Daten können (dann) ausgelesen werden, sofern keine neuen Daten eingeschrieben werden.

Die in der Randomspeicherbetriebsart in der Speicherzelle gespeicherten Daten sind flüchtig (volatile). Die Umwandlung der in der Randomspeicherzeile gespeicherten flüchtigen Daten in nicht-flüchtige (nonvolatile) Daten ist im folgenden beschrieben.

Es sei angenommen, daß zum Einschreiben der Dateneinheit »1« Signalspannungen an die Ziffernlcitungen D und D angelegt werden, so daß der erste Ausgang A auf eine Spannung VO (etwa 5 V) und der zweite Ausgang B

auf die Bezugsspannung (0 V) übergeht. Im Fall der dargestellten, den Gale-Klektroden der Transistoren 15a und 156 zugeordneten Streukapazitäten C1 bzw. C2 lädt sich die Kapazität Cl auf die Spannung VO auf, während sich die Kapazität C1 entlädt Wenn in diesem Augenblick ein Einschreibimpuls von der Steuersignalleitung MG zu den Gate-Elektroden der Transistoren 14a und 146 geliefert wird, schalten letztere durch. Für die Streukapazitäten CM1 und CM2 der Gate-Elektroden der Transistoren 14a bzw. 146 (F i g. 1) bestimmt sich eine Spannung VA am ersten Ausgang A durch die Gleichung:

VA = [CM M(CM \ + C2)] · VMGW+ VO (1)

Darin bedeutet VMGWdie Spannung des Einschreibimpulses. Da die Kapazität C2 auf die Spannung VO aufgeladen und der Transistor 156 daher durchgeschaltet ist bestimmt sich eine Spannung VB am zweiten Ausgang B durch

VB = 0 V (2)

bO Eine Kanalspannung des n-MNOS-Transistors 14a erhöht sich demzufolge wegen des Vorhandenseins der Duxle Β« auf die Spannung VA nach Gleichung (1). Die Diode 13a ist vorgesehen, um einen Abfall der Spannung VA durch einen zwischen Source (p-Typ) und Substrat (η-Typ) des p-MOS-Transislors 12.7 gebildeten pn-übergang zu verhindern.

Eine Kanal-Gate-Spannung V₁ - <; n.> des n-MNOS-Transistors 14a bestimmt sich wie folgt:

Vr _ c. η. = VMGW - VA = [1 -CM M(C 2 + CM I)] · VMGlV - VO (3) \

Mit CMl = C2 folgt:

V₁-.,,-,4.-I = 1/2 VMGW- VO = 9V (4)

Dies bedeutet, daß die Spannung Vr - c; 14» erheblich niedriger ist als die Einschreibimpulsspannung ( + 28 V), so daß der Transistor 14« bei Anlegung des Löschimpulses (- 28 V) in der Vcrarmiingsbeiriebsart verbleibt.

Da andererseits der Transistor 156 durchgeschaltet ist. bestimmt sich eine Kanal-Gate-Spannung V, <,· u/, des Transistors 146 durch

Vc.. c. 14/, = VMGW = + 28 V (5)

Der Transistor 146 geht daher von einem Verarmungstyp auf einen Anreicherungstyp über, wobei er sich bei einer Gate-Spannung von 0 V im Sperrzustand befindet. Es ist somit ersichtlich, daß die Speicherzelle die Dateneinheit »1« in der Weise speichert, daß die Transistoren 14a und 146 zu Verarmungs- bzw. Anreicherungstyptransistoren werden. Auch bei einer Strom(zufuhr)unterbrechung ändert sich der Zustand der Transistoren 14a und 146 nicht, sofern nicht erneut ein Löschimpuls über die Steuersignalleitung MG zugeführt wird. Auf diese Weise werden in der Randomspeicherbetriebsart eingeschriebene flüchtige Daten nicht-flüchtig gemacht. Bei Stromanlegung ändert sich der Zustand der Transistoren 14a und 146 nicht, und die Speicherzelle wird in den Zustand zum Einschreiben von Daten versetzt, d. h. die Speicherzelle arbeitet als EAROM. Die Datenauslesung erfolgt auf dieselbe Weise wie beim herkömmlichen Festwertspeicher, während die Steuersignalleitung MG auf der Bezugsspannung (O V) gehalten wird.

Im folgenden ist die Arbeitsweise der Speicherzelle mit dem beschriebenen Aufbau anhand von F i g. 2 bis 4

erläutert.

Wenn gemäß Fig.2 elektrischer Strom anliegt, können nicht-flüchtige Daten aus dem als Festwertspeicher arbeitenden Speicher ausgelesen werden. Wenn in diesem Zustand ein negativer Löschimpuls VMGE an die n-MNOS-Transistoren 14a und 146 angelegt wird, werden die in letzteren gespeicherten nicht-flüchtigen Daten auf vorher beschriebene Weise gelöscht, so daß der Speicher als statischer Randomspeicher wirkt, in den neue Daten eingeschrieben werden können. Die im statischen Randomspeicher gespeicherten Daten sind unweigerlich flüchtig, so daß sie bei einer Stromunterbrechung gelöscht werden können. Zur Erhaltung dieser Daten im Speicher auch nach einer Stromunterbrechung ist es nur nötig, unmittelbar vor der Stromunterbrechung einen positiven Einschreibimpuls VMGW zu den Gate-Elektroden der Transistoren 14a und 146 zu schicken. Hierdurch werden diese Daten nicht-flüchtig gemacht, so daß sie auch nach einer Stromunterbrechung erhalten bleiben. Auf diese Weise vermag die erfindungsgemäße Speicherzelle auch als nicht-flüchtiger statischer Randomspeicher zu wirken, in den Daten mit hoher Geschwindigkeit einschreibbar sind. Diese Daten können dabei mit hoher Geschwindigkeit nicht-flüchtig gemacht werden, indem auf beschriebene Weise ein positiver Einschreibimpuls VMCIVmit einer Impulsbreite von 1 ms zugeführt wird.

Gemäß Fig.3 können während der Zufuhr der Speisespannung zum Speicher der negative Löschimpuls VMCEund der positive Hinschreibimpuls VMGWnach Bedarf an die Steuersignalleitung MG angelegt werden, so daß die Betriebsarten der Speicherzellen geändert werden können.

Gemäß F i g. 4 kann nach der Anlegung elektrischen Stroms (F i g. 4A) oder unmittelbar vor der Stromanlegung (Fig.4B) der negative Löschimpuls VMGEzu den Gate-Elektroden der n-MNOS-Transistoren 14;) und 146 zugeführt werden, so daß die Speicherzelle in der statischen Randomspeicherbetriebsart arbeitet.

Hierzu 2 Blatt Zeichnungen

45

Claims

Patentansprüche:

1. Halbleiterspeicher, mit einer ersten (Ua) und einer zweiten (Ub) Reihenschaltung, die über eine Spannungsquellc parallel geschaltet sind und von denen die erste Reihenschaltung ein komplementäres Paar

aus einem ersten (12a) und einem zweiten (15a; MOS-Transistor und einen zwischen den ersten und zweiten MOS-Transistor geschalteten ersten Transistor (14a; mit variabler Schwellcnwertspannung und die zweite Reihenschaltung ein komplementäres Paar aus einem dritten (126; und einem vierten (156; MOS-Transistor und einen zweiten Transistor (i4b) mit variabler Schwellenwertspannung aufweisen, wobei ein erster Verbindungspunkt (A) zwischen dem ersten Transistor (14a; mil variabler Schwellenwertspannung und dem

ίο zweiten MOS-Transistor (15a; liegt und mit den Gate-Elektroden des dritten (Mb) und vierten (156; MOS-Transistors verbunden ist, und ein zweiter Verbindungspunki (B) zwischen dem zweiten Transistor (146; mit variabler Schwellenwertspannung und dem vierten MOS-Transistor (156; liegt und mit den Gate-Elektroden des ersten (12a; und zweiten (15a; MOS-Transistors verbunden ist, mit einer ersten (D) und einer zweiten (D) Ziffernleitung, einer Wortwählleitung (W), einem fünften, zwischen die erste Ziffernleitung (D) und den

is ersten Verbindungspunkt f/i; geschalteten Transistor (iBa), dessen Gate-Elektrode mit der Wortwählleitung (W) verbunden ist, und einem sechsten, zwischen die zweite Ziffernleitung (D) und den zweiten Verbindungspunkt (B) geschalteten Transistor (166Jl öessen Gate-Elektrode ebenfalls mit der Wortwählleitung (W) verbunden ist, dadurch gekennzeichnet, daß der erste (14a;und der zweite (146;Transistor mit variabler Schwellenwertspannung n-Kanal-MNOS-Transistoren sind, deren Gate-Elektroden mit einer ge-

meinsamen Steuersignal/eitung (MG) verbunden sind, und daß eine erste Diode (i3a) zwischen den ersten MOS-Transistor (12a;und den ersten Transistor (14a;mit variabler Schwellenwertspannung und eine zweite Diode (13*; zwischen den dritten MOS-Transistor (126; und den zweiten Transistor (146; mit variabler Schwellenwertspannung geschaltet ist, und die Dioden (13a, 136; ir, Durchlaßrichtung bezüglich der Polarität der Spannungsquelle angeordnet sind.

2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Steuersigr.alleitung (MG;norma-

lerweise an einer Bezugsspannung liegt und daß der Halbleiterspeicher in Abhängigkeit von der Anlegung

eines Spannungsimpulses einer ersten Polarität an die Stcucrsigna'lcitung (MG)'m einer statischen Randomspeicherbetriebsart arbeitet.

3. Halbleiterspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die in der statischen Randomspci-

cherbetriebsart gespeicherten Daten in Abhängigkeit von der Anlegung eines Spannungsimpulses einer zweiten Polarität an die Steuersignalleitung (MG) nicht-flüchtig gespeichert werden.

Die Erfindung betrifft einen Halbleiterspeicher mit einer ersten und einer zweiten Reihenschaltung, die über eine Spannungsquelle parallel geschaltet sind und von denen die erste Reihenschaltung ein komplementäres Paar aus einem ersten und einem zweiten MOS-Transistor und einem zwischen den ersten und zweiten MOS-Transistor geschalteten Transistor mit variabler Schwellenwertspannung und die zweite Reihenschaltung ein komplementäres Paar aus einem dritten und einem vierten MOS-Transistor und einen zweiten Transistor mit variabler Schwellenwertspannung aufweisen, wobei ein erster Verbindungspunkt zwischen dem ersten Transistor mit variabler Schwellenwertspannung und dem zweiten MOS-Transistor liegt und mit den Gate-Elektroden des dritten und vierten MOS-Transistors verbunden ist, und ein zweiter Verbindungspunkt zwischen dem zweiten Transistor mit variabler Schwellenwertspannung und dem vierten MOS-Transistor liegt und mil den Gate-Elektroden des ersten und zweiten MOS-Transistors verbunden ist, mit einer ersten und einer zweiten Ziffcrnleitung, einer Wortwählleitung, einem fünften, zwischen die erste Ziffernleitung und den ersten Verbindungspunkt geschalteten Transistor, dessen Gate-Elektrode mit der Wortwähllcitung verbunden ist, und einem sechsten, zwischen die zweite Ziffernleitung und den zweiten Verbindungspunkt geschalteten Transistor, dessen Gate-Elektrode ebenfalls mit der Wortwählleitung verbunden ist. Dieser Halbleiterspeicher vermag als statischer Randomspeicher (RAM, d. h. Schreib-Lese-Speicher mit wahlfreiem Zugriff) oder als programmierbarer Festwertspeicher mit elektrisch änderbarem Inhalt (EAROM) zu arbeiten.

Ein durch einen integrierten Halbleiterschaltkreis gebildeter Randomspeicher ist im wesentlichen ein flüchtiger Speicher, der bei einer Unterbrechung der Stromzufuhr die gespeicherten Daten nicht zu halten vermag. Ein Festwertspeicher ist dagegen ein nicht-flüchtiger Speicher, der die Speicherdaten auch bei Unterbrechung der Stromzufuhr zu halten vermag.

Neben den herkömmlich begrenzten Anwendungsgebieten des Random- und des Festwertspeichers ist es jedoch häufig erforderlich, daß die Speicherdaten änderbar und nicht-flüchtig sind. Zu diesem Zweck sind Festwertspeicher entwickelt worden, welche die ihnen eigene Nicht-Flüchtigkeit besitzen und bei denen erforderlichenfalls die gespeicherten Daten geändert werden können. Unter diesen Festwertspeichern besitzt der sog. EAROM (elektrisch änderbarer Festwertspeicher) den Vorteil, daß die gespeicherten Daten ohne Verwendung eines Ultraviolettstrahlungsgenerators elektrisch gelöscht werden können.

Di-i- F.AROM verwendet als Speicherzellen MNOS- b/.w. Melallnitridoxid-Halbleitcr-Transistorcn, die eine Silr/iuinnilridschichl und eine Sili/.iumoxidschichl zwischen einer Gate-F.lcktrode und einem Halbleitersubstrat aufweisen und die Elektronen in der Grenzfläche /wischen beiden Schichten zu speichern vermögen. Im Fall b5 eines Speichers mit MNOS-Transistorcn erfolgen Hinschreiben. Auslesen und Löschen von Dalcn durch Anlegung von Spannungen an die Gale-EIcktroden der MNOS-Transistoren. Die in diese Transistoren eingeschriebenen Daten verflüchtigen sich daher auch bei Stromzufuhrunterbrechungen bzw. Stromausfall nicht und können nach der Wiederanlegung von Strom ausgelesen werden.