DE3138362C2 - - Google Patents
Info
- Publication number
- DE3138362C2 DE3138362C2 DE3138362A DE3138362A DE3138362C2 DE 3138362 C2 DE3138362 C2 DE 3138362C2 DE 3138362 A DE3138362 A DE 3138362A DE 3138362 A DE3138362 A DE 3138362A DE 3138362 C2 DE3138362 C2 DE 3138362C2
- Authority
- DE
- Germany
- Prior art keywords
- photoresist layer
- mesa
- layer
- mountains
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 12
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 claims description 9
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical group ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 claims description 4
- 239000004922 lacquer Substances 0.000 claims description 4
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 2
- 239000003973 paint Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000005246 galvanizing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Aufbringen von
Metallkontakten auf eine Halbleiterscheibe, bei dem die
gesamte Oberflächenseite der Halbleiterscheibe mit einer
Fotolackschicht bedeckt wird, sodann Bereiche der Foto
lackschicht mittels eines Belichtungs- und Entwicklungs
prozesses entfernt werden, danach auf die gesamte Ober
flächenseite wenigstens eine Metallschicht aufgebracht
wird und schließlich die noch auf der Oberfläche be
findlichen Reste der Fotolackschicht zusammen mit der
darauf befindlichen Metallschicht entfernt werden.
Ein derartigesVerfahren ist aus der DE-AS 15 21 287 be
kannt und wird dort für Planarstrukturen ver
wendet.
Aus der FR 23 37 424 ist ein Herstellungs
verfahren für Halbleiterbauelemente mit Mesabergen zur
Erzeugung komplementärwirkender Dioden bekannt. Dabei
werden die Mesa-Halbleiterbereiche über Me
tallisierungsbeläge kontaktiert, wobei über die Art
und Weise der Herstellung der Metallisierungsbeläge
nur offenbart wird, daß ein bekanntes Verfahren ange
wandt werden soll.
Es ist besonders schwierig, nichtplanare Halbleiterober
flächen mit Anschlußkontakten zu versehen. Der Erfindung
liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mit
dem auf die Mesaberge von Halbleiteranordnungen mit Hilfe
von bewährten technologischen Arbeitsprozessen Anschluß
kontakte aufgebracht werden. Diese Aufgabe wird bei
einem gattungsgemäßen Verfahren durch die kennzeichnen
den Merkmal des Anspruchs 1 gelöst.
Zwar ist aus der DE-OS 15 14 800 ein Verfahren bekannt, bei dem isolierende
Erhöhungen auf einer Halbleiterscheibe mit einem Metallkontakt versehen
werden. Jedoch werden bei diesem Verfahren die Erhöhungen erst aufge
bracht, nachdem Bereiche der Fotolackschicht mittels des Belichtungs-
und Entwicklungsprozesses entfernt wurden.
Das erfindungsgemäße Verfahren ist insbesondere für die Anwendung bei
Dioden geeignet, deren eine Zone aus einem durch lokale
Epitaxie aufgebrachten Mesaberg aus Halbleitermaterial
besteht. Die Fotolackschicht mit der darauf befindlichen
Metallschicht wird vorzugsweise in einem Mehrstufenprozeß
entfernt. Hierzu wird die Halbleiteranordnung beispiels
weise zunächst mit einem Kaltentlackungsmittel für Ein
brennlacke, danach mit Dichlormethan, danach mit Tri
chloräthylen und schließlich mit Methanol behandelt.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht
darin, daß durch die Art und relative Dicke der
Fotolackschicht eine ebenfalls relativ dicke Metalli
sierungsschicht auf den Mesabergen aufgebracht werden
kann, so daß diese für einen nachfolgenden Kontaktierungs
prozeß keiner weiteren Behandlung durch einen sonst
notwendigen Galvanisierungsprozeß bedarf. Würde man bei
spielsweise nur den Metallisierungsbelag relativ dick
wählen und zuvor die Fotolackschicht relativ dünn las
sen, würden sich Komplikationen beim Ablöseprozeß nicht
benötigter Metallisierungsbereiche von der Halbleiter
oberfläche ergeben.
Die Erfindung und ihre weitere vorteilhafte Weiterbildung
soll noch anhand eines Ausführungsbeispiels näher
erläutert werden.
In der Fig. 1 ist im Schnitt eine Halbleiterscheibe 1
dargestellt, die auf einer Oberflächenseite eine Viel
zahl von Mesabergen 2 aufweist, die durch lokale Ab
scheidung von epitaktischem Halbleitermaterial herge
stellt wurden. Diese Mesaberge 2 bilden
mit dem Grundmaterial der Halbleiterscheibe 1 einen pn-Übergang. Derartige
Bauelemente sind insbesondere für die Verwendung als
Zenerdiode geeignet.
Die gesamte Oberflächenseite, die mit den Mesabergen 2
versehen ist, wird gemäß Fig. 1 mit einer relativ
dicken Fotolackschicht 3 bedeckt. Die Dicke der Fotolack
schicht
wird mit ca. 40 µm so gewählt, daß es auch an den Kanten der Mesa
berge zu einer unterbrechungsfreien Abdeckung der Halb
leiteroberfläche kommt. Als Fotolack
eignet sich insbesondere ein nichtflüssiger Lack.
Die Halbleiteranordnung gemäß der Fig. 1 wird sodann
einem Belichtungs- und Entwicklungsprozeß unterzogen,
wobei das genannte Fotolackmaterial mit einer Negativ
maske zu belichten ist. Dies bedeutet, daß der Teil
der Fotolackschicht, der sich auf den Mesabergen 2 be
findet, nicht belichtet wird und somit in einem Ent
wickler wieder entfernt werden kann. Die übrigen Teile
der Fotolackschicht werden dagegen belichtet und ver
bleiben nach dem Entwicklungsprozeß auf der Halbleiter
oberfläche in der in der Fig. 2 dargestellten Weise.
Durch den Entwicklungsprozeß werden
die Stirnflächen 4 der Mesaberge freigelegt. Die Entwicklung
des Fotolacks erfolgt vorzugsweise in Chlorothene im Ultra
schallbad während einer Zeitdauer von 60 - 80 Sekunden.
Danach wird gemäß Fig. 3 die mit den Mesabergen versehene
Halbleiteroberfläche ganzflächig mit einer Metallschicht 5, 6 be
dampft. Diese Metallschicht kann gegebenenfalls aus mehreren
Teilschichten bestehen. Besonders geeignet ist eine Schicht
aus Titan-Palladium-Silber. Beim Ausführungsbeispiel
ist die Titanschicht 0,15 µm, die Palladiumschicht 0,03 µm
und die Silberschicht 6 µm dick.
Schließlich wird der gemäß Fig. 3 noch auf der Halbleiter
oberfläche verbliebene Fotolack zwischen den Mesabergen
zusammen mit der darauf befindlichen Metallschicht wieder ent
fernt. Der Ablöseprozeß muß mit geeigneten Lösungsmitteln
durchgeführt werden. Besonders bewährt hat sich ein Mehr
stufenverfahren. Hierbei wird die Halbleiteranordnung zu
nächst in ein Kaltentlackungsmittel für Einbrennlacke
während einer Zeitdauer von ca. 15 Minuten eingetaucht.
Sodann wird die Halbleiteranordnung während
einer Zeit von ca. 5 Minutenn in Dichlormethan eingebraht.
Es folgt eine weitere Behandlung in Trichloräthylen während
einer Zeit von ca. 5 Minuten. Schließlich wird die Halb
leiteranordnung noch während einer Zeitdauer von ca. 5
Minutnen in Methanol behandelt.
Nach diesem Mehrstufenprozeß für den Ablockvorgang liegt
eine Halbleiteranordnung gemäß Fig. 4 vor. Nurnoch auf den
Stirnflächen der Mesaberge ist die Metallschicht 5 aus Titan,
Palladium, Silber vorhanden. Die Halbleiterscheibe gemäß
der Fig. 4 wird schließlich noch in Einzelbauelemente
zerteilt, nachdem die freiliegenden Halbleiteroberflächen
bereiche noch mit Siliziumdioxyd bzw. mit einem Passi
vierungsglas bedeckt wurden. Ein Einzelbauelement, das
eine Zenerdiode bildet, ist in der Fig. 5 dargestellt.
Die Zenerdiode ist mit einem Rückseitenkontakt 9 versehen, der
im Ausführungsbeispiel gleichfalls aus Titan-Palladium-Silber be
steht. Die Halbleiteroberfläche der Scheibe 1 wurde
dagegen auf der mit den Mesabergen versehenen Oberflächen
seite mit einer Schicht 7 aus Siliziumdioxyd bedeckt. Diese
Siliziumdioxydschicht 7 wurde außerdem noch mit einem Passi
vierungsglas 8 beschichtet, das sich auch auf die Seiten
flanken der Mesaberge, bis zum Metallkontakt 5 erstreckt. Das
Halbleiterbauelement gemäß der Fig. 5 besteht
aus einkristallinem Silizium; der Mesaberg 2 wurde durch
lokale epitaktische Beschichtung mit einkristallinem Sili
zium erzeugt.
Claims (5)
1. Verfahren zum Aufbringen von Metallkontakten auf eine
Halbleiterscheibe, bei dem die gesamte Oberflächenseite
der Halbleiterscheibe mit einer Fotolackschicht bedeckt
wird, sodann Bereiche der Fotolackschicht mittels eines
Belichtungs- und Entwicklungsprozesses entfernt werden,
danach auf die gesamte Oberflächenseite wenigstens eine
Metallschicht aufgebracht wird und schließlich die noch
auf der Oberfläche befindlichen Reste der Fotolackschicht
zusammen mit der darauf befindlichen Metallschicht entfernt
werden, dadurch gekennzeichnet, daß auf der Oberfläche
der Halbleiterscheibe (1) eine Vielzahl von Mesabergen (2) ange
ordnet sind, daß die
Dicke der Fotolackschicht (3) mit ca. 40 µm so gewählt wird,
daß es an den Kanten der Mesaberge zu einer unterbrechungs
freien Abdeckung der Halbleiterfläche kommt, und daß durch den Belichtungs-
und Entwicklungsprozeß die Stirnflächen (4) der Mesaberge freigelegt werden.
2. Verfahren nach Anspruch 1, gekennzeichnet durch seine
Anwendung bei Dioden, deren eine Zone aus einem durch
lokale Epitaxie aufgebrachten Mesaberg besteht.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die Fotolackschicht mit der darauf befindlichen Metall
schicht in einem Mehrstufenprozeß entfernt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß
die Halbleiterscheibe zum Entfernen der Fotolackschicht
mit der darauf befindlichen Metallschicht zunächst mit einem
Kaltentlackungsmittel für Einbrennlacke, danach mit
Dichlormethan, danach mit Trichloräthylen und schließlich
mit Methanol behandelt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
daß die Halbleiterscheibe ca. 15 min mit dem Kaltent
lackungsmittel, danach ca. 5 min mit Trichloräthylen und
schließlich ca. 5 min mit Methanol behandelt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813138362 DE3138362A1 (de) | 1981-09-26 | 1981-09-26 | Verfahren zum aufbringen von metallkontakten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813138362 DE3138362A1 (de) | 1981-09-26 | 1981-09-26 | Verfahren zum aufbringen von metallkontakten |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3138362A1 DE3138362A1 (de) | 1983-04-14 |
DE3138362C2 true DE3138362C2 (de) | 1987-06-04 |
Family
ID=6142688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813138362 Granted DE3138362A1 (de) | 1981-09-26 | 1981-09-26 | Verfahren zum aufbringen von metallkontakten |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3138362A1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3828379A1 (de) * | 1988-08-20 | 1990-03-01 | Licentia Gmbh | Verfahren zum herstellen kleiner oeffnungen in duennen schichten |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB985280A (en) * | 1961-10-03 | 1965-03-03 | Hughes Aircraft Co | Method of forming a metallic electrical contact to a preselected area of a semiconductor surface |
DE1514800A1 (de) * | 1965-03-12 | 1969-06-26 | Telefunken Patent | Verfahren zum Kontaktieren von Halbleiteranordnungen |
FR2337424A1 (fr) * | 1975-12-31 | 1977-07-29 | Thomson Csf | Procede de fabrication d'un bloc semi-conducteur comportant une ou plusieurs paires de diodes " tete-beche ", et son application a des dispositifs hyperfrequence |
-
1981
- 1981-09-26 DE DE19813138362 patent/DE3138362A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3138362A1 (de) | 1983-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19525745B4 (de) | Verfahren zur Bildung eines Abdeckungsmusters | |
DE69317696T2 (de) | Polyimid-Verfahren zum Schutz integrierter Schaltungen | |
DE102019210185A1 (de) | Halbleiter-waferbearbeitungsverfahren | |
DE4424962A1 (de) | Verfahren zur Herstellung eines Chip-Anschlusses | |
DE10051890A1 (de) | Halbleiterwaferteilungsverfahren | |
DE2504944A1 (de) | System zum trennen einer halbleiterplatte in einzelne pellets | |
DE19520768A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand | |
DE1954499A1 (de) | Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen | |
DE2711128A1 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE3138362C2 (de) | ||
DE112018007677T5 (de) | Verfahren zur Herstellung eines Halbleitergerätes | |
DE1929084C3 (de) | Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2225366A1 (de) | Verfahren zum Entfernen von Vor Sprüngen an Epitaxie Schichten | |
DE1546014A1 (de) | Verfahren zum AEtzen von Metallschichten mit laengs der Schichtdicke unterschiedlicher Zusammensetzung | |
DE1947026A1 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE3344462A1 (de) | Verfahren zur herstellung von halbleiterbauteilen | |
EP0966045B1 (de) | Verfahren zum Herstellen einer Metallelektrode in einer Halbleiteranordnung mit einem MOS-Transistor | |
DE1621342B2 (de) | Verfahren zum herstellen von aufdampfkontakten mit kontakthoehen groesser als 10 mikrometer, insbesondere fuer planarbauelemente | |
DE69032813T2 (de) | Verwendung eines Trägers für Halbleiteranordnung | |
DE1621342C3 (de) | ||
DE2021798C3 (de) | Verfahren zur Herstellung eines profilierten pn-Überganges in einem Siliziumplättchen | |
DE2636351A1 (de) | Verfahren zur herstellung einer mit feinen strukturen versehenen schicht auf einem substrat | |
DE1958807C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2440080A1 (de) | Verfahren zur aetzung von halbleiteraktivteilen und vorrichtung zur ausfuehrung des verfahrens | |
DE1197723B (de) | Verfahren zur Herstellung von Masken fuer die Massenherstellung von Halbleiter-bauelementen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE |
|
8120 | Willingness to grant licences paragraph 23 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB |
|
8339 | Ceased/non-payment of the annual fee |