DE3133714A1 - "verfahren und vorrichtung zur verringerung des geraeteaufwandes bei einem digitalen videosystem durch anwendung einer unterabtastung und anpassungsrekonstuktion2 - Google Patents

Description

ο ι - 4 -

Verfahren und Vorrichtung zur Verringerung des Geräteauf-'*' wandes bei einem digitalen Videosystem durch Anwendung einer Unterabtastung und Anpassungsrekonstrüktion"—'" ^"^sZt-

Die Erfindung bezieht sich auf digitale Videosysteme und betrifft insbesondere Schaltungen zur Verringerung des in einem solchen System erforderlichen Geräteaufwandes.

In digitalen Rundfunksystemen ist eine wirkungsvolle Ausnutzung der Datenrate von primärer Bedeutung. Eine Herabsetzung der Datenrate verringert sowohl den Videobandbedarf als auch die notwendige übertragung&bandbreite. Jedoch muß hierbei beachtet werden, daß die Rundfunkqualität der Bilder erhalten bleibt. ^l5~

; Ein derzeitig erörtertes Verfahren zur Verringerung der Datenrate ist das Verfahren der sogenannten Sub-Nyquist Abtastung, wie es in der Veröffentlichung mit dem Titel "Sub-Nyquist Encoded PCM NTSC Color Television" von John P. Rossi in dem Buch "Digital Video", einem Rückblick der SMPTE-Veröffentlichungen, und im Artikel "Frequency Interleaved Sampling of a Color Television Signal" von Leonard S. Golding in den IEEE Transactions on Communication Technology, Band COM-19, Seite 972, vom Dezember 1971, beschrieben ist.Diese Sub-Nyquist-Systeme haben Abtastwer-* te,bei denen der Diagonalabstand zwischen den Abtastwerten größer als der Horizontalabstand zwischen ihnen ist. Da diö³ Auflösung um so größer ist, je kleiner der Abstand zwischen den Abtastwerten ist, kann mit diesen Systemen die horizon^" tale Auflösung, die man bei einer gegebenen Datenrate er- · hält, vergrößert werden, jedoch auf Kosten der Diagonalauflösung.

Ein System, welches diesen Nachteil vermeidet, ist beschrieben in der US-Patentanmeldung Nr. 132,137 vom 20. März 1980, die als CIP Anmeldung mit dem Aktenzeichen 168,077 am 14. Juli 1980 mit dem Titel "Data Rate Reduction For Digital

-■- ■ " - ■ 31337 H

Video Signals By Subsampling And Adaptive Reconstruction." weitergeführt worden ist. Bei diesen Anwendungen umfaßt das Verfahren die Aufteilung eines Signals in erste und zweite Zeitabschnitte, Senden des ersten Zeitabschnittes und Senden eines Kontrollsignals, welches geeignet ist,

die Rekonstruktion des zweiten Abschnittes aus dem gesendeten ersten Abschnitt zu steuern. Jedoch wird zur Realisierung der in den vorgenannten Patentanmeldungen beschriebenen Erfindung ein hoher Schaltungsaufwand benötigt. 10

Es besteht daher das Bedürfnis, den konstruktiven Aufwand in einem Digital-Video-System zu vermindern.

Gemäß den Prinzipien der hier zu beschreibenden Erfindung umfaßt ein Verfahren zum Vergleichen mindestens zweier mehrere Bits umfassender Zahlen, die ein digitalisiertes Fernsehsignal darstellen, mit einer Mehrbit-Bezugszahl die Bestimmung, ob irgend eines von ausgewählten höchstwertigen Bits der beiden Zahlen einen ausgewählten Zustand hat, und die Einstellung der verbleibenden niedrigstwertigen Bits derjenigen Zahl, deren höchstwertige Bits den ausgewählten Zustand haben, in den ausgewählten Zustand.

In den beiliegenden Zeichnungen zeigen: Fig. 1 ein Raster, das durch gleichzeitige Vertikal-und

Horizontalabtastung eines Elektronenstrahls erzeugt worden ist, mit Abtastpunkten darauf;

Fig. 2 eine unterabgetastete Version desselben Rasters; Fig. 3 ein Schaltbild eines Kodierers zur Kodierung der Abtastwerte des Videosignals und von Steuersignalen;

Fig. 4 ein Blockschaltbild einer Ausführungsform der in Figur 3 benutzten Erfindung zur Verringerung des Geräteaufwandes; und

Fig. 5 ein Blockschaltbild einer Minimumfehler-Logikschaltung, wie sie in Figur 3 benutzt ist.

■■-··■■'. '■-* -^:~ 31337H

Figur 1 veranschaulicht ein Videoraster 10 mit einer Mehrzahl horizontaler Abtastzeilen 12. Jeder der Buchstaben X stellt einen Abtastpunkt dar, der typischerweise mit 8-Bit oder ein Byte aus einer Gesamtzahl von 256 Graupegeln abgetastet wird. Diese Abtastpunkte treten bei einer bevorzugten Ausführung mit 14,32 MHz auf, der vierfachen NTSC-Farbträgerfrequenz. Diese Abtastrate ergibt horizontal benachbarte Abtastwerte, die in Intervallen von etwa 70 Nanosekunden auftreten.

Figur 2 zeigt eine ähnliche Darstellung, in welcher entsprechende Elemente mit entsprechenden Nummern bezeichnet sind. Hier stellt jedes umkreiste X Abtastwerte dar, die nicht gesendet oder aufgezeichnet werden. Für jeden nicht so gesendeten oder aufgezeichneten Äbtastwert werden verschiedene Kombinationen der räumlich umgebenden Abtast-. werte berechnet und mit dem nicht gesendeten Abtastwert verglichen. Beispielsweise wird der den Punkt 14 darstellende Äbtastwert verglichen mit dem Mittelwert der abgetasteten Punkte oberhalb und unterhalb davon, nämlich den Punkten

16 und 18. Er wird ebenfalls verglichen mit dem Mittelwert der Punkte rechts und links von ihm, also den Punkten 20 und 22. Der den Punkt 14 darstellende Äbtastwert wird auch mit dem Mittelwert der gesendeten Punkte 24 und 26 vergli-•25 chen, welche diagonal zu ihm liegen, und auch mit dem Mittel-■ wert der gesendeten Punkte 28 und 30, die in der anderen Diagonale von ihm liegen. Derjenige Vergleich, der die beste Übereinstimmung ergibt, wird durch Steuerbits bezeichnet. Diese Steuerbits werden als zusätzliche Bits mit den Abtastwerten, welche die umkreisten Punkte in Figur 2 darstellen, gesendet, und zusammen mit diesen Abtastwerten in einem Dekoder zur Rekonstruierung eines Bildes hoher Auflösung aus einer Information mit niedrigerer Datenrate benutzt.

Figur 3 zeigt einen Kodierer, mit dem dies erreichbar ist* Einem Eingang 32 wird das digitale Videosignal mit Abtastwerten zugeführt, die in einer speziellen Ausführung mit

-^:--'"" "■· '" ' ■ 31337H

14,32 MHz (alle 70 Nanosekunden) und 8 Bit pro Abtastwert auftreten. Die 8 Bit jedes Abtastwertes werden einer Verzögerungsleitung 41 und Filtern 34, 36, 38 und 40 zugeführt. Diese Filter dienen der Mittelwertbildung der umgebenden Abtastwerte. Unter Mittelwertbildung ist hier eine Zusammenaddierung der von zwei Signalen dargestellten Werte und eine Division dieser Summe durch zwei zu verstehen. Beispielsweise liefert das Filter 34 den Mittelwert aus den Punkten 28 und 30 (ein erster Diagonalmittelwert). Das Filter kann, wie im Stande der Technik bekannt, eine 8-Bit-Digitalverzögerungsleitung sein (die hier nicht dargestellt ist),die um zwei Horizontalzeilen oder etwa 127 Mikrosekunden plus vier Abtastungen, also beim NTSC-System 280 Nanosekunden verzögert. Das unverzögerte Eingangssignal und das Ausgangssignal der Verzögerungsleitung werden im Filter 34 gemittelt und dann einer Vergleichsschaltung 42 zugeführt. Die Verzögerungsleitung 41 hat eine Verzögerung von etwa 63,5 Mikrosekunden plus 140 Nanosekunden, also die Hälfte der Gesamtverzögerung der Verzögerungsleitung des Filters 34, zur Verzögerung des nicht gesendeten Abtastwertes, so daß dieser zeitlich koinzident mit dem Mittelwertsignal vom Filter 34 auftritt und die beiden Signale auf diese Weise von der Vergleichsschaltung 42 verglichen werden können. Nimmt man an, daß das Filter 36 den Mittelwert aus den Punkten 20 und 22 bildet (ein horizontaler Mittelwert), dann kann es eine 8-Bit-Digitalverzögerungsleitung mit einer Verzögerung von zwei Abtastungen oder etwa 140 Nanosekunden aufweisen. Das (unverzögerte) Eingangssignal und das (verzögerte) Ausgangssignal dieser Verzögerungsleitung werden gemittelt. Im Filter 36 wird erst für eine zusätzliche Ausgleichsverzögerung von einer Zeile plus 70 Nanosekunden zur Kompensation der Verzögerung der Verzögerungsleitung 41 gesorgt. Das Ausgangssignal des Filters 36 wird einer Vergleichsschaltung 44 zugeführt.

Nimmt man an, daß das Filter 38 den Mittelwert aus diagonalen Punkten 24 und 26 bildet (ein zweiter Diagonalmittelwert) , dann kann es erst einen 280 Nanosekunden Verzöge-

rungsausgleich und dann eine 8-Bit-Digitalverzögerungslei>· tung mit einer Verzögerung von zwei Horizontalzeilen, minus 280 Nanosekunden aufweisen * Die verzögerteil^ und-^dteiJuresferzögerten Signale am Eingang und Ausgang der Verzögerungs- " leitung werden gemittelt, und das den Mittelwert des Signals an den Punkten 24 und 26 darstellende Digitalsignal wird dann einer Vergleichsschaltung 46 zugeführt. Nimmt man schließlich an, daß das Filter 40 den Mittelwert aus den Punkten 16 und 18 bildet (ein vertikaler Mittelwert?)3pK dann kann es erst einen 140 Nanosekunden-Verzögerungsaüs-^-,« gleich und dann eine 8-Bit-Digitalverzögerungsleitung "irti:tr""seiner Verzögerung von zwei Horizontalzeilen aufweisen. Dasverzögerte und das unverzögerte Signal am Eingang bzw. Au"sV-gang der Verzögerungsleitung werden miteinander verglichen, und dann wird das Ausgangssignal einer Vergleichsschaltung 48 zugeführt. ,^l-

Die Vergleichsschaltungen 42, 44, 46 und 48 weisen jeweils eine. Subtrahierschaltung auf, der auch die ursprünglichen 8-Bit-Abtastwerte über die Verzögerungsleitung 41 zusätz-lich zu den AusgangsSignalen der Filter 34, 36, 38 bzw. 40 zugeführt werden. Die jeweiligen beiden Eingangssignale jeder Vergleichsschaltung werden voneinander subtrahiert, und von dieser Differenz wird der Absolutwert genoimerif^-iV-un den Vergleichsschaltungen 42, 44, 46 und 48 gelangen 8-Bit-Absolutwertsignale zu Abbrech- oder Abrundungsschaltungen 110, 112, 114 und 116, welche 4-Bit-Absolutwertsignäle an eine Minimumfehler-Logikschaltung 50 liefern.

Die Abrundung erfolgt nach dem folgenden Kriterium. Wenn eine der Differenzen zwischen den Mittelwerten der umgeben- ■ den Punkte und der betreffende Punkt 14 gleich oder größer als 16 Quantisierungspegel· ist, dann wird der Mittelwert nicht als möglicher Ersatz für den nicht gesendeten Punkt 14 betrachtet, weil wegen der hohen Redundanz der Videoinformation eine andere Differenz wahrscheinlich geringer ist. Damit läßt sich der für die Schaltung 50 benötigte geräte-

' ■ ■■ '" ■ 31337K

- 9 technische Aufwand erheblich verringern.

Figur 4 zeigt ein Blockschaltbild, welches jede der identischen Abkürzungs- oder Abrundungsschaltungen 110, 112, 114 und 116 zur Erfüllung des oben genannten Kriteriums darstellt. Ein 8-Bit-Eingang 118 ist an den 4-Bit-Ausgang der Vergleichsschaltung 42, 44, 46 oder 48 angeschlossen. Eine 8-Bit-Datenleitung 120 teilt sich in zwei 4-Bit-Datenleitungen auf, von denen die Datenleitung 122 die vier höchstwertigen Bits (MSB) an entsprechende Eingänge eines ODER-Tores 123 mit vier Eingängen gelangen läßt, während die 4-Bit-Datenleitung 124 die vier niedrigstwertigen Bits (LSB) jeweils ersten Eingängen von ODER-Toren 126, 128, 130 und 132 zuführt. Der Ausgang des Tores 123 ist mit den verbleibenden zweiten Eingängen der Tore 126, 128, 130 und 132 gekoppelt. Die Ausgänge der Tore 126 - 132 sind mit dem 4-Bit-Ausgang 134 gekoppelt, der seinerseits an die Minimumfehler-Logikschaltung 50 angeschlossen ist.

Wenn im Betrieb mindestens irgendwelche der vier höchstwertigen Bits des dem Tor 123 zugeführten Differenzsignals eine logische "1" sind (was einer Differenz von mindestens 16 Quantisierungspegeln entspricht), dann liefert auch das Tor 123 an seinem Ausgang eine logische "1", und somit wird allen ersten Eingängen der Tore 126, 128, 130 und 132 eine logische "1" zugeführt. Daher sind die Ausgangssignale aller dieser Tore ebenfalls logische Einsen unabhängig vom Zustand der Signale an ihren zweiten Eingängen. Die Binärzahl 1111 (entsprechend einer dezimalen 15) wird dem entsprechenden Eingang der Minimumfehler-Logikschaltung 50 zugeführt. Eine binäre 1111 benötigt nur vier 4-Bit-Leitungen als Eingänge der Schaltung 50 anstelle von vier 8-Bit-Leitungen wie im Falle der bereits erwähnten US-Patentanmeldungen. Wegen der Redundanz ist eine andere Differenz wahrscheinlich kleiner und die Richtung dieser kleineren Differenz wird durch die Schaltung 50 angegeben, wie nachstehend erklärt wird.

" ■' '," - ^:- 3-1337H

t - 10 - .

Wit· Fi(HIi- '} zriql, iui 1 dip Mi η lmuinf ehlnr-LoglkwchalturKj -50 sechs 4-Bit-Größenvergleichsschaltungen 82, 84, 86, 88, 90 und 92, von denen jede zwei 4-B.it-Zahlen von unterschiedlichen Paaren der Ausgangssignale der Abrundungsschaltungen 110, 112, 114 und 116 erhält und an ihrem jeweiligen Ausgang ein Ein-Bit-Logikpegelsignal liefert, welches angibt, welche der beiden Eingangszahlen kleiner ist. Es ist darauf hinzuweisen, daß es nur sechs mögliche Kombinationen von vier zu Paaren zusammengefaßten Zahlen gibt, und aus diesem Grund sind die sechs Größenvergleichsschaltungen vorgesehen. Man braucht nur die Ausgangssignale an drei Größenvergleichsschaltungen zu betrachten, um zu bestimmen, ob ein speziel-. les Eingangssignal einer Größenvergleichsschaltung das niedrigste ist. So werden NOR-Tore 94, 96 und 98 zur Feststellung benutzt, ob das Ausgangssignal von den Abrundungsschaltungen 110, 112 bzw. 114 das niedrigste ist. Wenn keines das niedrigste ist, dann wird das Ausgangssignal der Schaltung 11.6 als niedrigstes angesehen, was entweder stimmt oder bedeutet, daß keines das niedrigste ist, also daß alle gleich sind, und in diesem letzt genannten Falle genügt das Ausgangssignal irgend einer Vergleichsschaltung. Die Ausgangssignale der Tore 94, 96 und 98 werden durch ODER-Tore 100 und 102 in ein 2-Bit-Steuersignal auf der Datenleitung 104 kodiert, und zwar nach der folgenden Wahrheitstabelle:.

Zeilennr.	niedrigstes	112	Signal	116
104a 104b	110	0 1	114	0 0
1 0	1 1

Das Ausgangssignal der Logikschaltung 50 hat gemäß der vorstehenden Tabelle zwei Bit, die angeben, welches Paar Abtastwerte benachbarter Punkte die beste Anpassung ergibt, also diejenige Richtung angibt, in welcher sich das Videosignal um den Abtastpunkt 14 herum am wenigsten ändert*

31337H

Dieses 2-Bit-Signal bildet das Steuersignal, das angibt, welche der beiden übertragenen Video-Abtastsignale am genauesten das unübertragene Video-Signal wiedergibt _r so daß die vollständige Videoinformation nach der Dekodierung erhalten werden kann. Die beiden Steuerbits werden einem Schalter 52 in Figur 3 zugeführt, welcher ein 2-Bit-Schalter ist, der in Synchronismus mit einem 8-Bit-Schalter 54 in Figur 3 bei einer Schaltrate von 7,16 MHz für das NTSC-System arbeitet. Da diese Schaltrate 14,32 MHz geteilt durch zwei ist, ist der Schalter 54 nur für jeden zweiten 8-Bit-Abtastwert durchlässig. Die beiden von der Logikschaltung 50 kommenden Steuerbits, die angeben, welche.der benachbarten Abtastwerte für die Rekonstruierung der ungesendeten Punkte benutzt werden sollen, passieren den Schalter 52 und bilden zusammen mit den gleichzeitig.den Schalter 54 passierenden 8-Bits, welche einen übertragenen Punkt darstellen, ein 1O-Bit-Parallelwort am 10-Bit-Parallelausgang 55.

Wegen der Abrundungs scha Itungen 110, 1,12, 114 und 116 sind die Größenvergleichsschaltungen 82, 84, 86, 88, 90 und 92 4-Bit-Vergleichsschaltungen anstelle der 8-Bit-Vergleichsschaltungen in den bereits erwähnten Patentanmeldungen, und sie führen die gleiche 8-Bit-Quantisierung des analogen Video-Signals aus. Dadurch verringert sich aber der gerätetechnische Aufwand.

Es versteht sich für den Fachmann, daß die Erfindung auch andere Ausführungsformen ermöglicht. Beispielsweise können zur Verringerung des Gerätesaufwandes mehr oder weniger als vier Digits abgekürzt werden, oder andere Logikschaltungen können für diese Abkürzung oder Abrundung benutzt werden.

■a

Leerseite

Claims (8)

1. Verfahren und Vorrichtung zur Verringerung des Geräteaufwandes bei einem digitalen Videosystem durch Anwendung einer Unterabtastung und Anpassungsrekonstruktion

   Patentansprüche

   C 1 .JVerfahren zum Vergleichen von mindestens zwei Mehrbitzahlen, welche ein digitalisiertes Fernsehsignal darstellen, mit einer Mehrbit-Bezugszahl, dadurch g e k e η η zeichnet, daß (mittels des Tores 123) festgestellt wird, ob irgendwelche der höchstwertigen Bits der zwei Zahlen einen ausgewählten Zustand haben und (mittels der Tore 126 - 132) die verbleibenden niedrigstwertigen Bits der Zahl, deren höchstwertige Bits den ausgewählten Zustand haben, auf diesen ausgewählten Zustand eingestellt werden.

   ■^;- ' -' '■■"--' "-" -^:- 3T337U
2. 2. Verfahren nach Anspruch 1, dadurch g e k e n~n zeichnet , daß der ausgewählte Zustand eüie_iOlpgische Eins darstellt. _,.;.η
3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die beiden Mehrbitzahlen jeweils acht Bits umfassen und daß die höchstwertigen und die niedrigstwertigen Bits jeweils vier Bits umfassen.
4. 4. Vorrichtung zur Durchführung des Verfahrens nach An- _ spruch 1 gekennzeichnet durch eine -.-,-Einrichtung (123) zur Peststellung, ob irgendwelche ausge.? wählten höchstwertigen Bits der beiden Zahlen einen ausgewählten Zustand haben, und durch eine Einrichtung (126, 128, 130, 132) zur Einstellung der verbleibenden niedrigststelligen Bits der Zahl, deren höchststellige Bits den ausgewählten Zustand haben, in den ausgewählten Zustand.
5. 5. Vorrichtung nach Anspruch 4, dadurch g e -

   kennzeichnet, daß der ausgewählte Zustand eine logische Eins ist.
6. 6. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet , daß die beiden Mehrbitzahlen jeweils acht Bits umfassen und daß die höchstwertigen und_r„ die niedrigstwertigen Bits jeweils vier Bits umfassen. -->
7. ■ 7. Vorrichtung nach Anspruch 4, dadurch g "e - \_Ά kennzeichnet , daß die Bestimmungseinrichtung „ ein ODER-Tor (123) aufweist, das für jedes der höchstwertigen Bits einer der beiden Bitzahlen einen Eingang aufweist.
8. 8. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Einstelleinrichtung eine, Mehrzahl von ODER-Toren (126_r 128, 130, 132) in gleicher Anzahl wie die Anzahl der niedrigstwertigen Bits aufweist und daß einem ersten Eingang jedes Tores entsprechend die

   1 niedrigstwertigen Bits zugeführt werden und ein zweiter Eingang mit der Bestimmungseinrichtung (Tor 123) gekoppelt ist.