DE3115884C2 - - Google Patents

Description

Die Erfindung betrifft eine adaptive Vorhersageschaltung, die ein Brückenfilter verwendet, sowie eine entsprechende Vorrichtung zum Codieren oder Decodieren für differentielle PCM. Die Erfindung ist insbesondere anwendbar bei der Weitverkehrtechnik und insbesondere der Fernsprechtechnik.

Die PCM-Technik wird in großem Umfang auf dem Gebiet der Weitverkehrtechnik verwendet und insbesondere bei Fernsprechübertragungen. Diese Vorgehensweise besteht schematisch darin, daß beim Senden das zu übertragende Signal abgetastet wird, die erhaltenen Abtastungen quantifiziert werden, die quantifizierten Signale in numerischer Form codiert werden und die codierten Signale übertragen werden, und daß beim Empfang die empfangenen Signale decodiert werden und das Urpsprungssignal wiederhergestellt wird.

Eine Verbesserung wird erhalten, wenn statt der Quantifizierung des Eingangssignals die Differenz zwischen diesem Signal und einem Vorhersagesignal quantifiziert wird, das ausgehend von der Entwicklung der Differenz erhalten wird. Das vorhergesagte Signal wird durch eine Vorhersageschaltung abgegeben. Dieses System wird differentielle PCM, kurz DPCM, genannt.

Eine weitere Verbesserung wird durch Multiplizieren des Differenzsignals mit einem Verstärkungsfaktor erhalten, um die verfügbaren Pegel des Quantifizierers besser auszunutzen. Das quantifizierte Signal wird anschließend durch den gleichen Faktor geteilt, um die ursprüngliche quantifizierte Abtastung wieder zu bilden.

Bei einem differentiellen PCM-System ist die Vorhersageschaltung im allgemeinen durch ein lineares Filter gebildet, das ausgehend von einer Folge von der zu verarbeitenden Abtastung vorhergehenden Abtastungen in der Lage ist, eine Vorhersage für diese letztere Abtastung zu geben.

Ein Vorhersagefilter kann ein für allemal bestimmt sein, wobei in diesem Fall dessen Charakteristiken so gewählt sind, daß es dem mittleren Spektrum über lange Zeiträume des zu übertragenden Signals angepaßt ist. Jedoch ermöglicht ein derartiges Filter nicht das Erhalten einer sehr guten Übertragungsqualität. Diese kann dadurch verbessert werden, daß das Vorhersagefilter an die Entwicklungen des Signals mit der Zeit angepaßt wird und zwar dies aufgrund einer periodischen Fortschreibung dieser Charakteristiken.

Diese Anpassung kann sequentiell oder rekursiv durchgeführt werden durch Korrigieren bei jedem Abtastaugenblick der Charakteristiken des Filters abhängig von dem Wert, der von dem Differenzsignal zu diesem Augenblick eingenommen wird. Das Anpaßkriterium ist, daß die mittlere Leistung des Differenzsignals, das in gewissem Sinn ein Fehlersignal ist, so gering wie möglich sein soll.

Diese sogenannte differentielle PCM mit adaptiver Vorhersage, kurz ADPCM, und deren Anwendung auf Sprach-Fernsprechsignale ist bereits Gegenstand zahlreicher Untersuchungen. Eine Zusammenfassung und eine Darstellung der differentiellen PCM-Codierung ist beispielsweise entnehmbar aus:
- "Digital Coding of Speech Waveforms: PCM, DPCM, and DM quantizers" von N. S. JAYANT, in "Proceedings of IEEE", Mai 1974, S. 611-632:
- "Adaptive predictive coding of Speech signals" von B. S. ATAL und M. R. SCHROEDER, in "The Bell System Tehnical Journal", Bd. 49, Oktober 1970, S. 1973-1986;
- "Speech Coding" von J. L. FLANAGAN, M. SCHROEDER, B. ATAL, R. CHROCHIERE, N. S. JAYANT, J. M. TRIBOLET, in IEEE-COM 27, Nr. 4, April 1979, S. 710-736.

Systeme, die diese allgemeinen Prinzipien verwenden, werden im folgenden kurz anhand der Fig. 1 und 2 näher erläutert. Die Schaltung gemäß Fig. 1 ist eine Codierschaltung und diejenige gemäß Fig. 2 eine Decodierschaltung.

Der ADPCM-Codierer gemäß Fig. 1 weist einen algebraischen Subtrahierer 1 mit zwei Eingängen auf, deren erster das zu codierende Signal y (t) empfängt und deren zweiter ein Vorhersagesignal (t) empfängt. Der Ausgang des Substrahierers 1 gibt ein Differenzsignal oder Fehlersignal e (t) ab, das dem Eingang einer Recheneinheit 2 zugeführt wird, die durch ein Signal (t-1) geführt wird. Der Ausgang der Recheneinheit 2 gibt ein Signal en (t) ab, das dem Eingang eines Codierers 3 zugeführt wird, dessen Ausgang ein codiertes Signal c (t) abgibt, das einerseits einem Übertragungskanal und andererseits dem Eingang eines Decodier/Quantifizierers 4 zugeführt wird. Dieser gibt ein Signal (t) ab, das dem Eingang einer Recheneinheit 5 zugeführt wird, die durch das Signal (t-1) geführt wird. Der Ausgang dieser Einheit 5 gibt ein Signal (t) ab, das ein wiederhergestelltes Fehlersignal ist, das einem ersten Eingang einer adaptiven Vorhersageschaltung 8, dem ersten Eingang eines algebraischen Addierers 7 und schließlich dem Eingang eines Registers 6 zugeführt wird, das zum Lesen durch Impulse H geführt wird, die von einem Taktgeber CK stammen. Dieses Register 6 gibt ein verzögertes Signal (t-1) ab, das den Steuereingängen der Schaltungen 2 und 5 zugeführt wird. Der Ausgang der adaptiven Vorhersageschaltung 8 gibt ein Signal (t) ab, das einerseits dem zweiten Eingang des Substrahierers 1 zugeführt wird, sowie andererseits dem zweiten Eingang des Addierers 7, dessen Ausgang ein wiederhergestelltes Signal (t), das einem zweiten Eingang der adaptiven Vorhersageschaltung 8 zugeführt wird.

Bei dem dargestellten Ausführungsbeispiel wird angenommen, daß das Sprach-Signal (t) dem Eingang in numerischer Form zugeführt wird, beispielsweise in einem linearen Code mit zwölf Binärelementen oder Bit, der durch Dekompression des klassischen PCM-Code erreicht wird, wobei der PCM-Codierer und der Linearisierer nicht dargestellt sind.

Die Anordnung der Schaltungen 2, 3, 4, 5, 6 bildet eine Ausführungsform eines klassischen adaptiven Quantifizierers, wobei die Schaltungen 2 und 5 jeweils das Normalisieren bzw. Normieren auf einen festen Wert der Leistung des Fehlersignals e (t) und das Wiederherstellen für das quantifizierte normierte Signal (t) der reellen Leistung bewirken, um das quantifizierte Fehlersignal (t) zu erhalten.

Das Register 6 erreicht, daß zum gewünschten Augenblick der Wert des Signals (t-1), das zur Steuerung verwendet wird, verfügbar ist.

Der ADPCM-Decodierer gemäß Fig. 2 weist einen Decodierer/Quantifizierer 4 auf, dessen Eingang das Signal c (t) empfängt, das von dem Übertragungskanal kommt, und dessen Ausgang ein Signal (t) abgibt, das dem Eingang einer arithmetischen oder Recheneinheit 5 zugeführt wird, die durch ein Signal (t-1) geführt wird. Der Ausgang dieser Einheit gibt ein Signal (t) ab, das einem ersten Eingang einer adaptiven Vorhersageschaltung 8, einem ersten Eingang eines algebraischen Addierers 7 und schließlich dem Eingang eines Registers 6 zugeführt wird, das zum Lesen durch einen Taktgeber CK gesteuert wird, wobei der Ausgang des Registers 6 mit einem Steuereingang der Schaltung 5 verbunden ist. Der Ausgang der adaptiven Vorhersageschaltung 8 gibt ein Vorhersagesignal (t) ab, das einem zweiten Eingang des algebraischen Addierers 7 zugeführt wird, dessen Ausgang ein Signal (t) abgibt. Dieses Signal wird einem zweiten Eingang der Schaltung 8 zugeführt und bildet gleichzeitig das Ausgangssignal des Decodierers d. h. endgültig das (t) entsprechende übertragene Signal.

Die Schaltungen 4, 5, 6, 7, 8 dieses Decodierers sind identisch zu den Schaltungen mit gleichen Bezugszeichen in Fig. 1.

Die vorliegende Erfindung befaßt sich einzig mit der Vorhersageschaltung 8, die in dem Codierer oder dem Decodierer verwendet wird, wobei die übrigen Bauelemente an sich bekannte Bauart besitzen können.

Herkömmlich ist diese Schaltung als Transversalfilter, im allgemeinen mit (nur) Nullstellen, aufgebaut, weil die entsprechende Übertragungsfunktion nur Nullstellen und keine Pole aufweist. Ein derartiges Filter bewirkt eine Multiplikation aufeinanderfolgender Abtastungen mit Koeffizienten, wobei letztere mittels Algorithmen mit stochastischem Gradienten oder mittels des Verfahrens nach Kalman berechnet sind.

Eine derartige Vorhersageschaltung mit Transversalfilter weist zwei Nachteile auf:
Es ist sehr schwierig, die Stabilität der Rückkopplungsschleife zu überwachen, die in dem Codierer gebildet ist (Fig. 1), insbesondere, wenn die Anzahl der Koeffizienten größer als 2 ist, es werden Koeffizienten verwendet, deren Größenordnungen sehr wenig zusammenpassend sein können, abhängig von der Art der codierten Signale, während die Schwankungen der Werte der Koeffizienten, die durch die Anpassung erzeugt sind, in der gleichen Größenordnung für alle Koeffizienten sind; daraus folgt, daß diejenigen von ihnen, die einen niedrigen Absolutwert besitzen, wenig signifikant sind, obwohl deren genaue Kenntnis die Modellbildung des Spektrums des Signals verfeinert und folglich die Wirksamkeit der Vorhersage verbessert.

Es ist Aufgabe der Erfindung, eine Verbesserung der Wirksamkeit von Vorhersageschaltungen anzugeben, wobei die Schwierigkeit der Steuerung der Stabilität verschwinden soll und die Ungenauigkeit bei der Modellbildung verringert werden soll.

Zu diesem Zweck greift die Erfindung auf einen bestimmten Filteraufbau zurück, nämlich ein Brückenfilter, dem geeignete Einrichtungen für die Wiedereinstellung oder Nachführung der Koeffizienten zugeordnet sind.

Ein Brückenfilter ist an sich nicht neu. Es handelt sich um eine Schaltung, die mehrere Zellen mit vier Zugängen aufweist, die nacheinander angeordnet sind, wobei zwei Zugänge einer Zelle mit zwei Zugängen der vorhergehenden Zelle verbunden sind. Zur Anwendung bei der Vorhersage wird von jeder der Zellen ein Signal extrahiert und bewirkt ein Addierer die Summe der extrahierten Signale zur Bildung des angestrebten Vorhersagesignals.

Bei dem Brückenaufbau, der dem am nächsten kommt, der bei der Erfindung verwendet ist, weist jede Zelle insbesondere eine Verzögerungsschaltung und zwei Multiplizierer mit zwei Eingängen auf, deren einer ein Signal und deren anderer einen Multiplizierkoeffizienten empfängt, der auch partieller Korrelationskoeffizient oder auch Reflexionskoeffizient genannt wird. Ein Brückenfilter mit N Zellen erfordert daher die Bildung einer Gesamtheit aus N Koeffizienten, wobei diese Gesamtheit abhängig von dem Eingangssignal wiederhergestellt wird, was der Vorrichtung gerade deren adaptiven Charakter gibt.

Bezüglich des Prinzips des Brückenfilters und der Einrichtung zur Berechnung der Koeffizienten sei beispielhaft verwiesen auf:
- "Stable and efficient lattice methods for linear predictor" von J. MAKHOUL, in IEEE, Transactions on Acoustics, Speech and Signal Processing, Oktober 1977, S. 423-428;
- "Adaptive lattice methods for linear prediction" von J. MAKHOUL und R. VISWANATHAN, Mitteilung beim Kongreß der Gruppe A.S.S.P. (Acoustics, Speech and Signal processing) der IEEE, Tulsa, 1978, S. 83-86.

Es sei zum besseren Verständnis der Erfindung auf einige Eigenheiten von Brückenfiltern verwiesen, die im übrigen bei der folgenden Beschreibung verwendet werden.

Bei einer Brückenanordnung werden zwei verschiedene Gesamtheiten oder Sätze von Signalen S ^-₀ (t), S ^-₁ (t) . . . S ^- _N-1 (t) und S⁺₀ (t), S⁺₁ (t) . . . S⁺ _N-1 (t) aus den zuvor codierten Signalen (t) gebildet. Die Koeffizienten k₁ (t), k₂ (t) . . . k _N (t) des Brückenfilters sind derart eingestellt, daß die folgende Gleichung erfüllt ist:

S _m ^-₀ (t) = k [ k-1)/ (t- 1), . . ., (t-m)],

für m =1, . . ., N, wobei die Bezeichnung E [./.] eine Abschätzung in Richtung der kleinsten Quadrate bezeichnet und der Querstrich bedeutet: "bedingt in Kenntnis von". Die Signale S ^-₀ (t), S ^-₁ (t) . . . S ^- _N-1 (t) sind einerseits untereinander dekorreliert und andererseits ausreichend, um die Signale (t-1), . . . (t-N) wieder zu bilden, d. h. das Brückenfilter ist ein Orthogonalisierer, derart, daß eine orthologonale Basis von zuvor beobachteten Signalen gebildet wird.

Die Vorhersage (t) wird entsprechend der Gleichung berechnet:

(t) = k₁ (t) S ^-₀ (t) + k₂ (t) S ^-₁ (t) + . . . + k _N- (t) S ^- _N-1 (t).

Aus der Anwendung des Orthogonalisierungsprinzips ergeben sich die sogenannten Brückenfilter-Gleichungen:

S ^- _m (t+1) = S ^- _m-1 (t) + k _m (t) S⁺ _m-1 (t), für m = 1, . . ., N. (1)
S⁺ _m (t) = S⁺ _m-1 (t) + k _m (t) S ^- _m-1 (t), für m = 1, . . ., N. (2)
S⁺ _m-1 (t) = S⁺ _m (t) - k _m (t) S ^- _m-1 (t), für m = 1, . . ., N. (3)

Die Gleichung (2) entspricht dem Analyseaufbau, da in dem Filter die progressive Dekorrelation oder Analyse des Signals (t) erreicht wird. Die Gleichung (3), die einfach die gewendete Gleichung (2) ist, entspricht dem Syntheseaufbau, da in dem Filter eine progressive Wiederherstellung oder Synthese des Signals (t) ausgehend vom Signal (t) durchgeführt wird. Das Analyse-Filter ist nicht rekursiv (es enthält nur Nullstellen). Das Synthese-Filter ist rein rekursiv (es enthält nur Pole).

Die Koeffizienten k _m (t) mit m =1, . . . N, sind dimensionslos und besitzen einen Wert, der theoretisch zwischen -1 und +1 liegt, wobei die Nullstellen und die Pole des Filters auf diese Weise innerhalb des Einheitskreises bleiben, was die Stabilität der Codierschleife sicherstellt, in der das Filter angeordnet ist. Es genügt daher in der Praxis, einen jeden Koeffizient im Absolutwert durch 1 einzuschränken, um diese Stabilität sicher bewahren zu können.

Gemäß dem gewählten Optimierungskriterium gibt es mehrere Möglichkeiten für die Berechnung der Koeffizienten k _m (t). Bei einer ersten wird versucht, die Summe der Leistungen der Signale S⁺ _m (t) und S ^- _m (t+1) aufs äußerste zu verringern, wobei k _m (t) gemäß folgender Gleichung berechnet wird:

wobei die Bezeichnung ⟨.⟩ einen statistischen Mittelwert bezeichnet. In der Praxis wird der statistische Mittelwert durch einen zeitlichen Mittelwert ersetzt, der durch eine rekursive Abschätzung von entsprechenden Größen verwirklicht wird. Auf diese Weise wird ein klassisches Verfahren zur Anpassung von Koeffizienten erreicht, dessen eine Anwendung bei der Erfindung weiter unten erläutert wird. Eine Vereinfachung dieses Verfahrens besteht darin, den Korrelationsterm ⟨S ^- _m-1 (t) S⁺ _m-1 (t) ⟩ ausgehend von dem Produkt der Vorzeichen der Signale S ^- _m-1 (t) und S⁺ _m-1 (t) dadurch abzuschätzen, daß eine Korrespondenz zwischen dem Mittelwert des Produktes der Vorzeichen und dem genauen Wert des Korrelationskoeffizienten erreicht wird durch Vorgeben einer Hypothese über die statistische Art der Signale. Es sei hier beispielsweise verwiesen auf
"Reflection coefficient estimates based on a Markov Chain model" von B. DICKINSON et J. TURNER, in einer Mitteilung beim Kongreß der Gruppe A.S.S.P. der IEEE, 1979, S. 146-149.

Ein anderes Verfahren gemäß dem gleichen Kriterium besteht im Transformieren der Gleichungen derart, daß die Koeffizienten durch einen Gradientenalgorithmus gemäß folgender Gleichung berechnet werden:

k _m (t+1) = k _m (t) - τ g (t) [S ^- _m-1 (t) S⁺ _m (t) + S⁺ _m-1- (t) S ^- _m (t+1)],

wobei τ eine Konstante und g (t) ein Verstärkungsfaktor sind, der simultan als invertiertes einer rekursiven Abschätzung der Summe der Leistungen der Signale S⁺ _m-1 (t) und S ^- _m-1 (t) eingestellt ist, derart daß der Koeffizient dimensionslos bleibt. Dieses Verfahren wird als reines Produkt bezeichnet.

Gemäß einem anderen Kriterium wird der Mittelwert der Summe der Absolutwerte der Signale S⁺ _m (t) und S ^- _m (t+1) aufs äußerste verringert. Ein praktisches Verfahren zur Anpassung der Koeffizienten verwendet einen Gradientenalgorithmus gemäß folgender Form:

k _m (t+1) = k _m (t) - τ g (t) [S ^- _m-1 (t) · sign S⁺ _m (t) + S⁺_-m-1 (t) · sign S _m (t+1)],

wobei die Verstärkung g (t) simultan als invertiertes einer rekursiven Abschätzung des Mittelwertes der Summe der Absolutwerte der Signale S⁺ _m-1 (t) und S ^- _m-1 (t) eingestelt wird, derart, daß der Koeffizient dimensionslos bleibt. Dieses Verfahren wird als hybrides Produkt bezeichnet.

Durchführungen dieser Algorithmen werden im folgenden konkret beschrieben.

Alle diese Verfahren zur Anpassung der Koeffizienten, wobei deren Aufzählung natürlich nicht erschöpfend ist, sind experimentell mittels Messungen und Horch- bzw. Gehörprüfungen (Verständlichkeitsprüfung) überprüft worden. Sie führen zu vergleichbaren Ergebnissen.

Das Brückenfilter ist zwar bereits bei ADPCM-Vorrichtungen verwendet worden, jedoch bei anderen Bedingungen als bei der Erfindung. Vielmehr beruhen bisher die Einrichtungen zur Bestimmung von Koeffizienten auf einer Analyse von Abtastungsblöcken, wobei die Wiedereinstellung oder Nachführung in einem zum Filter externen Glied stattfindet. Die Gesamtheit der N Koeffizienten wird in diesem Glied berechnet und wird dem Filter am Ende jedes analysierten Blocks zugeführt, d. h. einmal pro Block. Ein derartiges Glied besitzt daher einzigen, nicht sequentiellen und, gegenüber dem Filter, externen Charakter.

Gemäß der Erfindung besitzt dagegen jede Zelle des Filters eine besondere Schaltung, die zur Berechnung des Koeffizienten, der dieser Zelle zugeordnet ist, ausgebildet ist. Darüber hinaus arbeitet diese Schaltung ausgehend von Signalen, die in der Zelle vorliegen. Aus diesem Grund ist es möglich, den Koeffizienten wiedereinzustellen, den sie zu jedem Abtastaugenblick abgibt, und zwar je nachdem, wie die Signale in dem Filter fortschreiten. Schließlich ist die Schaltung so ausgebildet, daß der Koeffizient abgegeben wird, sobald er verfügbar ist, d. h. zu jedem Abtastaugenblick und nicht nach Verstreichen eines Zeitabschnittes, der mehrere Abtastungen überdeckt. Die Einrichtungen zur Wiederherstellung der Reflexionskoeffizienten sind daher gemäß der Erfindung und im Gegensatz zu dem Stand der Technik mehrfach, sequentiell und, bezüglich des Filters, innerhalb (intern).

Die Erfindung betrifft also eine adaptive Vorhersageschaltung, mit
A) einem Brückenfilter mit N identischen Zellen, die jeweils einen ersten Zugang, einen zweiten Zugang, einen dritten Zugang und einen vierten Zugang aufweisen, wobei erster und zweiter Zugang einer Zelle mit Rang m jeweils mit dem dritten und vierten Zugang der vorhergehenden Zelle mit Rang m-1 verbunden sind, wobei jede Zelle eine Verzögerungsschaltung um einen Abtastaugenblick aufweist, die mit dem zweiten Zugang verbunden ist, sowie lineare Kombinationsschaltungen der Signale, die an den Zugängen der Zelle auftreten, und insbesondere zwei Multiplizierer mit jeweils zwei Eingängen, deren einer ein Signal und deren anderer einen Multiplizierkoeffizienten k _m (t) empfängt, der vom Abtastaugenblick t abhängt, wobei Einrichtungen vorgesehen sind, um den Multiplizierern den Koeffizienten k _m (t) zuzuführen, und
B) einem Addierer mit N Eingängen, die jeweils mit den N-Zellen verbunden sind, und einem Ausgang, der ein Vorhersagesignal abgibt,
wobei sich die Erfindung dadurch auszeichnet, daß die Einrichtungen, um die Koeffizienten k _m (t) zuzuführen, in jeder Zelle aufweisen eine Schaltung zur sequentiellen Anpassung (Anpaßschaltung) des dieser Zelle eigenen Koeffizienten k _m (t), wobei die Schaltung aufweist: einen ersten Eingang, einen zweiten Eingang, einen dritten Eingang und einen vierten Eingang, wobei die Eingänge jeweils mit dem ersten Zugang der Zelle, mit dem Ausgang der Verzögerungsschaltung, mit dem dritten bzw. dem vierten Zugang der Zelle verbunden sind, wobei die Schaltung weiter einen Ausgang aufweist, der den Koeffizienten k _m (t) abgibt, wobei die N Koeffizienten des Brückenfilters auf diese Weise mittels der N Anpaßschaltungen zu jedem Abtastaugenblick wieder einstellbar sind ausgehend von Signalen, die zu diesem Augenblick in dem Filter vorliegen und die von da ab nach der Wiedereinstellung verwendet werden.

Gemäß der Erfindung sind zwei bestimmte Ausführungsformen vorgesehen, deren eine auf einem Syntheseaufbau und deren andere auf einem Analyseaufbau beruht.

Die Erfindung betrifft weiter eine Vorrichtung zur Codierung oder zur Decodierung bei differentieller PCM, die die gerade definierte Vorhersageschaltung verwenden.

Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert.

Es zeigen

Fig. 1 und 2 einen Codierer bzw. Decodierer für ADPCM,

Fig. 3 und 4 Blockschaltbilder zweier Ausführungsformen der adaptiven Vorhersageschaltung mit Brückenfilter gemäß der Erfindung, wobei erstere ein Analysefilter und letztere ein Synthesefilter verwenden,

Fig. 5 und 6 Blockschaltbilder zweier Ausführungsformen einer Schaltung zu sequentiellen Anpassung von Koeffizienten eines Brückenfilters gemäß dem sogenannten Vorzeichenprodukt- Verfahren,

Fig. 7 ein Blockschaltbild einer Schaltung zur sequentiellen Anpassung von Koeffizienten eines Brückenfilters gemäß dem Gradientenverfahren mit hybridem Produkt gemäß der Erfindung,

Fig. 8 ein Blockschaltbild einer Schaltung zur sequentiellen Anpassung von Koeffizienten eines Brückenfilters gemäß dem Gradienten- Verfahren mit reinem Produkt,

Fig. 9 ein Blockschaltbild einer Schaltung zur sequentiellen Anpassung eines Koeffizienten des Brückenfilters gemäß einem klassischen Verfahren.

Die Fig. 1 und 2 wurden bereits eingangs erläutert.

Die praktische Ausführung der Vorrichtungen, die erläutert werden, kann entweder durch analoge oder hybride Schaltungen und Schaltungselemente erreicht werden, d. h. durch gleichzeitiges Einwirkenlassen von analogen und digitalen Signalen, oder durch Schaltungen und Bauelemente die einteilig digital sind. In diesem Fall kann die Anzahl der anzeigenden Bit (Mantisse) beispielsweise zwölf oder zehn für die Koeffizienten betragen oder sechzehn für die eigentlichen Signale. Bestimmte Betriebsschritte erfordern die Verwendung eines Exponenten, der in der Größenordnung von 2¹⁰ sein kann.

Das Verständnis der im folgenden erläuterten Blockschaltbilder nimmt Bezug auf übliche Konventionen in der Logik. Die Synchronisation und die Folgesteuerung der Gesamtheit der Betriebsschritte erfordern Steuersignale und berücksichtigen die Register, die nicht dargestellt sind, es sei denn, sie sind tatsächlich für das Verständnis der dargestellten Einrichtungen erforderlich. Beispielsweise muß das Taktsignal für die Abtastung, das mit H bezeichnet ist, dort, wo es notwendig ist, in richtigem Maße verzögert sein.

Die Numerierung in Form von n/1, n/2 . . . n/N bei einer Mehrheit von N Schaltungen in dem gleichen Blockschaltbild bezieht sich dabei auf identische Schaltungen mit der allgemeinen Bezeichnung n, die die gleiche Funktion erfüllen.

Die Fig. 3 und 4 zeigen zunächst den allgemeinen Aufbau einer adaptiven Vorhersageschaltung, die ein Brückenfilter verwendet, gemäß der Erfindung. Dieses Filter ist durch N identische Zellen C/1, C/2, . . . C/m, . . . C/N gebildet. Es wird daher nur die Zelle mit Rang m gewählt, wobei m irgendeine Zahl zwischen Eins und N ist. Die in den Fig. 3 und 4 dargestellten Bezugszeichen weisen die Zusätze 1, . . . m, . . . N auf, wobei diese jeweils der entsprechenden Zelle zugeordnet sind.

Die Elemente des Vorhersagefilters, das dargestellt ist, die dem Stand der Technik entsprechen, sind folgende:
Jede Zelle weist einen ersten Zugang A₁/m, einen zweiten Zugang A₂/m, einen dritten Zugang A₃/m und einen vierten Zugang A₄/m auf. Der erste und der zweite Zugang einer Zelle sind jeweils mit dem dritten bzw. vierten Zugang der vorhergehenden Zelle verbunden.

Im Fall der Fig. 3 und 4 ist jede Zelle gebildet durch:

• a) einen ersten Addierer 10/m (im Fall der Fig. 3) mit einem Eingang, der mit dem ersten Zugang A₁/m der Zelle verbunden ist, einem zweiten Eingang und einem Ausgang, der mit dem dritten Zugang (A₃/m) der Zelle verbunden ist; im Fall der Fig. 4 ist diese erstere Schaltung ein Subtrahierer 17/m, der einen ersten Eingang aufweist, der mit dem Zugang A₃/m verbunden ist, sowie einen zweiten Eingang und einen Ausgang, der mit dem Zugang A₁/m der Zelle verbunden ist;
• b) einen ersten Multiplizierer 11/m mit einem ersten Eingang, der mit dem ersten Zugang A₁/m der Zelle verbunden ist, einem zweiten Eingang, der ein dem Koeffizienten k _m (t) entsprechendes Signal empfängt, und einem Ausgang;
• c) einen zweiten Addierer 12/m mit einem ersten Eingang, der mit dem Ausgang des ersten Multiplizierers verbunden ist, einem zweiten Eingang und einem Ausgang, der mit dem dritten Zugang A₃/m der Zelle verbunden ist;
• d) einen zweiten Multiplizierer 13/m mit einem ersten Eingang, einem zweiten Eingang, der ein Signal empfängt, das dem Koeffizienten k _m (t) entspricht, und einem Ausgang, der mit dem zweiten Eingang des ersten Addierers 10/m, im Fall des Ausführungsbeispiels gemäß Fig. 3, oder des Subtrahierers 17/m, im Fall des Ausführungsbeispiels gemäß Fig. 4, verbunden ist;
• e) eine Verzögerungsschaltung 14/m mit einem Eingang, der mit dem zweiten Zugang A₂/m der Zelle verbunden ist, und einem Ausgang, der mit dem zweiten Eingang des zweiten Addierers 12/m und dem zweiten Eingang des zweiten Multiplizierers 13/m verbunden ist.

Im übrigen enthält die Vorhersageschaltung in an sich bekannter Weise einen Addierer 16 mit N Eingängen 16/1 . . . 16/N, die jeweils mit den Ausgängen der zweiten Multiplizierer 13/m der Zellen verbunden sind, und einem Ausgang, der ein Vorhersagesignal (t) abgibt.

Das wesentliche Element der dargestellten Schaltung ist dadurch gebildet, daß in jeder Zelle eine Schaltung 15/m zur sequentiellen Anpassung (Anpaßschaltung) des Koeffizienten k _m (t), der dieser Zelle eigen ist, vorgesehen ist. Diese Schaltung weist einen ersten Eingang 151/m, einen zweiten Eingang 152/m, einen dritten Eingang 153/m und einen vierten Eingang 154/m auf, wobei die Eingänge jeweils mit dem ersten Zugang A₁/m der Zelle, dem Ausgang der Verzögerungsschaltung 14/m, dem dritten bzw. vierten Zugang A₃/m, A₄/m der Zelle verbunden sind. Diese Schaltung 15/m weist einen Ausgang 155/m auf, der den Koeffizienten k _m (t) abgibt und der mit dem zweiten Eingang des ersten Multiplizierers 11/m und dem ersten Eingang des zweiten Multiplizierers 13/m verbunden ist.

Aufgrund dieser N Einstellschaltungen oder Anpaßschaltungen können die N Koeffizienten des Brückenfilters zu jedem Abtastaugenblick wieder eingestellt oder nachgeführt werden, und dies ausgehend von Signalen, die zu diesem Augenblick in dem Filter vorhanden sind. Anschließend an die Wiedereinstellung können die Koeffizienten in den beiden Multiplizierern 11/m und 13/m verwendet werden.

Der Unterschied zwischen den beiden in den Fig. 3 und 4 dargestellten Ausführungsformen liegt darin, daß das Filter gemäß Fig. 3 ein Analysefilter ist, während dasjenige gemäß Fig. 4 ein Synthesefilter ist.

Genauer gesagt sind bei dem Filter gemäß Fig. 3 der erste und der zweite Zugang A₁/m und A₂/m jeder Zelle die Eingänge und die dritten und vierten Zugänge A₃/m und A₄/m die Ausgänge. Das Eingangssignal der Schaltung ist das wiederhergestellte Signal _t , das den beiden ersten Eingängen A₁/1 und A₂/1 der ersten Zelle C/1 zugeführt wird.

Bei dem Filter gemäß Fig. 4 ist der erste Zugang A₁/m jeder Zelle ein Ausgang, ist der zweite Zugang A₂/m ein Eingang, ebenso wie der dritte Zugang A₃/m, wobei der vierte Zugang A₄/m ein Ausgang ist. Der erste Zugang A₁/1 der ersten Zelle C/1 ist mit dem zweiten Zugang A₂/1 der gleichen Zelle verbunden. Das Eingangssignal ist das wiedergebildete oder wiederhergestellte Fehlersignal (t), das dem dritten Eingang der Zelle mit Rang N zugeführt wird, der ein Eingang des Filters ist.

Die Funktionsweise dieser Schaltung wird im folgenden erläutert.

Bei der Schaltung gemäß Fig. 3 werden die den beiden Eingängen A₁/1 und A₂/1 zugeführten Signale mit S⁺₀ (t) bzw. S ^-₀ (t+1) bezeichnet in Übereinstimmung mit den weiter oben angegebenen Ausdrücken. Das Signal S⁺₀ (t) wird dem ersten Eingang des Addierers 10/1, dem ersten Eingang des Multiplizierers 11/1 sowie dem ersten Eingang 151/1 der Schaltung 15/1 zur sequentiellen Anpassung der Koeffizienten des Filters zugeführt. Das Signal S ^-₀ (t+1) wird dem Eingang der Verzögerungsschaltung 14/1 zugeführt, die zum Lesen durch das Taktsignal H betätigt wird. Der Ausgang der Schaltung 14/1 gibt ein Signal S ^-₀ (t) ab, das dem ersten Eingang des Addierers 12/1, dem ersten Eingang des Multiplizierers 13/1 sowie dem zweiten Eingang 152/1 der Schaltung 15/1 zugeführt wird. Der Ausgang der Schaltung 11/1 gibt ein Signal S ^+-₀ (t) ab, das dem zweiten Eingang der Schaltung 12/1 zugeführt wird. Der Ausgang der Schaltung 13/1 gibt ein Signal S ^-+₀ (t) ab, das dem zweiten Eingang der Schaltung 10/1 sowie dem ersten Eingang 16/1 des Summierers bzw. Addierers 16 zugeführt wird.

Der Ausgang der Schaltung 10/1 gibt ein Signal S⁺₁ (t) ab, das dem dritten Eingang 153/1 der Schaltung 15/1 zugeführt wird. Dieser Ausgang bildet den Ausgang A₃/1 der ersten Zelle C/1. Der Ausgang der Schaltung 12/1 gibt ein Signal S ^-₁ (t+1) ab, das dem vierten Eingang 154/1 der Schaltung 15/1 zugeführt wird, wobei dieser Ausgang andererseits den zweiten Eingang A₄/1 der ersten Zelle C/1 bildet. Der Ausgang 155/1 der Schaltung 15/1 gibt ein Signal k₁ (t) ab, das dem zweiten Eingang der Schaltung 11/1 sowie dem zweiten Eingang der Schaltung 13/1 zugeführt wird.

Die gleichen Verbindungen gelten mit entsprechenden Indizes für die folgenden Zellen mit einem Rang m größer 1 bis einschließlich der Ausgänge der Schaltungen der letzten Zelle mit Rang N, wobei die Ausgänge A₃/m, A₄/m der Zelle mit Rang m mit den Eingängen A₁/m+1, A₂/m+1 verbunden sind, die der folgenden Zelle mit Rang M+1 zugeordnet sind.

Schließlich gibt der Ausgang der Schaltung 16, der der Ausgang der Schaltung 8 ist, das Vorhersagesignal (t) ab.

Die Zellen, die durch die Schaltungen 10/m, 11/m, 12/m, 13/m und 15/m gebildet sind, mit Ausnahme der Verzögerungsschaltung 14/m, können entweder ausgehend von getrennten Schaltungen oder ausgehend von einer einzigen zeitgemultiplexten Zelle gebildet sein, was sehr gut an die Art des Brückenfilters angepaßt ist, bei der die Zellen eine nach der anderen arbeiten müssen, wobei die Steuerung der Multiplexierung, die im letzteren Fall durchgeführt wird, in dem Blockschaltbild nicht dargestellt ist.

Bei der dargestellten Anwendung fügt sich die Arbeitsweise des Analyse-Brückenfilters in die allgemeine Arbeitsweise des differentiellen Codierers gemäß Fig. 1 oder des Decodierers gemäß Fig. 2 in folgender Weise ein:

• 1. Vor dem laufenden Abtastaugenblick, d. h. einem Augenblick, der etwas vor (t) liegt, sind die Produkte S ^-+ _m (t) für m=0, . . . N-1 berechnet, wobei diese in (nicht dargestellte) Speicherregister gespeichert sein können, und ist (t) in der Schaltung berechnet worden, die die Summe bildet: (t) = - [S ^-+₀ (t) + . . . + S ^-+ _m-1 (t) + . . . + S ^-+ _{-N -1} (t) ];
• 2. Zum Abtastaugenblick t wird in der Schaltung 1 des Codierers (Fig. 1) die Differenz e (t) = y (t) - (t) gebildet, die anschließend in der Schaltung 2 quantifiziert wird, die das Signal (t) abgibt. Diese quantifizierte Differenz wird in der Schaltung 7 des Codierers zur Vorhersage (t) hinzugefügt, um so die wiederhergestellte Abtastung (t) zu erhalten, die wiederum in die Vorhersageschaltung 8 eingeführt wird, wobei ähnliche Betriebsschritte im Decodierer mit entsprechenden Signalen durchgeführt werden;
• 3. Es werden nun gebildet in der Schaltung 10/1: S⁺₁ (t) = S⁺₀ (t) + S ^-+₀ (t),der Schaltung 11/1:S ^+-₀ (t) = k₁ (t) S⁺₀ (t),und der Schaltung 12/1:S ^- (t+1) = S ^-₀ (t) + S ^+-₀ (t);Die Schaltung 15/1 kann nun zum Aktualisieren oder Fortschreiben des Wertes des Koeffizienten k₁ (t) arbeiten, der zu k₁ (t+1) wird; Die gleiche Betriebsschrittfolge wird Zelle nach Zelle durchgeführt bis einschließlich zur Zelle mit Rang N;
• 4. Der Taktgeber CK wird betätigt, wodurch der Ausgang der Verzögerungsschaltungen 14/m von S ^- _m-1 (t) auf S ^- _m-1 (t+1) für m = 1, 2 . . . N übergeht, wobei die Produkte S ^-+ (t+1) = k _m+1 (t+1) S ^- _m (t+1) auf diese Weise berechnet sind, ebenso wie die Vorhersage (t+1);
  Das System ist nun für den folgenden Abtastaugenblick t+1 bereit.

Bei einer anderen Ausführungsform der Betriebsweise bezüglich des Schrittes 3 für den Fall, in dem die Signale S⁺₁ (t) und S ^-₁ (t+1) nicht explizit in der Schaltung 15/1 verwendet werden, wird der Koeffizient k₁ (t), der zu k₁ (t+1) wird, fortgeschrieben, sobald die Signale S⁺₀ (t) und S ^-₀ (t) verfügbar sind. Es wird zunächst das Produkt S ^+-₀ (t) mit dem neuen Koeffizienten berechnet, sowie ein neuer Wert des Produktes S ^-+₀ (t). Dann werden die Summen in den Schaltungen 10/1 und 12/1 gebildet. Die Betriebsschrittfolge wird Zelle nach Zelle durchgeführt bis einschließlich zur Zelle mit der Bezeichnung N.
Die Schritte 1, 2 und 4 des Betriebsablaufes bleiben unverändert.

Bei der in Fig. 4 dargestellten Ausführungsform ist das Eingangssignal des Brückenfilters das wiedergewonnene Fehlersignal (t). Dieses Signal wird dem Zugang A₃/N der letzten Zelle zugeführt. Die Zugänge A₁/1 und A₂/1 der ersten Zelle sind miteinander verbunden.

Die Wirkungsweise dieser Schaltung wird im folgenden erläutert. Das Eingangssignal besitzt in Übereinstimmung mit den bereits verwendeten Bezeichnungen die Bezeichnung S⁺ _N (t). Dieses Signal wird dem ersten Eingang des Substrahierers 17/N sowie dem dritten Eingang der Schaltung 15/N zur sequentiellen Anpassung (Anpaßschaltung) der Koeffizienten des Filters zugeführt. Der zweite Eingang der Zelle Nr. N führt ein Signal mit der Bezeichnung S ^- _N-1 (t+1), das dem Eingang der Verzögerungsschaltung 14/N zugeführt wird, die zum Lesen durch das Taktsignal H gesteuert ist.

Der Ausgang der Schaltung 14/N gibt ein Signal S ^- _N-1 (t) ab, das dem ersten Eingang des Addierers 12/N, dem ersten Eingang des Multiplizierers 13/N sowie dem zweiten Eingang 152/N der Schaltung 15/N zugeführt wird. Der Ausgang der Schaltung 17/N gibt ein Signal S⁺ _N-1 (t) ab, das dem ersten Eingang des Multiplizierers 11/N sowie dem ersten Eingang 151/N der Schaltung 15/N zugeführt wird. Dieser bildet andererseits einen Ausgang A₁/N der Zelle mit Rang N. Der Ausgang der Schaltung 12/N gibt ein Signal S ^- _N (t+1) ab, das dem vierten Eingang 154/N der Schaltung 15/N zugeführt wird. Dies trifft andererseits auch für den Ausgang A₄/N der Zelle mit Rang N zu, der im übrigen nicht weiter verwendet wird. Der Ausgang der Schaltung 11/N gibt ein Signal S ^+- _N-1 (t) ab, das dem zweiten Eingang der Schaltung 12/N zugeführt wird. Der Ausgang der Schaltung 13/N gibt ein Signal S ^-+ _N-1 (t) ab, das dem zweiten Eingang (-) der Schaltung 17/N sowie dem letzten Eingang 16/N des Summierers bzw. Addierers 16 zugeführt wird. Der Ausgang 155/N der Schaltung 15/N gibt ein Signal k _N (t) ab, das dem zweiten Eingang der Schaltung 11/N sowie dem zweiten Eingang der Schaltung 13/N zugeführt wird.

Die gleichen Verbindungen sind mit entsprechenden Indizes für alle Zellen mit Rang m kleiner N gültig, bis einschließlich zur Zelle mit Rang 1. Die Anmerkungen im Verlauf der Erläuterung der Fig. 3 bezüglich der Ausführung des Ausführungsbeispiels der Schaltung 8 gelten auch hier für die Ausführung jeder Zelle, die durch die Schaltungen 17/m 11/m, 12/m, 13/m und 15/m gebildet ist, mit Ausnahme der Verzögerungsschaltung 14/m.

Bei der dargestellten Anwendungsform fügt sich die Betriebsweise des Synthese-Brückenfilters in die allgemeine Betriebsweise des differentiellen Codierers gemäß Fig. 1 oder des Decodierers gemäß Fig. 2 in folgender Weise ein:

• 1. Vor dem laufenden Abtastaugenblick t sind wie im vorhergehenden Fall die Produkte S ^-+ _m (t) berechnet, die in nicht dargestellten Registerspeichern gespeichert sind und ist (t) in der Schaltung 16 berechnet, die die Summe bildet: (t) = - [S ^-+₀ (t) + S ^-+₁ (t) + . . . + S ^-+ _N-1 (t) -];
• 2. Die quantifizierte Differenz (t), die am Codierer nach dem Abtastaugenblick erhalten wird, wird in die Vorhersageschaltung 8 eingeführt (wobei bei dem Decodierer das entsprechende Signal in die entsprechende Vorhersageschaltung 8 eingeführt wird);
• 3. Es werden nun gebildet in der Schaltung 17/N: S⁺ _N-1 (t) = (t) - S ^-+ _N-1 (t),in der Schaltung 11/N:S ^+- _N-1 (t) = k _N (t) S⁺ _N-1 (t),und in der Schaltung 12/N:S ^- _N (t+1) = S ^- _N-1 (t) + S ^+- _N-1 (t);Die Schaltung 15/N kann nun zum Fortschreiben des Wertes des Koeffizienten k _N (t) arbeiten, der zu k _N (t+1) wird; Die gleiche Betriebssequenz wird Zelle nach Zelle bis einschließlich zur Zelle mit Rang 1 durchgeführt;
• 4. Der Taktgeber CK wird betätigt, wodurch der Ausgang der Verzögerungsschaltung 14/m von S ^- _m-1 (t) auf S ^- _m-1 (t+1) für m =1, 2, . . . N übergeht; Die Produkte S ^-+ _m (t+1) = k _m+1 (t+1) S ^- _m (t+1) werden auf diese Weise berechnet, ebenso wie die Vorhersage (t+1); Das System ist nun für den folgenden Abtastaugenblick t+1 bereit.

Die Fig. 5 bis 9 zeigen besondere Ausführungsformen der Schaltungen 15/1 bis 15/N zur sequentiellen Anpassung (Anpaßschaltung) der Koeffizienten des Brückenfilters gemäß der Erfindung. Da die dargestellten Anordnungen für jeden beliebigen Rang m gültig sind, ist letzterer als Zusatz für die verwendeten Bezugszeichen weggelassen.

Die Schaltung gemäß Fig. 5 weist auf:
eine erste Vorzeichendetektorschaltung 24 mit einem Eingang, der mit dem ersten Eingang 151 der Anpaßschaltung verbunden ist, und einem Ausgang,
eine zweite Vorzeichendetektorschaltung 25 mit einem Eingang, der mit dem zweiten Eingang 152 der Anpaßschaltung verbunden ist, und einem Ausgang,
ein Exklusiv-ODER-Glied 26 mit zwei Eingängen, die mit den Ausgängen von erster bzw. zweiter Vorzeichendetektorschaltung 24 bzw. 25 verbunden sind, und einem Ausgang,
ein mehrstufiges Schieberegister 27 mit einem Eingang, der mit dem Ausgang des Exklusiv-ODER-Glieds verbunden ist, und zwei Ausgängen, deren erster der ersten Stufe und deren zweiter der letzten Stufe entsprechen,
ein erstes UND-Glied 28 mit zwei Eingängen, deren einer einen Taktimpuls H₃ empfängt und deren anderer mit dem ersten Ausgang des Schieberegisters verbunden ist, und einem Ausgang,
ein zweites UND-Glied 29 mit zwei Eingängen, deren einer einen Taktimpuls H₁ empfängt und deren anderer mit dem zweiten Ausgang des Schieberegisters verbunden ist, und einem Ausgang,
einen Zweirichtungszähler 30 mit einem Vorwärtszähleingang, der mit dem Ausgang des ersten UND-Gliedes 28 verbunden ist, und einem Rückwärtszähleingang, der mit dem Ausgang des zweiten UND-Gliedes 29 verbunden ist, und einem Ausgang,
einen Festwertspeicher 31 mit einem Adreßeingang, der mit dem Ausgang des Zweirichtungszählers verbunden ist, und einem Ausgang, der den angestrebten Koeffizienten k (t) abgibt.

Diese Schaltung führt das Vorzeichenprodukt-Verfahren durch und arbeitet in der folgenden Weise.

Die Eingänge 153 und 154 der Schaltung 15 sind nicht verwendet. Das Signal S⁺ _m-1 (t), das einem der Eingänge der Schaltung 151 zugeführt ist, ist mit S⁺ (t) bezeichnet. Das Signal S ^- _m-1 (t), das dem anderen Eingang der Schaltung 152 zugeführt wird, ist mit S ^- (t) bezeichnet.

Das Signal S⁺ (t) wird dem Eingang der Schaltung 24 zugeführt, die am Ausgang das Vorzeichen von S⁺ (t) in Form eines Binärelements oder Bit abgibt. Das Signal S ^- (t) wird dem Eingang der Schaltung 25, die der Schaltung 24 identisch ist, zugeführt. Der Ausgang der Schaltung 24 gibt ein Signal b⁺ (t) ab, das dem ersten Eingang der Schaltung 26 zugeführt wird, die die logische Funktion "Exklusiv- ODER" durchführt. Der Ausgang der Schaltung 25 gibt ein Signal b ^- (t) ab, das dem zweiten Eingang der Schaltung 26 zugeführt wird. Der Ausgang dieser Schaltung gibt ein Signal π (t) ab, das dem Eingang des Schieberegisters 27 zugeführt wird, dessen Verschiebungsfolge um einen Schritt nach rechts durch ein Taktsignal H₂ vorgegeben ist. Der Ausgang der ersten Stufe der Register 27 gibt das Signal π (t) ab, der mit dem ersten Eingang des UND-Glieds 28 verbunden ist, dessen zweiter Eingang das Taktsignal H₃ empfängt. Der Ausgang der letzten Stufe des Registers 27 gibt ein Signal π (t-L+1), mit L=Anzahl der Stufen des Registers 27, ab.

Dieser Ausgang ist mit dem ersten Eingang des logischen UND-Glied 29 verbunden, dessen zweiter Eingang das Taktsignal H₁ empfängt. Der Ausgang der Schaltung 28 mit der Bezeichnung C ist mit dem Vorwärtszähleingang (+) des binären Zweirichtungszählers 30 verbunden. Der Ausgang der Schaltung 29 mit der Bezeichnung D ist mit dem Rückwärtszähleingang (-) der gleichen Schaltung 30 verbunden. Der Ausgang dieser Schaltung gibt eine Binärzahl λ (t) zwischen Null und L ab, die dem Eingang des Festwertspeichers 31 zugeführt wird.

Bei dem dargestellten Ausführungsbeispiel werden die aufeinanderfolgenden Signale π (t), die von der Schaltung 26 abgegeben werden, in dem Register 27 über eine Dauer von L Abtastperioden gespeichert, wonach sie verlorengehen. Diese Dauer liegt in der Größenordnung der Zeitkonstante der Entwicklung der spektralen Charakteristiken der Sprache, nämlich etwa 10 ms. Für eine Abtastperiode von 125 µs wird beispielsweise L =128 gewählt. Während jeder Abtastperiode wird zunächst der Taktgeber für das Taktsignal H₁ betätigt. Wenn das Bit π (t-L), das in der letzten Stufe des Schieberegisters 27 vorliegt, auf "1" ist, wird der Inhalt des Zählers 30 um eine Einheit verringert. Dann wird der Taktgeber für das Signal H₂ betätigt und löst eine Verschiebung um eine Schrittweise nach rechts des Inhaltes der Register 27 aus, deren erste Stufe nun das Bit π (t) enthält. Schließlich wird der Taktgeber für das Signal H₃ betätigt. Wenn das Bit π (t) auf "1" ist, wird der Inhalt des Zählers 30 um eine Einheit erhöht. Auf diese Weise gibt die in dem Zähler 30 gespeicherte Binärzahl genau die Anzahl der Nichtübereinstimmungen der Vorzeichen von S⁺ (t) und S ^- (t) wieder, die in der gerade vorliegenden Abtastperiode und während der vorhergehenden L-1 Abtastperioden beobachtet worden sind. Diese Binärzahl wird nun als Adresse einer Binärzahl verwendet, die eine algebraische Zahl zwischen -1 und +1 wiedergibt, die zuvor in den Festwertspeicher 31 eingespeichert ist, der als Tafel bzw. Tabelle dient und dessen Ausgangssignal den Koeffizienten k (t) abgibt.

Beispielsweise kann die Korrespondenz, die zwischen λ (t) und k (t) mittels der Schaltung 31 erreicht ist, sein:

wobei die Bezeichnung [.] eine binäre Darstellung wiedergibt, die mit den Schaltungen des Brückenfilters kompatibel ist, bei denen k (t) verwendet ist.

Fig. 6 zeigt ein anderes Ausführungsbeispiel der Schaltung zur Wiederherstellung der Koeffizienten. Die dargestellte Schaltung weist auf:
eine erste Vorzeichendetektorschaltung 32 mit einem Eingang, der mit dem ersten Eingang 151 der Anpaßschaltung verbunden ist, und einem Ausgang,
eine zweite Vorzeichendetektorschaltung 33 mit einem Eingang der mit dem zweiten Eingang 152 der Anpaßschaltung verbunden ist, und einem Ausgang,
ein Exklusiv-ODER-Glied 34 mit zwei Eingängen, die jeweils mit den Ausgängen von erster bzw. zweiter Vorzeichendetektorschaltung 24 bzw. 25 verbunden sind, und einem Ausgang,
eine algebraische Rechenschaltung 35 mit einem ersten Eingang, der mit dem Ausgang des Exklusiv-ODER-Glieds verbunden ist, einem zweiten Eingang und einem Ausgang,
einen Addierer 36 mit einem ersten und einem zweiten Eingang, wobei der erste Eingang mit dem Ausgang der algebraischen Rechenschaltung verbunden ist, und einem Ausgang,
eine Verzögerungsschaltung 37 mit einem Eingang, der mit dem Ausgang des Addierers verbunden ist, und einem Ausgang, der mit den zweiten Eingängen der algebraischen Rechenschaltung und des Addierers verbunden ist, und
einen Festwertspeicher 38 mit einem Eingang, der mit dem Ausgang des Addierers verbunden ist, und einem Ausgang, der den Koeffizienten k (t) abgibt.

Wie bei dem zuvor erläuterten Ausführungsbeispiel führt diese Schaltung das Vorzeichenprodukt-Verfahren durch. Die Wirkungsweise wird im folgenden erläutert. Die Eingänge 152 und 154 sind stets nicht verwendet. Das Signal S⁺ _m-1 (t), das dem Eingang 151 der Schaltung zugeführt wird, ist mit S⁺ (t) bezeichnet und wird dem Eingang der Schaltung 32 zugeführt, die identisch der Schaltung 24 gemäß Fig. 5 ist. Das Signal S ^- _m-1 (t), das dem anderen Eingang der Schaltung zugeführt ist, ist mit S ^- (t) bezeichnet und wird dem Eingang der Schaltung 33 zugeführt, die der Schaltung 25 gemäß Fig. 5 identisch ist. Der Ausgang der Schaltung 32 gibt ein Signal b⁺ (t) ab, das dem ersten Eingang der Schaltung 34 zugeführt wird, die die logische Funktion "Exklusiv-ODER" und die Symmetrierung durchführt. Der Ausgang der Schaltung 33 gibt ein Signal b ^- (t) ab, das dem zweiten Eingang der Schaltung 34 zugeführt wird. Der Ausgang dieser Schaltung gibt ein Signal r (t) ab, das dem zweiten Eingang der algebraischen Rechenschaltung 35 zugeführt wird, deren erster Eingang ein konstantes Signal τ empfängt und deren dritter Eingang ein Signal L (t-1) empfängt, das vom Ausgang der Verzögerungsschaltung 37 stammt, die durch das Taktsignal H betätigt ist. Der Ausgang der Schaltung 35 gibt ein Signal δ L (t) ab, das dem ersten Eingang des Addierers 36 zugeführt wird, dessen zweiter Eingang das Signal L (t-1) empfängt. Der Ausgang der Schaltung 36 gibt ein Signal L (t) ab, das dem Eingang der Schaltung 37 sowie dem Eingang des Festwertspeichers 38 zugeführt wird, der den Koeffizienten k (t) abgibt.

Bei dem dargestellten Ausführungsbeispiel wird das Bit, das sich aus der Funktion "Exklusiv-ODER" ergibt, die auf b⁺ (t) und b ^- (t) angewendet wird, durch Symmetrierung in eine Binärzahl transformiert, die Werte +1 oder -1 wiedergibt abhängig davon, ob das Bit auf "0" oder auf "1" ist. Die Schaltung 35 bewirkt die Berechnung:

dL (t) = τ [r (t) - L (t-1)],

woraus sich ergibt, daß das Signal L (t) eine rekursive Abschätzung mit Abtastung ist, die exponentiell abnimmt (Tiefpaßfilter erster Ordnung), der Interkorrelation zwischen den Vorzeichen der Signale S⁺ (t) und S ^- (t). Die konstante τ kann zu 2^-k gewählt werden, wobei k eine positive ganze Zahl ist. Die Multiplikation mit τ entspricht daher einer einfachen binären Verschiebung. Der Speicher 38, der die Rolle einer Tabelle oder Tafel spielt, verwirklicht die nichtlineare Korrespondenz zwischen L (t) und k (t), beispielsweise in der Form:

wobei die Bezeichnung [.] eine binäre Wiedergabe wiedergibt, die mit den Brückenfilter-Schaltungen kompatibel ist, bei denen k (t) verwendet wird.

Bei einem praktischen Ausführungsbeispiel wird beispielsweise τ = 2^-6 gewählt.

Fig. 7 zeigt ein anderes Ausführungsbeispiel, der Schaltung zur sequentiellen Anpassung (Anpaßschaltung) eines Koeffizienten. Die dargestellte Schaltung weist auf:
einen ersten Multiplizierer 39 mit einem ersten Eingang, der mit dem ersten Eingang 151 der Anpaßschaltung verbunden ist, einem zweiten Eingang und einem Ausgang,
eine erste Absolutwertschaltung 40 (zur Bildung des Absolutwertes) mit einem Eingang, der ebenfalls mit dem ersten Eingang 151 verbunden ist, und mit einem Ausgang
eine erste Vorzeichenextrahierschaltung 41 mit einem Eingang, der mit dem vierten Eingang 154 der Anpaßschaltung verbunden ist, und einem Ausgang, der mit dem zweiten Eingang des ersten Multiplizierers 39 verbunden ist,
einen zweiten Multiplizierer 42 mit einem ersten Eingang, der mit dem zweiten Eingang der Anpaßschaltung verbunden ist, einem zweiten Eingang und einem Ausgang,
eine zweite Absolutwertschaltung (43) mit einem Eingang, der ebenfalls mit dem zweiten Eingang verbunden ist, und einem Ausgang,
eine zweite Vorzeichenextrahierschaltung 44 mit einem Eingang, der mit dem dritten Eingang 153 der Anpaßschaltung verbunden ist, und einem Ausgang, der mit dem zweiten Eingang des zweiten Multiplizierers 42 verbunden ist,
einen ersten Addierer 45 mit zwei Eingängen, die mit den Ausgängen von erstem bzw. zweitem Multiplizierer 39 bzw. 42 verbunden sind, und einem Ausgang,
einen Multiplizierer/Dividierer 46 mit drei Eingängen, deren erster ein konstantes Signal empfängt, deren zweiter mit dem Ausgang des ersten Addierers verbunden ist, und mit einem dritten Eingang,
eine algebraische Rechenschaltung 47 mit vier Eingängen, deren erster ein Gleichsignal empfängt und deren zweiter mit dem Ausgang der ersten Absolutwertschaltung 40 verbunden ist, deren dritter mit dem Ausgang der zweiten Absolutwertschaltung 43 verbunden ist, und mit einem vierten Eingang und einem Ausgang,
einen zweiten Addierer 48 mit einem ersten Eingang, der mit dem Ausgang der algebraischen Rechenschaltung verbunden ist, einem zweiten Eingang und mit einem Ausgang,
eine Verzögerungsschaltung 49, mit einem Eingang, der mit dem Ausgang des zweiten Addierers 48 verbunden ist, und einem Ausgang, der mit dem zweiten Eingang des zweiten Addierers und mit dem vierten Eingang der algebraischen Rechenschaltung verbunden ist,
eine Umsetzerschaltung 50 mit einem Eingang, der mit dem Ausgang des zweiten Addierers 48 verbunden ist, und einem Ausgang, der mit dem dritten Eingang des Multiplizierers/ Dividierers 46 verbunden ist,
einen Subtrahierer 51 mit einem ersten Eingang, der mit dem Ausgang des Multiplizierers/Dividierers 46 verbunden ist, einem zweiten Eingang und einem Ausgang, der den Koeffizienten k (t) abgibt, und
eine Verzögerungsschaltung 52 mit einem Eingang, der mit dem Ausgang des Subtrahierers 51 verbunden ist, und einem Ausgang, der mit dem zweiten Eingang des Subtrahierers verbunden ist.

Die dargestellte Schaltung führt ein besonderes Verfahren durch, bei dem ein Hybridprodukt einwirkt. Die Wirkungsweise wird im folgenden erläutert.

Der Eingang 151 der Schaltung empfängt ein Signal S⁺ _m-1 (t), das dem Multiplizierer 39 sowie dem Eingang der Schaltung 40 zur Absolutwertbildung zugeführt wird. Der andere Eingang 154 der Schaltung empfängt ein Signal S ^- _m (t+1), das dem Eingang der Vorzeichenextrahierschaltung 41 zugeführt wird. Der Ausgang der Schaltung 41 gibt ein Signal β ^- (t+1) ab, das dem zweiten Eingang der Schaltung 39 zugeführt wird. Der Eingang 152 der Schaltung empfängt ein Signal S ^- _m-1 (t), das dem Multiplizierer 42 sowie der Absolutwertschaltung 43 zugeführt wird. Der Eingang 153 der Schaltung empfängt ein Signal S⁺ _m (t), das dem Eingang der Vorzeichenextrahierschaltung 44 zugeführt wird. Der Ausgang dieser Schaltung gibt ein Signal β⁺ (t) ab, das dem zweiten Eingang der Schaltung 42 zugeführt wird.

Die Schaltungen 39 und 42, 40 und 43, 41 und 44 sind jeweils paarweise identisch. Der Ausgang der Schaltung 39 gibt ein Signal π₁ (t) ab, das dem ersten Eingang des Addierers 45 zugeführt wird. Der Ausgang der Schaltung 42 gibt ein Signal π₂ (t) ab, das dem zweiten Eingang der Schaltung 45 zugeführt wird. Der Ausgang der Schaltung 45 gibt ein Signal s (t) ab das dem zweiten Eingang des Multiplizierer/ Dividierers 46 zugeführt wird. Der Ausgang der Schaltung 40 gibt ein Signal Sa⁺ (t) ab, das dem dritten Eingang der algebraischen Rechenschaltung 47 zugeführt wird. Der Ausgang der Schaltung 43 gibt ein Signal Sa ^- (t) ab, das dem zweiten Eingang der Schaltung 47 zugeführt wird. Der erste Eingang dieser Schaltung empfängt ein konstantes Signal τ. Der Ausgang der Schaltung 47 gibt ein Signal δ d (t) ab, das dem ersten Eingang des Addierers 48 zugeführt wird. Der Ausgang der Schaltung 48 gibt ein Signal d (t) ab, das dem Eingang der Verzögerungsschaltung 49 sowie dem Eingang der Umsetzerschaltung 50 zugeführt wird. Die Schaltung 49, die zum Lesen durch den Taktgeber angesteuert ist, gibt ein Signal d (t-1) ab, das dem vierten Eingang der Schaltung 47 sowie dem zweiten Eingang der Schaltung 48 zugeführt wird. Der Ausgang der Schaltung 50 gibt ein Signal g (t) ab, das dem dritten Eingang der Schaltung 46 zugeführt wird, dessen erster Eingang das konstante Signal τ empfängt. Der Ausgang der Schaltung 46 gibt ein Signal δ k (t) ab, das dem ersten Eingang des Subtrahierers 51 zugeführt wird, dessen Ausgang den Koeffizienten k (t) abgibt, der andererseits dem Eingang der Verzögerungsschaltung 52 zugeführt wird, die zum Lesen durch ein Taktsignal H′ gesteuert wird. Der Ausgang der Schaltung 52 gibt den verzögerten Koeffizienten K (t-1) ab, der dem zweiten Eingang der Schaltung 51 zugeführt wird.

Bei dem dargestellten Ausführungsbeispiel gibt das Signal s (t) am Ausgang der Schaltung 45 wieder:

σ (t) = S⁺ _m-1 (t) · sign [S ^- _m (t+1)] + S ^- _m-1 (t) · sign [S ^-+ _m (t)].

Dieses Signal wird durch die Schaltung 46 derart verarbeitet, daß das Ausgangssignal dieser Schaltung wird zu:

δ k (t) = τσ (t) /g (t).

In gleicher Weise wird das Ausgangssignal der Schaltung 47 zu:

δ d (t) = t [|S⁺ _m-1 (t) | + |S ^- _m-1 (t) | - d (t-1)],

woraus sich ergibt, daß d (t) eine rekursive Abschätzung mit Speicherung ist, die exponentiell abnimmt, von dem Mittelwert der Summe der Absolutwert der Signale S⁺ _m-1 (t) und S ^- _m-1 (t).

In der Schaltung 51 wird das Signal δ k (t) auf k (t-1) eingeschränkt: Unter Berücksichtigung der Form von σ (t) ergibt sich, daß der Koeffizient k (t) durch einen Gradientenalgorithmus mit veränderbarem Gewinn bzw. Verstärkungsfaktor eingestellt wird, mit der äußersten Verringerung des Auftretens der Summe der Absolutwerte der Signale S ^- _m (t+1) und S⁺ _m (t) als Kriterium.

Bei einem beispielhaften Ausführungsbeispiel erreicht die Schaltung 50 die Umsetzung des Signals d (t) in ein Signal g (t), die der Potenz von 2 gleich ist, die den Wert von d (t) am nächsten ist. Die Division in der Schaltung 46 ist daher auf eine logische Verschiebung verringert. Bei einem anderen Ausführungsbeispiel läßt die Schaltung 50 direkt das Signal d (t) hindurchtreten, derart, daß g (t) = d (t). Es muß nun in der Schaltung 46 eine tatsächliche Division durchgeführt werden.

Bei einem anderen Ausführungsbeispiel bildet die Schaltung 50 einen Festwertspeicher, in dem die Werte von 1/g (t) gespeichert sind, was mit g ^-1 (t) bezeichnet ist, um die Division in der Schaltung 46 durch eine Multiplikation zu ersetzen. Die Schaltung 46 bewirkt daher folgende Berechnung:

δ k (t) = τσ (t) · g^-1 (t),

wobei 8 bis 10 Bit ausreichen, um die tabulierten Werte g^-1 (t) zu definieren.

Die Konstante τ kann gleich einer negativen Potenz von 2, beispielsweise 2^-6, gewählt werden, in Hinblick auf eine Vereinfachung der arithmetischen Betriebe in den Schaltungen 46 und 47.

Fig. 8 zeigt ein anderes Ausführungsbeispiel einer Schaltung zur sequentiellen Anpassung (Anpaßschaltung) eines Koeffizienten. Die dargestellte Schaltung weist auf:
einen ersten Multiplizierer 53 mit einem ersten Eingang, der mit dem ersten Eingang 151 der Anpaßschaltung verbunden ist, einem zweiten Eingang, der mit dem vierten Eingang 154 dieser Schaltung verbunden ist, und einem Ausgang,
eine erste Quadrierschaltung 54 mit einem Eingang, der ebenfalls mit dem ersten Eingang 151 verbunden ist, und einem Ausgang,
einen zweiten Multiplizierer 55 mit einem ersten Eingang, der mit dem zweiten Eingang 152 der Schaltung verbunden ist, einem zweiten Eingang, der mit dem dritten Eingang 153 verbunden ist, und einem Ausgang,
einen zweiten Quadrierer 56 mit einem Eingang, der ebenfalls mit dem zweiten Eingang 152 verbunden ist, und einem Ausgang,
einen ersten Addierer 57 mit zwei Eingängen, die jeweils mit den Ausgängen des ersten bzw. zweiten Multiplizierers 53 bzw. 55 verbunden sind, und einem Ausgang,
einen Multiplizierer/Dividierer 58 mit drei Eingängen, deren erster ein konstantes Signal empfängt,
deren zweiter mit dem Ausgang des ersten Addierers verbunden ist, und mit einem dritten Eingang sowie einem Ausgang,
eine algebraische Rechenschaltung 59 mit vier Eingängen, deren erster ein Gleichsignal empfängt, deren zweiter mit dem Ausgang des ersten Quadrierers 54 verbunden ist, deren dritter mit dem Ausgang des zweiten Quadrierers 56 verbunden ist, und einem vierten Eingang sowie einem fünften Eingang,
einen zweiten Addierer 60 mit einem ersten Eingang, der mit dem Ausgang der algebraischen Rechenschaltung verbunden ist, einem zweiten Eingang und einem Ausgang,
eine Verzögerungsschaltung 61 mit einem Eingang, der mit dem Ausgang des zweiten Addierers 60 verbunden ist, und einem Ausgang, der mit dem zweiten Eingang des zweiten Addierers und mit dem vierten Eingang der algebraischen Rechenschaltung 59 verbunden ist,
eine Umsetzerschaltung 62 mit einem Eingang, der mit dem Ausgang des zweiten Addierers 60 verbunden ist, und einem Ausgang, der mit dem dritten Eingang des Multiplizier/ Dividierers 58 verbunden ist,
einen Subtrahierer 63 mit einem ersten Eingang, der mit dem Ausgang des Multiplizierer/Dividierers 58 verbunden ist, einem zweiten Eingang und einem Ausgang, der den Koeffizienten k (t) abgibt, und
eine Verzögerungsschaltung 64 mit einem Eingang, der mit dem Ausgang des Quadrierers 63 verbunden ist, und einem Ausgang, der mit dem zweiten Eingang des Subtrahierers verbunden ist.

Die Wirkungsweise dieser Schaltung, die auf dem Gradientenverfahren mit reinem Produkt beruht, wird im folgenden erläutert.
Der Eingang 151 der Schaltung empfängt ein Signal S⁺ _m-1 (t), das einem Eingang des Multiplizierers 53 sowie dem Eingang des Quadrierers 54 geführt wird. Ein anderer Eingang der Schaltung 154 empfängt ein Signal S ^- _m (t+1), das dem zweiten Eingang der Schaltung 53 zugeführt ist.

Ein anderer Eingang 152 der Schaltung empfängt ein Signal S ^- _m-1 (t), das einem Eingang des Multiplizierers sowie einem Eingang des Quadrierers 56 zugeführt wird. Der andere Eingang 153 der Schaltung empfängt ein Signal S⁺ _m (t), das dem zweiten Eingang des Multiplizierers 50 zugeführt wird. Der Ausgang der Schaltung 53 gibt ein Signal f₁ (t) ab, das dem ersten Eingang des Addierers 57 zugeführt wird. Der Ausgang der Schaltung 55 gibt ein Signal π₂ (t) ab, das dem zweiten Eingang der Schaltung 57 zugeführt wird. Der Ausgang der Schaltung 57 gibt ein Signal σ (t) ab, das dem zweiten Eingang des Multiplizierer/Dividierers 58 zugeführt wird. Der Ausgang der Schaltung 54 gibt ein Signal S⁺₂ (t) ab, das dem dritten Eingang der algebraischen Rechenschaltung 59 zugeführt wird. Der Ausgang der Schaltung 56 gibt ein Signal S ^-₂ (t) ab, das dem zweiten Eingang der Schaltung 59 zugeführt wird. Der erste Eingang dieser Schaltung empfängt ein konstantes Signal τ. Der Ausgang der Schaltung 59 gibt ein Signal δ d (t) ab, das dem Eingang des Addierers 56 zugeführt wird. Der Ausgang dieser Schaltung gibt ein Signal d (t) ab, das dem Eingang der Verzögerungsschaltung 61 sowie dem Eingang der Umsetzerschaltung 62 zugeführt wird. Das verzögerte Ausgangssignal d (t-1), das von der Schaltung 61 abgegeben wird, die zum Lesen mittels des Taktsignals H angesteuert ist, wird dem vierten Eingang der Schaltung 59 sowie dem zweiten Eingang der Schaltung 60 zugeführt. Der Ausgang der Schaltung 62 gibt ein Signal g (t) ab, das dem dritten Eingang der Schaltung 58 zugeführt wird, dessen erster Eingang das konstante Signal τ empfängt. Der Ausgang der Schaltung 58 gibt ein Signal δ k (t) ab, das dem ersten Eingang des Addierers 63 zugeführt wird, dessen Ausgang den Koeffizienten k (t) abgibt, der andererseits dem Eingang der Verzögerungsschaltung 64 zugeführt wird, die zum Lesen mittels eines Taktsignals H′ betätigt ist. Der Ausgang der Schaltung 64 gibt einen Koeffizienten k (t-1) ab, der dem zweiten Eingang der Schaltung 63 zugeführt wird.

Bei dem dargestellten Ausführungsbeispiel ergibt sich das von der Schaltung 57 abgegebene Signal σ (t) zu:

σ (t) = S⁺ _m-1 (t) · S ^- _m (t+1) + S ^- _m-1 (t) · S⁺ _m (t)-,

wobei dieses in der Schaltung 58 derart verarbeitet wird, daß der Ausgang dieser Schaltung das folgende Signal abgibt:

δ k (t) = τσ (t) / g (t).

In gleicher Weise ergibt sich das Ausgangssignal der Schaltung 59 zu:

τ [(S⁺ _m-1 (t))² + S ^- _m-1 (t))² - d (t-1)],

woraus sich ergibt, daß d (t) eine rekursive Abschätzung mit Speicherung ist, die exponentiell abnimmt, von der Summe der Leistungen oder Potenzen der Signale S⁺ _m-1 (t) und S ^- _m-1 (t). In der Schaltung 63 wird das Signal δ k (t) auf k (t-1) eingeschränkt. Unter Berücksichtigung der Form von σ (t) ergibt sich, daß der Koeffizient k (t) durch einen Gradientenalgorithmus mit veränderbarem Verstärkungsfaktor eingestellt ist mit der äußersten Verringerung der Summe der Leistungen bzw. Potenzen der Signale S ^- _m (t+1) und S⁺ _m (t) als Kriterium. Was bezüglich der Ausführungsformen der Schaltung 50 der vorstehenden Fig. erläutert worden ist, gilt auch für die Schaltung 62. Die Anmerkung bezüglich der Form der Konstanten τ gilt auch hier. Die in Fig. 9 dargestellte Schaltung führt ein klassisches Verfahren durch. Sie enthält:
eine erste algebraische Rechenschaltung 65 mit zwei Eingängen, die mit den Zugängen 151 und 152 der jeweiligen Zelle verbunden sind, und einem Ausgang,
eine zweite algebraische Rechenschaltung 66 mit zwei Eingängen, die mit den gleichen Zugängen 151 und 152 verbunden sind, und einem Ausgang,
einen Subtrahierer 67 mit zwei Eingängen, deren erster mit dem Ausgang der Schaltung 65 und deren zweiter mit dem Ausgang der Schaltung 66 verbunden ist,
einen Addierer 68 mit zwei Eingängen, deren erster mit dem Ausgang der Schaltung 65 und deren zweiter mit dem Ausgang der Schaltung 66 verbunden ist,
eine erste algebraische Rechenschaltung 69 mit drei Eingängen, deren erster ein konstantes Signal τ empfängt und deren zweiter mit dem Ausgang des Substrahierers 67 verbunden ist,
eine zweite algebraische Rechenschaltung 73 mit drei Eingängen, deren erster das konstante Signal τ empfängt und deren zweiter mit dem Ausgang des Addierers 68 verbunden ist,
einen ersten Addierer 70 mit zwei Eingängen, deren einer mit dem Ausgang der Schaltung 69 verbunden ist,
eine Verzögerungsschaltung 72 mit einem Eingang, der mit dem Ausgang des Addierers 70 verbunden ist, und einem Eingang, der mit dem zweiten Eingang des gleichen Addierers und dem dritten Eingang der Schaltung 69 verbunden ist,
einen zweiten Addierer 74 mit zwei Eingängen, deren einer mit dem Ausgang der Schaltung 73 verbunden ist,
eine zweite Verzögerungsschaltung 75 mit einem Eingang, der mit dem Ausgang des Addierers 74 verbunden ist, und einem Ausgang, der mit dem zweiten Eingang des gleichen Addierers sowie mit dem dritten Eingang der Schaltung 73 verbunden ist, und
schließlich einen Teiler mit Vorzeichenänderung 71 mit zwei Eingängen, die mit den Ausgängen der Addierer 70 und 74 verbunden sind, und mit einem Ausgang, der den Koeffizienten k (t) abgibt.Die Wirkungsweise dieser Schaltung wird im folgenden erläutert.Der Eingang 151 empfängt ein Signal S⁺ _m-1 (t), das hier aus Vereinfachungsgründen mit S⁺ (t) bezeichnet ist. Dieses Signal wird dem ersten Eingang der algebraischen Rechenschaltung 65 sowie dem ersten Eingang der algebraischen Rechenschaltung 66 zugeführt. Der Eingang 152 empfängt ein Signal S ^- _m-1 (t), das hier aus Vereinfachungsgründen S ^- (t) bezeichnet ist, das dem zweiten Eingang der Schaltung 65 sowie dem zweiten Eingang der Schaltung 66 zugeführt ist. Der Ausgang der Schaltung 65 gibt ein Signal σ 2⁺ (t) ab, das dem ersten Eingang des Subtrahierers 67 sowie dem ersten Eingang des Addierers 68 zugeführt wird. Der Ausgang der Schaltung 66 gibt ein Signal σ 2^- (t) ab, das dem zweiten Eingang der Schaltung 67 sowie dem zweiten Eingang der Schaltung 68 zugeführt wird. Der Ausgang der Schaltung 67 gibt ein Signal π (t) ab, das dem zweiten Eingang der algebraischen Rechenschaltung 69 zugeführt wird, dessen erster Eingang ein konstantes Signal t empfängt. Der Ausgang der Schaltung 69 gibt ein Signal δ N (t) ab, das dem ersten Eingang des Addierers 70 zugeführt wird, dessen Ausgang ein Signal N (t) abgibt, das dem ersten Eingang des Dividierers mit Vorzeichenänderung 71 zugeführt wird sowie dem Eingang der Verzögerungsschaltung 72, die zum Lesen durch das Taktsignal H betätigt wird. Der Ausgang der Schaltung 72 gibt ein Signal N (t-1) ab, das dem dritten Eingang der Schaltung 69 sowie dem zweiten Eingang der Schaltung 70 zugeführt wird. Der Ausgang der Schaltung 68 gibt ein Signal δ (t) ab, das dem zweiten Eingang der algebraischen Rechenschaltung 73 zugeführt wird, deren erster Eingang ein konstantes Signal τ empfängt. Der Ausgang der Schaltung 73 gibt ein Signal δ D (t) ab, das dem ersten Eingang des Addierers 74 zugeführt wird, dessen Ausgang ein Signal D (t) abgibt, das dem zweiten Eingang der Schaltung 71 sowie dem Eingang der Verzögerungsschaltung 75 zugeführt wird, die zum Lesen durch ein Taktsignal H betätigt wird.Der Ausgang der Schaltung 75 gibt ein Signal D (t-1) ab, das dem dritten Eingang der Schaltung 73 sowie dem zweiten Eingang der Schaltung 74 zugeführt wird. Der Ausgang der Schaltung 71 gibt den angestrebten Koeffizienten k (t) ab.Bei dem dargestellten Ausführungsbeispiel erreicht die Schaltung 65 folgende Berechnung:s 2⁺ (t) = [S⁺ (t) + S ^- (t)] ²,erreicht die Schaltung 66 die Berechnung:σ 2^- (t) = [S⁺ (t) - S ^- (t)] ²,und ergeben sich folglichπ (t) = 4S⁺ (t) S ^- (t), undσ (t) = 2[(S⁺ (t)) ² + (S ^- (t)) ²].Die Schaltung 69 führt folgende Berechnung durch:δ N (t) = τ [ π (t) - N (t-1)],woraus sich ergibt, daß das Signal N (t) eine rekursive Abschätzung mit Speicherung ist, die exponentiell abnimmt, mit viermaliger Interkorrelation von Signalen S⁺ (t) und S ^- (t).In gleicher Weise führt die Schaltung 73 folgende Berechnung durch:δ D (t) = τ [ σ (t) - D (t-1)],woraus sich ergibt, daß das Signal D (t) eine rekursive Abschätzung des zweifachen der Summe der jeweiligen Leistungen oder Potenzen der Signale S⁺ (t) und S ^- (t) ist; als Folge ist k (t) = -(N (t)/D (t)) eine rekursive Abschätzung der theoretischen Koeffizienten des Brückenfilters.Zum Vereinfachen der Berechnungen kann die Konstante τ einer negativen Potenz von 2 gleichgemacht werden.Bei einer anderen Ausführungsform ist das Signal D (t) Eingangssignal eines Festwertspeichers, der als Tabelle oder Tafel arbeitet, aus dem der Wert D ^-1 (t) seines invertierten Wertes gelesen werden kann. Die Schaltung 71 bewirkt nun die Multiplikation k (t) = -N (t) · D ^-1 (t).Selbstverständlich sind noch andere Ausführungsformen der Erfindung möglich.

Claims (8)

1. Adaptive Vorhersageschaltung, insbesondere für Codierer bzw. Decodierer für DPCM, mit

• (A) einem Brückenfilter aus N identischen Zellen mit jeweils einem ersten Zugang (A₁), einem zweiten Zugang (A₂), einem dritten Zugang (A₃) und einem vierten Zugang (A₄), wobei der erste und der zweite Zugang (A₁/m, A₂/m) einer Zelle (C/m) mit Rang m jeweils mit dem dritten bzw. dem vierten Zugang (A₃/m-1, A₄/m-1) der vorhergehenden Zelle mit Rang m-1 verbunden sind, wobei jede Zelle eine Verzögerungsschaltung (14/m) um einen Abtastaugenblick, die mit dem zweiten Zugang, und lineare Kombinationsschaltungen der an den Zugängen der Zelle auftretenden Signale und insbesondere zwei Multiplizierer mit jeweils zwei Eingängen aufweist, deren einer ein von dem ersten Zugang oder der Verzögerungsschaltung stammendes Signal und deren anderer einen Multiplizierkoeffizienten k _m (t) empfängt, der vom Abtastaugenblick t abhängt, wobei Einrichtungen vorgesehen sind, um den Multiplizierern den Koeffizienten k _m (t) zuzuführen, wobei ein Eingangssignal y (t) an dem ersten (A 1/1) und dem zweiten (A 2/1) Zugang der ersten Zelle angelangt ist,
• (B) einem Addierer (16) mit N Eingängen, die jeweils mit dem Ausgang eines der beiden Multiplizierern der N Zellen verbunden sind, und mit einem Ausgang, der ein Vorhersagesignal abgibt, das ein Ausgangssignal für die adaptive Vorhersageschaltung bildet,

dadurch gekennzeichnet, daß die Einrichtungen zur Zufuhr der Koeffizienten k _m (t) in jeder Zelle aufweisen
eine Schaltung (15/m) zur sequentiellen Anpassung des dieser Zelle zugeordneten Koeffizienten k _m (t), wobei die Schaltung einen ersten Eingang (151/m), einen zweiten Eingang (152/m), einen dritten Eingang (152/m) und einen vierten Eingang (154/m) aufweist, wobei die Eingänge jeweils mit dem ersten Zugang (A₁/m) der Zelle, dem Ausgang der Verzögerungsschaltung (14/m), dem dritten bzw. dem vierten Zugang der Zelle (A₃/m, A₄/m) verbunden sind, wobei die Schaltung weiter einen Ausgang (155/ m) aufweist, der den Koeffizienten k _m (t) abgibt, wobei die N Koeffizienten des Brückenfilters auf diese Weise durch die N Anpassungsschaltungen bei jedem Abtastaugenblick ausgehend von Signalen wieder eingestellt werden, die zu diesem Augenblick im Filter vorliegen und die alsbald nach der Wiedereinstellung verwendet werden.

2. Adaptive Vorhersageschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Brückenfilter ein Analysefilter ist, wobei der erste und der zweite Zugang (A₁/m, A₂/m) jeder Zelle Eingänge und der dritte und der vierte Zugang (A₃/m, A₄/m) Ausgänge sind, wobei das Eingangssignal des Filters den beiden ersten Zugängen (A₁/1, A₂/2) der ersten Zelle (C/1) zugeführt sind und wobei jede Zelle aufweist:

• a) einen ersten Addierer (10/m) mit einem ersten Eingang, der mit dem ersten Eingang (A₁/m) der Zelle verbunden ist, einem zweiten Eingang und einem Ausgang, der mit dem Ausgang (A₃/m) der Zelle verbunden ist,
• b) einen ersten Multiplizierer (11/m) mit einem ersten Eingang, der mit dem Eingang (A₁/m) der Zelle verbunden ist, einem zweiten Eingang, der mit dem Ausgang der Schaltung (15/m) verbunden ist und den Koeffizienten k _m (t) empfängt, und einem Ausgang,
• c) einen zweiten Addierer (12/m) mit einem ersten Eingang, der mit dem Ausgang des ersten Multiplizierers verbunden ist, einem zweiten Eingang, der mit dem Ausgang der Verzögerungsschaltung verbunden ist, und einem Ausgang, der mit dem Ausgang (A₄/m) der Zelle verbunden ist,
• d) einen zweiten Multiplizierer (13/m) mit einem ersten Eingang, der mit dem Ausgang der Verzögerungsschaltung (14/m) verbunden ist, einem zweiten Eingang, der mit dem Ausgang der Schaltung (15/m) verbunden ist und den Koeffizienten k _m (t) empfängt, und einem Ausgang, der mit dem zweiten Eingang des ersten Addierers und mit einem der Eingänge (16/m) des Addierers (16) verbunden ist.

3. Adaptive Vorhersageschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Brückenfilter ein Synthesefilter ist, wobei der erste Zugang (A₁/m) jeder Zelle ein Ausgang ist, der zweite (A₂/m) ein Eingang ist ebenso wie der dritte (A₃/m), wobei der vierte (A₄/m) ein Ausgang ist, wobei der erste Zugang (A₁/1) der ersten Zelle (C/1) mit dem zweiten Zugang (A₂/m) der gleichen Zelle verbunden ist, wobei die Zelle mit Rang N ein Eingangssignal an ihrem dritten Zugang (A₃/N) empfängt, wobei jede Zelle aufweist:

• a) einen ersten Subtrahierer (17/m) mit einem ersten Eingang, der mit dem Eingang (A₃/m) der Zelle verbunden ist, einem zweiten Eingang und einem Ausgang, der mit dem Ausgang (A₁/m) der Zelle verbunden ist,
• b) einen ersten Multiplizierer (11/m) mit einem ersten Eingang, der mit dem Ausgang des Subtrahierers verbunden ist, einem zweiten Eingang, der mit dem Ausgang der Schaltung (15/m) verbunden ist, die den Koeffizienten k _m (t) abgibt, und einem Ausgang,
• c) einen Addierer (12/m) mit einem ersten Eingang, der mit dem Ausgang des ersten Multiplizierers verbunden ist, einem zweiten Eingang, der mit dem Ausgang der Verzögerungsschaltung (14/m) verbunden ist, und einem Ausgang, der mit dem Ausgang (A₄/m) der Zelle verbunden ist, und
• d) einen zweiten Multiplizierer (13/m) mit einem ersten Eingang, der mit dem Ausgang der Verzögerungsschaltung (14/m) verbunden ist, einem zweiten Eingang, der mit dem Ausgang der Schaltung (15/m) verbunden ist, die den Koeffizienten k _m (t) abgibt, und einem Ausgang, der mit dem zweiten Eingang des Subtrahierers und mit einem der Eingänge (16/m) des Addierers (16) verbunden ist.

4. Adaptive Vorhersageschaltung nach Anspruch 1, dadurch gekennzeichnet, daß jede Schaltung (15/m) zur sequentiellen Anpassung eines Koeffizienten aufweist:
eine erste Vorzeichendetektorschaltung (24) mit einem Eingang, der mit dem ersten Eingang (151) der Anpaßschaltung verbunden ist, und einem Ausgang,
eine zweite Vorzeichendetektorschaltung (25) mit einem Eingang, der mit dem zweiten Eingang (152) der Anpaßschaltung verbunden ist, und einem Ausgang,
ein Exklusiv-ODER-Glied (26) mit zwei Eingängen, die mit den Ausgängen von erster bzw. zweiter Vorzeichendetektorschaltung (24, 25) verbunden sind, und einem Ausgang,
ein mehrstufiges Schieberegister (27) mit einem Eingang, der mit dem Ausgang des Exklusiv-ODER-Glied verbunden ist, und zwei Ausgängen, deren erster der ersten Stufe und deren zweiter der letzten Stufe entspricht,
ein erstes UND-Glied (28) mit zwei Eingängen, deren einer einen Taktimpuls (H₃) empfängt und deren anderer mit dem ersten Ausgang des Schieberegisters verbunden ist, und einem Ausgang,
ein zweites UND-Glied (29) mit zwei Eingängen, deren einer einen Taktimpuls (H₁) empfängt und deren anderer mit dem zweiten Ausgang des Schieberegisters verbunden ist, und einem Ausgang,
einen Zweirichtungszähler (30) mit einem Zähleingang, der mit dem Ausgang des ersten UND-Glieds (28) verbunden ist, und einem Rückwärtszähleingang, der mit dem Ausgang des zweiten ODER-Glieds (29) verbunden ist, und einen Festwertspeicher (31) mit einem Adreßeingang, der mit dem Ausgang des Zweirichtungszählers verbunden ist, und einem Ausgang, der einen Koeffizienten k (t) abgibt.

5. Adaptive Vorhersageschaltung nach Anspruch 1, dadurch gekennzeichnet, daß jede Schaltung zur sequentiellen Anpassung eines Koeffizienten aufweist:
eine erste Vorzeichendetektorschaltung (32) mit einem Eingang, der mit dem ersten Eingang (151) der Anpaßschaltung verbunden ist, und einem Ausgang,
eine zweite Vorzeichendetektorschaltung (33) mit einem Eingang, der mit dem zweiten Eingang (152) der Anpaßschaltung verbunden ist, und einem Ausgang,
ein Exklusiv-ODER-Glied (34) mit zwei Eingängen, die mit den Ausgängen der ersten bzw. der zweiten Vorzeichendetektorschaltung (24, 25) verbunden sind, und einem Ausgang,
eine algebraische Rechenschaltung (35) mit einem ersten Eingang, der mit dem Ausgang des Exklusiv-ODER-Glieds verbunden ist, einem zweiten Eingang und einem Ausgang,
einen Addierer (36) mit einem ersten und einem zweiten Eingang, wobei der erste mit dem Ausgang der algebraischen Rechenschaltung verbunden ist, und einem Ausgang,
eine Verzögerungsschaltung (37) mit einem Eingang, der mit dem Ausgang des Addierers verbunden ist, und einem Ausgang, der mit den zweiten Eingängen der algebraischen Rechenschaltung und des Addierers verbunden ist,
einen Festwertspeicher (38) mit einem Eingang, der mit dem Ausgang des Addierers verbunden ist, und einem Ausgang der einen Koeffizienten k (t) abgibt.

6. Adaptive Vorhersageschaltung nach Anspruch 1, dadurch gekennzeichnet, daß jede Schaltung zur sequentiellen Anpassung eines Koeffizienten aufweist:
einen ersten Multiplizierer (39) mit einem ersten Eingang, der mit dem ersten Eingang (151) der Anpaßschaltung verbunden ist, einem zweiten Eingang und einem Ausgang,
eine erste Absolutwertschaltung (40) mit einem Eingang, der ebenfalls mit dem ersten Eingang (151) verbunden ist, und einem Ausgang,
eine erste Vorzeichenextrahierschaltung (41) mit einem Eingang, der mit dem vierten Eingang (154) der Anpaßschaltung verbunden ist, und einem Ausgang, der mit dem zweiten Eingang des ersten Multiplizierers (39) verbunden ist,
einen zweiten Multiplizierer (42) mit einem ersten Eingang, der mit dem zweiten Eingang der Anpaßschaltung verbunden ist, einem zweiten Eingang und einem Ausgang,
eine zweite Absolutwertschaltung (43) mit einem Eingang, der ebenfalls mit dem zweiten Eingang verbunden ist, und einem Ausgang,
eine zweite Vorzeichenextrahierschaltung (44) mit einem Eingang, der mit dem dritten Eingang (153) der Anpaßschaltung verbunden ist, und einem Ausgang, der mit dem zweiten Eingang des zweiten Multiplizierers (42) verbunden ist,
einen ersten Addierer (45) mit zwei Eingängen, die mit den Ausgängen des ersten bzw. des zweiten Multiplizierers (39, 42) verbunden sind, und einem Ausgang,
einen Multiplizierer/Dividierer (46) mit drei Eingängen, deren erster ein konstantes Signal empfängt, deren zweiter mit dem Ausgang des Addierers verbunden ist und einem dritten Eingang,
eine algebraische Rechenschaltung (47) mit vier Eingängen, deren erster ein Gleichsignal empfängt, deren zweiter mit dem Ausgang der ersten Absolutwertschaltung (40) verbunden ist, deren dritter mit dem Ausgang der zweiten Absolutwertschaltung (43) verbunden ist und einem vierten Eingang, und einem Ausgang,
einen zweiten Addierer (48) mit einem ersten Eingang, der mit dem Ausgang der algebraischen Rechenschaltung verbunden ist, einem zweiten Eingang und einem Ausgang,
eine Verzögerungsschaltung (49) mit einem Eingang, der mit dem Ausgang des zweiten Addierers (48) verbunden ist, und einem Ausgang, der mit dem zweiten Eingang des zweiten Addierers und mit dem vierten Eingang der algebraischen Rechenschaltung verbunden ist,
eine Umsetzerschaltung (50) mit einem Eingang, der mit dem Ausgang des zweiten Addierers (48) verbunden ist, und einem Ausgang, der mit dem dritten Eingang des Multiplizierers/Dividierers (46) verbunden ist,
einen Subtrahierer (51) mit einem ersten Eingang, der mit dem Ausgang des Multiplizierers/Dividierers (46) verbunden ist, einem zweiten Eingang und einem Ausgang, der einen Koeffizienten k (t) abgibt,
eine Verzögerungsschaltung (52) mit einem Eingang, der mit dem Ausgang des Subtrahierers (51) verbunden ist, und einem Ausgang, der mit dem zweiten Eingang des Subtrahierers verbunden ist.

7. Adaptive Vorhersageschaltung nach Anspruch 1, dadurch gekennzeichnet, daß jede Schaltung zur sequentiellen Anpassung eines Koeffizienten aufweist:
einen ersten Multiplizierer (53) mit einem ersten Eingang, der mit dem ersen Eingang (151) der Anpaßschaltung verbunden ist, einem zweiten Eingang, der mit dem vierten Eingang (154) dieser Schaltung verbunden ist, und einem Ausgang,
eine erste Quadrierschaltung (54) mit einem Eingang, der ebenfalls mit dem ersten Eingang (151) verbunden ist, und einem Ausgang,
einen zweiten Multiplizierer (55) mit einem ersten Eingang, der mit dem zweiten Eingang (152) der Schaltung verbunden ist, einem zweiten Eingang, der mit dem dritten Eingang (153 verbunden ist, und einem Ausgang,
eine zweite Quadrierschaltung (56) mit einem Eingang, der ebenfalls mit dem zweiten Eingang (152 verbunden ist, und einem Ausgang,
einen ersten Addierer (57) mit zwei Eingängen, die mit den Ausgängen von erstem bzw. zweitem Multiplizierer (53, 55) verbunden sind, und einem Ausgang,
einen Multiplizierer/Dividierer (58) mit drei Eingängen, deren erster ein konstantes Signal empfängt, deren zweiter mit dem Ausgang des ersten Addierers verbunden ist, und mit einem dritten Eingang,
eine algebraische Rechenschaltung (59) mit vier Eingängen, deren erster ein Gleichsignal empfängt, deren zweiter mit dem Ausgang der ersten Quadrierschaltung (54) verbunden ist, deren dritter mit dem Ausgang der zweiten Quadrierschaltung (56) verbunden ist und mit einem vierten Eingang, und mit einem Ausgang,
einen zweiten Addierer (60) mit einem ersten Eingang, der mit dem Ausgang der algebraischen Rechenschaltung verbunden ist, einem zweiten Eingang und einem Ausgang,
eine Verzögerungsschaltung (51) mit einem Eingang, der mit dem Ausgang des zweiten Addierers (60) verbunden ist, und einem Ausgang, der mit dem zweiten Eingang des zweiten Addierers und dem vierten Eingang der algebraischen Rechenschaltung (59) verbunden ist,
eine Umsetzerschaltung (62) mit einem Eingang, der mit dem Ausgang des zweiten Addierers (60) verbunden ist, und einem Ausgang, der mit dem dritten Eingang des Multiplizierer/Dividierers (58) verbunden ist,
einen Subtrahierer (63) mit einem ersten Eingang, der mit dem Ausgang des Multiplizierer/Dividierers (58) verbunden ist, einem zweiten Eingang und einem Ausgang, der den Koeffizienten k (t) abgibt,
eine Verzögerungsschaltung (64) mit einem Eingang, der mit dem Ausgang des Subtrahierers (63) verbunden ist, und einem Ausgang, der mit dem zweiten Eingang des Subtrahierers verbunden ist.